JPH08241863A

JPH08241863A - 半導体基板の製造方法

Info

Publication number: JPH08241863A
Application number: JP4544395A
Authority: JP
Inventors: Kazuo Kuniyone; 和夫國米
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-03-06
Filing date: 1995-03-06
Publication date: 1996-09-17

Abstract

(57)【要約】【目的】多孔質半導体層上に欠陥の少ない高品質の膜
を形成する。【構成】半導体基板１に設けられた多孔質半導体層２
を保護する保護層４を形成する工程と、この保護層４を
成膜装置内で除去する工程と、この成膜装置内で前記多
孔質半導体層２上に成膜３を行う工程と、を含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体基板の製造方法に
関するものであり、特に多孔質半導体層を有する半導体
基板の製造方法に関するものである。

【０００２】

【従来の技術】フッ酸溶液中にシリコンウエハを入れて
電流を流すと、シリコンウエハ上に１〜１０ｎｍ程度の
細長く伸びた空孔を多数有する多孔質シリコンが形成さ
れる。この工程は陽極化成という（Ａ．Ｕｈｌｉｒ：Ｂ
ｅｌｌＳｙｓｔ．Ｔｅｃｈ．Ｊ．３５（１９５６）．
３３３）。陽極化成によって得られた多孔質シリコン
は、数多くの特有の性質を有しており、その性質を利用
してさまざまな研究開発が進められている。例えば、多
孔質シリコンは電圧を印加すると、発光する性質を有し
ており、発光素子としての応用が期待されている。

【０００３】また、多孔質シリコンは数多くの細孔を持
つ構造をとるにもかかわらず、シリコンの単結晶性を維
持しているため、多孔質シリコン上にホモエピタキシャ
ル成長やヘテロエピタキシャル成長を行うことが可能で
ある。例えば、ＭＢＥ法（Ｓ．Ｋｏｎａｋａｅｔａ
ｌ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．４１（１９８
２）．８６など）やプラズマＣＶＤ法（Ｈ．Ｔａｋａｉ
ｅｔａｌ．Ｊ．Ｅｌｅｃｔｒｏｎ．Ｍａｔｅｒ．１
２（１９８３）．９７３など）、減圧ＣＶＤ法（Ｌ．Ｖ
ｅｓｃａｎｅｔａｌ．Ｍａｔｅｒ．Ｌｅｔｔ．７
（１９８８）．９４など）などによって多孔質シリコン
上に単結晶シリコン層を形成することができる。さら
に、多孔質シリコンはシリコンに比べ反応性にすぐれた
性質を有している。例えば、多孔質シリコンを酸化した
場合、その酸化速度はシリコンのそれに比べて１００倍
程度速い。また、フッ酸過水（ＨＦ／Ｈ₂Ｏ₂）でエッ
チングを行った場合、シリコンの１０⁴倍のエッチング
レートを有する。これらの性質を利用してシリコン集積
回路において厚い絶縁物を形成して素子間分離を行う工
程や、高速ＩＣや３次元ＩＣを実現する材料として有用
な、絶縁物上に単結晶シリコン層の形成されたＳＯＩ基
板の作製などへの応用が期待されている。例えば、多孔
質シリコン酸化膜による集積回路の完全分離技術である
ＦＩＰＯＳ（ＦｕｌｌＩｓｏｌａｔｉｏｎｂｙＰｏ
ｒｏｕｓＯｘｉｄｉｚｅｄＳｉｌｉｃｏｎ，Ｋ．Ｉ
ｍａｉ，Ｓｏｌｉｄ−ＳｔａｔｅＥｌｅｃｔｒｏｎｉ
ｃｓ，２４（１９８１）１５９）や、多孔質シリコン基
板上に成長させた単結晶シリコン層を酸化膜を介して非
晶質基板上や単結晶シリコン基板上へ貼り付けるシリコ
ン直接接合技術（Ｔ．Ｙｏｎｅｈａｒａ，ｅｔ．ａｌ．
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６４（１６）（１９９
４）２１０８）などへの応用がそれである。

【０００４】上記したように、多孔質シリコン層上にエ
ピタキシャル成長を行って、単結晶シリコン層を形成す
ることが可能であり、この技術は上記したようにＳＯＩ
基板などへ応用することが可能であるが、従来、この技
術は以下に示すような方法で行われていた。図５（ａ）
〜（ｃ）は従来例による多孔質シリコン層上への単結晶
シリコン層の形成を示す工程図である。ここで、１はシ
リコンウエハ、２は多孔質シリコン層、３は単結晶シリ
コン層である。図５における工程は以下の通りである。
（ａ）シリコンウエハ１を陽極化成して、（ｂ）シリコ
ンウエハ１上に多孔質シリコン層２を形成する。（ｃ）
多孔質シリコン層２表面を洗浄して有機物、パーティク
ル、金属イオン、自然酸化膜などを除去した後、多孔質
シリコン層２上にエピタキシャル成長を行って、単結晶
シリコン層３を形成する。これによって、多孔質シリコ
ン層上に単結晶シリコン層を形成することができ、また
多孔質シリコン層上に単結晶シリコン層の形成された半
導体基板を得る。

【０００５】ここでは多孔質シリコン層を形成した後、
洗浄を経て単結晶シリコン層の形成を行っているが、多
孔質シリコンは８５０℃以上の高温で熱処理を行うとシ
リコン原子が凝集して細孔の径が増大する、いわゆる孔
の再配列が行われる。このような多孔質シリコンの構造
変化は、例えばフッ酸過水（ＨＦ／Ｈ₂Ｏ₂）でエッチ
ングを行う場合、エッチングレートの低下をひきおこす
などの問題点が生じるため、高温でエピタキシャル成長
を行う場合、３００℃〜４５０℃程度の低温で多孔質シ
リコン層を酸化（Ｒ．Ｈｅｒｉｎｏｅｔａｌ．Ｍａ
ｔｅｒ．Ｌｅｔｔ．２（１９８４）．５１９）した後、
洗浄を行って有機物、パーティクル、金属イオンなどと
ともに表面に形成された酸化膜を除去した後、単結晶シ
リコン層を形成する方法をとることもある。いずれの場
合においても、単結晶シリコン層の形成前には多孔質シ
リコン層表面を清浄にする必要があり、そのために多孔
質シリコン層の洗浄が行われる。洗浄方法としてはウエ
ット洗浄とドライ洗浄が用いられている。例えばウエッ
ト洗浄の場合、以下に示すＲＣＡ洗浄が基本となってい
る（Ｗ．Ｋｅｒｎ．ｅｔａｌ．ＲＣＡｒｅｖ．Ｊｕ
ｎｅ（１９７０）１８７．）。（１）１２０℃硫酸過水
（Ｈ₂ＳＯ₄／Ｈ₂Ｏ₂）による有機物および金属イオ
ン除去、（２）純水リンス、（３）希フッ酸（ＨＦ／Ｈ
₂Ｏ）による自然酸化膜除去、（４）純水リンス、
（５）８０℃アンモニア過水（ＮＨ₄ＯＨ／Ｈ₂Ｏ₂／
Ｈ₂Ｏ）による有機物およびパーティクル除去、（６）
純水リンス、（７）希フッ酸による自然酸化膜および金
属イオン除去、（８）純水リンス、（９）８０℃塩酸過
水（ＨＣｌ／Ｈ₂Ｏ₂／Ｈ₂Ｏ）による金属イオン除去
と表面安定化、（１０）純水リンス、（１１）希フッ酸
による自然酸化膜および金属イオン除去、（１２）純水
リンス、（１３）乾燥、以上の工程が一般的なＲＣＡ洗
浄法であるが、例えば一部の希フッ酸の省略など目的に
合わせて種々の変形を加えた方法がとられているのが現
状である。

【０００６】

【発明が解決しようとする課題】しかしながら上記従来
例では、洗浄によって清浄となった多孔質シリコン層表
面が、エピタキシャル成長前に長時間露出してしまうと
いう問題点があった。すなわち洗浄槽からエピタキシャ
ル成長装置内への搬送や、サセプタ上へのセットなど
で、その間に露出している多孔質シリコン層表面にパー
ティクルなどが付着すると、エピタキシャル成長時にこ
れらを核として単結晶シリコン層にピット、積層欠陥な
ど種々の結晶欠陥が生じる。これらの結晶欠陥は単結晶
シリコン層の結晶性などの品質を低下させるとともに、
単結晶シリコン層上に素子を形成した場合、キャリアラ
イフタイムの低下、素子耐圧の低下などの悪影響を及ぼ
し、信頼性の低下、歩留の低下などの原因となる場合が
ある。

【０００７】通常、エピタキシャル成長前には、水素ベ
ーキング、塩化水素によるプリエッチングなどの表面清
浄化工程が入るが、これらはいずれもパーティクルの除
去効果は大きくない。従って、多孔質シリコン層表面は
洗浄後、エピタキシャル成長に至るまでの間汚染物、と
りわけパーティクルから保護する必要がある。

【０００８】

【課題を解決するための手段】本発明の半導体基板の製
造方法は、半導体基板に設けられた多孔質半導体層を保
護する保護層を形成する工程と、この保護層を成膜装置
内で除去する工程と、この成膜装置内で前記多孔質半導
体層上に成膜を行う工程と、を含むことを特徴とする。

【０００９】また本発明の半導体基板の製造方法は、半
導体基板に設けられた多孔質半導体層を保護する保護層
を形成する工程と、この保護層をエピタキシャル成長装
置内で除去する工程と、このエピタキシャル成長装置内
で前記多孔質半導体層上に単結晶半導体層を形成する工
程と、を含むことを特徴とする。

【００１０】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。〔第１の実施例〕図１は本発明による半導体基板の製造
方法の第１の実施例を示す工程図である。ここで、１は
Ｐ型シリコンウエハ、２は多孔質シリコン層、４はシリ
コン酸化膜、３は単結晶シリコン層である。

【００１１】図１における工程は以下の通りである。
（ａ）Ｐ型シリコンウエハ１を陽極化成して、（ｂ）Ｐ
型シリコンウエハ１上に多孔質シリコン層２を形成す
る。（ｃ）洗浄を行った後、多孔質シリコン層２表面に
シリコン酸化膜４（以下、酸化膜という）を形成する。
（ｄ）Ｐ型シリコンウエハ１をエピタキシャル成長装置
内へ搬送した後、酸化膜４を除去する。（ｅ）多孔質シ
リコン層２上にエピタキシャル成長を行って、単結晶シ
リコン層３を形成する。これによって、多孔質シリコン
層上に単結晶シリコン層の形成された半導体基板を得
る。

【００１２】本実施例を用いて、具体的に上記の半導体
基板を作製した一例を以下に示す。厚さ６２５μｍ、直
径１２５ｍｍ、比抵抗０．０２ΩｃｍのＰ型シリコンウ
エハに陽極化成を行う。ここで化成液としてはＨＦ：Ｃ
₂Ｈ₅ＯＨ：Ｈ₂Ｏ＝１：１：１を用いて、１．０Ａ／
ｃｍ²の直流電流を７分間流すと、Ｐ型シリコンウエハ
上に厚さ８μｍの多孔質シリコン層が形成される。続い
て以下に示す順に多孔質シリコン層の洗浄を行う。
（１）７５℃のアンモニア過水（ＮＨ₄ＯＨ：Ｈ
₂Ｏ₂：Ｈ₂Ｏ＝１：１：６）で１０分間洗浄を行って
有機物およびパーティクルを除去する。（２）純水リン
スを１０分間行う。（３）２．０％希フッ酸中で２０秒
間処理を行って自然酸化膜を除去する。（４）純水リン
スを１０分間行う。（５）８０℃塩酸過水（ＨＣｌ：Ｈ
₂Ｏ₂：Ｈ₂Ｏ＝１：１：８）で２０分間洗浄を行って
金属イオンを除去するとともに、多孔質シリコン層表面
に〜１ｎｍ程度の酸化膜を形成して表面を保護する。
（６）純水リンスを１０分間行う。（７）スピンドライ
ヤで乾燥を行う。洗浄後、Ｐ型シリコンウエハをエピタ
キシャル成長装置内へ搬送する。この後Ｎｅ⁺イオンを
温度６０℃、加速電圧７ｋＶ、イオン電流１０^-3Ａで３
分間スパッタエッチングを行って酸化膜を除去して、表
面を清浄化する。続いて７５０℃、１５分間の熱処理を
行った後、温度３００℃、圧力７×１０^-10Ｔｏｒｒで
ＳｉＨ₂３１ａｍｕ（atomic mass unit）を用いて多孔
質シリコン層上にエピタキシャル成長を行って、厚さ１
μｍの単結晶シリコン層を形成する。これによって厚さ
８μｍの多孔質シリコン層上に厚さ１μｍの単結晶シリ
コン層の形成された半導体基板が得られる。

【００１３】第１の実施例に示す工程を用いることで、
多孔質シリコン層上にパーティクルなどの影響による結
晶欠陥の少ない高品質の単結晶シリコン層を形成するこ
とができる。

【００１４】本実施例の細部については以下に示すよう
にさまざまな条件を用いて行うことが可能である。本実
施例ではＰ型シリコンウエハ上に多孔質シリコン層を形
成しているが、ｎ型シリコンウエハを用いることも可能
である。Ｐ型シリコンウエハを用いた場合、比抵抗０．
０１〜０．０２Ωｃｍのウエハを用いることが可能であ
り、ｎ型シリコンウエハを用いた場合、比抵抗０．０１
〜１Ωｃｍのウエハを用いることが可能である。また、
ウエハの直径、厚さについては目的に合わせてさまざま
な種類を選択することが可能であり、特に限定されるこ
とはない。また化成液の組成についてはＨＦ：Ｃ₂Ｈ₅
ＯＨ：Ｈ₂Ｏ＝１：０：１〜３：１：３の範囲で用いる
ことが可能である。多孔質シリコン層の多孔度が３０％
以下で表面が鏡面であればエピタキシャル成長を行うこ
とが可能であるので、上記の比抵抗、化成液組成および
印加する電流との組み合わせでこの条件を満たす組み合
わせであれば自由に選択することが可能である。多孔質
シリコン層の洗浄についても本実施例に限定されること
なく、さまざまな方法を用いることが可能である。アン
モニア過水についてはＮＨ₄ＯＨ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝
１：１：５〜１：２：７、温度７０〜８５℃、時間１０
〜２０分の範囲で使用することが可能であり、塩酸過水
についてはＨＣｌ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：１：６〜
１：２：８、温度７０〜８５℃、時間１０〜２０分の範
囲で使用することが可能である。また希フッ酸について
は５％以下の範囲で使用することが可能であり、フッ酸
の他にバッファードフッ酸（ＮＨ₄Ｆ／ＨＦ／Ｈ₂Ｏ）
やフッ酸過水（ＨＦ／Ｈ₂Ｏ₂／Ｈ₂Ｏ）を用いること
も可能である。さらに希フッ酸中にＩＰＡ（イソプロピ
ルアルコールＣ₃Ｈ₇ＯＨ）やＨＣｌを微量添加して用
いることも可能である。この他、オゾンを添加した純水
で有機物を除去することも可能であり、またアンモニア
過水中にキレート剤を添加して金属イオンの付着を抑制
して用いることも可能である。洗浄シーケンスについて
は、多孔質シリコン層に大きなダメージを与えることな
く、かつ最終段で多孔質シリコン層表面に自然酸化膜を
形成できるものであれば、本実施例の他、自由に選択す
ることが可能である。例えば、洗浄の最終段に希フッ酸
やバッファードフッ酸などによる処理を行わず、塩酸過
水やアンモニア過水などを用いた洗浄および処理を行え
ばよい。エピタキシャル成長については、多孔質シリコ
ン層が構造変化を起こさない低温で行うことから、本実
施例に示す分子線エピタキシー法（ＭＢＥ法）の他、液
相成長法（ＬＰＥ法）、蒸着法、バイアス・スパッタ
法、減圧気相成長法（減圧ＣＶＤ法）、プラズマＣＶＤ
法などを用いることが可能である。この場合、いずれも
７５０℃以下、望ましくは６００℃以下でエピタキシャ
ル成長を行うことになる。

【００１５】その他、洗浄槽の方式や乾燥法、ウエハの
搬送方法など本実施例に限定されることなくさまざまな
形態で行うことが可能である。例えば洗浄槽の方式とし
ては静置式、循環式、オーバーフロー式、クイックダン
プ式、カスケードオーバーフロー式などを用いることが
可能である。また乾燥法としては本実施例の他、ＩＰＡ
蒸気による乾燥、アセトンおよびＩＰＡによる乾燥、窒
素ガスブローなどを用いることが可能である。

【００１６】本実施例に用いる保護層としては酸化膜の
他にＮＳＧ（Non Silicate Glass）、ＢＳＧ（Boro Sil
icate Glass）、ＰＳＧ（Phospho Silicate Glass）、
ＢＰＳＧ（Boro Phospho Silicate Glass）等を用いる
ことも可能である（以下に説明する各実施例についても
同様である。）〔第２の実施例〕本発明による半導体基板の製造方法の
第２の実施例を以下に説明する。本実施例を示す工程図
としては図１を用いる。

【００１７】図１における工程は以下の通りである。
（ａ）Ｐ型シリコンウエハ１を陽極化成して、（ｂ）Ｐ
型シリコンウエハ１上に多孔質シリコン層２を形成す
る。（ｃ）洗浄を行った後、多孔質シリコン層２を低温
で酸化して表面に酸化膜４を形成する。（ｄ）Ｐ型シリ
コンウエハ１をエピタキシャル成長装置内へ搬送した
後、酸化膜４を除去する。（ｅ）多孔質シリコン層２上
にエピタキシャル成長を行って、単結晶シリコン層３を
形成する。これによって、多孔質シリコン層上に単結晶
シリコン層の形成された半導体基板を得る。

【００１８】本実施例を用いて、具体的に上記の半導体
基板を作製した一例を以下に示す。厚さ６２５μｍ、直
径１２５ｍｍ、比抵抗０．０１ΩｃｍのＰ型シリコンウ
エハに陽極化成を行う。ここで化成液としてはＨＦ：Ｃ
₂Ｈ₅ＯＨ：Ｈ₂Ｏ＝１：１：１を用いて、１．０Ａ／
ｃｍ²の直流電流を１４分間流すと、Ｐ型シリコンウエ
ハ上に厚さ１５μｍの多孔質シリコン層が形成される。
続いて以下に示す順に多孔質シリコン層の洗浄を行う。
（１）２５℃、２．５ｐｐｍのオゾンを添加した純水で
１０分間洗浄を行って有機物を除去する。（２）純水リ
ンスを１０分間行う。（３）７５℃のアンモニア過水
（ＮＨ₄ＯＨ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：１：５）で１０
分間洗浄を行って有機物、パーティクルおよび金属イオ
ンを除去する。（４）純水リンスを１０分間行う。
（５）２．５％希フッ酸中で２０秒間処理して自然酸化
膜および金属イオンを除去する。（６）純水リンスを１
０分間行う。（７）スピンドライヤで乾燥を行う。洗浄
後、多孔質シリコン層を４００℃で６０分間酸化し、多
孔質シリコン層表面に熱酸化膜を形成して多孔質シリコ
ン層表面を保護する。この後、Ｐ型シリコンウエハをエ
ピタキシャル成長装置内へ搬送してサセプタ上にセット
する。エピタキシャル成長を行う前に、温度１０４０
℃、圧力７６０Ｔｏｒｒで水素２３０リットル／ｍｉｎ
を１５分間流して表面に形成された熱酸化膜を除去す
る。これにより多孔質シリコン層表面を露出させた後、
温度１０４０℃、圧力７６０Ｔｏｒｒ、ジクロロシラン
０．２リットル／ｍｉｎ、水素２３０リットル／ｍｉｎ
を１０分間流してエピタキシャル成長を行うと、多孔質
シリコン層上に厚さ２μｍの単結晶シリコン層が形成さ
れる。これによって厚さ１５μｍの多孔質シリコン層上
に厚さ２μｍの単結晶シリコン層の形成された半導体基
板が得られる。

【００１９】第２の実施例に示す工程を用いることで、
多孔質シリコン層上にパーティクルなどの影響による結
晶欠陥の少ない高品質の単結晶シリコン層を形成するこ
とができる。また本実施例では多孔質シリコン層を低温
で酸化処理していることから、高温での熱処理を行って
も多孔質シリコン層は構造変化を起こさない。即ち、既
に述べたように、多孔質シリコンは８５０℃以上の高温
で熱処理を行うとシリコン原子が凝集して細孔の径が増
大する、いわゆる孔の再配列が行われるが、このような
多孔質シリコンの構造変化は本実施例のように多孔質シ
リコン層を低温で酸化処理し多孔質シリコン層内部表面
に酸化膜を形成することで抑制することができる。多孔
質シリコン層に酸化膜を形成し、表面を露出させた後、
単結晶シリコン層をエピタキシャル成長させる様子を図
６（ａ）〜（ｃ）により概略的に示す。

【００２０】従ってエピタキシャル成長法では第１の実
施例に示すＭＢＥ法、ＬＰＥ法などの他、常圧ＣＶＤ法
を用いることが可能となる。例えば、ジクロロシラン
（ＳｉＨ₂Ｃｌ₂）を用いた場合、８９０〜１１５０℃
の範囲でエピタキシャル成長を行うことが可能である。
この他、トリクロロシラン（ＳｉＨＣｌ₃）では１００
０〜１１５０℃、シラン（ＳｉＨ₄）では８００〜１１
００℃、テトラクロロシラン（ＳｉＣｌ₄）では１１５
０〜１２００℃の範囲でエピタキシャル成長を行うこと
が可能である。また、エピタキシャル成長前の水素ベー
キングは前記した熱酸化膜の除去の他、多孔質シリコン
層表面を清浄化するとともに表面を平坦化する作用を有
しているが、この水素ベーキングについても、常圧ＣＶ
Ｄの場合、９００〜１１５０℃の範囲で行うことが可能
である。この他、減圧ＣＶＤ法、プラズマＣＶＤ法、熱
ＣＶＤ法、光ＣＶＤ法、蒸着法、バイアス・スパッタ法
などを用いる場合、より高温でエピタキシャル成長を行
うことが可能となる。また、多孔質シリコン層の酸化処
理条件については温度２００〜４８０℃、３０分〜２時
間の範囲で行うことが可能である。

【００２１】その他の細部については第１の実施例に示
す同様の方法を適用することが可能である。〔第３の実施例〕本発明による半導体基板の製造方法の
第３の実施例を以下に説明する。本実施例を示す工程図
としては図１を用いる。

【００２２】図１における工程は以下の通りである。
（ａ）Ｐ型シリコンウエハ１を陽極化成して、（ｂ）Ｐ
型シリコンウエハ１上に多孔質シリコン層２を形成す
る。（ｃ）多孔質シリコン層を低温で処理した後、洗浄
を行って多孔質シリコン層２上に酸化膜４を形成する。
（ｄ）Ｐ型シリコンウエハ１をエピタキシャル成長装置
内へ搬送した後、酸化膜４を除去する。（ｅ）多孔質シ
リコン層２上にエピタキシャル成長を行って、単結晶シ
リコン層３を形成する。これによって、多孔質シリコン
層上に単結晶シリコン層の形成された半導体基板を得
る。

【００２３】本実施例を用いて、具体的に上記の半導体
基板を作製した一例を以下に示す。厚さ６２５μｍ、直
径１２５ｍｍ、比抵抗０．０２ΩｃｍのＰ型シリコンウ
エハに陽極化成を行う。ここで化成液としてはＨＦ：Ｃ
₂Ｈ₅ＯＨ：Ｈ₂Ｏ＝１：１：１を用いて、１．０Ａ／
ｃｍ²の直流電流を５分間流すとＰ型シリコンウエハ上
に厚さ５μｍの多孔質シリコン層が形成される。続いて
実施例２に示す同様の方法で多孔質シリコン層の洗浄を
行った後、３５０℃で５０分間酸化処理を行って、多孔
質シリコン層表面に熱酸化膜を形成する。この後、以下
に示す順に多孔質シリコン層の洗浄を行う。（１）２．
５ｐｐｍのオゾンを添加した純水で１０分間洗浄を行っ
て有機物を除去する。（２）８０℃アンモニア過水（Ｎ
Ｈ₄ＯＨ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：２：６）で１０分間
洗浄を行ってパーティクル、有機物および金属イオンを
除去する。（３）純水リンスを１０分間行う。（４）
２．５％希フッ酸中で２０秒間処理して単結晶シリコン
層を形成する部分の酸化膜を除去する。（５）純水リン
スを１０分間行う。（６）７０℃塩酸過水（ＨＣｌ：Ｈ
₂Ｏ₂：Ｈ₂Ｏ＝１：２：７）で１０分間洗浄を行って
金属イオンを除去するとともに表面に１ｎｍ程度の自然
酸化膜を形成する。（７）純水リンスを１０分間行う。
（８）スピンドライヤで乾燥を行う。これにより多孔質
シリコン層表面を清浄にするとともに、保護層として表
面に自然酸化膜を形成する。この後、Ｐ型シリコンウエ
ハをエピタキシャル成長装置内へ搬送してエピタキシャ
ル成長を行う。自然酸化膜の除去および単結晶シリコン
層の形成条件は第２の実施例に示す条件を用いた。これ
によって、厚さ５μｍの多孔質シリコン層上に厚さ２μ
ｍの単結晶シリコン層の形成された半導体基板が得られ
る。

【００２４】第３の実施例に示す工程を用いることで、
多孔質シリコン層上にパーティクルなどの影響による結
晶欠陥の少ない高品質の単結晶シリコン層を形成するこ
とができる。また本実施例では多孔質シリコン層を低温
で酸化処理していることから、高温での熱処理を行って
も多孔質シリコン層は構造変化を起こさない。本実施例
では、第２実施例と比較し、熱酸化膜を保護膜とせず、
単結晶シリコン層を形成する部分の熱酸化膜を除去した
後に保護膜として自然酸化膜を形成し、この自然酸化膜
を成膜装置内で除去するようにしたので、高温での多孔
質シリコンの構造変化をより抑制する効果がある。

【００２５】エピタキシャル成長前の多孔質シリコン層
の洗浄方法および自然酸化膜の形成方法については多孔
質シリコン層に大きなダメージを与えることなく、かつ
最終段で多孔質シリコン層表面に自然酸化膜を形成でき
るものであれば上記具体例に限定されることなく自由に
選択することが可能である。

【００２６】その他の本実施例の細部については第１、
第２の実施例に示す同様の方法を適用することが可能で
ある。〔第４の実施例〕図２は本発明による半導体基板の製造
方法の第４の実施例を示す工程図である。ここで１はＰ
型シリコンウエハ、２は多孔質シリコン層、３は単結晶
シリコン層、４は酸化膜、５は非晶質シリコン層であ
る。

【００２７】図２における工程は以下の通りである。
（ａ）Ｐ型シリコンウエハ１を陽極化成して、（ｂ）Ｐ
型シリコンウエハ１上に多孔質シリコン層２を形成す
る。（ｃ）多孔質シリコン層２表面に酸化膜４を形成す
る。（ｄ）酸化膜４上に非晶質シリコン層５を積層す
る。（ｅ）Ｐ型シリコンウエハ１をエピタキシャル成長
装置内へ搬送した後、酸化膜４および非晶質シリコン層
５を除去する。（ｆ）多孔質シリコン層２上にエピタキ
シャル成長を行って、単結晶シリコン層３を形成する。
これによって、多孔質シリコン層上に単結晶シリコン層
の形成された半導体基板を得る。

【００２８】本実施例を用いて具体的に上記の半導体基
板を作製した一例を以下に示す。直径１２５ｍｍ、厚さ
６２５μｍ、比抵抗０．０１ΩｃｍのＰ型シリコン基板
を第１の実施例に示す条件を用いて陽極化成を行う。こ
れによりＰ型シリコンウエハ上に厚さ８μｍの多孔質シ
リコン層が形成される。続いて第２の実施例に示す方法
で多孔質シリコン層の洗浄および酸化を行って、多孔質
シリコン層上に厚さ１ｎｍの酸化膜を形成する。この
後、酸化膜上に温度２５０℃、圧力１×１０^-7Ｔｏｒｒ
で非晶質シリコンを蒸着した後、温度７８０℃、圧力１
×１０^-7Ｔｏｒｒで３０分間熱処理を行うと、ＳｉＯ₂
＋Ｓｉ（非晶質シリコン）→２ＳｉＯ↑の反応により酸
化膜が還元除去されて、清浄な多孔質シリコン層表面が
露出する。この後、第１の実施例に示す方法を用いてエ
ピタキシャル成長を行って、厚さ８μｍの多孔質シリコ
ン層上に厚さ１μｍの単結晶シリコン層の形成された半
導体基板が得られる。

【００２９】第４の実施例に示す工程を用いることで多
孔質シリコン層上にパーティクルなどの影響による結晶
欠陥の少ない高品質の単結晶シリコン層を形成すること
ができる。

【００３０】また、第１〜第３の実施例に示す方法に比
べ還元力が高く、確実に酸化膜を除去することができる
利点を有している。本実施例では非晶質シリコンを蒸着
法により酸化膜上に積層しているが、この他にグロー放
電法、アーク放電法、反応性スパッタ法、熱ＣＶＤ法、
光ＣＶＤ法、プラズマＣＶＤ法を用いることも可能であ
る。非晶質シリコン層の厚さについては多孔質シリコン
層表面の酸化膜厚により最適化されるため、酸化膜厚に
応じて必要な厚さの非晶質シリコン層を形成すればよ
い。また本実施例では非晶質シリコン層を積層している
が、多結晶シリコン層を積層した後、酸化膜を還元除去
することも可能である。この他、８００℃程度の温度お
よび１０^-3Ｔｏｒｒ以下の高真空下でシリコンあるいは
ガリウムのビームを照射して酸化膜を除去することも可
能である。

【００３１】その他の本実施例の細部については第２、
第３の実施例に示す同様の方法を適用することが可能で
ある。〔第５の実施例〕図３は本発明による半導体基板の製造
方法の第５の実施例を示す工程図である。ここで１はＰ
型シリコンウエハ、２は多孔質シリコン層、４は第１の
酸化膜、３は単結晶シリコン層、６は第２の酸化膜、７
はシリコンウエハである。

【００３２】図３における工程は以下の通りである。
（ａ）Ｐ型シリコンウエハ１を陽極化成して、（ｂ）Ｐ
型シリコンウエハ１上に多孔質シリコン層２を形成す
る。（ｃ）多孔質シリコン層２表面に保護膜として第１
の酸化膜４を形成する。（ｄ）Ｐ型シリコンウエハ１を
エピタキシャル成長装置内へ搬送した後、第１の酸化膜
４を除去する。（ｅ）多孔質シリコン層２上にエピタキ
シャル成長を行って、単結晶シリコン層３を形成する。
（ｆ）単結晶シリコン層３表面を酸化して第２の酸化膜
６を形成する。（ｇ）第２の酸化膜６とシリコンウエハ
７とを貼り合わせる。さらに貼り合わせ後、熱処理を行
って両者を完全に貼り合わせる。（ｈ）Ｐ型シリコンウ
エハ１と多孔質シリコン層２を除去して、絶縁層である
第２の酸化膜６上に単結晶シリコン層３の形成されたＳ
ＯＩ構造の半導体基板を得る。

【００３３】本実施例を用いて、具体的にＳＯＩ基板を
作製した一例を以下に示す。厚さ６２５μｍ、直径１２
５ｍｍ、比抵抗０．０１ΩｃｍのＰ型シリコンウエハに
陽極化成を行う。ここで化成液としてはＨＦ：Ｃ₂Ｈ₅
ＯＨ：Ｈ₂Ｏ＝１：１：１を用いて、１．０Ａ／ｃｍ²
の直流電流を８分間流すと、Ｐ型シリコンウエハ上に厚
さ１０μｍの多孔質シリコン層が形成される。続いて
２．０％希フッ酸およびＨＣｌ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝
１：２：８の塩酸過水による洗浄を各１０分間行った
後、３５０℃で７０分間酸化を行って、多孔質シリコン
層表面に保護膜として酸化膜を形成する。この後、Ｐ型
シリコンウエハをエピタキシャル成長装置内へ搬送して
サセプタ上にセットする。エピタキシャル成長を行う前
に温度１１２０℃、圧力７６０Ｔｏｒｒで水素２３０リ
ットル／ｍｉｎを８分間流して表面に形成された熱酸化
膜を除去する。これにより多孔質シリコン層表面を露出
させた後、温度１０４０℃、圧力７６０Ｔｏｒｒ、ジク
ロロシラン０．２リットル／ｍｉｎ、水素２３０リット
ル／ｍｉｎを９分間流してエピタキシャル成長を行う
と、多孔質シリコン層上に厚さ１．８μｍの単結晶シリ
コン層が形成される。

【００３４】この後、酸素・水素混合雰囲気（Ｏ₂：Ｈ
₂＝４：６）で１０００℃、１８５分間の酸化を行って
単結晶シリコン層上に厚さ８００ｎｍの酸化膜を形成す
る。続いてこの酸化膜と厚さ６２５μｍ、直径１２５ｍ
ｍ、比抵抗１．０Ωｃｍのシリコンウエハとを窒素雰囲
気で貼り合わせた後、１１５０℃、５分間の熱処理を行
って両者を完全に貼り合わせる。さらに、Ｐ型シリコン
ウエハを研削して除去した後、フッ酸過水（ＨＦ：Ｈ₂
Ｏ₂＝１：５）によるエッチングで多孔質シリコン層を
除去する。これによって厚さ８００ｎｍの酸化膜上に厚
さ１μｍの単結晶シリコン層の形成されたＳＯＩ基板が
得られる。

【００３５】第５の実施例に示す工程を用いることで、
多孔質シリコン層上にパーティクルなどの影響による結
晶欠陥の少ない高品質の単結晶シリコン層の形成された
半導体基板を用いて、ＳＯＩ構造の半導体基板を作製す
ることができる。

【００３６】ＳＯＩ基板は従来のバルク基板に比べて高
速動作、高集積化が可能となることなど多くの利点を有
した半導体基板であるが、本実施例に示す工程をとるこ
とで高品質のＳＯＩ基板を得ることができる。このこと
は、ＳＯＩ基板の製造上の歩留を向上することが可能と
なるのみならず、この基板を用いて高品質な半導体装置
を高歩留で生産することが可能となる。例えばＴＦＴ液
晶画像表示装置を作製する場合、ＳＯＩ基板を用いるこ
とで高速動作が可能となり、高精細な画像表示素子を形
成することが可能となるが、本実施例に示す工程を用い
ることで、画像表示素子の欠陥を少なくすることができ
るため、高品位の画像表示が実現できるとともに、半導
体装置全体の製造上の歩留を向上することが可能とな
る。また本実施例により作製されたＳＯＩ基板は、基板
全面がＳＯＩ構造となっているため、素子設計の自由度
が大きくなることや、基板全面を活用できるため、生産
性を向上できるなどの利点を有している。

【００３７】なお、本実施例の細部については上記の具
体例のみに限定されることなく、さまざまな条件を用い
て行うことが可能である。単結晶シリコン層の形成まで
の工程については第１〜第４の実施例に示す同様の方法
を適用できる。貼り合わせ工程については、本実施例で
は単結晶シリコン層上に形成した酸化膜とシリコンウエ
ハとを貼り合わせているが、単結晶シリコン層、または
単結晶シリコン層上に形成した酸化膜とシリコンウエハ
上に形成した酸化膜とを貼り合わせることも可能であ
る。この場合、酸化膜厚、シリコンウエハの直径、厚
さ、比抵抗などは、それぞれ目的に応じて自由に選択す
ることが可能である。また、単結晶シリコン層または単
結晶シリコン層上に形成した酸化膜と絶縁体とを貼り合
わせることも可能である。例えば、合成石英ガラス、溶
融石英ガラス、結晶化ガラス、高融点ガラス、ソーダガ
ラス、ホウケイ酸ガラス、石英ガラスなどを用いること
ができる。絶縁体の大きさは、その用途に応じて自由に
選択することが可能である。また、上記酸化膜の他、シ
リコン窒化膜を用いることも可能である。基板の貼り合
わせ雰囲気は大気中、窒素雰囲気中、純水中などで行う
ことが可能である。基板の貼り合わせ後の熱処理は、酸
素雰囲気中、窒素雰囲気中、酸素／窒素混合雰囲気中な
どにおいて、シリコンウエハを用いる場合、８００〜１
１５０℃、石英ガラスでは２００〜４００℃で１分〜２
時間の範囲で行うことが可能である。Ｐ型シリコンウエ
ハの除去は本実施例に示す他、フッ硝酸系のエッチング
液（例えばＨＦ：ＨＮＯ₃：ＣＨ₃ＣＯＯＨ＝１：１
２：１７など）で除去することも可能である。〔第６の実施例〕図４は本発明による半導体基板の製造
方法の第６の実施例を示す工程図である。ここで１はＰ
型シリコンウエハ、２は多孔質シリコン層、４は酸化
膜、３は単結晶シリコン層、８はトレンチ、９は酸化多
孔質シリコン層である。

【００３８】図４における工程は以下の通りである。
（ａ）Ｐ型シリコンウエハ１を陽極化成して、（ｂ）Ｐ
型シリコンウエハ１上に多孔質シリコン層２を形成す
る。（ｃ）多孔質シリコン層２表面に酸化膜４を形成す
る。（ｄ）Ｐ型シリコンウエハ１をエピタキシャル成長
装置内へ搬送した後、酸化膜４を除去する。（ｅ）多孔
質シリコン層２上にエピタキシャル成長を行って、単結
晶シリコン層３を形成する。（ｆ）単結晶シリコン層３
上にトレンチ８を形成して多孔質シリコン層２を露出す
る。（ｇ）多孔質シリコン層２を選択的に酸化して、絶
縁層である酸化多孔質シリコン層９上に単結晶シリコン
層３の形成されたＳＯＩ構造の半導体基板を得る。

【００３９】本実施例を用いて、具体的にＳＯＩ基板を
作製した一例を以下に示す。厚さ６２５μｍ、直径１２
５ｍｍ、比抵抗０．０２ΩｃｍのＰ型シリコンウエハに
陽極化成を行う。化成条件としては第５の実施例に示す
条件を用いてＰ型シリコンウエハ上に厚さ１０μｍの多
孔質シリコン層を形成した。続いて第２の実施例に示す
方法で多孔質シリコン層の洗浄を行った後、４５０℃で
４５分間酸化を行って、多孔質シリコン層表面に保護膜
として酸化膜を形成する。この後、Ｐ型シリコンウエハ
をエピタキシャル成長装置内へ搬送してサセプタ上にセ
ットする。エピタキシャル成長を行う前に温度１１２０
℃、圧力８０Ｔｏｒｒで水素２３０リットル／ｍｉｎを
１０分間流して表面に形成された熱酸化膜を除去する。
これにより多孔質シリコン層表面を露出させた後、温度
９００℃、圧力８０Ｔｏｒｒ、ジクロロシラン０．２リ
ットル／ｍｉｎ、水素２３０リットル／ｍｉｎを１２分
間流してエピタキシャル成長を行うと、多孔質シリコン
層上に１．３μｍの単結晶シリコン層が形成される。こ
の後、窒化膜によるマスクパターニングを行った後、Ｒ
ＩＥ（リアクティブ・イオン・エッチング）によって単
結晶シリコン層上に多孔質シリコン層まで達するトレン
チを形成する。この状態でＰ型シリコンウエハを５００
℃、８０分間酸化処理すると、単結晶シリコン層のトレ
ンチ部側壁に薄い酸化膜が形成されるとともに多孔質シ
リコン層が酸化されて絶縁層となる。最後に窒化膜を除
去して、厚さ１０μｍの酸化多孔質シリコン層上に厚さ
１．３μｍの単結晶シリコン層を有するＳＯＩ基板が得
られる。

【００４０】第６の実施例に示す工程を用いることで、
多孔質シリコン層上にパーティクルなどの影響による結
晶欠陥の少ない高品質の単結晶シリコン層の形成された
半導体基板を用いて、ＳＯＩ構造の半導体基板を作製す
ることができる。

【００４１】本実施例に示すＳＯＩ基板は、第５の実施
例に示すＳＯＩ基板に比べて、基板全面をＳＯＩ構造と
できないことから、素子設計の自由度が小さくなるが、
作製法が比較的簡単であることとシリコンウエハ１枚で
ＳＯＩ基板を作製できることから、製造コストを下げる
ことが可能であることや、パターニングの方法によって
は素子分離をより簡単に行うことができるなどの利点を
有している。

【００４２】本実施例の細部については、上記の具体例
のみに限定されることなく、さまざまな条件を用いて行
うことが可能である。単結晶シリコン層の形成までの工
程については、第１〜第４の実施例に示す同様の方法を
適用できる。また、トレンチの形成法については、本実
施例に示す方法の他、水酸化カリウム水溶液、エチレン
ジアミン、カテコールおよびピラジンの混合液、ヒドラ
ジン水溶液、テトラメチルアンモニウムハイドライド
（ＴＭＡＨ）などのウエットエッチングや、プラズマエ
ッチングによって行うことが可能である。多孔質シリコ
ン層の酸化は２５０〜７５０℃の範囲内で行うことが可
能である。また、本実施例ではトレンチ内部は空洞であ
るが、多孔質シリコン層を酸化した後、トレンチ内部に
酸化膜や多結晶シリコンを積層して基板を平坦化するこ
とも可能である。

【００４３】

【発明の効果】以上説明したように、本発明によれば、
半導体基板に設けられた多孔質半導体層を保護する保護
層を形成した後、この保護層を成膜装置内で除去し、こ
の成膜装置内で前記多孔質半導体層上に成膜を行うこと
で、多孔質半導体へのパーティクルなどの付着が少な
く、多孔質半導体層上に欠陥の少ない高品質の膜を形成
することが可能となる。

【００４４】本発明において、例えば、多孔質シリコン
層上に単結晶シリコン層を形成する場合、結晶欠陥の少
ない単結晶シリコン層を多孔質シリコン層上に形成する
ことが可能となるが、これによって、単結晶シリコン層
の高品質化が図れるという効果がある。またこのこと
で、単結晶シリコン層上に形成する素子およびこの素子
を用いて作製される半導体装置の高品質化が可能となる
効果がある。例えば、素子耐圧の低下が少ないため、目
的通りの性能が得られるとともに、素子および装置の信
頼性を向上できるという効果がある。また、このことか
ら半導体基板のみならず、半導体素子および半導体装置
の歩留を向上できるという効果がある。

【図面の簡単な説明】

【図１】本発明による半導体基板の製造方法の第１〜３
の実施例を示す工程図である。

【図２】本発明による半導体基板の製造方法の第４の実
施例を示す工程図である。

【図３】本発明による半導体基板の製造方法の第５の実
施例を示す工程図である。

【図４】本発明による半導体基板の製造方法の第６の実
施例を示す工程図である。

【図５】従来例による多孔質シリコン層上への単結晶シ
リコン層の形成を示す工程図である。

【図６】多孔質シリコン層に酸化膜を形成し、表面を露
出させた後、単結晶シリコン層をエピタキシャル成長さ
せる過程を概略的に説明する図である。

【符号の説明】

１（Ｐ型）シリコンウエハ２多孔質シリコン層３単結晶シリコン層４（シリコン）酸化膜（第１の酸化膜）５非晶質シリコン層６第２の酸化膜７シリコンウエハ８トレンチ９酸化多孔質シリコン層

Claims

【特許請求の範囲】

【請求項１】半導体基板に設けられた多孔質半導体層
を保護する保護層を形成する工程と、この保護層を成膜
装置内で除去する工程と、この成膜装置内で前記多孔質
半導体層上に成膜を行う工程と、を含むことを特徴とす
る半導体基板の製造方法。
【請求項２】半導体基板に設けられた多孔質半導体層
を保護する保護層を形成する工程と、この保護層をエピ
タキシャル成長装置内で除去する工程と、このエピタキ
シャル成長装置内で前記多孔質半導体層上に単結晶半導
体層を形成する工程と、を含むことを特徴とする半導体
基板の製造方法。
【請求項３】前記保護層は酸化層であることを特徴と
する請求項１または請求項２記載の半導体基板の製造方
法。
【請求項４】請求項２記載の半導体基板の単結晶半導
体層上に絶縁層を形成し、該絶縁層と他の基板とを貼り
合わせる工程と、前記多孔質半導体層を含む半導体基板
を除去する工程と、を含むことを特徴とする半導体基板
の製造方法。
【請求項５】請求項２記載の半導体基板の単結晶半導
体層をパターン化して開口部を設ける工程と、開口部を
介して前記多孔質半導体層を酸化する工程と、を含むこ
とを特徴とする半導体基板の製造方法。