JPH08242005A - 非晶質シリコン薄膜トランジスタ及びその製造方法 - Google Patents
非晶質シリコン薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH08242005A JPH08242005A JP8016818A JP1681896A JPH08242005A JP H08242005 A JPH08242005 A JP H08242005A JP 8016818 A JP8016818 A JP 8016818A JP 1681896 A JP1681896 A JP 1681896A JP H08242005 A JPH08242005 A JP H08242005A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- thin film
- film transistor
- sih
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴ−ＬＣＤのスイッチング素子として有
用な非晶質シリコンＴＦＴにおいて、オーム接触層及び
活性層を改善して素子の特性を向上させた非晶質シリコ
ンＴＦＴ及びその製造方法を提供する。 【解決手段】 ＳｉＨ2 Ｃｌ2 ガスが添加された混合ガ
スを用いてＣｌの含まれた微細結晶質シリコンをオーム
接触層２４として用いることで工程収率及び生産性を向
上させ得る。さらに、水素量が少なく安定性に優れたＣ
ｌの含まれた水素化された非晶質シリコンをＴＦＴの活
性層として用いることにより、オフ電流を既存のＴＦＴ
の約１／１０程度に減少し得る。特に光照射時のオフ電
流が著しく減らすので、バックライト照明時の漏れ電流
を大幅に減少し得る。従って、良質のＴＦＴ−ＬＣＤの
制作に有用である。
用な非晶質シリコンＴＦＴにおいて、オーム接触層及び
活性層を改善して素子の特性を向上させた非晶質シリコ
ンＴＦＴ及びその製造方法を提供する。 【解決手段】 ＳｉＨ2 Ｃｌ2 ガスが添加された混合ガ
スを用いてＣｌの含まれた微細結晶質シリコンをオーム
接触層２４として用いることで工程収率及び生産性を向
上させ得る。さらに、水素量が少なく安定性に優れたＣ
ｌの含まれた水素化された非晶質シリコンをＴＦＴの活
性層として用いることにより、オフ電流を既存のＴＦＴ
の約１／１０程度に減少し得る。特に光照射時のオフ電
流が著しく減らすので、バックライト照明時の漏れ電流
を大幅に減少し得る。従って、良質のＴＦＴ−ＬＣＤの
制作に有用である。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（Thin Film Transistor：以下、ＴＦＴと称する）に係
り、特に非晶質シリコン（Amorphous Silicon ）ＴＦＴ
におけるオーム接触層及び活性層を改善して素子の特性
を向上させた非晶質シリコンＴＦＴ及びその製造方法に
関する。
（Thin Film Transistor：以下、ＴＦＴと称する）に係
り、特に非晶質シリコン（Amorphous Silicon ）ＴＦＴ
におけるオーム接触層及び活性層を改善して素子の特性
を向上させた非晶質シリコンＴＦＴ及びその製造方法に
関する。
【０００２】
【従来の技術】一般にＴＦＴは液晶表示装置（Liquid C
rystal Display：以下、ＬＣＤと称する）の画素電極駆
動素子として広く用いられる。
rystal Display：以下、ＬＣＤと称する）の画素電極駆
動素子として広く用いられる。
【０００３】ＴＦＴの種類には非晶質シリコンや多結晶
シリコンを使用したものと、ＣｄＳｅを使用したものと
がある。このうち、水素化された非晶質シリコン（Hydr
ogenated amorphous silicon：以下ａ−Ｓｉ：Ｈと略す
る）ＴＦＴは量産性と大面積化に優れている。
シリコンを使用したものと、ＣｄＳｅを使用したものと
がある。このうち、水素化された非晶質シリコン（Hydr
ogenated amorphous silicon：以下ａ−Ｓｉ：Ｈと略す
る）ＴＦＴは量産性と大面積化に優れている。
【０００４】前記ａ−Ｓｉ：Ｈ ＴＦＴにおける主なイ
ッシュは電界効果移動度を上げ、バックライトの照明下
でオフ電流を減らすことである。特に、ａ−Ｓｉ：Ｈは
高光伝導度を有するのでバックライト照明下でハイレベ
ルの漏れ電流が発生する。
ッシュは電界効果移動度を上げ、バックライトの照明下
でオフ電流を減らすことである。特に、ａ−Ｓｉ：Ｈは
高光伝導度を有するのでバックライト照明下でハイレベ
ルの漏れ電流が発生する。
【０００５】このような漏れ電流は高強度のバックライ
トを用いるプロジェクションディスプレイで深刻な問題
を引き起こす。従って、良質のＴＦＴ−ＬＣＤを求める
ためにはａ−Ｓｉ：Ｈ ＴＦＴで光漏れ電流を減らすこ
とが重要である。
トを用いるプロジェクションディスプレイで深刻な問題
を引き起こす。従って、良質のＴＦＴ−ＬＣＤを求める
ためにはａ−Ｓｉ：Ｈ ＴＦＴで光漏れ電流を減らすこ
とが重要である。
【０００６】光漏れ電流を減らすための従来の例とし
て、ドーピングされないａ−Ｓｉ：Ｈ層の厚さを減少さ
せる方法が示されているが（N.Hirano等のＩＤＲＣ９
４、３６９（１９９４）参照）、この方法は電界移動度
を減少させる問題があった。
て、ドーピングされないａ−Ｓｉ：Ｈ層の厚さを減少さ
せる方法が示されているが（N.Hirano等のＩＤＲＣ９
４、３６９（１９９４）参照）、この方法は電界移動度
を減少させる問題があった。
【０００７】最近、広いバンドギャップを有する微細結
晶質シリコン（microcrystal silicon：以下、μｃ−Ｓ
ｉと称する）を用いて漏れ電流を減らしたａ−Ｓｉ：Ｈ
ＴＦＴが報告されたことがある（J.Kanicki 等のMat.
Res.Soc.Symp.Proc.149,239(1989) 参照）。
晶質シリコン（microcrystal silicon：以下、μｃ−Ｓ
ｉと称する）を用いて漏れ電流を減らしたａ−Ｓｉ：Ｈ
ＴＦＴが報告されたことがある（J.Kanicki 等のMat.
Res.Soc.Symp.Proc.149,239(1989) 参照）。
【０００８】かかるｎ+ μｃ−Ｓｉはｎ+ ａ−Ｓｉ：Ｈ
に比して板抵抗が低く電気伝導度が高くてＴＦＴのオフ
動作時、正孔電流を効果的に遮断し且つオン電流を増や
すことができる。従って、ｎ+ μｃ−Ｓｉはａ−Ｓｉ：
Ｈ ＴＦＴでオーム接触層として広く使用されている。
に比して板抵抗が低く電気伝導度が高くてＴＦＴのオフ
動作時、正孔電流を効果的に遮断し且つオン電流を増や
すことができる。従って、ｎ+ μｃ−Ｓｉはａ−Ｓｉ：
Ｈ ＴＦＴでオーム接触層として広く使用されている。
【０００９】非晶質シリコンＴＦＴの構造は半導体層パ
ターンである活性層の位置により大別し得る。即ち、半
導体層を挟んでゲート電極とソース／ドレイン電極が分
離されているスタッガ型と半導体層の一面にゲート電極
とソース／ドレイン電極が形成されているコープラナ
（coplanar）型に分ける。
ターンである活性層の位置により大別し得る。即ち、半
導体層を挟んでゲート電極とソース／ドレイン電極が分
離されているスタッガ型と半導体層の一面にゲート電極
とソース／ドレイン電極が形成されているコープラナ
（coplanar）型に分ける。
【００１０】図１は従来のＴＦＴの断面図で、非晶質シ
リコンＴＦＴで最も多用されている逆スタッガ型の例で
ある。
リコンＴＦＴで最も多用されている逆スタッガ型の例で
ある。
【００１１】先ず、絶縁基板１０上にＣｒ、Ａｌなどの
金属パターンよりなるゲート１１が形成されており、前
記構造の全表面に窒化膜よりなるゲート絶縁層１２が構
成されており、前記ゲート電極１１の上方のゲート絶縁
層１２上にはチャネル又は活性層１３となるａ−Ｓｉ：
Ｈパターンが形成されている。
金属パターンよりなるゲート１１が形成されており、前
記構造の全表面に窒化膜よりなるゲート絶縁層１２が構
成されており、前記ゲート電極１１の上方のゲート絶縁
層１２上にはチャネル又は活性層１３となるａ−Ｓｉ：
Ｈパターンが形成されている。
【００１２】さらに、前記ａ−Ｓｉ：Ｈ層１３パターン
の両側の上部には該活性層と接触されるソース／ドレイ
ン１５が形成されており、前記ａ−Ｓｉ：Ｈ活性層１３
パターンとソース／ドレイン電極１５との間にはオーム
特性の向上のためのオーム接触層１４としてｎ型不純物
が高濃度でドーピングされたｎ+ ａ−Ｓｉ：Ｈ又は前記
したｎ+ μｃ−Ｓｉが形成されている。
の両側の上部には該活性層と接触されるソース／ドレイ
ン１５が形成されており、前記ａ−Ｓｉ：Ｈ活性層１３
パターンとソース／ドレイン電極１５との間にはオーム
特性の向上のためのオーム接触層１４としてｎ型不純物
が高濃度でドーピングされたｎ+ ａ−Ｓｉ：Ｈ又は前記
したｎ+ μｃ−Ｓｉが形成されている。
【００１３】このような構成を有するａ−Ｓｉ：Ｈ Ｔ
ＦＴでオーム接触層１４として用いられる前記ｎ+ μｃ
−Ｓｉを制作するにはＳｉＨ4 ガスにＨ2 ガスを１０倍
以上混合させて蒸着したり、ＳｉＦ4 ／Ｈ2 ／ＳｉＨ4
混合ガスを用いてプラズマ化学気相蒸着（plasma encha
nced chemical vapor deposition：以下、ＰＥＣＶＤと
称する）方法で蒸着する方法が用いられる。
ＦＴでオーム接触層１４として用いられる前記ｎ+ μｃ
−Ｓｉを制作するにはＳｉＨ4 ガスにＨ2 ガスを１０倍
以上混合させて蒸着したり、ＳｉＦ4 ／Ｈ2 ／ＳｉＨ4
混合ガスを用いてプラズマ化学気相蒸着（plasma encha
nced chemical vapor deposition：以下、ＰＥＣＶＤと
称する）方法で蒸着する方法が用いられる。
【００１４】しかしながら、かかる既存のｎ型微細結晶
質シリコン蒸着方法はＨ2 ／ＳｉＨ4 混合ガスを用いる
場合、水素のエッチング効果により蒸着速度が著しく減
少し、蒸着時粒子が発生される。
質シリコン蒸着方法はＨ2 ／ＳｉＨ4 混合ガスを用いる
場合、水素のエッチング効果により蒸着速度が著しく減
少し、蒸着時粒子が発生される。
【００１５】さらに、ＳｉＦ4 ガスを用いる場合には、
ＳｉＦ4 が高いＲＦ電力で分解されるので加速されたイ
オンにより予め蒸着されるａ−Ｓｉ：Ｈ層が損傷される
問題がある。
ＳｉＦ4 が高いＲＦ電力で分解されるので加速されたイ
オンにより予め蒸着されるａ−Ｓｉ：Ｈ層が損傷される
問題がある。
【００１６】
【発明が解決しようとする課題】本発明は前記のような
問題を解決するために案出されたもので、本発明の目的
はＴＦＴのオーム接触のための高濃度不純物半導体層を
Ｃｌの含有されたμｃ−Ｓｉより形成して蒸着を加速化
し、蒸着時の活性層の損傷及び粒子発生を防止して素子
の特性を向上させ得る非晶質シリコンＴＦＴ及びその製
造方法を提供するにある。
問題を解決するために案出されたもので、本発明の目的
はＴＦＴのオーム接触のための高濃度不純物半導体層を
Ｃｌの含有されたμｃ−Ｓｉより形成して蒸着を加速化
し、蒸着時の活性層の損傷及び粒子発生を防止して素子
の特性を向上させ得る非晶質シリコンＴＦＴ及びその製
造方法を提供するにある。
【００１７】さらに、本発明の他の目的は非晶質シリコ
ンＴＦＴの特性を決定付ける活性層をＣｌの含まれた水
素化された非晶質シリコン（ａ−Ｓｉ：Ｈ（：Ｃｌ））
より形成して水素量が少なく安定性に優れた良質の非晶
質シリコン薄膜トランジスタ及びその製造方法を提供す
るにある。
ンＴＦＴの特性を決定付ける活性層をＣｌの含まれた水
素化された非晶質シリコン（ａ−Ｓｉ：Ｈ（：Ｃｌ））
より形成して水素量が少なく安定性に優れた良質の非晶
質シリコン薄膜トランジスタ及びその製造方法を提供す
るにある。
【００１８】
【課題を解決するための手段】前記の目的を達成するた
めに本発明によるＴＦＴは、絶縁基板上にゲート電極が
形成されている逆スタッガ型ＴＦＴ又はスタッガ型ＴＦ
Ｔにおいて、前記ＴＦＴのチャネルとなるａ−Ｓｉ：Ｈ
とソース／ドレイン電極との間のオーム接触のためのオ
ーム接触層がＣｌの含まれた微細結晶質シリコン〔μｃ
−Ｓｉ（：Ｃｌ）〕により構成されたことを特徴とす
る。
めに本発明によるＴＦＴは、絶縁基板上にゲート電極が
形成されている逆スタッガ型ＴＦＴ又はスタッガ型ＴＦ
Ｔにおいて、前記ＴＦＴのチャネルとなるａ−Ｓｉ：Ｈ
とソース／ドレイン電極との間のオーム接触のためのオ
ーム接触層がＣｌの含まれた微細結晶質シリコン〔μｃ
−Ｓｉ（：Ｃｌ）〕により構成されたことを特徴とす
る。
【００１９】さらに、前記の目的を達成するために本発
明によるＴＦＴの製造方法は、絶縁基板上にゲート電極
の形成されている逆スタッガ型又はスタッガ型ＴＦＴの
製造方法において、前記ＴＦＴのチャネルとなるａ−Ｓ
ｉ：Ｈ層とソース／ドレイン電極との間のオーム接触層
がＳｉＨ4 ／Ｈ2 ／ＰＨ3 と共にＳｉＨ2 Ｃｌ2 が添加
された混合ガスを用いたＰＥＣＶＤ方法でμｃ−Ｓ
ｉ（：Ｃｌ）層を形成する工程を具備することを特徴と
する。
明によるＴＦＴの製造方法は、絶縁基板上にゲート電極
の形成されている逆スタッガ型又はスタッガ型ＴＦＴの
製造方法において、前記ＴＦＴのチャネルとなるａ−Ｓ
ｉ：Ｈ層とソース／ドレイン電極との間のオーム接触層
がＳｉＨ4 ／Ｈ2 ／ＰＨ3 と共にＳｉＨ2 Ｃｌ2 が添加
された混合ガスを用いたＰＥＣＶＤ方法でμｃ−Ｓ
ｉ（：Ｃｌ）層を形成する工程を具備することを特徴と
する。
【００２０】前記の他の目的を達成するために本発明に
よる非晶質シリコンＴＦＴは、前記非晶質シリコンＴＦ
Ｔのチャネルとなる活性層をＣｌが０．１ｐｐｍ〜１０
6 ｐｐｍ程度含まれたａ−Ｓｉ：Ｈ（：Ｃｌ）より構成
することを特徴とする。
よる非晶質シリコンＴＦＴは、前記非晶質シリコンＴＦ
Ｔのチャネルとなる活性層をＣｌが０．１ｐｐｍ〜１０
6 ｐｐｍ程度含まれたａ−Ｓｉ：Ｈ（：Ｃｌ）より構成
することを特徴とする。
【００２１】さらに前記他の目的を達成するために本発
明による非晶質シリコンＴＦＴの製造方法は、前記非晶
質シリコンＴＦＴのチャネルとなる活性層をＳｉＨ2 Ｃ
ｌ2／ＳｉＨ4 、ＳｉＨＣｌ3 ／ＳｉＨ4 及びＳｉＣｌ
4 ／ＳｉＨ4 などのＣｌが含まれた混合気体よりなるグ
ループの中で選択されたいずれか一つの混合ガスを用い
たプラズマ化学気相蒸着法によりａ−Ｓｉ：Ｈ（：Ｃ
ｌ）層より形成する工程を具備することを特徴とする。
明による非晶質シリコンＴＦＴの製造方法は、前記非晶
質シリコンＴＦＴのチャネルとなる活性層をＳｉＨ2 Ｃ
ｌ2／ＳｉＨ4 、ＳｉＨＣｌ3 ／ＳｉＨ4 及びＳｉＣｌ
4 ／ＳｉＨ4 などのＣｌが含まれた混合気体よりなるグ
ループの中で選択されたいずれか一つの混合ガスを用い
たプラズマ化学気相蒸着法によりａ−Ｓｉ：Ｈ（：Ｃ
ｌ）層より形成する工程を具備することを特徴とする。
【００２２】本発明の実施例１によれば、非晶質シリコ
ンＴＦＴでオーム接触層としてＣｌの含まれたμｃ−Ｓ
ｉ（Ｃｌ）層をＳｉＨ2 Ｃｌ2 ガスが添加された混合ガ
スで制作することにより蒸着速度が速く、低ＲＦ電力で
良質の非晶質シリコン薄膜トランジスタを制作し得る。
従って、ＴＦＴ−ＬＣＤの制作時に工程収率及び生産性
を向上させ得る。
ンＴＦＴでオーム接触層としてＣｌの含まれたμｃ−Ｓ
ｉ（Ｃｌ）層をＳｉＨ2 Ｃｌ2 ガスが添加された混合ガ
スで制作することにより蒸着速度が速く、低ＲＦ電力で
良質の非晶質シリコン薄膜トランジスタを制作し得る。
従って、ＴＦＴ−ＬＣＤの制作時に工程収率及び生産性
を向上させ得る。
【００２３】さらに、本発明の実施例２によれば、非晶
質シリコンＴＦＴの特性を決定付ける活性層を水素量が
少なく且つ安定性に優れたＣｌの含まれた水素化された
非晶質シリコンで制作することにより、オフ電流を既存
ＴＦＴの約１／１０程度に減少し得る。特に、光照射時
のオフ電流が既存ＴＦＴの約１／１００程度なので、バ
ックライト照明時の漏れ電流を大幅に減らし得る。
質シリコンＴＦＴの特性を決定付ける活性層を水素量が
少なく且つ安定性に優れたＣｌの含まれた水素化された
非晶質シリコンで制作することにより、オフ電流を既存
ＴＦＴの約１／１０程度に減少し得る。特に、光照射時
のオフ電流が既存ＴＦＴの約１／１００程度なので、バ
ックライト照明時の漏れ電流を大幅に減らし得る。
【００２４】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。
明を詳細に説明する。
【００２５】説明を容易にするために、従来技術と同一
な部分に対しては同一の参照符号を付け、それに対する
説明は省略する。
な部分に対しては同一の参照符号を付け、それに対する
説明は省略する。
【００２６】
【実施例１】図２は本発明の実施例１により制作された
逆スタッガ型ａ−Ｓｉ薄膜トランジスタの断面図であ
る。
逆スタッガ型ａ−Ｓｉ薄膜トランジスタの断面図であ
る。
【００２７】図２を参照すれば、Ｃｒのようなゲート電
極１１パターンの形成されたガラス基板１０上に約０．
３μｍ厚さのＳｉＮX 層１２と約０．１５μｍ厚さのド
ーピングされないａ−Ｓｉ：Ｈ層１３をＰＥＣＶＤ方法
により蒸着する。
極１１パターンの形成されたガラス基板１０上に約０．
３μｍ厚さのＳｉＮX 層１２と約０．１５μｍ厚さのド
ーピングされないａ−Ｓｉ：Ｈ層１３をＰＥＣＶＤ方法
により蒸着する。
【００２８】チャネルとなる前記ａ−Ｓｉ：Ｈ層１３は
約２２０℃でＳｉＨ4 ／Ｈ2 の混合ガスにより蒸着さ
れ、ゲート絶縁体としての前記ＳｉＮX 層１２はＳｉＨ
4 ／ＮＨ3 混合ガスにより約３３０℃の温度で蒸着され
る。
約２２０℃でＳｉＨ4 ／Ｈ2 の混合ガスにより蒸着さ
れ、ゲート絶縁体としての前記ＳｉＮX 層１２はＳｉＨ
4 ／ＮＨ3 混合ガスにより約３３０℃の温度で蒸着され
る。
【００２９】この際、前記ゲート絶縁層はＳｉＮX より
なる単一層の代わりに絶縁特性に優れたＳｉＯ2 ／Ｓｉ
Ｎ、Ａｌ2 Ｏ3 ／ＳｉＮなどの積層構造であっても良
い。
なる単一層の代わりに絶縁特性に優れたＳｉＯ2 ／Ｓｉ
Ｎ、Ａｌ2 Ｏ3 ／ＳｉＮなどの積層構造であっても良
い。
【００３０】前記ａ−Ｓｉ：Ｈ層１３とソース／ドレイ
ン電極１５との間にオーム接触層としてｎ+ μｃ−Ｓｉ
（：Ｃｌ）層２４が示されている。前記ｎ+ μｃ−Ｓｉ
（：Ｃｌ）層２４の厚さは約０．０５μｍで、チャネル
領域内の前記ｎ+ μｃ−Ｓｉ（：Ｃｌ）層２４と前記ａ
−Ｓｉ：Ｈ層１３の一部はＣＦ4 プラズマにより蝕刻さ
れる。
ン電極１５との間にオーム接触層としてｎ+ μｃ−Ｓｉ
（：Ｃｌ）層２４が示されている。前記ｎ+ μｃ−Ｓｉ
（：Ｃｌ）層２４の厚さは約０．０５μｍで、チャネル
領域内の前記ｎ+ μｃ−Ｓｉ（：Ｃｌ）層２４と前記ａ
−Ｓｉ：Ｈ層１３の一部はＣＦ4 プラズマにより蝕刻さ
れる。
【００３１】前記ｎ+ μｃ−Ｓｉ（：Ｃｌ）層２４はＳ
ｉＨ4 ／Ｈ2 ／ＰＨ3 内にＳｉＨ2Ｃｌ2 が添加された
混合ガスを用いたＰＥＣＶＤ方法により形成される。
ｉＨ4 ／Ｈ2 ／ＰＨ3 内にＳｉＨ2Ｃｌ2 が添加された
混合ガスを用いたＰＥＣＶＤ方法により形成される。
【００３２】図３はこのように制作されたｎ+ μｃ−Ｓ
ｉ（：Ｃｌ）層２４の温度による電気伝導度の特性を示
す。図３のグラフにおいて、計算された電気伝導度の活
性化エネルギ（Ｅa ）は約２９ｍｅＶで、常温における
電気伝導度は約１．５Ｓ／ｃｍであった。
ｉ（：Ｃｌ）層２４の温度による電気伝導度の特性を示
す。図３のグラフにおいて、計算された電気伝導度の活
性化エネルギ（Ｅa ）は約２９ｍｅＶで、常温における
電気伝導度は約１．５Ｓ／ｃｍであった。
【００３３】図４乃至図６は本発明の実施例１によりＳ
ｉＨ2 Ｃｌ2 ／ＳｉＨ4 混合ガスを用いて制作されたｎ
+ μｃ−Ｓｉ（：Ｃｌ）層２４をオーム接触層として使
用したａ−ＳｉＴＦＴの電気的特性を調査したものであ
る。
ｉＨ2 Ｃｌ2 ／ＳｉＨ4 混合ガスを用いて制作されたｎ
+ μｃ−Ｓｉ（：Ｃｌ）層２４をオーム接触層として使
用したａ−ＳｉＴＦＴの電気的特性を調査したものであ
る。
【００３４】図４は本発明の実施例１によりオーム接触
層２４としてｎ+ μｃ−Ｓｉ（：Ｃｌ）を用いたＴＦＴ
の電流電圧の特性を示したものであり、サブスレショル
ドスロープ（subthreshold slope）は約０．４８Ｖ／ｄ
ｅｃ．、オン／オフ比率は＞１０6 であることが判る。
層２４としてｎ+ μｃ−Ｓｉ（：Ｃｌ）を用いたＴＦＴ
の電流電圧の特性を示したものであり、サブスレショル
ドスロープ（subthreshold slope）は約０．４８Ｖ／ｄ
ｅｃ．、オン／オフ比率は＞１０6 であることが判る。
【００３５】図５は同一ＴＦＴの電界効果移動度を示す
グラフである。図５のグラフから判るように、スレショ
ルド電圧（ＶTH）は約２．１Ｖ、電界効果移動度（μ）
は０．５８ｃｍ2 ／Ｖｓである。
グラフである。図５のグラフから判るように、スレショ
ルド電圧（ＶTH）は約２．１Ｖ、電界効果移動度（μ）
は０．５８ｃｍ2 ／Ｖｓである。
【００３６】図６は同一ＴＦＴの出力特性を示すグラフ
で、ゲート電圧が２０Ｖである時、ドレイン電流が２．
２μＡでほぼ飽和されることを示しており、ＳｉＨ2 Ｃ
ｌ2 ／ＳｉＨ4 を用いたｎ形微細結晶質シリコンＴＦＴ
の優秀なオーム層として作用している。
で、ゲート電圧が２０Ｖである時、ドレイン電流が２．
２μＡでほぼ飽和されることを示しており、ＳｉＨ2 Ｃ
ｌ2 ／ＳｉＨ4 を用いたｎ形微細結晶質シリコンＴＦＴ
の優秀なオーム層として作用している。
【００３７】以上説明したように、本発明による実施例
１によれば、オーム接触層として広いバンドギャップを
有するｎ+ μｃ−ＳｉをＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ガス
を使用して制作することにより、従来のｎ+ ａ−Ｓｉ：
Ｈやｎ+ μｃ−Ｓｉに比べてＨ2 微量のガスを微量使用
するようになるので蒸着速度が早くなり工程収率が上げ
られ、粒子生成率も前の方法により著しく減らし得る。
さらに、ＳｉＨ2 Ｃｌ2 がＳｉＦ4 とは違って低ＲＦ電
力で分解されることによりチャネル領域の損傷が防止し
得る。
１によれば、オーム接触層として広いバンドギャップを
有するｎ+ μｃ−ＳｉをＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ガス
を使用して制作することにより、従来のｎ+ ａ−Ｓｉ：
Ｈやｎ+ μｃ−Ｓｉに比べてＨ2 微量のガスを微量使用
するようになるので蒸着速度が早くなり工程収率が上げ
られ、粒子生成率も前の方法により著しく減らし得る。
さらに、ＳｉＨ2 Ｃｌ2 がＳｉＦ4 とは違って低ＲＦ電
力で分解されることによりチャネル領域の損傷が防止し
得る。
【００３８】
【実施例２】本発明の実施例２は非晶質シリコンＴＦＴ
のチャネル領域である活性層としてａ−Ｓｉ：Ｈ（：Ｃ
ｌ）を使用するＴＦＴに関する。
のチャネル領域である活性層としてａ−Ｓｉ：Ｈ（：Ｃ
ｌ）を使用するＴＦＴに関する。
【００３９】図７は本発明の実施例２により制作された
逆スタッガ型ａ−Ｓｉ薄膜トランジスタの断面図であ
る。
逆スタッガ型ａ−Ｓｉ薄膜トランジスタの断面図であ
る。
【００４０】先ず、絶縁基板１０上にＣｒ、Ａｌなどの
金属をゲート電極１１として蒸着した後、ゲート絶縁層
１２であるシリコンニトリドと、活性層であるａ−Ｓ
ｉ：Ｈ（：Ｃｌ）層２３を真空状態のまま蒸着させる。
次いで、オーム接触のためにｎ+ 非晶質シリコンやｎ+
微細シリコン層１４を形成した後、Ａｌ／Ｃｒをソース
／ドレイン電極１５として用いて制作する。
金属をゲート電極１１として蒸着した後、ゲート絶縁層
１２であるシリコンニトリドと、活性層であるａ−Ｓ
ｉ：Ｈ（：Ｃｌ）層２３を真空状態のまま蒸着させる。
次いで、オーム接触のためにｎ+ 非晶質シリコンやｎ+
微細シリコン層１４を形成した後、Ａｌ／Ｃｒをソース
／ドレイン電極１５として用いて制作する。
【００４１】図示しないが、前記ａ−Ｓｉ：Ｈ（：Ｃ
ｌ）層２３を薄くするために、蝕刻ストッパを用いた蝕
刻ストッパ型の構造に制作しても良い。
ｌ）層２３を薄くするために、蝕刻ストッパを用いた蝕
刻ストッパ型の構造に制作しても良い。
【００４２】さらに、前記単一ゲート絶縁層１２の代わ
りに量産収率を上げるためにＳｉＯ2 ／ＳｉＮ或いはＡ
ｌ2 Ｏ3 ／ＳｉＮなどの構造を使用しても良い。
りに量産収率を上げるためにＳｉＯ2 ／ＳｉＮ或いはＡ
ｌ2 Ｏ3 ／ＳｉＮなどの構造を使用しても良い。
【００４３】通常的に、ａ−ＳｉＴＦＴで活性層２３と
して非晶質シリコンが使用されるが、よって非晶質シリ
コンの特性がＴＦＴの特性を決定する。このような非晶
質シリコンは大抵ＳｉＨ4 （或いはＳｉＨ4 ／Ｈ2 ）を
グロー放電により分解して使用するのでＰＥＣＶＤ装備
を用いる。
して非晶質シリコンが使用されるが、よって非晶質シリ
コンの特性がＴＦＴの特性を決定する。このような非晶
質シリコンは大抵ＳｉＨ4 （或いはＳｉＨ4 ／Ｈ2 ）を
グロー放電により分解して使用するのでＰＥＣＶＤ装備
を用いる。
【００４４】本実施例において、非晶質シリコン制作時
にＣｌの含まれたガスの例を挙げると、ＳｉＨ2 Ｃ
ｌ2 、ＳｉＣｌ4 又はＳｉＨＣｌ3 を添加するとＣｌが
プラズマ内に含まれ、ＣｌのＳｉエッチング作用により
Ｓｉ−Ｈ及び結合エネルギが比較的低いＳｉ−Ｓｉが蒸
着時になくなって良質の非晶質シリコンを得ることがで
き、結果的に特性の向上されたＴＦＴの制作が期待され
る。
にＣｌの含まれたガスの例を挙げると、ＳｉＨ2 Ｃ
ｌ2 、ＳｉＣｌ4 又はＳｉＨＣｌ3 を添加するとＣｌが
プラズマ内に含まれ、ＣｌのＳｉエッチング作用により
Ｓｉ−Ｈ及び結合エネルギが比較的低いＳｉ−Ｓｉが蒸
着時になくなって良質の非晶質シリコンを得ることがで
き、結果的に特性の向上されたＴＦＴの制作が期待され
る。
【００４５】図８は本実施例によりＣｌの含有された活
性層を具備した薄膜トランジスタとＣｌの含有されない
活性層を具備した従来の非晶質シリコン薄膜トランジス
タとの電流電圧の特性を比較したグラフである。
性層を具備した薄膜トランジスタとＣｌの含有されない
活性層を具備した従来の非晶質シリコン薄膜トランジス
タとの電流電圧の特性を比較したグラフである。
【００４６】図８のトランスファ曲線に示したように、
本実施例によるａ−Ｓｉ ＴＦＴのオフ電流が既存の非
晶質シリコンＴＦＴのオフ電流より約１／１０程度小さ
いことが判る。これは、Ｃｌが含まれて非晶質シリコン
の電気伝導度が下がるからである。
本実施例によるａ−Ｓｉ ＴＦＴのオフ電流が既存の非
晶質シリコンＴＦＴのオフ電流より約１／１０程度小さ
いことが判る。これは、Ｃｌが含まれて非晶質シリコン
の電気伝導度が下がるからである。
【００４７】さらに、本実施例において制作したＣｌの
含まれて水素化された非晶質シリコン薄膜トランジスタ
のサブスレショルドスロープは約０．３６Ｖ／ｄｅｃ
で、オン／オフ比率は＞１０6 と測定された。
含まれて水素化された非晶質シリコン薄膜トランジスタ
のサブスレショルドスロープは約０．３６Ｖ／ｄｅｃ
で、オン／オフ比率は＞１０6 と測定された。
【００４８】図９は同一ＴＦＴの電界効果移動度を示す
グラフであり、√ＩD ＝〔μFE（Ｗ／Ｌ）Ｃi （ＶG −
ＶTH）ＶD 〕1/2 の式（式中、ＩD はドレイン電流、μ
FEは電界効果移動度、ＷはＴＦＴの幅、ＬはＴＦＴの長
さ、Ｃi はゲート絶縁層のキャパシタンス、ＶG はゲー
ト電圧、ＶTHはスレショルド電圧、ＶD はドレイン電圧
である）から求められたスレショルド電圧（ＶTH）は約
１．８Ｖ、電界効果移動度（μFE）は約０．７２ｃｍ2
／Ｖｓであることを示している。
グラフであり、√ＩD ＝〔μFE（Ｗ／Ｌ）Ｃi （ＶG −
ＶTH）ＶD 〕1/2 の式（式中、ＩD はドレイン電流、μ
FEは電界効果移動度、ＷはＴＦＴの幅、ＬはＴＦＴの長
さ、Ｃi はゲート絶縁層のキャパシタンス、ＶG はゲー
ト電圧、ＶTHはスレショルド電圧、ＶD はドレイン電圧
である）から求められたスレショルド電圧（ＶTH）は約
１．８Ｖ、電界効果移動度（μFE）は約０．７２ｃｍ2
／Ｖｓであることを示している。
【００４９】それに反して、Ｃｌの含まれない非晶質シ
リコンを用いて同一した工程で制作したＴＦＴの電界効
果移動度は０．７０ｃｍ2 ／Ｖｓと測定された。従っ
て、非晶質シリコンにＣｌが含まれても移動度は減少さ
れないことが判る。
リコンを用いて同一した工程で制作したＴＦＴの電界効
果移動度は０．７０ｃｍ2 ／Ｖｓと測定された。従っ
て、非晶質シリコンにＣｌが含まれても移動度は減少さ
れないことが判る。
【００５０】図１０はＴＦＴ−ＬＣＤに用いられる非晶
質シリコンＴＦＴでチャネルとなる活性層としてＳｉＨ
2 Ｃｌ2 が添加された混合ガスを用いて７×１０18ｃｍ
-3程度のＣｌを含む水素化された非晶質シリコンを用い
たａ−Ｓｉ ＴＦＴの出力特性を示したグラフである。
質シリコンＴＦＴでチャネルとなる活性層としてＳｉＨ
2 Ｃｌ2 が添加された混合ガスを用いて７×１０18ｃｍ
-3程度のＣｌを含む水素化された非晶質シリコンを用い
たａ−Ｓｉ ＴＦＴの出力特性を示したグラフである。
【００５１】図１０のグラフから判るように、ＴＦＴの
Ｗ／Ｌ（ここで、ＷはＴＦＴの幅、ＬはＴＦＴの長さを
それぞれ示す）は６０μｍ／３０μｍであり、ゲート電
圧が２０Ｖの時、ドレイン電流が２．８×１０-6Ａで殆
ど飽和されることを示している。
Ｗ／Ｌ（ここで、ＷはＴＦＴの幅、ＬはＴＦＴの長さを
それぞれ示す）は６０μｍ／３０μｍであり、ゲート電
圧が２０Ｖの時、ドレイン電流が２．８×１０-6Ａで殆
ど飽和されることを示している。
【００５２】図１１は本発明の実施例２によりＳｉＨ2
Ｃｌ2 ／ＳｉＨ4 ガスを用いて制作したａ−Ｓｉ：
Ｈ（：Ｃｌ）活性層を具備した薄膜トランジスタのＣｌ
含有量を二次イオン質量分析機（ＳＩＭＳ）で測定した
データを示したグラフである。図１１の測定データにお
いて、実線はＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ＝０．２の時の
Ｃｌ含有量、一点鎖線はＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ＝
０．１の時のＣｌ含有量、点線はＳｉＨ2 Ｃｌ2 ／Ｓｉ
Ｈ4 ＝０の時のＣｌ含有量をそれぞれ示す。
Ｃｌ2 ／ＳｉＨ4 ガスを用いて制作したａ−Ｓｉ：
Ｈ（：Ｃｌ）活性層を具備した薄膜トランジスタのＣｌ
含有量を二次イオン質量分析機（ＳＩＭＳ）で測定した
データを示したグラフである。図１１の測定データにお
いて、実線はＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ＝０．２の時の
Ｃｌ含有量、一点鎖線はＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ＝
０．１の時のＣｌ含有量、点線はＳｉＨ2 Ｃｌ2 ／Ｓｉ
Ｈ4 ＝０の時のＣｌ含有量をそれぞれ示す。
【００５３】図１１のグラフからよく判るように、Ｓｉ
Ｈ2 Ｃｌ2 ／ＳｉＨ4 が０．１、０．２の時Ｃｌの含有
量はそれぞれ７×１０18ｃｍ-3及び４×１０19ｃｍ-3を
示している。これは、ＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 増加さ
れると、試料に含まれたＣｌが増加されることを意味す
る。ＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 が０の時もＣｌが試料内
に含まれる理由はチャンバ壁などに吸い込まれているＣ
ｌが蒸着時抜け出して試料に含まれるからである。
Ｈ2 Ｃｌ2 ／ＳｉＨ4 が０．１、０．２の時Ｃｌの含有
量はそれぞれ７×１０18ｃｍ-3及び４×１０19ｃｍ-3を
示している。これは、ＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 増加さ
れると、試料に含まれたＣｌが増加されることを意味す
る。ＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 が０の時もＣｌが試料内
に含まれる理由はチャンバ壁などに吸い込まれているＣ
ｌが蒸着時抜け出して試料に含まれるからである。
【００５４】図１２は本発明の実施例２による薄膜トラ
ンジスタで使用されたａ−Ｓｉ：Ｈ（：Ｃｌ）活性層の
ＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ガス流量比による暗及び光電
気伝導度の特性を示すグラフである。光電気伝導度は１
００ｍＷ／ｃｍ2 即ち、ＡＭ１（Air Mass 1）条件下で
測定した。
ンジスタで使用されたａ−Ｓｉ：Ｈ（：Ｃｌ）活性層の
ＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ガス流量比による暗及び光電
気伝導度の特性を示すグラフである。光電気伝導度は１
００ｍＷ／ｃｍ2 即ち、ＡＭ１（Air Mass 1）条件下で
測定した。
【００５５】図１２は暗及び光電気伝導度の特性グラフ
から判るようにＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ガス流量が増
加するに従ってた暗及び光電気伝導度が減少することが
示されている。これはＣｌが非晶質シリコンに含まれる
とフェルミ準位がバランスバンド（ＥV ) 側に移動して
暗電気伝導度及び光電気伝導度が減少するからである。
から判るようにＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ガス流量が増
加するに従ってた暗及び光電気伝導度が減少することが
示されている。これはＣｌが非晶質シリコンに含まれる
とフェルミ準位がバランスバンド（ＥV ) 側に移動して
暗電気伝導度及び光電気伝導度が減少するからである。
【００５６】図１３はＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ガス流
量比により制作した非晶質シリコンにおいて、光を持続
的に印加した場合、光電気伝導度の減衰特性を示すグラ
フである。ここで、（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）と示されたグラフはＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ガ
ス流量比が、それぞれ０、０．０７、０．１、０．４及
び１．０である時の光伝導度の減衰特性を示す。この
際、ＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 が０．１（図１３の
（ｃ））である時、減衰特性を決定する定数のγ〔σph
∝ｔ-r：ここで、σphは光電気伝導度、ｔは露出時間を
示す）が０．０４５として最小値を有する。これはＣｌ
の含まれた非晶質シリコンが光の照射時に光電気伝導度
が非常に安定的であることを示す。
量比により制作した非晶質シリコンにおいて、光を持続
的に印加した場合、光電気伝導度の減衰特性を示すグラ
フである。ここで、（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）と示されたグラフはＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 ガ
ス流量比が、それぞれ０、０．０７、０．１、０．４及
び１．０である時の光伝導度の減衰特性を示す。この
際、ＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 が０．１（図１３の
（ｃ））である時、減衰特性を決定する定数のγ〔σph
∝ｔ-r：ここで、σphは光電気伝導度、ｔは露出時間を
示す）が０．０４５として最小値を有する。これはＣｌ
の含まれた非晶質シリコンが光の照射時に光電気伝導度
が非常に安定的であることを示す。
【００５７】図１４は７×１０18ｃｍ-3のＣｌが含有さ
れた非晶質シリコン薄膜トランジスタとＣｌを含有して
いない薄膜トランジスタの暗及び光照射時のトランスフ
ァの特性を比べたグラフである。
れた非晶質シリコン薄膜トランジスタとＣｌを含有して
いない薄膜トランジスタの暗及び光照射時のトランスフ
ァの特性を比べたグラフである。
【００５８】光はソース／ドレインの解説チャネル側
（即ち、ＴＦＴの前方）から照射された。
（即ち、ＴＦＴの前方）から照射された。
【００５９】図１４のグラフでよく判るように、本発明
の実施例２によるａ−Ｓｉ ＴＦＴは光の照射時、オフ
電流が従来のａ−Ｓｉ ＴＦＴに比べて１／１００程度
小さいことが判る。
の実施例２によるａ−Ｓｉ ＴＦＴは光の照射時、オフ
電流が従来のａ−Ｓｉ ＴＦＴに比べて１／１００程度
小さいことが判る。
【００６０】
【発明の効果】以上説明したように本発明によれば、ス
レショルド電圧が減少することなく光漏れ電流を減らし
得る。その結果、ＴＦＴ−ＬＣＤに適用時、漏れ電流の
減少による画面の質を向上させ得、上品のＴＦＴ−ＬＣ
Ｄの制作に有用に利用され得る。
レショルド電圧が減少することなく光漏れ電流を減らし
得る。その結果、ＴＦＴ−ＬＣＤに適用時、漏れ電流の
減少による画面の質を向上させ得、上品のＴＦＴ−ＬＣ
Ｄの制作に有用に利用され得る。
【００６１】また、本発明によれば、非晶質シリコンＴ
ＦＴの特性を決定する活性層を水素量が少なく安定性に
優れたＣｌの含まれた水素化された非晶質シリコンを用
いて制作することにより、オフ電流を既存のＴＦＴの約
１／１０程度に減少させ得る。特に、光照射時のオフ電
流が既存ＴＦＴの約１／１００程度なので、バックライ
ト照明時の漏れ電流を大幅に減少させ得る。
ＦＴの特性を決定する活性層を水素量が少なく安定性に
優れたＣｌの含まれた水素化された非晶質シリコンを用
いて制作することにより、オフ電流を既存のＴＦＴの約
１／１０程度に減少させ得る。特に、光照射時のオフ電
流が既存ＴＦＴの約１／１００程度なので、バックライ
ト照明時の漏れ電流を大幅に減少させ得る。
【図１】 従来の技術による逆スタッガ型ａ−Ｓｉ薄膜
トランジスタの断面図である。
トランジスタの断面図である。
【図２】 本発明の実施例１により制作された逆スタッ
ガ型ａ−Ｓｉ薄膜トランジスタの断面図である。
ガ型ａ−Ｓｉ薄膜トランジスタの断面図である。
【図３】 本発明の実施例１により制作された薄膜トラ
ンジスタでＣｌの含まれた微細結晶質シリコンの温度に
よる電気伝導度特性のグラフである。
ンジスタでＣｌの含まれた微細結晶質シリコンの温度に
よる電気伝導度特性のグラフである。
【図４】 本発明の実施例１により制作された薄膜トラ
ンジスタの電流電圧特性のグラフである。
ンジスタの電流電圧特性のグラフである。
【図５】 本発明の実施例１により制作された薄膜トラ
ンジスタの電界効果移動度を示したグラフである。
ンジスタの電界効果移動度を示したグラフである。
【図６】 本発明の実施例１により制作された薄膜トラ
ンジスタの出力特性を示したグラフである。
ンジスタの出力特性を示したグラフである。
【図７】 本発明の実施例２により制作された逆スタッ
ガ型ａ−Ｓｉ薄膜トランジスタの断面図である。
ガ型ａ−Ｓｉ薄膜トランジスタの断面図である。
【図８】 本発明の実施例２により制作された薄膜トラ
ンジスタの電流電圧特性グラフである。
ンジスタの電流電圧特性グラフである。
【図９】 本発明の実施例２により制作された薄膜トラ
ンジスタの電界効果移動度を示したグラフである。
ンジスタの電界効果移動度を示したグラフである。
【図１０】 本発明の実施例２により制作された薄膜ト
ランジスタの出力特性を示したグラフである。
ランジスタの出力特性を示したグラフである。
【図１１】 本発明の実施例２による薄膜トランジスタ
で用いられた活性層のＣｌ含量を測定したグラフであ
る。
で用いられた活性層のＣｌ含量を測定したグラフであ
る。
【図１２】 本発明の実施例２による薄膜トランジスタ
で用いられた活性層の光及び暗電気伝導度特性を示した
グラフである。
で用いられた活性層の光及び暗電気伝導度特性を示した
グラフである。
【図１３】 本発明の実施例２による薄膜トランジスタ
で用いられた活性層の光電気伝導度の減衰特性を示した
グラフである。
で用いられた活性層の光電気伝導度の減衰特性を示した
グラフである。
【図１４】 従来と本発明の実施例２による薄膜トラン
ジスタの暗及び光照射時の電流電圧特性を比較したグラ
フである。
ジスタの暗及び光照射時の電流電圧特性を比較したグラ
フである。
１０…ガラス基板（絶縁基板）、 １１…ゲート電極、 １２…ＳｉＮX 層（ゲート絶縁層）、 １３…ａ−Ｓｉ：Ｈ層、 １５…ソース／ドレイン電極、 ２３…ａ−Ｓｉ：Ｈ（：Ｃｌ）層（活性層）、 ２４…ｎ+ μｃ−Ｓｉ（：Ｃ）層（オーム接触層）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 邊 宰成 大韓民国ソウル特別市東大門區回基洞山１ 番地 慶煕大學校 物理學科内 (72)発明者 全 泓彬 大韓民国ソウル特別市東大門區回基洞山１ 番地 慶煕大學校 物理學科内
Claims (4)
- 【請求項１】 絶縁基板上にゲート電極の形成されてい
る非晶質シリコン薄膜トランジスタにおいて、 前記非晶質シリコン薄膜トランジスタのチャネルとなる
水素化された非晶質シリコン層とソース／ドレイン電極
間のオーム接触のためのオーム接触層がＣｌの含まれた
微細結晶質シリコン層により構成されることを特徴とす
る非晶質シリコン薄膜トランジスタ。 - 【請求項２】 絶縁基板上にゲート電極の形成されてい
る非晶質シリコン薄膜トランジスタの製造方法におい
て、 前記非晶質シリコン薄膜トランジスタのチャネルとなる
水素化された非晶質シリコン層とソース／ドレイン電極
間のオーム接触層として、ＳｉＨ4 ／Ｈ2 ／ＰＨ3 に加
えてＳｉＨ2 Ｃｌ2 が付け加わった混合ガスを用いたプ
ラズマ化学気相蒸着方法でＣｌが含まれた微細結晶質シ
リコン層を形成する工程を具備することを特徴とする非
晶質シリコン薄膜トランジスタ。 - 【請求項３】 薄膜トランジスタの液晶表示装置に用い
られる非晶質シリコン薄膜トランジスタにおいて、 前記非晶質シリコン薄膜トランジスタのチャネルとなる
活性層をＣｌが０．１ｐｐｍ〜１０6 ｐｐｍ程度含まれ
た水素化された非晶質シリコンより構成することを特徴
とする非晶質シリコン薄膜トランジスタ。 - 【請求項４】 薄膜トランジスタの液晶表示装置に用い
られる非晶質シリコン薄膜トランジスタにおいて、 前記非晶質シリコン薄膜トランジスタのチャネルとなる
活性層を、ＳｉＨ2 Ｃｌ2 ／ＳｉＨ4 、ＳｉＨＣｌ3 ／
ＳｉＨ4 及びＳｉＣｌ4 ／ＳｉＨ4 などのＣｌが含まれ
た混合気体よりなるグループの中で選択されたいずれか
一つの混合ガスを用いたプラズマ化学気相蒸着法により
Ｃｌの含まれた水素化された非晶質シリコンにより形成
する工程を具備することを特徴とする非晶質シリコン薄
膜トランジスタの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950002187A KR0165579B1 (ko) | 1995-02-08 | 1995-02-08 | 비정질 실리콘 박막트랜지스터 및 그 제조방법 |
| KR95P2187 | 1995-02-24 | ||
| KR95P3588 | 1995-02-24 | ||
| KR1019950003588A KR960032763A (ko) | 1995-02-24 | 1995-02-24 | C1이 함유된 비정질 실리콘을 이용한 박막트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08242005A true JPH08242005A (ja) | 1996-09-17 |
Family
ID=26630880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8016818A Pending JPH08242005A (ja) | 1995-02-08 | 1996-02-01 | 非晶質シリコン薄膜トランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5923050A (ja) |
| JP (1) | JPH08242005A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027735A (ja) * | 2005-07-12 | 2007-02-01 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| CN108615771A (zh) * | 2018-07-02 | 2018-10-02 | 惠科股份有限公司 | 一种薄膜晶体管及其制造方法、以及显示面板 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3607016B2 (ja) * | 1996-10-02 | 2005-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター |
| KR100277184B1 (ko) * | 1998-06-30 | 2001-01-15 | 김영환 | 액정 표시 장치의 제조방법 |
| US6235638B1 (en) * | 1999-02-16 | 2001-05-22 | Micron Technology, Inc. | Simplified etching technique for producing multiple undercut profiles |
| US20040229412A1 (en) * | 1999-05-10 | 2004-11-18 | Sigurd Wagner | Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film |
| US6713329B1 (en) * | 1999-05-10 | 2004-03-30 | The Trustees Of Princeton University | Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film |
| TW200837956A (en) * | 2007-03-14 | 2008-09-16 | Chunghwa Picture Tubes Ltd | Thin film transistor |
| US20100159635A1 (en) * | 2008-12-24 | 2010-06-24 | Weyerhaeuser Company | Method of patterning conductive layer and devices made thereby |
| CN102738007B (zh) * | 2012-07-02 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制造方法及阵列基板的制造方法 |
| CN109935627A (zh) * | 2019-01-21 | 2019-06-25 | 上海易密值半导体技术有限公司 | 薄膜晶体管 |
| US11502217B1 (en) | 2021-05-24 | 2022-11-15 | Gautam Ganguly | Methods and apparatus for reducing as-deposited and metastable defects in Amorphousilicon |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620122B2 (ja) * | 1982-01-19 | 1994-03-16 | キヤノン株式会社 | 半導体素子 |
| US4949141A (en) * | 1988-02-04 | 1990-08-14 | Amoco Corporation | Vertical gate thin film transistors in liquid crystal array |
| JP3320180B2 (ja) * | 1993-12-22 | 2002-09-03 | ティーディーケイ株式会社 | 薄膜トランジスタの製造方法 |
-
1996
- 1996-01-24 US US08/589,713 patent/US5923050A/en not_active Expired - Lifetime
- 1996-02-01 JP JP8016818A patent/JPH08242005A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027735A (ja) * | 2005-07-12 | 2007-02-01 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| CN108615771A (zh) * | 2018-07-02 | 2018-10-02 | 惠科股份有限公司 | 一种薄膜晶体管及其制造方法、以及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5923050A (en) | 1999-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5811325A (en) | Method of making a polysilicon carbon source/drain heterojunction thin-film transistor | |
| US5313075A (en) | Thin-film transistor | |
| US5470763A (en) | Method for manufacturing thin film transistor with short hydrogen passivation time | |
| US20070114533A1 (en) | Thin film transistor including a lightly doped amorphous silicon channel layer | |
| JPH08167596A (ja) | プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法 | |
| JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| KR0180323B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100272260B1 (ko) | 유사다이아몬드를 이용한 박막트랜지스터 및 그의 제조방법 | |
| US6869834B2 (en) | Method of forming a low temperature polysilicon thin film transistor | |
| EP0744775A2 (en) | Microcrystal silicon thin film transistor | |
| Sekiya et al. | High performance poly-crystalline silicon thin film transistors fabricated using remote plasma chemical vapor deposition of SiO/sub 2 | |
| KR19980065168A (ko) | 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법 | |
| Kim et al. | Excimer-laser crystallized poly-Si TFT's with transparent gate | |
| JP2523679B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH09162405A (ja) | 半導体装置およびその作製方法 | |
| CN1307697C (zh) | 薄膜晶体管及薄膜晶体管的制造方法 | |
| KR0165579B1 (ko) | 비정질 실리콘 박막트랜지스터 및 그 제조방법 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| JPH06120505A (ja) | 薄膜トランジスタ | |
| Kim et al. | Hydrogen dilution effect on the properties of coplanar amorphous silicon thin-film transistors fabricated by inductively-coupled plasma CVD | |
| JPS6215857A (ja) | 電界効果トランジスタの製造方法 | |
| KR20070040035A (ko) | 표시 기판 및 이의 제조 방법 | |
| JP4286771B2 (ja) | 半導体装置の作製方法 | |
| JP2003209261A (ja) | 半導体装置およびその作製方法 | |
| JP2005175488A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050705 |