JP2003209261A

JP2003209261A - 半導体装置およびその作製方法

Info

Publication number: JP2003209261A
Application number: JP2002343483A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Mitsunori Sakama; 光範坂間; Shoji Miyanaga; 昭治宮永; Shinya Sumino; 真也角野; Takashi Noguchi; 崇野口
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2002-11-27
Filing date: 2002-11-27
Publication date: 2003-07-25

Abstract

(57)【要約】【目的】信頼性の高いＴＦＴの作製方法を提供する。【構成】ゲイト絶縁型電界効果半導体装置において、
チャネル形成領域をＳｉＯ_xＮ_yからなる薄膜によって囲
み、ガラス基板や大気からの不純物の拡散を防止する。
こうすることで、ＢＴ試験のような加速試験においても
高い信頼性が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本明細書で開示する発明は、
結晶性を有する薄膜半導体を用いた半導体装置の作製方
法に関する。特に、薄膜トランジスタの作製方法に関す
る。

【０００２】

【従来の技術】最近、安価なガラス基板上に薄膜トラン
ジスタ（ＴＦＴ）を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置に関心が高まったことにある。

【０００３】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数百万個もの各画素のそれぞ
れにＴＦＴを配置し、各画素電極に出入りする電荷をＴ
ＦＴのスイッチング機能により制御するものである。

【０００４】また、さらに進んでこのマトリクス状に配
置されたＴＦＴを駆動する回路（周辺駆動回路と呼ばれ
る）を、同じガラス基板上にＴＦＴで集積化する構造も
関心を集めている。

【０００５】画素部にマトリクス状に設置されたＴＦＴ
は、その動作具合が液晶表示となって視覚的に確認でき
る。例えば、ノーマリブラックの液晶表示の場合、ＴＦ
Ｔが動作しない箇所は白色表示の際に、黒点となって現
れる。

【０００６】このように、ＴＦＴの動作不良は非常に外
観を損ねるため、数百万個のＴＦＴすべてに高い信頼性
が要求される。特に、ＴＦＴの劣化の問題はいずれ動作
不良を引き起こす原因となるため、各研究者らの間で様
々な信頼性試験が行われている。

【０００７】そのような信頼性試験の一つにＢＴ試験が
ある。これは、いわゆる加速試験であり、ＴＦＴに対し
てプラス／マイナスのバイアス電圧と加熱を加えて、そ
の劣化を加速させる試験である。

【０００８】例えば、プラス／マイナスのバイアス電圧
はゲイト絶縁膜、ゲイト絶縁膜／活性層界面、コンタク
ト部等の劣化を加速させる。また、加熱は可動イオンを
活性化させたり、チャネル／ドレインの境界領域の劣化
等を加速させる。

【０００９】本出願人らは、このようなＢＴ試験による
ＴＦＴの信頼性試験を重ねた結果、ガラス基板表面に形
成する下地膜がＴＦＴの信頼性に大きく影響することを
突き止めた。

【００１０】最近よく使用されているコーニングガラス
等は、石英ガラスと異なりＮａやＫ等の不純物を若干含
有している。これらの不純物がＴＦＴの活性層周辺に拡
散すると、活性層／下地膜界面や活性層／ゲイト絶縁膜
界面に寄生チャネルを形成する。これらは、ＴＦＴ動作
時のリーク電流の増加を招く原因となる。また、これら
の拡散した不純物はしきい値電圧をシフトさせる原因と
なる。

【００１１】従って、一般的に作製されるＴＦＴは、ガ
ラス基板とデバイス本体との間に絶縁性薄膜をはさみこ
む構造を採用している。この絶縁性被膜（以下、下地膜
と呼ぶ）は、ガラス基板からの不純物の拡散を防ぐ効果
と、下地膜上に堆積する薄膜との密着性を高める効果を
求められている。

【００１２】図１に示すのは、下地膜として、一般的に
知られるＴＥＯＳ系酸化珪素膜（第１のＴＥＯＳ膜）を
用いたＴＦＴをＢＴ試験で調べた結果である。

【００１３】ＢＴ試験は、評価対象となるＴＦＴに＋２
０Ｖの電圧印加と１５０℃の加熱を１時間同時に加える
＋ＢＴ試験と、−２０Ｖの電圧印加と１５０℃の加熱を
１時間同時に加える−ＢＴ試験とを行った。また、１５
０℃１時間のベークのみの評価結果も付け加えた。

【００１４】前述の様なＢＴ試験を施すと、＋ＢＴ試
験、−ＢＴ試験ともにしきい値電圧のシフトが確認され
た。特に、−ＢＴ試験において著しく、かなり劣化が進
んだことが窺われる。

【００１５】さらに、−ＢＴ試験においてはオン領域
（ＴＦＴがオン状態となっている領域）でのドレイン電
流Ｉｄの立ち上がりが悪く、活性層／ゲイト絶縁膜界面
の状態が悪い（サブスレッショルド係数Ｓが大きい）こ
とが確認できる。

【００１６】また、１５０℃１時間のベークを施しただ
けでも劣化することが確認された。これは、可動イオン
が下地膜中を移動したためと考えられる。

【００１７】次に、図２に示すのは、図１と同様にＴＥ
ＯＳ系酸化珪素膜（第２のＴＥＯＳ膜）を用いたＴＦＴ
をＢＴ試験で調べた結果である。ただし、この酸化珪素
膜は成膜条件を変えることにより、より緻密な膜となっ
ている。

【００１８】しかし、図２の様に、しきい値電圧のシフ
トや活性層／ゲイト絶縁膜界面の悪化は改善できず、膜
質を緻密にしてみてもＴＦＴの信頼性を改善することは
出来なかった。

【００１９】また、本出願人らは下地膜として不純物の
ブロッキング効果の高い窒化珪素膜を使用してみたが、
ガラス基板との応力歪みが大きく、かつ、ガラス基板と
の密着性が悪いため、膜が剥がれる等の問題により採用
することは出来なかった。また、窒化珪素膜はＳｉクラ
スタが電荷捕獲中心となるので、ＢＴ試験においてしき
い値のドリフトを著しく左右してしまうという問題もあ
った。

【００２０】以上のことから、３００〜７５０℃、代表
的には３００〜６５０℃の温度範囲の処理で作製される
ＴＦＴにおいては、ガラス基板との密着性がよく、信頼
性の高い下地膜が要求される。

【００２１】

【発明が解決しようとする課題】本明細書で開示する発
明は、上記の問題を解決してガラス基板からの不純物の
拡散を防ぎ、ＴＦＴに高い信頼性を与える下地膜を形成
する技術を提供する。また、さらにゲイト絶縁膜や層間
絶縁膜に、周囲からの汚染を防ぐ保護膜的な役割を与え
てＴＦＴの最重要部位であるチャネル形成領域を保護す
ることを課題とする。

【００２２】

【課題を解決するための手段】

【００２３】本明細書で開示する発明の一つは、絶縁ゲ
イト型電界効果半導体装置であって、絶縁表面を有する
ガラス基板上に形成された絶縁性薄膜を有し、前記絶縁
性薄膜はＳｉＯxＮyで示される薄膜であることを特徴と
する。

【００２４】上記ＳｉＯxＮy示される薄膜（以下、Ｓｉ
ＯＮ膜と略記する）は、そのエネルギーバンドギャップ
が５．３〜７．０ｅＶであり、比誘電率が４〜６であ
り、ｘおよびｙは、０＜ｘ＜２、０＜ｙ＜４／３を満た
すことを特徴とするものである。

【００２５】上記ｘおよびｙは、作製条件によって変更
が可能であり、実施様態にあわせて設定すれば良い。ま
たその組成は、Ｎが１×１０¹⁹〜１×１０²¹ｃｍ^-3含ま
れることが必要である。また、Ｈが１×１０²⁰〜１×１
０²²ｃｍ^-3含まれると、活性層を構成する珪素膜の未結
合手を終端し、結晶性を良くするのに都合がよい。

【００２６】また、ＳｉＯＮ膜を形成する際に原料ガス
としてクロールシラン、またはジクロールシランを用い
れば、膜中に塩素を添加することも可能である。

【００２７】上記のような組成を持つＳｉＯＮ膜は、膜
中に含有されているＮ（ＳｉＮ結合）が、アルカリ金属
（Ｎａ、Ｋなど）イオンや重金属（Ｆｅ、Ｎｉ、Ｃｏな
ど）イオンのドリフトを防ぎ、不純物がガラス基板から
デバイスへ外拡散（ｏｕｔｄｉｆｆｕｓｉｏｎ）するの
を抑える。また、塩素はＮａイオンやＦｅイオンをＮａ
ＣｌやＦｅＣｌとして中和する効果を持つ。

【００２８】勿論、この技術はガラス基板上に薄膜デバ
イスを形成するすべての場合において応用可能である。

【００２９】ここで、下地膜としてＳｉＯＮ膜を用いた
場合のＢＴ試験の結果を図３に示す。ＴＦＴ特性の測定
方法は図１〜３を通じて同じである。

【００３０】下地膜としてＴＥＯＳ系酸化珪素膜を用い
た図１や図２の場合と比較すると、図３で示すＳｉＯＮ
膜を用いた場合の結果から、明らかにしきい値のシフト
が改善されていることが確認できる。

【００３１】また、−ＢＴ試験の結果を見るとサブスレ
ッショルド係数Ｓが小さく、活性層／ゲイト絶縁膜界面
の状態も良好であることが確認できる。

【００３２】なお、下地ＳｉＯＮ膜と活性層を構成する
珪素膜との間に１〜２０ｎｍの薄い酸化珪素膜層を設け
ることで下地膜と珪素膜の密着性を大幅に改善できる。

【００３３】本明細書で開示する他の発明は、絶縁ゲイ
ト型電界効果半導体装置であって、珪素膜で構成される
活性層において、該活性層のチャネル形成領域は、その
下側および上側においてＳｉＯ_xＮ_yで示される薄膜に囲
まれていることを特徴とする。

【００３４】チャネル形成領域が、その下側および／ま
たは上側でＳｉＯ_xＮ_yで示される薄膜に接していると
は、プレーナー型やスタガー型ＴＦＴの場合において、
下地膜とゲイト絶縁膜がＳｉＯＮ膜で形成されていると
いうことである。

【００３５】本発明で利用するＳｉＯＮ膜はいわゆる酸
化珪素膜であるから、使用用途は下地膜に限ったもので
はない。例えば、ＳｉＯＮ膜をゲイト絶縁膜として用い
た場合の効果として、以下のことが本出願人らによって
明らかにされている。

【００３６】（１）静電気によって静電破壊しにくいこ
と（２）その内部に電荷捕獲中心が存在しにくいこと（３）活性層中のイオンがゲイト絶縁膜中に拡散しにく
いこと（４）金属材料成分を含んだゲイト電極から、金属成分
が拡散しにくいこと

【００３７】従って、下地膜およびゲイト絶縁膜によっ
てチャネル形成領域を挟み込む構造は、ＴＦＴの信頼性
を高める意味で極めて有用である。

【００３８】特に、下地膜表面と活性層表面に１〜２０
ｎｍの薄い酸化珪素膜を形成してチャネル形成領域を酸
化珪素膜で包み、それをさらにＳｉＯＮ膜からなる下地
膜およびゲイト絶縁膜で挟み込む構造が効果的である。

【００３９】そうすることで、活性層／ゲイト絶縁膜界
面の状態が改善されるためＴＦＴのしきい値が０Ｖ付近
となり、ｎ−ｃｈ／ｐ−ｃｈＴＦＴをノーマリオフとす
ることができる。

【００４０】本明細書で開示する他の発明は、絶縁ゲイ
ト型電界効果半導体装置であって、珪素膜で構成される
活性層を有し、該活性層に接して形成されたゲイト絶縁
膜を有した構造において、前記構造からなるチャネル形
成領域はその下側および／または上側をＳｉＯ_xＮ_yで示
される薄膜で囲まれていることを特徴とする。

【００４１】本発明の主旨は、プレーナー型、逆プレー
ナー型、スタガー型、逆スタガー型ＴＦＴの場合におい
て、ゲイト絶縁膜を含めたチャネル形成領域が下地膜と
層間絶縁膜によって囲まれているということである。

【００４２】すなわち、ＴＦＴの最重要部位であるチャ
ネル形成領域を外部より侵入してくる不純物から保護す
ることを目的としている。

【００４３】

【作用】本発明によれば、ＳｉＯＮ膜中に含有されてい
るＮ（ＳｉＮ結合）が、アルカリ金属（Ｎａ、Ｋなど）
イオンや重金属（Ｆｅ、Ｎｉ、Ｃｏなど）イオンのドリ
フトを防ぎ、不純物が外部からデバイスへ拡散するのを
抑える役目を果たす。

【００４４】すなわち、ＢＴ試験のような加速試験にも
耐えうる高い信頼性を持つＴＦＴを作製することが可能
となる。

【００４５】

【実施例】〔実施例１〕本実施例は、下地膜としてＳｉ
ＯＮ膜を用いた薄膜トランジスタ（ＴＦＴ）の作製工程
に関する。本発明を利用したＴＦＴの作製工程を図４に
示す。

【００４６】まず、絶縁性表面を有するガラス基板４０
１を用意する。ガラス基板としては、コーニング製７０
５９や同１７３７基板が代表的である。勿論、石英基板
でも差し支えない。本実施例では、コーニング製７０５
９基板を使用する。

【００４７】次に、下地膜４０２としてＳｉＯＮ膜を５
０ｎｍ〜１．５μｍの厚さに形成する。最適化を考える
と５００ｎｍ以下でよいが、信頼性を考慮して、１００
〜５００ｎｍの膜厚が望ましい。

【００４８】このＳｉＯＮ膜の成膜条件は、次の通りで
ある。ＲＦパワー２００Ｗガス流量ＳｉＨ₄：１０ＳＣＣＭＮ₂Ｏ：２００ＳＣＣＭガス圧力０．３ｔｏｒｒ成膜温度３５０〜４００℃ 電極間距離２５ｍｍ（平行平板型の場合）成膜レート１００ｎｍ／ｍｉｎ

【００４９】この条件で形成されたＳｉＯＮ膜は成膜ス
ピードが速く、かつ、エッチングレートが小さいのが特
徴である。他のＴＥＯＳ系酸化珪素膜と比較した結果を
表１に示す。

【００５０】

【表１】

【００５１】成膜スピードが速いということはスループ
ットが良いということであり、エッチングレートが小さ
いということは膜質が緻密であるということである。従
って、成膜スピードが速く、かつ、エッチングレートが
小さいという点でＳｉＯＮ膜が最も優れていることが理
解できる。

【００５２】なお、本実施例では下地膜４０２の形成を
高周波（１３．５６ＭＨｚ）を印加するプラズマＣＶＤ
法によったが、他にもＬＰＣＶＤ法、光ＣＶＤ法、パル
ス波形を印加するプラズマＣＶＤ法等の気相法を用いる
ことができる。

【００５３】次に下地膜４０２の表面に薄い酸化珪素膜
４０３を形成するのであるが、この酸化珪素膜４０３は
下地膜４０２の形成から連続的に形成することができ
る。

【００５４】本実施例では、下地膜４０２を形成する際
に最後の１〜１０秒間だけ原料ガスにＯ2添加する。Ｏ₂
の添加量はＮ₂Ｏの１〜２０％となるように調整する。
すると、プラズマ中においてはＳｉとＯ₂の反応が速い
ため、下地膜の表面近傍には１〜２０ｎｍの薄い酸化珪
素膜４０３が形成される。

【００５５】また、薄い酸化珪素膜４０３の形成は、下
地膜４０２を形成した後にＯ₂プラズマによる処理を行
う方法によっても良い。

【００５６】このようにして形成された薄い酸化珪素膜
４０３は、後に下地膜４０２の上に形成される珪素膜と
の密着性を高める効果を付与する。

【００５７】次に、図示しない５０ｎｍの厚さの非晶質
珪素膜をプラズマＣＶＤ法や減圧熱ＣＶＤ法により形成
し、適当な結晶化方法により結晶化する。この結晶化は
加熱によっても、レーザー光の照射によっても良い。

【００５８】次に、前記非晶質珪素膜を結晶化して得ら
れた結晶性珪素膜をパターニングして、活性層を構成す
る島状の半導体層４０４を形成する。

【００５９】次に、島状の半導体層４０４に対して以下
の条件によるプラズマ処理を行い、薄い酸化珪素膜４０
５を形成する。ＲＦパワー２００Ｗガス流量Ｈ₂：１００ＳＣＣＭＯ₂：１００ＳＣＣＭガス圧力０．３ｔｏｒｒ処理温度３５０〜４００℃ 電極間距離２５ｍｍ（平行平板型の場合）処理時間１０ｓｅｃ〜５ｍｉｎ

【００６０】Ｈ₂とＯ₂は別々に用いても良く、先にＨ₂
でプラズマ処理を行って、その後にＯ₂によるプラズマ
処理を行っても良い。また、その逆であっても良い。

【００６１】このプラズマ処理により島状の半導体層４
０４の表面がクリーニングされる。そして、活性層／ゲ
イト絶縁膜界面には清浄な状態で形成された薄い酸化珪
素膜層が存在するため界面準位が大幅に低減される。そ
のため、ＴＦＴのしきい値が０Ｖ付近となりｐ−ｃｈ／
ｎ−ｃｈＴＦＴともにノーマリオフとすることができ
る。

【００６２】さらに、活性層／ゲイト絶縁膜界面のＣ
（カーボン）の量を１桁減少することができるため、Ｔ
ＦＴのしきい値の変動が小さくなり、液晶表示装置の画
素部に使用した場合の表示ムラを抑えることができる。

【００６３】また、Ｈ₂プラズマにより活性層内の未結
合手が水素終端されるため活性層の結晶性が向上する。

【００６４】次に、後にゲイト絶縁膜として機能する酸
化珪素膜４０６を１５０ｎｍの厚さに形成する。このゲ
イト絶縁膜４０６はＳｉＯＮ膜や窒化珪素膜であっても
良いが、信頼性をより高めるためにはＳｉＯＮ膜を用い
るのが望ましい。

【００６５】ゲイト絶縁膜４０６としてＳｉＯＮ膜を用
いるのであれば、下地膜と同じ成膜条件で形成すれば良
い。

【００６６】次に、アルミニウムまたはアルミニウムを
主成分とする材料からなる膜４０７を４００ｎｍの厚さ
に形成する。このアルミニウム膜４０７は、後にゲイト
電極として機能する。

【００６７】次に、電解溶液中でアルミニウム膜４０７
を陽極として、陽極酸化を行う。電解溶液としては、３
％の酒石酸のエチレングリコール溶液をアンモニア水で
中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０
Ｖとして処理する。

【００６８】こうして形成される緻密な陽極酸化膜４０
８は、後にフォトレジストとの密着性を高める効果があ
る。また、電圧印加時間を制御することで陽極酸化膜４
０８の厚さを制御できる。（図４（Ａ））

【００６９】こうして、図４（Ａ）の状態が得られた
ら、アルミニウム膜４０７をパターニングして、図示し
ないゲイト電極を形成する。

【００７０】次に、２度目の陽極酸化を行い、多孔質の
陽極酸化膜４０９を形成する。電解溶液は３％のシュウ
酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、
到達電圧８Ｖとして処理する。

【００７１】この時陽極酸化は基板に対して平行な方向
に進行する。また、電圧印加時間を制御することで多孔
質の陽極酸化膜４０９の長さを制御できる。

【００７２】さらに、専用の剥離液でフォトレジストを
除去した後、３度目の陽極酸化を行い、図４（Ｂ）の状
態を得る。

【００７３】この時、電解溶液は３％の酒石酸のエチレ
ングリコール溶液をアンモニア水で中和して、ＰＨ＝
６．９２に調整したものを使用する。そして、白金を陰
極として化成電流５〜６ｍＡ、到達電圧１００Ｖとして
処理する。

【００７４】この際形成される陽極酸化膜４１０は、非
常に緻密、かつ、強固である。そのため、ド−ピング工
程などの後工程で生じるダメージからゲイト電極４１１
を保護する効果を持つ。

【００７５】次に、イオンドーピング法により、島状の
半導体層４０５に不純物を注入する。Ｎチャネル型ＴＦ
Ｔを作製するならば不純物としてＰ（リン）を、Ｐチャ
ネル型ＴＦＴを作製するならば不純物としてＢ（ホウ
素）を用いる。

【００７６】例えば、Ｐ（リン）の注入は加速電圧６０
〜９０ｋＶ、ドーズ量０．２〜５×１０¹⁵原子／ｃｍ²
で行う。本実施例では、Ｐ（リン）の注入を加速電圧８
０ｋＶ、ドーズ量１×１０¹⁵原子／ｃｍ²で行う。

【００７７】すると、ゲイト電極４１１、多孔質の陽極
酸化膜４０９がマスクとなり、後にソース／ドレインと
なる領域４１２、４１３が自己整合的に形成される。

【００７８】次に、図１（Ｃ）に示す様に、多孔質の陽
極酸化膜４０９を除去して、２度目のドーピングを行
う。なお、２度目のＰ（リン）の注入は加速電圧６０〜
９０ｋＶ、ドーズ量０．１〜５×１０¹⁴原子／ｃｍ²で
行う。本実施例では、加速電圧８０ｋＶ、ドーズ量１×
１０¹⁴原子／ｃｍ²とする。

【００７９】すると、ゲイト電極４１１がマスクとな
り、ソース領域４１２、ドレイン領域４１３と比較して
不純物濃度の低い、低濃度不純物領域４１４、４１５が
自己整合的に形成される。

【００８０】同時に、ゲイト電極４１１の直下は不純物
が全く注入されないため、ＴＦＴのチャネルとして機能
する領域４１６が自己整合的に形成される。

【００８１】このようにして形成される低濃度不純物領
域（またはＬＤＤ領域）４１５は、チャネル領域４１６
とドレイン領域４１３との間に高電界が形成されるのを
抑制する効果を持つ。

【００８２】次に、ＫｒＦエキシマレーザーを２００〜
３００ｍＪ／ｃｍ²のエネルギー密度で照射することに
よって、イオン注入されたＰ（リン）の活性化を行う。
また、活性化は３００〜４５０℃２ｈｒの熱アニールに
よっても良いし、レーザーアニールと熱アニールを併用
しても良い。

【００８３】次に、図４（Ｄ）に示す様に、層間絶縁膜
４１７として酸化珪素膜をプラズマＣＶＤ法により１μ
ｍの厚さに形成する。勿論、窒化珪素膜や有機性樹脂等
の他の絶縁性被膜を用いても良い。

【００８４】次に、コンタクトホールを形成する。手順
としてはまず、層間絶縁膜４１７をバッファーフッ酸を
用いて開孔し、そのままバッファーフッ酸でゲイト絶縁
膜４０６をエッチングして、ソース／ドレイン部コンタ
クトホールを完成させる。

【００８５】次いで、クロム酸、酢酸、燐酸、硝酸を混
合した組成からなるクロム混酸溶液を用いて陽極酸化膜
４１０をエッチングして、ゲイト電極部コンタクトホー
ルを完成させる。

【００８６】このように、ゲイト絶縁膜４０６のエッチ
ングを先に行えば、陽極酸化膜４１０は耐バッファーフ
ッ酸性に優れているため、ゲイト電極４１１を保護する
ことができる。また、クロム混酸溶液はソース領域４１
２、ドレイン領域４１３の表面を殆どエッチングしな
い。

【００８７】コンタクトホールの形成が終了したら、配
線電極４１８、４１９、４２０を形成して、水素雰囲気
中で３５０℃２ｈｒのアニール処理を行う。

【００８８】以上の工程を経て、図４（Ｄ）に示す薄膜
トランジスタが作製される。

【００８９】図４（Ｄ）に示すＴＦＴは、ＳｉＯＮ膜を
下地膜として用いることで、アルカリ金属（Ｎａ、Ｋな
ど）イオンや重金属（Ｆｅ、Ｎｉ、Ｃｏなど）イオンの
ドリフトを防ぎ、不純物がガラス基板からデバイスへ拡
散するのを抑えることができる。

【００９０】また、下地膜４０２の表面に薄い酸化珪素
膜４０３を形成したことで、下地膜４０２と島状の半導
体層４０４との密着性が向上した。

【００９１】また、島状の半導体層４０４の表面に薄い
酸化珪素膜４０５を形成したことで活性層／ゲイト絶縁
膜界面の状態が改善され、ＴＦＴのしきい値が０Ｖ付近
となり、ｐ−ｃｈ／ｎ−ｃｈＴＦＴともにノーマリオフ
とすることができた。さらに、ＳＩＭＳ分析の結果、活
性層／ゲイト絶縁膜界面のＣ（カーボン）の量を１桁減
少させられることが確認できた。そのため、ＴＦＴのし
きい値の変動が小さくなり、液晶表示装置の画素部に使
用した場合の表示ムラを抑えることができた。

【００９２】〔実施例２〕本実施例は、半導体層とゲイ
ト絶縁膜をＳｉＯＮ膜で挟み込んだ構造の薄膜トランジ
スタ（ＴＦＴ）の作製工程に関する。本実施例によるＴ
ＦＴの作製工程は実施例１と同様であるので図４を参考
にして説明する。

【００９３】まず、絶縁性表面を有するガラス基板４０
１を用意する。本実施例では、コーニング製７０５９や
同１７３７基板を使用する。

【００９４】次に、下地膜４０２としてＳｉＯＮを２０
０ｎｍの厚さに形成する。このＳｉＯＮ膜の成膜条件
は、実施例１に詳細に説明したのでここでは省略する。

【００９５】その上に、図示しない５０ｎｍの厚さの非
晶質珪素膜をプラズマＣＶＤ法や減圧熱ＣＶＤ法により
形成し、適当な結晶化方法により結晶化する。この結晶
化は加熱によっても、レーザー光の照射によっても良
い。

【００９６】次に、前記非晶質珪素膜を結晶化して得ら
れた結晶性珪素膜をパターニングして、活性層を構成す
る島状の半導体層４０４を形成する。

【００９７】その上に、後にゲイト絶縁膜として機能す
る酸化珪素膜４０６を１５０ｎｍの厚さに形成する。こ
のゲイト絶縁膜４０６はＳｉＯＮ膜や窒化珪素膜であっ
ても良いが、信頼性をより高めるためにはＳｉＯＮ膜を
用いるのが望ましい。

【００９８】ゲイト絶縁膜４０６としてＳｉＯＮ膜を用
いるのであれば、下地膜と同じ成膜条件で形成すれば良
い。

【００９９】続いて、実施例１と同様の工程により、図
４（Ｃ）の状態を得る。

【０１００】次に、図４（Ｄ）に示す様に、層間絶縁膜
４１７としてＳｉＯＮ膜を１μｍの厚さに形成する。成
膜条件は、実施例１に示した下地ＳｉＯＮ膜の成膜条件
と同様である。

【０１０１】続いて、実施例１と同様の工程により、図
４（Ｄ）に示すような薄膜トランジスタが作製される。

【０１０２】本実施例により作製されたＴＦＴは、ガラ
ス基板からの不純物を抑えるだけでなく、大気中からの
不純物をも防止する効果を持つ。

【０１０３】〔実施例３〕本実施例は、実施例１及び２
においてゲイト電極として多結晶珪素膜を用いたＴＦＴ
の作製工程に関する。本発明を利用した薄膜トランジス
タ（ＴＦＴ）の作製工程を図５に示す。

【０１０４】まず、絶縁性表面を有するガラス基板５０
１を用意する。本実施例では、コーニング製７０５９や
同１７３７基板を使用する。

【０１０５】次に、下地膜５０２としてＳｉＯＮを２０
０ｎｍの厚さに形成する。このＳｉＯＮ膜の成膜条件
は、実施例１で詳細に示したのでここでは省略する。

【０１０６】その上に、図示しない５０ｎｍの厚さの非
晶質珪素膜をプラズマＣＶＤ法や減圧熱ＣＶＤ法により
形成し、適当な結晶化方法により結晶化する。この結晶
化は加熱によっても、レーザー光の照射によっても良
い。

【０１０７】次に、前記非晶質珪素膜を結晶化して得ら
れた結晶性珪素膜をパターニングして、活性層を構成す
る島状の半導体層５０３を形成する。

【０１０８】その上に、後にゲイト絶縁膜として機能す
るＳｉＯＮ膜５０４を１５０ｎｍの厚さに形成する。こ
のゲイト絶縁膜５０４の形成方法は、前述の下地ＳｉＯ
Ｎ膜５０２の成膜条件と同様である。

【０１０９】次に、多結晶珪素膜５０５を熱ＣＶＤ法に
より４００ｎｍの厚さに形成する。この多結晶珪素膜は
成膜時に予め導電性を持つようにＰ（リン）を１×１０
²⁰〜１×１０²¹ｃｍ^-3の濃度となるように添加してあ
る。図５（Ａ）

【０１１０】次いで、この多結晶珪素膜５０５をパター
ニングして、ＣＦ₄＋Ｏ₂系ガスによるプラズマエッチン
グを行う。この等方性エッチングにおいては、ゲイト絶
縁膜５０４との選択比は１０程度である。

【０１１１】この等方性エッチングは、多結晶珪素膜５
０５を横方向に０．１〜１．０μｍ削るまで続ける。た
だし、ゲイト絶縁膜５０４も徐々にエッチングされるこ
とを考慮しておく必要がある。

【０１１２】こうして、図５（Ｂ）に示す様な、ゲイト
電極として機能する多結晶珪素膜５０７が形成される。
その際、マスクとして用いたフォトレジスト５０６は次
の工程で活用するので残しておく。

【０１１３】次に、イオンドーピング法により、島状の
半導体層５０３に不純物を注入する。Ｎチャネル型ＴＦ
Ｔを作製するならば不純物としてＰ（リン）を、Ｐチャ
ネル型ＴＦＴを作製するならば不純物としてＢ（ホウ
素）を用いる。

【０１１４】例えば、Ｐ（リン）の注入は加速電圧６０
〜９０ｋＶ、ドーズ量０．２〜５×１０¹⁵原子／ｃｍ²
で行う。本実施例では、Ｐ（リン）の注入を加速電圧８
０ｋＶ、ドーズ量１×１０¹⁵原子／ｃｍ²で行う。

【０１１５】すると、フォトレジスト５０６がマスクと
なり、後にソース／ドレインとなる領域５０８、５０９
が自己整合的に形成される。

【０１１６】次に、図５（Ｃ）に示す様に、フォトレジ
スト５０６を除去して、２度目のドーピングを行う。な
お、２度目のＰ（リン）の注入は加速電圧６０〜９０ｋ
Ｖ、ドーズ量０．１〜５×１０¹⁴原子／ｃｍ²で行う。
本実施例では、加速電圧８０ｋＶ、ドーズ量１×１０¹⁴
原子／ｃｍ²とする。

【０１１７】すると、ゲイト電極５０７がマスクとな
り、ソース領域５０８、ドレイン領域５０９と比較して
不純物濃度の低い、低濃度不純物領域５１０、５１１が
自己整合的に形成される。

【０１１８】同時に、ゲイト電極５０７の直下は不純物
が全く注入されないため、ＴＦＴのチャネルとして機能
する領域５１２が自己整合的に形成される。

【０１１９】このようにして形成される低濃度不純物領
域（またはＬＤＤ領域）５１１は、チャネル領域５１２
とドレイン領域５０９との間に高電界が形成されるのを
抑制する効果を持つ。

【０１２０】次に、図５（Ｄ）に示す様に、層間絶縁膜
５１３として酸化珪素膜をプラズマＣＶＤ法により１μ
ｍの厚さに形成する。この際、層間絶縁膜５１３として
ＳｉＯＮ膜を用いればさらに効果的である。勿論、窒化
珪素、有機性樹脂等の他の絶縁性被膜を用いても構わな
い。

【０１２１】次に、コンタクトホールを形成して、配線
電極５１４、５１５、５１６を形成する。そして、水素
雰囲気中で３５０℃２ｈｒのアニール処理を行い、図５
（Ｄ）に示すようなＴＦＴが完成する。

【０１２２】

【発明の効果】下地膜としてＳｉＯＮ膜を用いることに
より、アルカリ金属（Ｎａ、Ｋなど）イオンや重金属
（Ｆｅ、Ｎｉ、Ｃｏなど）イオンのドリフトが防がれ、
不純物がガラス基板からデバイスへ拡散するのを抑える
ことができた。

【０１２３】また、下地膜４０２の表面に薄い酸化珪素
膜４０３を形成したことで、下地膜４０２と島状の半導
体層４０４との密着性が向上した。

【０１２４】また、島状の半導体層４０４の表面に薄い
酸化珪素膜４０５を形成したことで活性層／ゲイト絶縁
膜界面の状態が改善され、ＴＦＴのしきい値が０Ｖ付近
となり、ｐ−ｃｈ／ｎ−ｃｈＴＦＴともにノーマリオフ
とすることができた。また、この工程中に水素終端され
るため活性層の結晶性が向上した。

【０１２５】さらに、島状の半導体層４０４の表面に薄
い酸化珪素膜４０５を形成したことで活性層／ゲイト絶
縁膜界面のＣ（カーボン）の量が１桁減少することが判
明した。そのため、ＴＦＴのしきい値の変動が小さくな
り、液晶表示装置の画素部に使用した場合の表示ムラを
抑えることができた。

【０１２６】また、チャネル形成領域をＳｉＯＮ膜で包
み込むことにより、大気中からの不純物をも防ぐことが
できることが確認された。

【０１２７】本発明によるこれらの改善策によって、Ｂ
Ｔ試験のような加速試験にも耐えうる高い信頼性を持つ
ＴＦＴを作製することが可能となった。

【図面の簡単な説明】

【図１】ＢＴ試験の結果を示す図

【図２】ＢＴ試験の結果を示す図

【図３】ＢＴ試験の結果を示す図

【図４】ＴＦＴの作製工程を示す図

【図５】ＴＦＴの作製工程を示す図

【符号の説明】

４０１ガラス基板４０２下地膜４０３薄い酸化珪素膜４０４島状の半導体層４０５薄い酸化珪素膜４０６ゲイト絶縁膜４０７アルミニウム膜４０８緻密な陽極酸化膜４０９多孔質の陽極酸化膜４１０強固な陽極酸化膜４１１ゲイト電極４１２ソース領域４１３ドレイン領域４１４低濃度不純物領域４１５低濃度不純物領域４１６チャネル領域４１７層間絶縁膜４１８配線電極４１９配線電極４２０配線電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者角野真也神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (72)発明者野口崇神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内Ｆターム(参考） 5F058 BA05 BA10 BC11 BF07 BF23 BF24 BF29 BF30 BJ10 5F110 AA14 AA21 CC02 DD02 DD03 DD13 DD15 DD17 EE03 EE09 EE34 EE38 EE45 FF02 FF03 FF04 GG02 GG13 GG25 GG45 GG47 HJ01 HJ12 HJ23 HL14 HM15 NN02 NN04 NN22 NN23 NN24 NN27 NN35 PP03 QQ04 QQ09 QQ11 QQ25

Claims

【特許請求の範囲】

【請求項１】ガラス基板上のＳｉＯ_xＮ_y薄膜と、前記ＳｉＯ_xＮ_y薄膜上の島状にパターニングされた結晶
性珪素膜と、前記結晶性珪素膜上に、前記結晶性珪素膜表面を覆い、
且つ前記ＳｉＯ_xＮ_y薄膜表面とに接するように形成され
たゲイト絶縁膜となるＳｉＯ_xＮ_y薄膜とを有することを
特徴とする半導体装置。
【請求項２】請求項１において、前記ＳｉＯ_xＮ_y薄膜の
エネルギーバンドギャップは５．３〜７．０ｅＶであ
り、比誘電率は４〜６であり、かつｘおよびｙはそれぞ
れ０＜ｘ＜２及び０＜ｙ＜４／３を満たすことを特徴と
する半導体装置。
【請求項３】請求項１または請求項２において、前記Ｓ
ｉＯ_xＮ_y薄膜中にはＮが１×１０¹⁹〜１×１０²¹ｃｍ^-3
含まれることを特徴とする半導体装置。
【請求項４】請求項１乃至請求項３のいずれか一項にお
いて、前記ＳｉＯ_xＮ_y薄膜中にはＨが１×１０²⁰〜１×
１０²²ｃｍ^-3含まれることを特徴とする半導体装置。
【請求項５】ガラス基板上にＳｉＯ_xＮ_y薄膜を形成し、前記ＳｉＯ_xＮ_y薄膜上に島状にパターニングされた結晶
性珪素膜を形成し、前記結晶性珪素膜上に、前記結晶性珪素膜表面を覆い、
且つ前記ＳｉＯ_xＮ_y薄膜表面とに接するように、ゲイト
絶縁膜となるＳｉＯ_xＮ_y薄膜を形成することを特徴とす
る半導体装置の作製方法。
【請求項６】請求項５において、前記ＳｉＯ_xＮ_y薄膜
は、原料ガスとしてモノシラン（ＳｉＨ₄）及び一酸化
二窒素（Ｎ₂Ｏ）を用いて形成することを特徴とする半
導体装置の作製方法。
【請求項７】請求項５において、前記ＳｉＯ_xＮ_y薄膜
は、原料ガスとしてクロールシランまたはジクロールシ
ランを用いて形成することを特徴とする半導体装置の作
製方法。
【請求項８】請求項５乃至請求項７のいずれか一項にお
いて、前記ＳｉＯ_xＮ_y薄膜のエネルギーバンドギャップ
は５．３〜７．０ｅＶであり、比誘電率は４〜６であ
り、かつｘおよびｙはそれぞれ０＜ｘ＜２及び０＜ｙ＜
４／３を満たすことを特徴とする半導体装置の作製方
法。
【請求項９】請求項５乃至請求項８のいずれか一項にお
いて、前記ＳｉＯ_xＮ_y薄膜中にＮが１×１０¹⁹〜１×１
０²¹ｃｍ^-3含まれることを特徴とする半導体装置の作製
方法。
【請求項１０】請求項５乃至請求項９のいずれか一項に
おいて、前記ＳｉＯ_xＮ_y薄膜中にＨが１×１０²⁰〜１×
１０²²ｃｍ^-3含まれることを特徴とする半導体装置の作
製方法。