JPH08248441A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08248441A JPH08248441A JP4948995A JP4948995A JPH08248441A JP H08248441 A JPH08248441 A JP H08248441A JP 4948995 A JP4948995 A JP 4948995A JP 4948995 A JP4948995 A JP 4948995A JP H08248441 A JPH08248441 A JP H08248441A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- liquid crystal
- thickness
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 動作特性の優れたTFTを備えて高精細な画
像表示を可能とした液晶表示装置を提供する。 【構成】 ゲート電極およびゲート配線の下層104と
なる多結晶珪素膜は、減圧CVD法で 150nm( 100n
m〜 200nmが好適)の厚さに形成され、P(燐)のよ
うな不純物を添加されて活性化熱処理が施されて低抵抗
化されている。そして上層105となる珪化タングステ
ンのような金属の珪化物からなる金属珪化物膜はアルゴ
ンガスによるスパッタリング法等で 250nmの膜厚に形
成されている。そして 270℃の水素プラズマ雰囲気中に
TFTがアレイ状に配列形成されたTFTアレイ基板を
1時間暴すことにより活性層102の結晶珪素に対する
水素パッシベーションが効果的に施され、TFTとして
の動作特性が極めて優れている。
像表示を可能とした液晶表示装置を提供する。 【構成】 ゲート電極およびゲート配線の下層104と
なる多結晶珪素膜は、減圧CVD法で 150nm( 100n
m〜 200nmが好適)の厚さに形成され、P(燐)のよ
うな不純物を添加されて活性化熱処理が施されて低抵抗
化されている。そして上層105となる珪化タングステ
ンのような金属の珪化物からなる金属珪化物膜はアルゴ
ンガスによるスパッタリング法等で 250nmの膜厚に形
成されている。そして 270℃の水素プラズマ雰囲気中に
TFTがアレイ状に配列形成されたTFTアレイ基板を
1時間暴すことにより活性層102の結晶珪素に対する
水素パッシベーションが効果的に施され、TFTとして
の動作特性が極めて優れている。
Description
【0001】
【産業上の利用分野】本発明は絶縁基板上に形成される
金属珪化物薄膜層を含む層からなるゲート電極を有する
薄膜半導体装置を備えた液晶表示装置に関する。
金属珪化物薄膜層を含む層からなるゲート電極を有する
薄膜半導体装置を備えた液晶表示装置に関する。
【0002】
【従来の技術】従来、アクティブマトリックス型の液晶
表示装置は、スイッチング素子や基板周囲に配置される
周辺駆動回路(液晶ドライバ回路)に薄膜半導体装置
(TFT)を備えているが、特に駆動回路内蔵型(一体
型)の液晶表示装置においては、その周辺駆動回路を形
成する多結晶薄膜半導体装置が透明絶縁性基板上に形成
されるため、一般にその活性層は基板上に珪素薄膜を堆
積しこれを島状にエッチングして形成されており、ゲー
ト電極およびゲート配線として主に不純物を添加して低
抵抗化した多結晶珪素が用いられてきた。
表示装置は、スイッチング素子や基板周囲に配置される
周辺駆動回路(液晶ドライバ回路)に薄膜半導体装置
(TFT)を備えているが、特に駆動回路内蔵型(一体
型)の液晶表示装置においては、その周辺駆動回路を形
成する多結晶薄膜半導体装置が透明絶縁性基板上に形成
されるため、一般にその活性層は基板上に珪素薄膜を堆
積しこれを島状にエッチングして形成されており、ゲー
ト電極およびゲート配線として主に不純物を添加して低
抵抗化した多結晶珪素が用いられてきた。
【0003】
【発明が解決しようとする課題】しかしながら、多結晶
珪素自体の抵抗率が高いため、不純物添加による低抵抗
化では十分な低抵抗化が困難である。従って、従来の多
結晶珪素を用いてなるゲート配線を有する液晶表示装置
においては、画素の微細化・高密度化を実現しようとす
るとゲート配線等の配線抵抗が増大するため、画素の微
細化・高密度化が困難であった。
珪素自体の抵抗率が高いため、不純物添加による低抵抗
化では十分な低抵抗化が困難である。従って、従来の多
結晶珪素を用いてなるゲート配線を有する液晶表示装置
においては、画素の微細化・高密度化を実現しようとす
るとゲート配線等の配線抵抗が増大するため、画素の微
細化・高密度化が困難であった。
【0004】そこで、このような問題を解消するため、
単結晶珪素基板上に形成される半導体装置において用い
られる技術を液晶表示装置の薄膜トランジスタ(TF
T)にも応用して、ゲート配線およびゲート電極を金属
珪化物層/多結晶珪素層の 2層構造のポリサイド配線で
形成する技術が提案されていた。
単結晶珪素基板上に形成される半導体装置において用い
られる技術を液晶表示装置の薄膜トランジスタ(TF
T)にも応用して、ゲート配線およびゲート電極を金属
珪化物層/多結晶珪素層の 2層構造のポリサイド配線で
形成する技術が提案されていた。
【0005】ところで、液晶表示装置に用いられる薄膜
半導体素子においては、活性層は絶縁性基板上に多結晶
珪素膜を用いて形成されることが多く、その結晶欠陥に
起因する特性の劣化を改善して良好な動作特性を得るた
めに水素パッシベーションと呼ばれる特有の処理が行な
われることが多い。
半導体素子においては、活性層は絶縁性基板上に多結晶
珪素膜を用いて形成されることが多く、その結晶欠陥に
起因する特性の劣化を改善して良好な動作特性を得るた
めに水素パッシベーションと呼ばれる特有の処理が行な
われることが多い。
【0006】しかしながら、ゲート電極およびゲート配
線に使用される多結晶薄膜は活性層に使用される多結晶
薄膜に比較して結晶性が良くないことが多いため、ゲー
ト電極等に従来の多結晶珪素薄膜やポリサイドをそのま
ま適用した場合、本来は活性層を形成する多結晶珪素膜
の結晶欠陥を解消するためにその結晶へ添加されるべき
水素が、その活性層の結晶欠陥に到達する前にそれを覆
うゲート電極の多結晶珪素層に奪われてしまう。
線に使用される多結晶薄膜は活性層に使用される多結晶
薄膜に比較して結晶性が良くないことが多いため、ゲー
ト電極等に従来の多結晶珪素薄膜やポリサイドをそのま
ま適用した場合、本来は活性層を形成する多結晶珪素膜
の結晶欠陥を解消するためにその結晶へ添加されるべき
水素が、その活性層の結晶欠陥に到達する前にそれを覆
うゲート電極の多結晶珪素層に奪われてしまう。
【0007】このため、活性層の結晶欠陥の水素パッシ
ベーションを行なった場合の効果が少ないという問題が
ある。
ベーションを行なった場合の効果が少ないという問題が
ある。
【0008】あるいは、ある程度の効果を得るためには
長時間・高パワーで水素パッシベーションを行なわなけ
ればならないので、水素プラズマによるTFT素子アレ
イへのダメージなどの悪影響が多く、製造時のスループ
ットが低下するという問題がある。
長時間・高パワーで水素パッシベーションを行なわなけ
ればならないので、水素プラズマによるTFT素子アレ
イへのダメージなどの悪影響が多く、製造時のスループ
ットが低下するという問題がある。
【0009】本発明は、このような問題を解決するため
に成されたもので、その目的は、ゲート配線の抵抗を十
分に低抵抗化することができ、かつ活性層の水素パッシ
ベーションを効果的に行なって、動作特性の優れたTF
Tを備えて高精細な画像表示を実現できる液晶表示装置
を提供することにある。
に成されたもので、その目的は、ゲート配線の抵抗を十
分に低抵抗化することができ、かつ活性層の水素パッシ
ベーションを効果的に行なって、動作特性の優れたTF
Tを備えて高精細な画像表示を実現できる液晶表示装置
を提供することにある。
【0010】
【課題を解決するための手段】本発明の液晶表示装置
は、間隙を有して対向配置された 2枚の絶縁性基板と、
該 2枚の絶縁性基板の両方それぞれに形成され互いに間
隙を有しつつ対向配置された画像表示用電極と、該対向
配置された画像表示用電極どうしの間隙に周囲を封止さ
れて挟持された液晶層と、チャネル領域およびソース領
域およびドレイン領域を有する薄膜半導体および該薄膜
半導体上に形成されたゲート絶縁膜および該ゲート絶縁
膜上に前記チャネル領域を覆うように形成されたゲート
電極を有し前記 2枚の絶縁性基板のうちの一方の基板上
に形成された薄膜半導体素子と、を備えた液晶表示装置
において、前記ゲート電極が下層の多結晶珪素薄膜と上
層の金属珪化物薄膜の 2層構造からなり、かつ前記下層
の多結晶珪素薄膜の膜厚が 100〜 200nmの範囲の膜厚
である薄膜半導体素子を具備することを特徴としてい
る。
は、間隙を有して対向配置された 2枚の絶縁性基板と、
該 2枚の絶縁性基板の両方それぞれに形成され互いに間
隙を有しつつ対向配置された画像表示用電極と、該対向
配置された画像表示用電極どうしの間隙に周囲を封止さ
れて挟持された液晶層と、チャネル領域およびソース領
域およびドレイン領域を有する薄膜半導体および該薄膜
半導体上に形成されたゲート絶縁膜および該ゲート絶縁
膜上に前記チャネル領域を覆うように形成されたゲート
電極を有し前記 2枚の絶縁性基板のうちの一方の基板上
に形成された薄膜半導体素子と、を備えた液晶表示装置
において、前記ゲート電極が下層の多結晶珪素薄膜と上
層の金属珪化物薄膜の 2層構造からなり、かつ前記下層
の多結晶珪素薄膜の膜厚が 100〜 200nmの範囲の膜厚
である薄膜半導体素子を具備することを特徴としてい
る。
【0011】また、前記上層の金属珪化物薄膜が、膜厚
100乃至 300nmのタングステンシリサイドおよび膜厚
200乃至 300nmのモリブデンシリサイドおよび膜厚50
乃至300nmのチタンシリサイドからなる群のうちのい
ずれか一つからなる金属珪化物薄膜であることを特徴と
している。
100乃至 300nmのタングステンシリサイドおよび膜厚
200乃至 300nmのモリブデンシリサイドおよび膜厚50
乃至300nmのチタンシリサイドからなる群のうちのい
ずれか一つからなる金属珪化物薄膜であることを特徴と
している。
【0012】
【作用】ゲート電極およびゲート配線を、金属珪化物層
/多結晶珪素層を積層したポリサイド構造とし、かつそ
れを構成する多結晶珪素層の膜厚を 100〜 200nmの範
囲とすることにより、それらゲート電極およびゲート配
線の配線抵抗を十分に低抵抗化しつつ、十分に効果的な
水素パッシベーションを行なうことができる。
/多結晶珪素層を積層したポリサイド構造とし、かつそ
れを構成する多結晶珪素層の膜厚を 100〜 200nmの範
囲とすることにより、それらゲート電極およびゲート配
線の配線抵抗を十分に低抵抗化しつつ、十分に効果的な
水素パッシベーションを行なうことができる。
【0013】また、液晶表示装置に用いられるTFT
(薄膜半導体装置)は活性層が島状の多結晶珪素薄膜で
形成されていることから、活性層の端部における段差が
急峻となり、その島状の活性層を乗り越えるような形状
に形成されるゲート電極をエッチングする場合、特にそ
の端部でのエッチングが不十分となりやすかった。しか
しそのようなエッチング残りの問題も、 2層構造のポリ
サイドの多結晶珪素層の膜厚を本発明の範囲内に保つこ
とによって解消することができる。
(薄膜半導体装置)は活性層が島状の多結晶珪素薄膜で
形成されていることから、活性層の端部における段差が
急峻となり、その島状の活性層を乗り越えるような形状
に形成されるゲート電極をエッチングする場合、特にそ
の端部でのエッチングが不十分となりやすかった。しか
しそのようなエッチング残りの問題も、 2層構造のポリ
サイドの多結晶珪素層の膜厚を本発明の範囲内に保つこ
とによって解消することができる。
【0014】このようにして、本発明によれば、動作特
性の優れたTFTを備えて高精細な画像表示が可能な液
晶表示装置を提供することができる。
性の優れたTFTを備えて高精細な画像表示が可能な液
晶表示装置を提供することができる。
【0015】
【実施例】本発明に係る液晶表示装置の一実施例を、図
面に基づいて詳細に説明する。以下、特にTFTの部分
を中心に、その製造工程に従って述べる。
面に基づいて詳細に説明する。以下、特にTFTの部分
を中心に、その製造工程に従って述べる。
【0016】図1は本発明の液晶表示装置の駆動回路基
板の断面図である。
板の断面図である。
【0017】石英基板などの絶縁性基板101上に、活
性層102となる多結晶珪素薄膜を減圧CVD法を用い
て 150nmの厚さに形成し、これをフォトリソグラフィ
法で島状にパターニングする。
性層102となる多結晶珪素薄膜を減圧CVD法を用い
て 150nmの厚さに形成し、これをフォトリソグラフィ
法で島状にパターニングする。
【0018】続いて、その島状の多結晶珪素薄膜の表面
に熱酸化処理を施して酸化珪素膜を50nmの厚さに形成
し、これをゲート絶縁膜103とする。
に熱酸化処理を施して酸化珪素膜を50nmの厚さに形成
し、これをゲート絶縁膜103とする。
【0019】次に、ゲート電極およびゲート配線を構成
する 2層構造のうちの下層104となる多結晶珪素膜を
減圧CVD法で 150nmの厚さに形成した後、これに例
えばP(燐)のような不純物イオンを添加し、さらに活
性化熱処理を行なって、低抵抗化する。
する 2層構造のうちの下層104となる多結晶珪素膜を
減圧CVD法で 150nmの厚さに形成した後、これに例
えばP(燐)のような不純物イオンを添加し、さらに活
性化熱処理を行なって、低抵抗化する。
【0020】次に、ゲート電極およびゲート配線を構成
する 2層構造のうちの上層105となる珪化タングステ
ンのような金属の珪化物からなる金属珪化物膜を、アル
ゴンガスによるスパッタリング法で 250nmの膜厚に形
成し、ゲート電極およびゲート配線の下層104、上層
105など必要部位パターンは残しつつそれ以外の部分
の多結晶珪素膜および金属珪化物膜をフォトリソグラフ
ィ法で選択的に除去する。
する 2層構造のうちの上層105となる珪化タングステ
ンのような金属の珪化物からなる金属珪化物膜を、アル
ゴンガスによるスパッタリング法で 250nmの膜厚に形
成し、ゲート電極およびゲート配線の下層104、上層
105など必要部位パターンは残しつつそれ以外の部分
の多結晶珪素膜および金属珪化物膜をフォトリソグラフ
ィ法で選択的に除去する。
【0021】そして、 900℃の酸素雰囲気中で60分間の
熱処理を行なって、さらにゲート電極の部分を低抵抗化
した後、そのゲート電極をマスクとして自己整合的に用
いて活性層102のチャネル領域の両脇の部分に不純物
を注入し、ソース領域106及びドレイン領域107を
形成する。
熱処理を行なって、さらにゲート電極の部分を低抵抗化
した後、そのゲート電極をマスクとして自己整合的に用
いて活性層102のチャネル領域の両脇の部分に不純物
を注入し、ソース領域106及びドレイン領域107を
形成する。
【0022】続いて、層間絶縁膜108として、CVD
法により酸化珪素膜を 500nmの膜厚に形成し、これに
ソース領域106およびドレイン領域107に通じるコ
ンタクトホールをフォトリソグラフィ法によって開孔す
る。
法により酸化珪素膜を 500nmの膜厚に形成し、これに
ソース領域106およびドレイン領域107に通じるコ
ンタクトホールをフォトリソグラフィ法によって開孔す
る。
【0023】その後、アルゴンガスのスパッタリングに
より、アルミニウム膜を 500nmの膜厚に堆積する。こ
のアルミニウム膜をパターニングして、ドレイン領域1
07に接続されるドレイン電極110やソース領域10
6に接続されるソース電極109を形成する。そして窒
素雰囲気中で 450℃・30分間の熱処理を施して、ソース
電極109およびソース領域106、ドレイン電極11
0およびドレイン領域107のそれぞれの界面における
相互拡散を行なって配線を完成させる。
より、アルミニウム膜を 500nmの膜厚に堆積する。こ
のアルミニウム膜をパターニングして、ドレイン領域1
07に接続されるドレイン電極110やソース領域10
6に接続されるソース電極109を形成する。そして窒
素雰囲気中で 450℃・30分間の熱処理を施して、ソース
電極109およびソース領域106、ドレイン電極11
0およびドレイン領域107のそれぞれの界面における
相互拡散を行なって配線を完成させる。
【0024】その後、プラズマCVD装置を用いて、 2
70℃の水素プラズマ雰囲気中に上記のようなTFTがア
レイ状に配列形成された駆動回路基板を 1時間暴すこと
により、活性層102を形成している多結晶珪素に対し
て水素パッシベーションを施して、本発明に係る液晶表
示装置のTFTの主要部を作製する。
70℃の水素プラズマ雰囲気中に上記のようなTFTがア
レイ状に配列形成された駆動回路基板を 1時間暴すこと
により、活性層102を形成している多結晶珪素に対し
て水素パッシベーションを施して、本発明に係る液晶表
示装置のTFTの主要部を作製する。
【0025】このようにして作製された、本発明に係る
液晶表示装置におけるTFTの特性は、ゲート電極が低
抵抗でかつ活性層における水素パッシベーションが効果
的に施されているので、従来の液晶表示装置における多
結晶珪素膜の単層でゲート電極が形成されたTFTの特
性と比較してTFTとしての動作特性が極めて優れてい
る。
液晶表示装置におけるTFTの特性は、ゲート電極が低
抵抗でかつ活性層における水素パッシベーションが効果
的に施されているので、従来の液晶表示装置における多
結晶珪素膜の単層でゲート電極が形成されたTFTの特
性と比較してTFTとしての動作特性が極めて優れてい
る。
【0026】実験の結果、本発明の液晶表示装置におけ
るTFTの配線抵抗は、従来の液晶表示装置における多
結晶珪素薄膜単層のゲート配線を用いたTFTの抵抗値
が約30Ω/□であることと比較すると、シ−ト抵抗で約
10Ω/□となり、約 3分の 1に低抵抗化が実現されてい
ることが確認された。
るTFTの配線抵抗は、従来の液晶表示装置における多
結晶珪素薄膜単層のゲート配線を用いたTFTの抵抗値
が約30Ω/□であることと比較すると、シ−ト抵抗で約
10Ω/□となり、約 3分の 1に低抵抗化が実現されてい
ることが確認された。
【0027】図2(a)は本発明の液晶表示装置におけ
るTFTの動作特性(Vg−Id特性曲線)を示す図、
図2(b)は従来の液晶表示装置のTFTの動作特性を
本発明との比較のため示す図である。
るTFTの動作特性(Vg−Id特性曲線)を示す図、
図2(b)は従来の液晶表示装置のTFTの動作特性を
本発明との比較のため示す図である。
【0028】図2から明らかなように、従来の液晶表示
装置ではTFTの水素パッシベーションが不十分で、し
きい値電圧や移動度など動作特性が不十分であるのに対
し、本発明に係る液晶表示装置においては、スイッチン
グ素子としてのオン/オフの急峻性が良く、かつオフ時
の電流に対するオン電流が高く、良好な特性のTFTが
実現されていることが判る。
装置ではTFTの水素パッシベーションが不十分で、し
きい値電圧や移動度など動作特性が不十分であるのに対
し、本発明に係る液晶表示装置においては、スイッチン
グ素子としてのオン/オフの急峻性が良く、かつオフ時
の電流に対するオン電流が高く、良好な特性のTFTが
実現されていることが判る。
【0029】なお、上記実施例においては、ゲート電極
およびゲート配線を形成している下層104、上層10
5の層厚(膜厚)および材料をそれぞれ、下層104が
150nmの多結晶珪素膜、上層105が 250nmの珪化
タングステンとしたが、これらの形成材料および層厚は
本実施例のみには限定されないことは言うまでもない。
ゲート電極やゲート配線の層厚は、下層104の多結
晶珪素膜の厚さの好適値の範囲は、 100〜 200nmであ
る。その理由は、下限値については、膜の段切れやシリ
サイド製造時等におけるクラックが発生することを避け
ることができる最低の薄さが 100nmであるためであ
る。また上限値については、その厚さの多結晶珪素膜を
通して下の活性層102に対して十分効果的な水素パッ
シベーションを行なうことができる最大の厚さが 200n
mであるためである。
およびゲート配線を形成している下層104、上層10
5の層厚(膜厚)および材料をそれぞれ、下層104が
150nmの多結晶珪素膜、上層105が 250nmの珪化
タングステンとしたが、これらの形成材料および層厚は
本実施例のみには限定されないことは言うまでもない。
ゲート電極やゲート配線の層厚は、下層104の多結
晶珪素膜の厚さの好適値の範囲は、 100〜 200nmであ
る。その理由は、下限値については、膜の段切れやシリ
サイド製造時等におけるクラックが発生することを避け
ることができる最低の薄さが 100nmであるためであ
る。また上限値については、その厚さの多結晶珪素膜を
通して下の活性層102に対して十分効果的な水素パッ
シベーションを行なうことができる最大の厚さが 200n
mであるためである。
【0030】一方、上層105の金属珪化物膜の厚さの
好適値の範囲は、その下の下層104に対して界面で掛
かる応力の問題や、その成膜時でのカバレージの確実性
等を考慮して、 100nm〜 300nmである。
好適値の範囲は、その下の下層104に対して界面で掛
かる応力の問題や、その成膜時でのカバレージの確実性
等を考慮して、 100nm〜 300nmである。
【0031】また、金属珪化物薄膜の好適な形成材料と
その層厚との組み合わせは、上記実施例のみには限定さ
れず、その他にも、例えば膜厚 100〜 300nmのタング
ステンシリサイドや、膜厚 200〜 300nmのモリブデン
シリサイドや、膜厚50〜 300nmのチタンシリサイドを
用いることができる。
その層厚との組み合わせは、上記実施例のみには限定さ
れず、その他にも、例えば膜厚 100〜 300nmのタング
ステンシリサイドや、膜厚 200〜 300nmのモリブデン
シリサイドや、膜厚50〜 300nmのチタンシリサイドを
用いることができる。
【0032】
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、ゲート配線の抵抗を十分に低抵抗化する
ことができ、かつ活性層の水素パッシベーションを効果
的に行なって、動作特性の優れたTFTを備えて高精細
な画像表示を実現できる液晶表示装置を提供することが
できる。
発明によれば、ゲート配線の抵抗を十分に低抵抗化する
ことができ、かつ活性層の水素パッシベーションを効果
的に行なって、動作特性の優れたTFTを備えて高精細
な画像表示を実現できる液晶表示装置を提供することが
できる。
【図1】本発明に係る液晶表示装置のTFTの構造を示
す断面図である。
す断面図である。
【図2】水素パッシベーション後のトランジスタ特性に
ついて、本発明に係る液晶表示装置のTFTの動作特性
(a)と、従来の液晶表示装置の多結晶珪素単層ゲート
を用いたTFTの動作特性(b)とを、対比して示す図
である。
ついて、本発明に係る液晶表示装置のTFTの動作特性
(a)と、従来の液晶表示装置の多結晶珪素単層ゲート
を用いたTFTの動作特性(b)とを、対比して示す図
である。
101………絶縁性基板 102………活性層 103………ゲート絶縁膜 104………下層 105………上層 106………ソース領域 107………ドレイン領域 108………層間絶縁膜 109………ソース電極 110………ドレイン電極
Claims (2)
- 【請求項1】 間隙を有して対向配置された 2枚の絶縁
性基板と、該 2枚の絶縁性基板の両方それぞれに形成さ
れ互いに間隙を有しつつ対向配置された画像表示用電極
と、該対向配置された画像表示用電極どうしの間隙に周
囲を封止されて挟持された液晶層と、チャネル領域およ
びソース領域およびドレイン領域を有する薄膜半導体お
よび該薄膜半導体上に形成されたゲート絶縁膜および該
ゲート絶縁膜上に前記チャネル領域を覆うように形成さ
れたゲート電極を有し前記 2枚の絶縁性基板のうちの一
方の基板上に形成された薄膜半導体素子と、を備えた液
晶表示装置において、 前記ゲート電極が下層の多結晶珪素薄膜と上層の金属珪
化物薄膜の 2層構造からなり、かつ前記下層の多結晶珪
素薄膜の膜厚が 100〜 200nmの範囲の膜厚である薄膜
半導体素子を具備することを特徴とする液晶表示装置。 - 【請求項2】 請求項1記載の液晶表示装置において、 前記上層の金属珪化物薄膜が、膜厚 100乃至 300nmの
タングステンシリサイドおよび膜厚 200乃至 300nmの
モリブデンシリサイドおよび膜厚50乃至 300nmのチタ
ンシリサイドからなる群のうちのいずれか一つからなる
金属珪化物薄膜であることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4948995A JPH08248441A (ja) | 1995-03-09 | 1995-03-09 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4948995A JPH08248441A (ja) | 1995-03-09 | 1995-03-09 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08248441A true JPH08248441A (ja) | 1996-09-27 |
Family
ID=12832573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4948995A Withdrawn JPH08248441A (ja) | 1995-03-09 | 1995-03-09 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08248441A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099199A1 (en) * | 2000-06-23 | 2001-12-27 | Nec Corporation | Thin-film transistor and method of manufacture thereof |
| JP2007021713A (ja) * | 2005-06-17 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
-
1995
- 1995-03-09 JP JP4948995A patent/JPH08248441A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099199A1 (en) * | 2000-06-23 | 2001-12-27 | Nec Corporation | Thin-film transistor and method of manufacture thereof |
| US7052944B2 (en) | 2000-06-23 | 2006-05-30 | Nec Corporation | Thin-film transistor and method of manufacture thereof |
| JP2007021713A (ja) * | 2005-06-17 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| JP3253808B2 (ja) | 半導体装置およびその作製方法 | |
| US5864150A (en) | Hybrid polysilicon/amorphous silicon TFT and method of fabrication | |
| EP0683525B1 (en) | Thin-film transistor array for display | |
| CN1329966C (zh) | 薄膜晶体管的制造方法 | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3708837B2 (ja) | 半導体装置 | |
| JPH0590589A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| JP3708836B2 (ja) | 半導体装置 | |
| JPH08248441A (ja) | 液晶表示装置 | |
| JP3382130B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JPH05206166A (ja) | 薄膜トランジスタ | |
| JPH05259457A (ja) | 薄膜トランジスタ | |
| JP3868735B2 (ja) | 半導体装置 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH06130413A (ja) | 液晶表示装置の製造方法 | |
| JPH08116061A (ja) | 薄膜半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |