JPH08249082A - マイクロプロセッサ周辺回路およびマイクロプロセッサ周辺回路の動作クロックモード設定方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵの動作クロックモ−ドが変化してもタ
イマ回路出力の周期を変化させず、所定の値に保持でき
る。 【構成】 クロックスケーリング検出回路１０２により
入力される動作クロックに基づいてＣＰＵ７０１が設定
している動作クロックモードが検出されると、該動作ク
ロックモードに基づいてセレクタ１０３がＣＰＵ７０１
に規定される所定周期の割込み信号となるいずれかの分
周信号を選択して割込み制御回路７０４に出力する構成
を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ周
辺回路に係り、特に動作周波数を変更可能なタイマ回路
を有するマイクロプロセッサ周辺回路およびマイクロプ
ロセッサ周辺回路の動作クロックモード設定方法に関す
るものである。

【０００２】

【従来の技術】パ−ソナルコンピュ−タ、ペ−ジプリン
タ等に使用されているマイクロプロセッサ（以後ＣＰＵ
と略す）には動作クロック周波数をプログラムにより変
更可能とし、処理の要求が少なくなったときに動作クロ
ックの周波数を落とし、電力の消費量を低減する機能を
有するものがある。

【０００３】以下、図１０を参照して上記ＮＳ３２ＣＧ
１６の周波数切り換え動作について説明する。

【０００４】図１０は従来のマイクロプロセッサの周波
数切り換え方法を説明する図であり、（ａ）はコンフィ
グレーション・レジスタのビット構成を示し、（ｂ）は
コンフィグレーション・レジスタのクロックスケーリン
グビットＭ，Ｃの設定に基づくＣＰＵクロック周波数と
消費電力量との対応を示す。なお、本例は、ナショナル
セミコンダクタ−（ＮＳ）社のＣＰＵであるＮＳ３２Ｃ
Ｇ１６に該当する。

【０００５】このマイクロプロセッサ（ＭＰＵ）では、
図１０の（ａ）に示すようにコンフィグレ−ションレジ
スタ（ＣＦＧ）にクロックスケ−リング用ビットＭ及び
クロックスケ−リング用ビットＣを有しており、これら
のビットの設定により、図１０の（ｂ）のように動作ク
ロック周波数が１／２、１／４、１／８と変更すること
ができるように構成されている。なお、Ｉは割込みベク
タリングビットで、割込みモードを設定するビットに対
応し、Ｆは浮動小数点命令セットビットで、浮動小数点
ユニット（ＦＰＵ）が存在するかどうかを示すビットで
ある。

【０００６】なお、図１０の（ｂ）の場合、ＣＰＵには
３０ＭＨｚのクロック信号が入力されている。また、そ
れにより電源電流（Ｉｃｃ）も低減される。このような
マイクロプロセッサを、例えばぺ−ジプリンタに使用し
ている場合、ペ−ジプリンタが印字デ−タ待ちの状態、
即ちスタンバイ状態おいて、上記ＣＰＵの動作クロック
周波数を落とすことは、ペ−ジプリンタの消費電力を低
減するのに有効な手段となっている。

【０００７】一方、これらの装置においては、マイクロ
プロセッサから出力されるクロック信号を用いて、所定
の間隔で割り込みを発生するタイマ割り込み機能やＤＲ
ＡＭのリフレッシュ回路を動作させている。

【０００８】図１１，図１２は、図１０に示した仕様を
備えるマイクロプロセッサの周辺回路の一例を示すブロ
ック図であり、例えば上記ＮＳ３２ＣＧ１６をＣＰＵと
して用いてタイマ割り込み回路を構成した場合に対応す
る。なお、図１２は、水晶発振器７０２の出力を分周回
路７０３の入力クロックとした場合のタイマ割り込み回
路に対応する。

【０００９】図において、７０１はＣＰＵ、７０２は水
晶発振器で、周波数は３０ＭＨｚである。７０３は分周
回路で、ＣＰＵ７０１のクロック出力信号（ＣＴＴＬ）
を分周し、所定の周波数の信号を割り込み制御回路７０
４に出力する。割り込み制御回路７０４は、分周回路７
０３の出力に応じてＣＰＵ７０１に割り込み信号を出力
し、ＣＰＵ７０１は所定時間毎に割り込み処理を実施す
ることになる。また、ＣＰＵ７０１のクロック出力信号
（ＣＴＴＬ）はタイミング発生回路等の他の制御回路に
も接続されている。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来例では上記ＣＰＵのコンフィグレ−ションレジスタ
（ＣＦＧ）のクロックスケ−リング用ビットＭ及びクロ
ックスケ−リング用ビットＣを変更し、動作クロック周
波数を変更した場合、タイマ割り込み時間も変化してし
まうため、所定の時間間隔で行わなければならない処理
が、設定されたタイミングで処理できなくなるという問
題点があった。

【００１１】また、図示していないが分周回路７０３の
出力によりＤＲＡＭのリフレッシュ動作をさせていた場
合、リフレッシュの周期が２倍、４倍、８倍となってし
まうため、ＤＲＡＭに記憶しておいたデ−タも破壊され
てしまうこととなっていた。

【００１２】また、図１２に示す回路例の場合は、上記
図１１の場合と異なり、ＣＰＵ７０１のコンフィグレ−
ションレジスタ（ＣＦＧ）を変更しても、割り込みの間
隔及びリフレッシュの周期は変化しない。

【００１３】しかしながら、より高速のクロック信号を
引きまわすこととなり、放射ノイズ等の増加をまねく欠
点があった。

【００１４】本発明は、上記の問題点を解消するために
なされたもので、本発明に係る第１〜第６の発明の目的
は、ＣＰＵの動作クロックモ−ド（クロックスケ−リン
グ）を検出して、該検出結果に基づいて出力信号の周期
を変更することにより、ＣＰＵの動作クロックモ−ドが
変化してもタイマ回路出力の周期を変化させず、所定の
値に保持できるとともに、プログラムにより出力信号の
周期を変更させることのできるタイマ回路を設け、ＣＰ
Ｕの動作クロックモ−ドを変化させる際、あらかじめ対
応する値を設定することにより、ＣＰＵの動作クロック
モ−ドが変化してもタイマ回路出力の周期を変化させ
ず、所定の値に保持することができるマイクロプロセッ
サ周辺回路およびマイクロプロセッサ周辺回路の動作ク
ロックモード設定方法を提供することである。

【００１５】

【課題を解決するための手段】本発明に係る第１の発明
は、プログラムに基づいて動作クロック信号の周波数を
変更可能なマイクロプロセッサと、所定周期でマイクロ
プロセッサに割込みをかける割込み制御手段とを有する
マイクロプロセッサ周辺回路において、前記動作クロッ
ク信号を分周して所定周期差を持つ複数の分周クロック
を発生する分周手段と、入力される前記動作クロック信
号に基づいてマイクロプロセッサが設定している動作ク
ロックモードを検出するモード検出手段と、このモード
検出手段により検出された前記動作クロックモードに基
づいてマイクロプロセッサに規定される所定周期の割込
み信号となる前記いずれかの分周信号を選択して前記割
込み制御手段に出力する選択手段とを設けたものであ
る。

【００１６】本発明に係る第２の発明は、プログラムに
基づいて動作クロック信号の周波数を変更可能なマイク
ロプロセッサと、所定周期でマイクロプロセッサに割込
みをかける割込み制御手段とを有するマイクロプロセッ
サ周辺回路において、前記動作クロック信号を分周して
所定周期差を持つ複数の分周クロックを発生する分周手
段と、前記マイクロプロセッサから出力される動作クロ
ックモードデータを解析する解析手段と、この解析手段
により解析された前記動作クロックモードデータに基づ
いてマイクロプロセッサに規定される所定周期の割込み
信号となる前記いずれかの分周信号を選択して前記割込
み制御手段に出力する選択手段とを設けたものである。

【００１７】本発明に係る第３の発明は、プログラムに
基づいて動作クロック信号の周波数を変更可能なマイク
ロプロセッサと、所定周期でメモリをリフレッシュする
メモリ制御手段とを有するマイクロプロセッサ周辺回路
において、前記動作クロック信号を分周して所定周期差
を持つ複数の分周クロックを発生する分周手段と、入力
される前記動作クロック信号に基づいてマイクロプロセ
ッサが設定している動作クロックモードを検出するモー
ド検出手段と、このモード検出手段により検出された前
記動作クロックモードに基づいてメモリに規定される所
定周期のリフレッシュ信号となる前記いずれかの分周信
号を選択して前記メモリ制御手段に出力する選択手段と
を設けたものである。

【００１８】本発明に係る第４の発明は、プログラムに
基づいて動作クロック信号の周波数を変更可能なマイク
ロプロセッサと、所定周期でメモリをリフレッシュする
メモリ制御手段とを有するマイクロプロセッサ周辺回路
において、前記動作クロック信号を分周して所定周期差
を持つ複数の分周クロックを発生する分周手段と、前記
マイクロプロセッサから出力される動作クロックモード
データを解析する解析手段と、この解析手段により解析
された前記動作クロックモードデータに基づいてメモリ
に規定される所定周期のリフレッシュ信号となる前記い
ずれかの分周信号を選択して前記メモリ制御手段に出力
する選択手段とを設けたものである。

【００１９】本発明に係る第５の発明は、外部機器との
通信状態に応じて動作クロックモードを変更するように
構成したものである。

【００２０】本発明に係る第６の発明は、プログラムに
基づいて動作クロック信号の周波数を変更可能なマイク
ロプロセッサと、所定周期でマイクロプロセッサに割込
みをかける割込み制御手段と、前記動作クロック信号を
分周して所定周期差を持つ複数の分周クロックを発生す
る分周手段とを有するマイクロプロセッサ周辺回路の動
作クロックモード設定方法において、動作クロックモー
ドデータを出力するデータ出力工程と、該出力された動
作クロックモードデータに基づく動作クロックに切り換
え設定する設定工程とを有するものである。

【００２１】

【作用】第１の発明において、モード検出手段により入
力される前記動作クロックに基づいてマイクロプロセッ
サが設定している動作クロックモードが検出されると、
該動作クロックモードに基づいて選択手段がマイクロプ
ロセッサに規定される所定周期の割込み信号となる前記
いずれかの分周信号を選択して前記割込み制御手段に出
力して、マイクロプロセッサの動作クロックの周波数変
動状態を監視して、常に一定周期の割込みタイミング信
号を生成することを可能とする。

【００２２】第２の発明において、解析手段によりマイ
クロプロセッサから出力される動作クロックモードデー
タが解析されると、該解析された前記動作クロックモー
ドデータに基づいて選択手段がマイクロプロセッサに規
定される所定周期の割込み信号となる前記いずれかの分
周信号を選択して前記割込み制御手段に出力して、マイ
クロプロセッサからの動作クロック変更指示に従ってプ
ログラマブルに常に一定周期の割込みタイミング信号を
生成することを可能とする。

【００２３】第３の発明において、モード検出手段によ
り入力される前記動作クロックに基づいてマイクロプロ
セッサが設定している動作クロックモードが検出される
と、該動作クロックモードに基づいて選択手段がメモリ
に規定される所定周期のリフレッシュ信号となる前記い
ずれかの分周信号を選択して前記メモリ制御手段に出力
して、マイクロプロセッサの動作クロックの周波数変動
状態を監視して、常に一定周期のリフレッシュ信号を生
成することを可能とする。

【００２４】第４の発明において、解析手段によりマイ
クロプロセッサから出力される動作クロックモードデー
タが解析されると、該解析された前記動作クロックモー
ドデータに基づいて選択手段がメモリに規定される所定
周期のリフレッシュ信号となる前記いずれかの分周信号
を選択して前記メモリ制御手段に出力して、マイクロプ
ロセッサからの動作クロック変更指示に従ってプログラ
マブルに常に一定周期のリフレッシュ信号を生成するこ
とを可能とする。

【００２５】第５の発明において、外部機器との通信状
態に応じて動作クロックモードを変更して、外部機器と
の通信状態に対応して動作クロックモードが変更されて
も、所定周期の割込みタイミング信号またはリフレッシ
ュ信号を生成することを可能とする。

【００２６】第６の発明において、動作クロックモード
データを出力し、該出力された動作クロックモードデー
タに基づく動作クロックに切り換え設定して、マイクロ
プロセッサが切り換えられた動作クロック信号に基づく
プログラム実行前に、一定周期の割込みタイミング信号
となる分周クロックを選択可能とする。

【００２７】

【実施例】図１は本発明の一実施例を示すマイクロプロ
セッサ周辺回路の構成を説明するブロック図であり、図
１１と同一のものには同一の符号を付してある。図２
は、図１に示したマイクロプロセッサ周辺回路の各モー
ドでのクロック信号の周波数を説明する図である。

【００２８】図において、１０１は分周回路であり、Ｃ
ＰＵ７０１のクロック出力信号（ＣＴＴＬ）を分周して
クロック信号１１１〜１１４をセレクタ１０３に出力す
る。なお、クロック信号１１２はクロック信号１１１の
２倍周期の信号であり、同様にクロック信号１１３はク
ロック信号１１２の２倍周期の信号であり、クロック信
号１１４はクロック信号１１３の２倍周期の信号となっ
ている。

【００２９】１０２はクロックスケ−リング検出回路
で、ＣＰＵ７０１のクロック出力信号（ＣＴＴＬ）を入
力とし、ＣＰＵ７０１の動作クロックモ−ド（クロック
スケ−リング）を検出し、セレクト信号１１５，１１６
をセレクタ１０３に出力する。セレクタ１０３は上記セ
レクト信号１１５，１１６に応じ、入力されたクロック
信号１１１〜１１４のうち１つを選択し、選択クロック
信号１１７として割込み制御回路７０４に出力する。割
り込み制御回路７０４は、従来例同様に上記入力信号１
１７に応じＣＰＵ７０１に割り込み信号を出力する。

【００３０】図３は、図１に示した周辺回路の要部詳細
ブロック図であり、図１と同一のものには同一の符号を
付してあり、特に、上記図１に示した分周回路１０１，
クロックスケ−リング検出回路１０２，セレクタ１０３
等のより具体的な実施例を示したものである。なお、水
晶発振器７０２の周波数が３０ＭＨｚ、ＣＰＵ７０１の
通常状態（クロックスケ−リング１の状態）でのクロッ
ク出力信号（ＣＴＴＬ）の周波数が１５ＭＨｚで、約
２．１８ｍｓｅｃ（約４５８Ｈｚ）のタイマ割り込みを
発生する場合に対応する。

【００３１】図において、２０１は１１ｂｉｔカウン
タ、２０２は４ｂｉｔカウンタであり、カウンタ２０１
のクロック入力にはクロック出力信号ＣＴＴＬ、カウン
タ２０２のクロック入力にはカウンタ２０１の最終段出
力が各々入力されている。

【００３２】カウンタ２０２の各段の出力（ＱＡ〜Ｑ
Ｄ）はクロック信号１１１〜１１４としてセレクタ１０
３に入力される。前に説明したように、クロック信号１
１１〜１１４は各々２倍の周期になっていることは言う
までもない。

【００３３】また、クロックスケ−リングが「１」の場
合、クロック信号１１４の周期が約２．１８ｍｓｅｃと
なる。２０３〜２０６はワンショット回路で、クロック
出力信号ＣＴＴＬを入力として、その立ち上りに同期し
て各々異なる所定のパルス幅のパルス信号を出力し、こ
れらのパルス信号はＤフリップフロップ（ＤＦＦと略
す）２０７〜２１０の各々クロック入力に接続されてい
る（各パルス幅については後で詳しく説明する）。

【００３４】即ち、ワンショット回路２０３の出力とＤ
ＦＦ２０７のクロック入力、ワンショット回路２０４の
出力とＤＦＦ２０８のクロック入力、ワンショット回路
２０５の出力とＤＦＦ２０９のクロック入力、ワンショ
ット回路２０６の出力とＤＦＦ２１０のクロック入力が
各々接続されている。

【００３５】ＤＦＦ２０７〜２１０のＤ入力は全てクロ
ック出力信号ＣＴＴＬに接続されている。ＤＦＦ２０７
〜２１０のＱ出力は全てエンコ−ダ２１１の入力とな
り、エンコ−ダ２１１は、これらの４ｂｉｔの入力をエ
ンコ−ドして、２ｂｉｔとするセレクト信号１１５，１
１６に応じ入力されたクロック信号１１１〜１１４のう
ち１つを選択し、選択クロック信号１１７として出力す
る。

【００３６】以下、本実施例と第１，第３の発明の各手
段との対応及びその作用について図１，図３等を参照し
て説明する。

【００３７】第１の発明は、プログラムに基づいて動作
クロック信号の周波数を変更可能なマイクロプロセッサ
（ＣＰＵ７０１）と、所定周期でマイクロプロセッサに
割込みをかける割込み制御手段（割込み制御回路７０
４）とを有するマイクロプロセッサ周辺回路において、
前記動作クロック信号を分周して所定周期差を持つ複数
の分周クロックを発生する分周手段（分周回路１０１）
と、入力される前記動作クロック信号に基づいてマイク
ロプロセッサが設定している動作クロックモードを検出
するモード検出手段（クロックスケーリング検出回路１
０２）と、このモード検出手段により検出された前記動
作クロックモードに基づいてマイクロプロセッサに規定
される所定周期の割込み信号となる前記いずれかの分周
信号を選択して前記割込み制御手段に出力する選択手段
（セレクタ１０３）とを設け、クロックスケーリング検
出回路１０２により入力される前記動作クロック信号に
基づいてＣＰＵ７０１が設定している動作クロックモー
ドが検出されると、該動作クロックモードに基づいてセ
レクタ１０３がＣＰＵ７０１に規定される所定周期の割
込み信号となる前記いずれかの分周信号を選択して前記
割込み制御回路７０４に出力して、ＣＰＵ７０１の動作
クロック信号の周波数変動状態を監視して、常に一定周
期の割込みタイミング信号を生成することを可能とす
る。

【００３８】第３の発明は、プログラムに基づいて動作
クロック信号の周波数を変更可能なマイクロプロセッサ
（ＣＰＵ７０１）と、所定周期でメモリをリフレッシュ
するメモリ制御手段（図示しない）とを有するマイクロ
プロセッサ周辺回路において、前記動作クロック信号を
分周して所定周期差を持つ複数の分周クロックを発生す
る分周手段（分周回路１０１）と、入力される前記動作
クロックに基づいてマイクロプロセッサが設定している
動作クロックモードを検出するモード検出手段（クロッ
クスケーリング検出回路１０２）と、このモード検出手
段により検出された前記動作クロックモードに基づいて
メモリに規定される所定周期のリフレッシュ信号となる
前記いずれかの分周信号を選択して前記メモリ制御手段
に出力する選択手段（セレクタ１０３）とを設け、ロッ
クスケーリング検出回路１０２により入力される前記動
作クロック信号に基づいてＣＰＵ７０１が設定している
動作クロックモードが検出されると、該動作クロックモ
ードに基づいてセレクタ１０３がメモリに規定される所
定周期のリフレッシュ信号となる前記いずれかの分周信
号を選択して前記メモリ制御手段に出力して、マイクロ
プロセッサの動作クロックの周波数変動状態を監視し
て、常に一定周期のリフレッシュ信号を生成することを
可能とする。

【００３９】以下、図４〜図７に示すタイミングチャー
トを参照して、図１に示したマイクロプロセッサの周辺
回路のクロックスケ−リング検出回路１０２の動作につ
いて説明する。

【００４０】図４〜図７は、図１に示したクロックスケ
−リング検出回路１０２の各クロックスケ−リング時の
動作を説明するタイミングチャートであり、図４はクロ
ックスケ−リングが「１」の場合（ＣＴＴＬ＝１５ＭＨ
ｚ）に対応し、図５はクロックスケ−リングが「２」の
場合（ＣＴＴＬ＝７．５ＭＨｚ）に対応し、図６はクロ
ックスケ−リングが「４」の場合（ＣＴＴＬ＝３．７５
ＭＨｚ）に対応し、図７はクロックスケ−リングが
「８」の場合（ＣＴＴＬ＝１．８８ＭＨｚ）に対応す
る。

【００４１】なお、図４に示すように、説明を簡略する
ため、１５ＭＨｚの周期（６６．７ｎｓｅｃ）をＴとす
る。

【００４２】上記のようにワンショット回路２０３〜２
０６の出力パルス幅は、ワンショット回路２０３が３／
４Ｔに、ワンショット回路２０４が５／４Ｔ、ワンショ
ット回路２０５が９／４Ｔ、ワンショット回路２０６が
１７／４Ｔの設定とする。

【００４３】図４に示すように、パルス幅が３／４Ｔに
設定されたワンショット回路２０３の出力信号は、常に
クロック出力信号ＣＴＴＬが“Ｌ”の時立ち上るため、
ＤＦＦ２０７の出力は常に“Ｌ”となる。

【００４４】一方、パルス幅が５／４Ｔに設定されたワ
ンショット回路２０４の出力信号は、常にクロック出力
信号ＣＴＴＬが“Ｈ”の時立ち上るためＤＦＦ２０８の
出力は常に“Ｈ”となる。同様にＤＦＦ２０９及び２１
０の出力は常に“Ｈ”となる。

【００４５】従って、エンコ−ダ２１１の出力信号１１
５及び出力信号１１６はどちらも“Ｌ”となり、よって
セレクタ１０３は入力されたクロック信号１１１〜１１
４の中からクロック信号１１４を選択し、出力信号１１
７としてそのまま出力する。

【００４６】従って、出力信号１１７の周期は約２．１
８ｍｓｅｃである。

【００４７】次に、クロックスケ−リングが「２」の場
合、図５に示すようにクロック出力信号ＣＴＴＬの周波
数は７．５ＭＨｚとなる。

【００４８】一方、ＤＦＦ２０７〜２１０の出力で、Ｄ
ＦＦ２０８のみが“Ｌ”となりその他は全て“Ｈ”であ
るため、エンコ−ダ２１１の出力信号１１５，１１６は
出力信号１１５が“Ｌ”、出力信号１１６が“Ｈ”とな
る。よって、セレクタ１０３はクロックスケ−リング１
の場合と異なりクロック信号１１３を選択する。

【００４９】しかし、クロック出力信号ＣＴＴＬの周波
数が７．５ＭＨｚとなっているため、クロック信号１１
３の周期は約２．１８ｍｓｅｃとなっているため、セレ
クタ１０３の出力信号１１７は、クロックスケ−リング
「１」の場合と変わらず約２．１８ｍｓｅｃ周期とな
る。

【００５０】以下、図６，図７に示すように、クロック
スケ−リングが「４」及び「８」の場合も同様にセレク
タ１０３の出力信号１１７の周期は変わらず約２．１８
ｍｓｅｃのままとなる。

【００５１】以上、ＣＰＵ７０１のクロック出力信号
（ＣＴＴＬ）が１／２、１／４、１／８に変化しても割
り込みを発生する周期は全く変化しないことになる。 〔第２実施例〕次に第２の実施例について説明する。

【００５２】図８は本発明の第２の実施例を示すマイク
ロプロセッサ周辺回路の構成を示すブロック図であり、
図１と同一のものには同一の符号を付してある。

【００５３】図において、４０１はデコ−ダであり、Ｃ
ＰＵ７０１の出力である制御信号に基づきアドレスバス
Ａ２３〜１６及びアドレス／デ−タバス（アドレスとデ
−タがマルチプレクサされたバス）ＡＤ１５−０をデコ
−ドする。その出力はＤＦＦ４０２のクロック入力に接
続されている。

【００５４】一方、ＤＦＦ４０２のＤ入力はＣＰＵ７０
１のアドレス／デ−タバスＡＤ１及びＡＤ０に接続さ
れ、そのＱ出力信号１１５及び１１６はセレクタ１０３
のセレクト入力に接続されている。

【００５５】従って、ＤＦＦ４０２に設定されたアドレ
スにＣＰＵ７０１が所定のデ−タをＷＲＩＴＥすればＤ
ＦＦ４０２にデ−タが設定される。

【００５６】上記第１の実施例と同様にセレクタ１０３
はセレクト入力となる出力信号１１５及び出力信号１１
６により分周回路のクロック出力信号１１１〜１１４の
中から１つを選択し、割込み制御回路へ出力信号１１７
を出力する。

【００５７】以下、本実施例と第２，第４，第５の発明
の各手段との対応及びその作用について図８等を参照し
て説明する。

【００５８】第２の発明は、プログラムに基づいて動作
クロック信号の周波数を変更可能なマイクロプロセッサ
（ＣＰＵ７０１）と、所定周期でマイクロプロセッサに
割込みをかける割込み制御手段（割込み制御回路７０
４）とを有するマイクロプロセッサ周辺回路において、
前記動作クロック信号を分周して所定周期差を持つ複数
の分周クロックを発生する分周手段（分周回路１０１）
と、前記マイクロプロセッサから出力される動作クロッ
クモードデータを解析する解析手段（デコーダ４０１，
ＤＦＦ４０２）と、この解析手段により解析された前記
動作クロックモードデータに基づいてマイクロプロセッ
サに規定される所定周期の割込み信号となる前記いずれ
かの分周信号を選択して前記割込み制御手段に出力する
選択手段（セレクタ１０３）とを設け、デコーダ４０１
によりＣＰＵ７０１から出力される動作クロックモード
データが解析されると、該解析された前記動作クロック
モードデータに基づいてセレクタ１０３がＣＰＵ７０１
に規定される所定周期の割込み信号となる前記いずれか
の分周信号を選択して前記割込み制御回路７０４に出力
して、マイクロプロセッサからの動作クロック変更指示
に従ってプログラマブルに常に一定周期の割込みタイミ
ング信号を生成することを可能とする。

【００５９】第４の発明はプログラムに基づいて動作ク
ロック信号の周波数を変更可能なマイクロプロセッサ
（ＣＰＵ７０１）と、所定周期でメモリをリフレッシュ
するメモリ制御手段（図示しない）とを有するマイクロ
プロセッサ周辺回路において、前記動作クロック信号を
分周して所定周期差を持つ複数の分周クロックを発生す
る分周手段（分周回路１０１）と、前記マイクロプロセ
ッサから出力される動作クロックモードデータを解析す
る解析手段（デコーダ４０１，ＤＦＦ４０２）と、この
解析手段により解析された前記動作クロックモードデー
タに基づいてメモリに規定される所定周期のリフレッシ
ュ信号となる前記いずれかの分周信号を選択して前記メ
モリ制御手段に出力する選択手段（セレクタ１０３）と
を設け、デコーダ４０１によりＣＰＵ７０１から出力さ
れる動作クロックモードデータが解析されると、該解析
された前記動作クロックモードデータに基づいてセレク
タ１０３がメモリに規定される所定周期のリフレッシュ
信号となる前記いずれかの分周信号を選択して前記メモ
リ制御手段に出力して、マイクロプロセッサからの動作
クロック変更指示に従ってプログラマブルに常に一定周
期のリフレッシュ信号を生成することを可能とする。

【００６０】第５の発明は、上記第１実施例，第２実施
例に示した構成において、動作クロックモードの変更条
件として、例えば外部機器との通信状態に応じて動作ク
ロックモードを変更する例であり、外部機器との通信状
態に対応して動作クロックモードが変更されても、所定
周期の割込みタイミング信号またはリフレッシュ信号を
生成することを可能とする。これにより、外部機器との
通信が待機状態において、ＣＰＵ７０１の動作クロック
周波数が低下し、消費電力の節減と放射ノイズの発生を
低減できる。

【００６１】以下、図９に示すフローチャートを参照し
ながら本発明に係るマイクロプロセッサの周辺回路の動
作クロックモード設定方法について説明する。

【００６２】図９は本発明に係るマイクロプロセッサの
周辺回路の動作クロックモード設定方法の一実施例を示
すフローチャートである。なお、（１），（２）は各ス
テップを示す。

【００６３】まず、これから変更するクロックスケ−リ
ングをＤＦＦ４０２に設定する（１）。次に、ＣＰＵ７
０１のコンフィグレ−ションレジスタ（ＣＦＧ）にＤＦ
Ｆ４０２に設定したと同じクロックスケ−リングを設定
し（２）、処理を終了する。

【００６４】以上によりＣＰＵ７０１のクロック出力信
号（ＣＴＴＬ）が変化しても、割り込みを発生する周期
は変化することなく一定とすることができる。

【００６５】以下、本実施例と第６の発明の各工程との
対応及びその作用について図８，図９を参照して説明す
る。

【００６６】第６の発明は、プログラムに基づいて動作
クロック信号の周波数を変更可能なマイクロプロセッサ
（ＣＰＵ７０１）と、所定周期でマイクロプロセッサに
割込みをかける割込み制御手段（割込み制御回路７０
４）と、前記動作クロック信号を分周して所定周期差を
持つ複数の分周クロックを発生する分周手段（分周回路
１０１）とを有するマイクロプロセッサ周辺回路の動作
クロックモード設定方法において、動作クロックモード
データを出力するデータ出力工程（図９のステップ
（１））と、該出力された動作クロックモードデータに
基づく動作クロックに切り換え設定する設定工程（図９
のステップ（２））とを実行して、マイクロプロセッサ
が切り換えられた動作クロックに基づくプログラム実行
前に、一定周期の割込みタイミング信号となる分周クロ
ックを選択可能とする。

【００６７】上記各実施例では動作クロック信号の周期
を変化させる手段として、カウンタ回路を有する分周回
路とセレクタとから構成される場合に説明したが、これ
に限るものではないことは言うまでもない。

【００６８】例えばワンショット回路で構成される場合
に接続されたコンデンサ、抵抗等の定数を変化させるよ
うにしてもよい。また、他の複数の信号の組合せ等によ
って変化させてもよい。

【００６９】上記第１実施例では、クロックスケ−リン
グ検出回路としてワンショット回路による構成とした
が、これに限るものではなく、ＰＬＬ回路等により構成
してもよい。

【００７０】上記実施例によれば、ＣＰＵの動作クロッ
クモードが変化した場合、クロックモードを検出し、そ
れに応じてソフトウエアによる介入なしに自動的にタイ
マ回路（カウンタ回路）の周期を変化させることによ
り、所定周期のタイマ割込み信号またはメモリリフレッ
シュ信号等の処理を正常に処理することができる。

【００７１】また、ソフトウエアによりあらかじめ設定
することにより、容易な回路を付加するだけで上記タイ
マ割込み，メモリリフレッシュ等の処理を正常に行うこ
とができる。

【００７２】さらに、高速のクロックラインの配線を最
低限にし、放射ノイズの発生を抑えることができる等の
効果が得られる。

【００７３】

【発明の効果】以上説明したように、本発明に係る第１
の発明によれば、モード検出手段により入力される前記
動作クロックに基づいてマイクロプロセッサが設定して
いる動作クロックモードが検出されると、該動作クロッ
クモードに基づいて選択手段がマイクロプロセッサに規
定される所定周期の割込み信号となる前記いずれかの分
周信号を選択して前記割込み制御手段に出力するので、
マイクロプロセッサの動作クロックの周波数変動状態を
監視して、常に一定周期の割込みタイミング信号を生成
することができる。

【００７４】第２の発明によれば、解析手段によりマイ
クロプロセッサから出力される動作クロックモードデー
タが解析されると、該解析された前記動作クロックモー
ドデータに基づいて選択手段がマイクロプロセッサに規
定される所定周期の割込み信号となる前記いずれかの分
周信号を選択して前記割込み制御手段に出力するので、
マイクロプロセッサからの動作クロック変更指示に従っ
てプログラマブルに常に一定周期の割込みタイミング信
号を生成することができる。

【００７５】第３の発明によれば、モード検出手段によ
り入力される前記動作クロックに基づいてマイクロプロ
セッサが設定している動作クロックモードが検出される
と、該動作クロックモードに基づいて選択手段がメモリ
に規定される所定周期のリフレッシュ信号となる前記い
ずれかの分周信号を選択して前記メモリ制御手段に出力
するので、マイクロプロセッサの動作クロックの周波数
変動状態を監視して、常に一定周期のリフレッシュ信号
を生成することができる。

【００７６】第４の発明によれば、解析手段によりマイ
クロプロセッサから出力される動作クロックモードデー
タが解析されると、該解析された前記動作クロックモー
ドデータに基づいて選択手段がメモリに規定される所定
周期のリフレッシュ信号となる前記いずれかの分周信号
を選択して前記メモリ制御手段に出力するので、マイク
ロプロセッサからの動作クロック変更指示に従ってプロ
グラマブルに常に一定周期のリフレッシュ信号を生成す
ることができる。

【００７７】第５の発明によれば、外部機器との通信状
態に応じて動作クロックモードを変更するので、外部機
器との通信状態に対応して動作クロックモードが変更さ
れても、所定周期の割込みタイミング信号またはリフレ
ッシュ信号を生成することができる。

【００７８】第６の発明によれば、動作クロックモード
データを出力し、該出力された動作クロックモードデー
タに基づく動作クロックに切り換え設定するので、マイ
クロプロセッサが切り換えられた動作クロックに基づく
プログラム実行前に、一定周期の割込みタイミング信号
となる分周クロックを選択することができる。

【００７９】従って、ＣＰＵの動作クロックモ−ドが変
化してもタイマ回路出力の周期を変化させず、所定の値
に保持できるとともに、ＣＰＵの動作クロックモ−ドが
変化してもタイマ回路出力の周期を変化させず、所定の
値に保持することができる等の効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例を示すマイクロプロセッサ周
辺回路の構成を説明するブロック図である。

【図２】図１に示したマイクロプロセッサ周辺回路の各
モードでのクロック信号の周波数を説明する図である。

【図３】図１に示した周辺回路の要部詳細ブロック図で
ある。

【図４】図１に示したクロックスケ−リング検出回路の
各クロックスケ−リング時の動作を説明するタイミング
チャートである。

【図５】図１に示したクロックスケ−リング検出回路の
各クロックスケ−リング時の動作を説明するタイミング
チャートである。

【図６】図１に示したクロックスケ−リング検出回路の
各クロックスケ−リング時の動作を説明するタイミング
チャートである。

【図７】図１に示したクロックスケ−リング検出回路の
各クロックスケ−リング時の動作を説明するタイミング
チャートである。

【図８】本発明の第２の実施例を示すマイクロプロセッ
サの周辺回路の構成示するブロック図である。

【図９】本発明に係るマイクロプロセッサの周辺回路の
動作クロックモード設定方法の一実施例を示すフローチ
ャートである。

【図１０】従来のマイクロプロセッサの周波数切り換え
方法を説明する図である。

【図１１】図１０に示した仕様を備えるマイクロプロセ
ッサの周辺回路の一例を示すブロック図である。

【図１２】図１０に示した仕様を備えるマイクロプロセ
ッサの周辺回路の一例を示すブロック図である。

【符号の説明】

１０１ 分周回路 １０２ クロックスケーリング検出回路 １０３ セレクタ ７０１ ＣＰＵ ７０２ 水晶発振器 ７０４ 割込み制御回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 プログラムに基づいて動作クロック信号
   の周波数を変更可能なマイクロプロセッサと、所定周期
   でマイクロプロセッサに割込みをかける割込み制御手段
   とを有するマイクロプロセッサ周辺回路において、前記
   動作クロック信号を分周して所定周期差を持つ複数の分
   周クロックを発生する分周手段と、入力される前記動作
   クロック信号に基づいてマイクロプロセッサが設定して
   いる動作クロックモードを検出するモード検出手段と、
   このモード検出手段により検出された前記動作クロック
   モードに基づいてマイクロプロセッサに規定される所定
   周期の割込み信号となる前記いずれかの分周信号を選択
   して前記割込み制御手段に出力する選択手段とを具備し
   たことを特徴とするマイクロプロセッサ周辺回路。
2. 【請求項２】 プログラムに基づいて動作クロック信号
   の周波数を変更可能なマイクロプロセッサと、所定周期
   でマイクロプロセッサに割込みをかける割込み制御手段
   とを有するマイクロプロセッサ周辺回路において、前記
   動作クロック信号を分周して所定周期差を持つ複数の分
   周クロックを発生する分周手段と、前記マイクロプロセ
   ッサから出力される動作クロックモードデータを解析す
   る解析手段と、この解析手段により解析された前記動作
   クロックモードデータに基づいてマイクロプロセッサに
   規定される所定周期の割込み信号となる前記いずれかの
   分周信号を選択して前記割込み制御手段に出力する選択
   手段とを具備したことを特徴とするマイクロプロセッサ
   周辺回路。
3. 【請求項３】 プログラムに基づいて動作クロック信号
   の周波数を変更可能なマイクロプロセッサと、所定周期
   でメモリをリフレッシュするメモリ制御手段とを有する
   マイクロプロセッサ周辺回路において、前記動作クロッ
   ク信号を分周して所定周期差を持つ複数の分周クロック
   を発生する分周手段と、入力される前記動作クロック信
   号に基づいてマイクロプロセッサが設定している動作ク
   ロックモードを検出するモード検出手段と、このモード
   検出手段により検出された前記動作クロックモードに基
   づいてメモリに規定される所定周期のリフレッシュ信号
   となるいずれかの分周信号を選択して前記メモリ制御手
   段に出力する選択手段とを具備したことを特徴とするマ
   イクロプロセッサ周辺回路。
4. 【請求項４】 プログラムに基づいて動作クロック信号
   の周波数を変更可能なマイクロプロセッサと、所定周期
   でメモリをリフレッシュするメモリ制御手段とを有する
   マイクロプロセッサ周辺回路において、前記動作クロッ
   ク信号を分周して所定周期差を持つ複数の分周クロック
   を発生する分周手段と、前記マイクロプロセッサから出
   力される動作クロックモードデータを解析する解析手段
   と、この解析手段により解析された前記動作クロックモ
   ードデータに基づいてメモリに規定される所定周期のリ
   フレッシュ信号となる前記いずれかの分周信号を選択し
   て前記メモリ制御手段に出力する選択手段とを具備した
   ことを特徴とするマイクロプロセッサ周辺回路。
5. 【請求項５】 外部機器との通信状態に応じて動作クロ
   ックモードを変更することを特徴とする請求項１〜４の
   いずれかに記載のマイクロプロセッサ周辺回路。
6. 【請求項６】 プログラムに基づいて動作クロック信号
   の周波数を変更可能なマイクロプロセッサと、所定周期
   でマイクロプロセッサに割込みをかける割込み制御手段
   と、前記動作クロック信号を分周して所定周期差を持つ
   複数の分周クロックを発生する分周手段とを有するマイ
   クロプロセッサ周辺回路の動作クロックモード設定方法
   において、動作クロックモードデータを出力するデータ
   出力工程と、該出力された動作クロックモードデータに
   基づく動作クロックに切り換え設定する設定工程とを有
   することを特徴とするマイクロプロセッサ周辺回路の動
   作クロックモード設定方法。