JPH08250302A - 厚膜回路基板の製造方法 - Google Patents
厚膜回路基板の製造方法Info
- Publication number
- JPH08250302A JPH08250302A JP7055945A JP5594595A JPH08250302A JP H08250302 A JPH08250302 A JP H08250302A JP 7055945 A JP7055945 A JP 7055945A JP 5594595 A JP5594595 A JP 5594595A JP H08250302 A JPH08250302 A JP H08250302A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- film resistor
- resistor
- circuit board
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【目的】マイクロ波帯域やミリ波帯域に使用するための
回路基板を低価格で製造する厚膜回路基板の製造方法を
提供する。 【構成】セラミック基板11上に所定形状の開口が形成
されたメタルマスク(図示せず)を配置し厚膜抵抗12
を印刷、乾燥、焼成し、厚膜抵抗12の一部分とオーバ
ラップするように厚膜導体13を印刷、乾燥、焼成し、
さらに厚膜導体13をエッチングして厚膜回路基板を製
造した。
回路基板を低価格で製造する厚膜回路基板の製造方法を
提供する。 【構成】セラミック基板11上に所定形状の開口が形成
されたメタルマスク(図示せず)を配置し厚膜抵抗12
を印刷、乾燥、焼成し、厚膜抵抗12の一部分とオーバ
ラップするように厚膜導体13を印刷、乾燥、焼成し、
さらに厚膜導体13をエッチングして厚膜回路基板を製
造した。
Description
【0001】
【産業上の利用分野】本発明は、厚膜回路基板の製造方
法に関する。
法に関する。
【0002】
【従来の技術】従来より基板に所望の回路を形成する方
法として、ダイレクト・ボンド・カッパー(以下DBC
の略記する)技術による方法が知られている。このDB
C技術では、アルミナやAlN等のセラミックとCuを
高温で接着し、その後回路パターンをエッチングするこ
とにより所望の回路を形成する。
法として、ダイレクト・ボンド・カッパー(以下DBC
の略記する)技術による方法が知られている。このDB
C技術では、アルミナやAlN等のセラミックとCuを
高温で接着し、その後回路パターンをエッチングするこ
とにより所望の回路を形成する。
【0003】また、薄膜技術による方法も知られてい
る。この薄膜技術では、真空蒸着、スパッタ、メッキ等
でアルミナ等のセラミック基板全面にNiCrやTaN
層を付着させ、さらにそのセラミック基板全面にAu導
体やCu導体を付着させ、その後フォトリソグラフィ技
術で回路パターンをエッチングすることにより所望の回
路を形成する。
る。この薄膜技術では、真空蒸着、スパッタ、メッキ等
でアルミナ等のセラミック基板全面にNiCrやTaN
層を付着させ、さらにそのセラミック基板全面にAu導
体やCu導体を付着させ、その後フォトリソグラフィ技
術で回路パターンをエッチングすることにより所望の回
路を形成する。
【0004】また、厚膜技術による方法も知られてい
る。この厚膜技術では、一般に、細いワイヤが網の目に
組まれているメッシュスクリーンが使用される。メッシ
ュスクリーンには、フォトリソグラフィ技術でエッチン
グされ、所望の回路パターンの形状に孔が形成されたエ
マルジョンという膜が付いている。このようなメッシュ
スクリーンを使用して厚膜導体ペーストや厚膜抵抗ペー
スト等をセラミック基板に印刷し、乾燥、焼成して所望
の回路を形成する。
る。この厚膜技術では、一般に、細いワイヤが網の目に
組まれているメッシュスクリーンが使用される。メッシ
ュスクリーンには、フォトリソグラフィ技術でエッチン
グされ、所望の回路パターンの形状に孔が形成されたエ
マルジョンという膜が付いている。このようなメッシュ
スクリーンを使用して厚膜導体ペーストや厚膜抵抗ペー
スト等をセラミック基板に印刷し、乾燥、焼成して所望
の回路を形成する。
【0005】ここで、メッシュスクリーンについて詳細
に説明する。メッシュスクリーンでは細いワイヤーがメ
ッシュに組んであるため、真の開口部はワイヤの太さ分
だけ狭くなっている。ここで、メッシュスクリーン中の
linch(=2.54cm)の長さに何本のワイヤが
あるかを示す数(メッシュ)をメッシュカウントとい
う。Au導体(電極層)を100μm等のファインライ
ンパターンで印刷したい場合には、メッシュカウントと
して325メッシュを使用し、抵抗ペースト等はペース
トがファインライン用に開発されていないため、通常の
200〜250メッシュを使用する。
に説明する。メッシュスクリーンでは細いワイヤーがメ
ッシュに組んであるため、真の開口部はワイヤの太さ分
だけ狭くなっている。ここで、メッシュスクリーン中の
linch(=2.54cm)の長さに何本のワイヤが
あるかを示す数(メッシュ)をメッシュカウントとい
う。Au導体(電極層)を100μm等のファインライ
ンパターンで印刷したい場合には、メッシュカウントと
して325メッシュを使用し、抵抗ペースト等はペース
トがファインライン用に開発されていないため、通常の
200〜250メッシュを使用する。
【0006】メッシュに組まれた、4本のワイヤで構成
される最小単位である1区画の面積と、その面積からワ
イヤの太さ分だけ除かれた真の開口部面積との比率を示
すオープニングエリア(開口部面積)は、一般的に%で
表示され、通常は40%程度である。325メッシュで
オープニングエリア41%の場合は、開口部面積は、
(25.4mm÷325)2 ×0.41=0.0025
mm2 になり、従って開口部(オープニング)は、√
0.0025=50μmになる。またワイヤー径は、2
5.4mm÷325−50μm=28μmになる。
される最小単位である1区画の面積と、その面積からワ
イヤの太さ分だけ除かれた真の開口部面積との比率を示
すオープニングエリア(開口部面積)は、一般的に%で
表示され、通常は40%程度である。325メッシュで
オープニングエリア41%の場合は、開口部面積は、
(25.4mm÷325)2 ×0.41=0.0025
mm2 になり、従って開口部(オープニング)は、√
0.0025=50μmになる。またワイヤー径は、2
5.4mm÷325−50μm=28μmになる。
【0007】一般に市販されているスクリーンのメッシ
ュの厚さは64μm前後であり、ワイヤーが交互にメッ
シュに編みあわされるため、そのメッシュの厚さはワイ
ヤー径の2倍以上の厚さになる。スクリーンメーカーで
は、印刷時の厚膜を決めるインクの量がこのメッシュ部
分の厚さにも関係するので薄く印刷したいときは、ロー
ラーでつぶす場合もある。このスクリーンのメッシュの
厚さとエマルジョンの厚さを加えた値がスクリーン総厚
になる。通常、このスクリーン総厚を70〜100μm
前後に設定する。
ュの厚さは64μm前後であり、ワイヤーが交互にメッ
シュに編みあわされるため、そのメッシュの厚さはワイ
ヤー径の2倍以上の厚さになる。スクリーンメーカーで
は、印刷時の厚膜を決めるインクの量がこのメッシュ部
分の厚さにも関係するので薄く印刷したいときは、ロー
ラーでつぶす場合もある。このスクリーンのメッシュの
厚さとエマルジョンの厚さを加えた値がスクリーン総厚
になる。通常、このスクリーン総厚を70〜100μm
前後に設定する。
【0008】厚膜のパターンの直線は、このメッシュの
方向に30度〜45度バイアスされていた方が綺麗な印
刷となる。メシュの方向とパターンの側端の直線方向が
一致していると、エマルジョンの閉口パターンが、ちょ
うどメッシュのワイヤー1列分少なくなるかもしくは多
くなるため、印刷されたパターンもそのワイヤーの径の
分だけ狭くなるかもしくは広くなり、その分だけ誤差が
発生する。例えば、幅100μmのAu導体ファインラ
インパターンを印刷する場合に、325メッシュのスク
リーンをバイアス0(ゼロ度)で使うと、28μm×2
=56μmもの誤差が発生し、このため印刷されない場
合もあり得る。通常は、バイアスを45度にする。
方向に30度〜45度バイアスされていた方が綺麗な印
刷となる。メシュの方向とパターンの側端の直線方向が
一致していると、エマルジョンの閉口パターンが、ちょ
うどメッシュのワイヤー1列分少なくなるかもしくは多
くなるため、印刷されたパターンもそのワイヤーの径の
分だけ狭くなるかもしくは広くなり、その分だけ誤差が
発生する。例えば、幅100μmのAu導体ファインラ
インパターンを印刷する場合に、325メッシュのスク
リーンをバイアス0(ゼロ度)で使うと、28μm×2
=56μmもの誤差が発生し、このため印刷されない場
合もあり得る。通常は、バイアスを45度にする。
【0009】スクリーンのメッシュ部分にエマルジョン
の厚さを加えた厚さが、スクリーンの総厚になり、おお
ざっぱにいってオープニングエリア50%のスクリーン
では、「パターン面積×スクリーンの総厚×50%=そ
のパターンに印刷されるペーストの量」ということにな
る。一方、ペーストは、導体や抵抗等の機能材料と基板
に接着したり機能材料同士を接着したりするバインダー
(結合材料;古くはガラス)とこれらの粉をチクソトロ
ピクス性を持たせて印刷できるペースト状にするため
に、有機バインダーを混ぜ、これに有機溶剤を加えて作
られている。ここでチクソトロピクス性とは、圧力が加
わるとゾルからゲルにかわり、圧力が無くなるとゲルか
らゾルに戻る性質をいう。またゲルからゾルへ戻るまで
の時間的なズレを、ヒステリシス特性という。すなわ
ち、スクリーン上のペーストは、スキージが通過すると
きだけスクリーンからその下の基板に印刷されるため、
普段は下にポタポタ流れ落ちることはない。印刷は、通
常オフセット印刷で行う。アルミナ等のセラミック基板
と平行に1mmほどギャップを設けてスクリーンを印刷
機に設定する。スキージに上から圧力がかかりスキージ
の先端がスクリーンを押した部分だけが基板に接触し、
スキージがスクリーン上を通過するときペーストに圧力
が加わり、ペーストは、流動性を持ってスクリーンの開
口部を通過して基板に流れ、押し出されて、印刷され、
パターンの形状の膜を作る。焼成後の膜圧は、ペースト
の各材料の比率でも変化するので、一概にスクリーンの
開口部や総厚や印刷条件だけでは定まらないが、これが
大きな要因である。
の厚さを加えた厚さが、スクリーンの総厚になり、おお
ざっぱにいってオープニングエリア50%のスクリーン
では、「パターン面積×スクリーンの総厚×50%=そ
のパターンに印刷されるペーストの量」ということにな
る。一方、ペーストは、導体や抵抗等の機能材料と基板
に接着したり機能材料同士を接着したりするバインダー
(結合材料;古くはガラス)とこれらの粉をチクソトロ
ピクス性を持たせて印刷できるペースト状にするため
に、有機バインダーを混ぜ、これに有機溶剤を加えて作
られている。ここでチクソトロピクス性とは、圧力が加
わるとゾルからゲルにかわり、圧力が無くなるとゲルか
らゾルに戻る性質をいう。またゲルからゾルへ戻るまで
の時間的なズレを、ヒステリシス特性という。すなわ
ち、スクリーン上のペーストは、スキージが通過すると
きだけスクリーンからその下の基板に印刷されるため、
普段は下にポタポタ流れ落ちることはない。印刷は、通
常オフセット印刷で行う。アルミナ等のセラミック基板
と平行に1mmほどギャップを設けてスクリーンを印刷
機に設定する。スキージに上から圧力がかかりスキージ
の先端がスクリーンを押した部分だけが基板に接触し、
スキージがスクリーン上を通過するときペーストに圧力
が加わり、ペーストは、流動性を持ってスクリーンの開
口部を通過して基板に流れ、押し出されて、印刷され、
パターンの形状の膜を作る。焼成後の膜圧は、ペースト
の各材料の比率でも変化するので、一概にスクリーンの
開口部や総厚や印刷条件だけでは定まらないが、これが
大きな要因である。
【0010】スクリーン総厚が80μmで開口部が40
%のとき、およそウエットで32μm前後の膜圧に印刷
され、室温10〜15分で乾燥した後、150度10〜
15分で乾燥する。このようにすることで、ペーストの
ヒステリシス特性が、まだ流動性の時に、基板のでこぼ
こやパターン際のぎざぎざを滑らかにし、均一の膜を作
り、有機溶剤は蒸発し、乾燥後の膜は基板に固定され
る。市販のペースト、特に抵抗ペーストは、乾燥後膜圧
を1mil=25.4μmにしたとき、長さと幅が同じ
厚膜抵抗の抵抗値をシート抵抗値として保証しているた
め、乾燥後の膜圧が、1mil=25.4μmの厚さに
印刷されるように事前に印刷条件やスクリーン条件を決
めておく。
%のとき、およそウエットで32μm前後の膜圧に印刷
され、室温10〜15分で乾燥した後、150度10〜
15分で乾燥する。このようにすることで、ペーストの
ヒステリシス特性が、まだ流動性の時に、基板のでこぼ
こやパターン際のぎざぎざを滑らかにし、均一の膜を作
り、有機溶剤は蒸発し、乾燥後の膜は基板に固定され
る。市販のペースト、特に抵抗ペーストは、乾燥後膜圧
を1mil=25.4μmにしたとき、長さと幅が同じ
厚膜抵抗の抵抗値をシート抵抗値として保証しているた
め、乾燥後の膜圧が、1mil=25.4μmの厚さに
印刷されるように事前に印刷条件やスクリーン条件を決
めておく。
【0011】ここで厚膜抵抗の抵抗値Rは、次式のよう
に表わされる。 R=(ρ/t)(L/W)=ρg (L/W) 但し、Rは抵抗値、ρは抵抗率、Lは厚膜抵抗の長さ、
Wは厚膜抵抗の幅、ρ g はシート抵抗である。その後、
最大温度850度に10分間保たれるように制御された
合計時間のプロファイルの焼成炉で焼成することによ
り、有機バインダーが蒸発し、バインダーが濡れ始め機
能材料と溶けて膜が作られ、冷める過程で機能材料同士
が接着され、基板にパターンの膜が接着される。
に表わされる。 R=(ρ/t)(L/W)=ρg (L/W) 但し、Rは抵抗値、ρは抵抗率、Lは厚膜抵抗の長さ、
Wは厚膜抵抗の幅、ρ g はシート抵抗である。その後、
最大温度850度に10分間保たれるように制御された
合計時間のプロファイルの焼成炉で焼成することによ
り、有機バインダーが蒸発し、バインダーが濡れ始め機
能材料と溶けて膜が作られ、冷める過程で機能材料同士
が接着され、基板にパターンの膜が接着される。
【0012】回路を形成するための基板としてはセラミ
ック基板のほかに樹脂基板も使用されているが、一般に
3GHz以上のマイクロ波帯域で動作する回路の場合、
樹脂基板よりもセラミック基板が多く使用されている。
その理由は、樹脂基板は熱冷サイクル等の温度変化で熱
膨張し高周波伝送線路の寸法が顕著に変化するため高周
波特性が劣化し、また樹脂基板の誘電率が低いため高周
波回路の小型化が困難である。従って3GHz以上(特
に10GHz以上)のマイクロ波帯域で動作する回路の
場合、セラミック基板が多く使用されている。
ック基板のほかに樹脂基板も使用されているが、一般に
3GHz以上のマイクロ波帯域で動作する回路の場合、
樹脂基板よりもセラミック基板が多く使用されている。
その理由は、樹脂基板は熱冷サイクル等の温度変化で熱
膨張し高周波伝送線路の寸法が顕著に変化するため高周
波特性が劣化し、また樹脂基板の誘電率が低いため高周
波回路の小型化が困難である。従って3GHz以上(特
に10GHz以上)のマイクロ波帯域で動作する回路の
場合、セラミック基板が多く使用されている。
【0013】
【発明が解決しようとする課題】上述した、DBC技術
では、基板に膜抵抗を効率よく形成するのは困難であ
り、このため回路に抵抗が必要な場合は、チップ抵抗を
基板に別途実装する必要があり手間がかかりコストアッ
プの要因になる。また回路を多層に形成することも困難
であるため、回路面積が大きくなり設計の自由度も制限
され、マイクロ波帯域やミリ波帯域において、小型で低
価格の回路基板を製造するのは困難である。
では、基板に膜抵抗を効率よく形成するのは困難であ
り、このため回路に抵抗が必要な場合は、チップ抵抗を
基板に別途実装する必要があり手間がかかりコストアッ
プの要因になる。また回路を多層に形成することも困難
であるため、回路面積が大きくなり設計の自由度も制限
され、マイクロ波帯域やミリ波帯域において、小型で低
価格の回路基板を製造するのは困難である。
【0014】また、薄膜技術では、工程が複雑で手間が
かかり多くの時間を必要とするため、低価格の回路基板
を製造するのはやはり困難である。特に膜厚が1μm以
上の回路基板を形成するとなると一層時間がかかり、よ
りコストアップになる。また、厚膜技術では、メッシュ
スクリーンを使用して製造された厚膜導体パターンの、
パターン際の分解能は悪く、このため厚膜導体パターン
で構成されたマイクロストリップラインやコプレーナウ
エーブガイドライン等の高周波伝送線路の寸法精度も粗
くなり、従ってその高周波伝送線路の特性インピーダン
スが大きく変化し高周波特性が低下するという問題があ
る。
かかり多くの時間を必要とするため、低価格の回路基板
を製造するのはやはり困難である。特に膜厚が1μm以
上の回路基板を形成するとなると一層時間がかかり、よ
りコストアップになる。また、厚膜技術では、メッシュ
スクリーンを使用して製造された厚膜導体パターンの、
パターン際の分解能は悪く、このため厚膜導体パターン
で構成されたマイクロストリップラインやコプレーナウ
エーブガイドライン等の高周波伝送線路の寸法精度も粗
くなり、従ってその高周波伝送線路の特性インピーダン
スが大きく変化し高周波特性が低下するという問題があ
る。
【0015】図5は、厚膜技術で形成されたマイクロス
トリップラインの斜視図(a)、コプレーナウエーブガ
イドラインの斜視図(b)、およびそのコプレーナウエ
ーブガイドラインのA−A断面図である。図5(a)に
示すマイクロストリップラインでは、セラミック基板1
1を挟んでグラウンド32と厚膜導体パターン51とが
形成されており、伝送線路の特性インピーダンスは50
Ωに調整されている。ここで厚膜導体パターン51の幅
Wは250μmであり、そのパターンの側端aの分解能
を示す寸法dは、およそ10〜50μmの範囲である。
例えば寸法dが50μmの場合には、その50μmのず
れは厚膜導体パターン51の幅W250μmに対して2
0%(50μm÷250μm×100%)のずれとな
り、その特性インピーダンスはおよそ50Ω±20%
(40〜60Ω)に相当し、このためマイクロストリッ
プラインの周波特性が低下し10GHz未満までの周波
数にしか使用できない。
トリップラインの斜視図(a)、コプレーナウエーブガ
イドラインの斜視図(b)、およびそのコプレーナウエ
ーブガイドラインのA−A断面図である。図5(a)に
示すマイクロストリップラインでは、セラミック基板1
1を挟んでグラウンド32と厚膜導体パターン51とが
形成されており、伝送線路の特性インピーダンスは50
Ωに調整されている。ここで厚膜導体パターン51の幅
Wは250μmであり、そのパターンの側端aの分解能
を示す寸法dは、およそ10〜50μmの範囲である。
例えば寸法dが50μmの場合には、その50μmのず
れは厚膜導体パターン51の幅W250μmに対して2
0%(50μm÷250μm×100%)のずれとな
り、その特性インピーダンスはおよそ50Ω±20%
(40〜60Ω)に相当し、このためマイクロストリッ
プラインの周波特性が低下し10GHz未満までの周波
数にしか使用できない。
【0016】また、図5(b)に示すコプレーナウエー
ブガイドラインでは、セラミック基板11上に、信号パ
ターンとして厚膜導体パターン52が形成されており、
その厚膜導体パターン52を挟んでグラウンドパターン
として厚膜導体パターン53,54が形成されている。
図5(c)に示すように、これら厚膜導体パターン5
2,53,54の断面は凸凹であり、また厚膜導体パタ
ーン52と厚膜導体パターン53との寸法b1や厚膜導
体パターン52と厚膜導体パターン54との寸法b2
は、厚膜導体パターン52,53,54それぞれの側端
の分解能が悪いため、ばらつきが大きく、このためコプ
レーナウエーブガイドラインの周波特性が低下し、やは
り10GHz未満までの周波数にしか使用できない。
ブガイドラインでは、セラミック基板11上に、信号パ
ターンとして厚膜導体パターン52が形成されており、
その厚膜導体パターン52を挟んでグラウンドパターン
として厚膜導体パターン53,54が形成されている。
図5(c)に示すように、これら厚膜導体パターン5
2,53,54の断面は凸凹であり、また厚膜導体パタ
ーン52と厚膜導体パターン53との寸法b1や厚膜導
体パターン52と厚膜導体パターン54との寸法b2
は、厚膜導体パターン52,53,54それぞれの側端
の分解能が悪いため、ばらつきが大きく、このためコプ
レーナウエーブガイドラインの周波特性が低下し、やは
り10GHz未満までの周波数にしか使用できない。
【0017】さらに厚膜技術では、微細厚膜抵抗パター
ンを印刷するにあたり、スクリーンの抵抗パターンが、
長さL、幅W、スクリーン総厚80μm、開口部40%
の場合、ペーストの印刷される量は、「L×W×40
%」であらわされる。ここで、直方体状に印刷するため
には、少なくとも幅Wの、電極部と隣接する側端部にま
でペースト量が必要となるが、印刷時に供給されない。
また、スクリーン厚が80μmでは、どんなに先のとが
ったスキージを使用しても電極部の10μm前後の段差
を正確にトレースすることは出来ない。電極の方向が、
スキージの印刷方向と直角の場合であっても平行の場合
であっても多少の差しかなく、いずれにしても正確にト
レースすることは出来ない。さらに、パターン幅0.2
mm以下の微小パターンを印刷する場合、市販の厚膜抵
抗ペーストは、325メッシュ等の高メッシュのメッシ
ュスクリーンのオープニングを通過しにくく印刷が困難
であったり、あるいは乾燥膜厚255μmより薄く印刷
され非常に高い抵抗値に印刷される。バイアス45度で
は、微細パターンの側端もギザギザしておりパターン分
解能が悪くなる。このため、厚膜抵抗を325メッシュ
等の高メッシュカウントのメッシュスクリーンを使用し
て製造したとしても、その厚膜抵抗の幅は200μmが
限度である。
ンを印刷するにあたり、スクリーンの抵抗パターンが、
長さL、幅W、スクリーン総厚80μm、開口部40%
の場合、ペーストの印刷される量は、「L×W×40
%」であらわされる。ここで、直方体状に印刷するため
には、少なくとも幅Wの、電極部と隣接する側端部にま
でペースト量が必要となるが、印刷時に供給されない。
また、スクリーン厚が80μmでは、どんなに先のとが
ったスキージを使用しても電極部の10μm前後の段差
を正確にトレースすることは出来ない。電極の方向が、
スキージの印刷方向と直角の場合であっても平行の場合
であっても多少の差しかなく、いずれにしても正確にト
レースすることは出来ない。さらに、パターン幅0.2
mm以下の微小パターンを印刷する場合、市販の厚膜抵
抗ペーストは、325メッシュ等の高メッシュのメッシ
ュスクリーンのオープニングを通過しにくく印刷が困難
であったり、あるいは乾燥膜厚255μmより薄く印刷
され非常に高い抵抗値に印刷される。バイアス45度で
は、微細パターンの側端もギザギザしておりパターン分
解能が悪くなる。このため、厚膜抵抗を325メッシュ
等の高メッシュカウントのメッシュスクリーンを使用し
て製造したとしても、その厚膜抵抗の幅は200μmが
限度である。
【0018】図6は、厚膜技術で製造された厚膜抵抗を
示す図である。図6(a)には、セラミック基板11上
に形成された厚膜導体パターン62の一部分とオーバラ
ップして厚膜抵抗61が形成されている。厚膜技術で使
用されるメッシュスクリーンでは、上述したように厚膜
抵抗61の幅Wを200μm未満に形成するのは困難で
あり、また厚膜抵抗61端部の分解能を示す寸法dも、
前述したマイクロストリップラインの導体パターン51
の場合と同様に10〜50μmの範囲にあるため、やは
り高周波特性が低下する。図6(b)には、セラミック
基板11上に厚膜抵抗61が形成されており、その厚膜
抵抗61の一部分とオーバラップして厚膜導体パターン
62が形成されている。但し、このように厚膜導体パタ
ーン62より先に厚膜抵抗61を形成した場合であって
も、図6(a)に示す厚膜抵抗61と同様に、高周波特
性が低下する。
示す図である。図6(a)には、セラミック基板11上
に形成された厚膜導体パターン62の一部分とオーバラ
ップして厚膜抵抗61が形成されている。厚膜技術で使
用されるメッシュスクリーンでは、上述したように厚膜
抵抗61の幅Wを200μm未満に形成するのは困難で
あり、また厚膜抵抗61端部の分解能を示す寸法dも、
前述したマイクロストリップラインの導体パターン51
の場合と同様に10〜50μmの範囲にあるため、やは
り高周波特性が低下する。図6(b)には、セラミック
基板11上に厚膜抵抗61が形成されており、その厚膜
抵抗61の一部分とオーバラップして厚膜導体パターン
62が形成されている。但し、このように厚膜導体パタ
ーン62より先に厚膜抵抗61を形成した場合であって
も、図6(a)に示す厚膜抵抗61と同様に、高周波特
性が低下する。
【0019】本発明は、上記事情に鑑み、マイクロ波帯
域やミリ波帯域に使用するための回路基板を低価格で製
造する厚膜回路基板の製造方法を提供することを目的と
する。
域やミリ波帯域に使用するための回路基板を低価格で製
造する厚膜回路基板の製造方法を提供することを目的と
する。
【0020】
【課題を解決するための手段】上記目的を達成する本発
明の厚膜回路基板の製造方法は、(1)セラミック基板
上に所定形状の開口が形成されたメタルマスクを配置し
厚膜抵抗を印刷して、その厚膜抵抗を、乾燥、焼成し
(2)その厚膜抵抗の一部分とオーバーラップするよう
に厚膜導体を印刷、乾燥、焼成し、(3)その厚膜導体
をエッチングして厚膜導体パターンを形成することを特
徴とするものである。
明の厚膜回路基板の製造方法は、(1)セラミック基板
上に所定形状の開口が形成されたメタルマスクを配置し
厚膜抵抗を印刷して、その厚膜抵抗を、乾燥、焼成し
(2)その厚膜抵抗の一部分とオーバーラップするよう
に厚膜導体を印刷、乾燥、焼成し、(3)その厚膜導体
をエッチングして厚膜導体パターンを形成することを特
徴とするものである。
【0021】ここで、上記厚膜抵抗を印刷するにあた
り、幅0.2mm以下、長さ20μm以上の開口が形成
されたメタルマスクを使用して厚膜抵抗を形成すること
が効果的である。また、上記厚膜抵抗を印刷するにあた
り、矩形の四隅もしくは両端部の面積が拡大した形状の
開口が形成されたメタルマスクを使用して厚膜抵抗を形
成することが好ましい。
り、幅0.2mm以下、長さ20μm以上の開口が形成
されたメタルマスクを使用して厚膜抵抗を形成すること
が効果的である。また、上記厚膜抵抗を印刷するにあた
り、矩形の四隅もしくは両端部の面積が拡大した形状の
開口が形成されたメタルマスクを使用して厚膜抵抗を形
成することが好ましい。
【0022】さらに、上記厚膜導体を印刷するにあた
り、所定形状に開口したメタルマスクを使用して厚膜導
体を形成してもよい。
り、所定形状に開口したメタルマスクを使用して厚膜導
体を形成してもよい。
【0023】
【作用】厚膜技術で使用されるスクリーンには、一般に
使用されるメッシュスクリーンの他にメタルマスクがあ
る。このメタルマスクには、その板厚と同じ寸法を有す
る開口を形成することができる。一方、厚膜抵抗もその
寸法を、その厚膜抵抗を伝送する高周波信号の波長の1
/40程度以下に製造すると集中定数素子として扱うこ
とができる。
使用されるメッシュスクリーンの他にメタルマスクがあ
る。このメタルマスクには、その板厚と同じ寸法を有す
る開口を形成することができる。一方、厚膜抵抗もその
寸法を、その厚膜抵抗を伝送する高周波信号の波長の1
/40程度以下に製造すると集中定数素子として扱うこ
とができる。
【0024】そこで本発明者は、メタルマスクを配置し
て厚膜抵抗を印刷し、乾燥、焼成することにより高周波
帯域においても十分使用できる小さな厚膜抵抗を製造す
ることができることを見い出し、この発見に基づいて本
発明を完成させたものである。例えば板厚20μmのメ
タルマスクを使用して厚膜導体ペーストを印刷し、乾
燥、焼成して、波長800μmの1/40である20μ
mの長さの厚膜抵抗を製造すると、その厚膜抵抗で扱う
ことができる上限の周波数fは、 f=C/(λ・√εr ) により定まる118.6GHzとなる。但し、Cは光の
速度(3×108 (m/s))、λは波長(800μ
m)、εr はアルミナの実効誘電率(10)である。
て厚膜抵抗を印刷し、乾燥、焼成することにより高周波
帯域においても十分使用できる小さな厚膜抵抗を製造す
ることができることを見い出し、この発見に基づいて本
発明を完成させたものである。例えば板厚20μmのメ
タルマスクを使用して厚膜導体ペーストを印刷し、乾
燥、焼成して、波長800μmの1/40である20μ
mの長さの厚膜抵抗を製造すると、その厚膜抵抗で扱う
ことができる上限の周波数fは、 f=C/(λ・√εr ) により定まる118.6GHzとなる。但し、Cは光の
速度(3×108 (m/s))、λは波長(800μ
m)、εr はアルミナの実効誘電率(10)である。
【0025】このようにメタルマスクを使用して小さな
厚膜抵抗を製造することにより厚膜抵抗を高周波帯域に
おいても使用することができるため、回路基板をローコ
ストで製造することができる。さらに厚膜導体をエッチ
ングして厚膜導体パターンを形成するため、その厚膜導
体パターンの側端の寸法精度が高まり、従ってその厚膜
導体パターンで構成された高周波伝送線路の寸法精度も
高まり、その高周波伝送線路の特性インピーダンスの変
化も小さくなり、メタルマスクを使用して製造された厚
膜抵抗と相俟って高周波特性が向上する。
厚膜抵抗を製造することにより厚膜抵抗を高周波帯域に
おいても使用することができるため、回路基板をローコ
ストで製造することができる。さらに厚膜導体をエッチ
ングして厚膜導体パターンを形成するため、その厚膜導
体パターンの側端の寸法精度が高まり、従ってその厚膜
導体パターンで構成された高周波伝送線路の寸法精度も
高まり、その高周波伝送線路の特性インピーダンスの変
化も小さくなり、メタルマスクを使用して製造された厚
膜抵抗と相俟って高周波特性が向上する。
【0026】また、短形の四隅もしくは両端部の面積が
拡大した形状の開口が形成されたメタルマスクを使用し
て厚膜抵抗を形成すると、例えば幅0.2mm以下、長
さ20μm以上の形状を有する厚膜抵抗を印刷する場合
であっても、メタルマスクの、短形の四隅もしくは両端
部の面積が拡大した形状の開口を経由して厚膜抵抗ペー
ストが印刷されるため、ペーストの流動性の際の表面張
力で、印刷された厚膜抵抗の中央にペーストが集中する
ことが防止される。従って、印刷された厚膜抵抗が厚膜
抵抗ペーストの表面張力で、その厚膜抵抗の側端が薄く
なり、中央に行くにつれ厚くなったり、また厚膜抵抗の
四隅が丸くなる傾向もなく、所望の形状の厚膜抵抗が形
成され、高周波特性が一層向上する。
拡大した形状の開口が形成されたメタルマスクを使用し
て厚膜抵抗を形成すると、例えば幅0.2mm以下、長
さ20μm以上の形状を有する厚膜抵抗を印刷する場合
であっても、メタルマスクの、短形の四隅もしくは両端
部の面積が拡大した形状の開口を経由して厚膜抵抗ペー
ストが印刷されるため、ペーストの流動性の際の表面張
力で、印刷された厚膜抵抗の中央にペーストが集中する
ことが防止される。従って、印刷された厚膜抵抗が厚膜
抵抗ペーストの表面張力で、その厚膜抵抗の側端が薄く
なり、中央に行くにつれ厚くなったり、また厚膜抵抗の
四隅が丸くなる傾向もなく、所望の形状の厚膜抵抗が形
成され、高周波特性が一層向上する。
【0027】
【実施例】図1は、本発明の一実施例の厚膜回路基板の
製造過程を示す図である。先ず、アルミナ(Al2 O
3 )の含有量が96%で厚さ0.25mmのセラミック
基板をレーザで加工し、スクライブラインやスルーホー
ルを形成した。図1(a)は、スクライブラインで分割
される前のセラミック基板11である。そのセラミック
基板11には、レーザで加工されたスルーホール11a
が形成されている。このセラミック基板11上に、厚さ
100μmのメタルマスクを配置して厚膜抵抗体ペース
トで図1(b)に示すような幅(W)100μm、長さ
(L)150μmの厚膜抵抗12を印刷して乾燥した。
尚、乾燥後の厚膜抵抗12の膜厚が15〜30μmにな
るように設定した。その後、最大温度850℃に10分
間保たれるように制御された合計1時間の温度プロファ
イルにより厚膜抵抗12を焼成した。焼成後の厚膜抵抗
12の膜厚は、前述した乾燥後の膜厚15〜30μmに
対応する5〜10μmの範囲に収まった。
製造過程を示す図である。先ず、アルミナ(Al2 O
3 )の含有量が96%で厚さ0.25mmのセラミック
基板をレーザで加工し、スクライブラインやスルーホー
ルを形成した。図1(a)は、スクライブラインで分割
される前のセラミック基板11である。そのセラミック
基板11には、レーザで加工されたスルーホール11a
が形成されている。このセラミック基板11上に、厚さ
100μmのメタルマスクを配置して厚膜抵抗体ペース
トで図1(b)に示すような幅(W)100μm、長さ
(L)150μmの厚膜抵抗12を印刷して乾燥した。
尚、乾燥後の厚膜抵抗12の膜厚が15〜30μmにな
るように設定した。その後、最大温度850℃に10分
間保たれるように制御された合計1時間の温度プロファ
イルにより厚膜抵抗12を焼成した。焼成後の厚膜抵抗
12の膜厚は、前述した乾燥後の膜厚15〜30μmに
対応する5〜10μmの範囲に収まった。
【0028】次にガラス成分が2%以下のケミカルボン
ドタイプの厚膜Au導体ペーストで、図1(c)に示す
ように厚膜抵抗12の一部分とオーバラップするように
厚膜導体13を印刷し、乾燥、焼成した。ここでは、焼
成後の厚膜導体13の膜厚が1〜10μmの範囲に収ま
るように設定した。尚、厚膜導体ペーストとして、ガラ
ス成分が5%以下の厚膜Au導体ペーストもしくは厚膜
Cu導体ペーストを使用してもよく、また有機金属やメ
タルオーガニックペーストを使用してもよい。一般に厚
膜導体ペーストには、高周波帯域の信号の伝送損失の要
因となる導体抵抗を小さくするためと、後述するエッチ
ングを容易に行うために、金属の含有率ができるだけ高
いペーストを使用するのがよい。
ドタイプの厚膜Au導体ペーストで、図1(c)に示す
ように厚膜抵抗12の一部分とオーバラップするように
厚膜導体13を印刷し、乾燥、焼成した。ここでは、焼
成後の厚膜導体13の膜厚が1〜10μmの範囲に収ま
るように設定した。尚、厚膜導体ペーストとして、ガラ
ス成分が5%以下の厚膜Au導体ペーストもしくは厚膜
Cu導体ペーストを使用してもよく、また有機金属やメ
タルオーガニックペーストを使用してもよい。一般に厚
膜導体ペーストには、高周波帯域の信号の伝送損失の要
因となる導体抵抗を小さくするためと、後述するエッチ
ングを容易に行うために、金属の含有率ができるだけ高
いペーストを使用するのがよい。
【0029】図2は、図1に示す厚膜抵抗とその厚膜抵
抗の周囲に形成された厚膜導体との部分Aを拡大して示
した図(a)、およびその部分AのA′−A′断面図で
ある。図2(a)に示すように厚膜導体13は、厚膜抵
抗12の長さL(150μm)方向の両先端それぞれか
ら寸法L1,L2(各50μm)の部分だけオーバラッ
プして形成されている。ここで、厚膜抵抗12はガラス
とRuO2 (酸化ルテニウム)の混合体で形成されてお
り、また厚膜導体13にもガラスが混合されているた
め、厚膜導体13を焼成する際、厚膜導体13のガラス
と厚膜抵抗12のガラスとの混合を防止するとともに厚
膜導体13がエッチングできれいに除去されるように、
厚膜抵抗12の幅W(100μm)方向の側端それぞれ
から寸法W1,W2(各10μm)の部分だけ外側に厚
膜導体13を形成した。
抗の周囲に形成された厚膜導体との部分Aを拡大して示
した図(a)、およびその部分AのA′−A′断面図で
ある。図2(a)に示すように厚膜導体13は、厚膜抵
抗12の長さL(150μm)方向の両先端それぞれか
ら寸法L1,L2(各50μm)の部分だけオーバラッ
プして形成されている。ここで、厚膜抵抗12はガラス
とRuO2 (酸化ルテニウム)の混合体で形成されてお
り、また厚膜導体13にもガラスが混合されているた
め、厚膜導体13を焼成する際、厚膜導体13のガラス
と厚膜抵抗12のガラスとの混合を防止するとともに厚
膜導体13がエッチングできれいに除去されるように、
厚膜抵抗12の幅W(100μm)方向の側端それぞれ
から寸法W1,W2(各10μm)の部分だけ外側に厚
膜導体13を形成した。
【0030】次に、フォトリソグラフィ技術で、レジス
トを全面に付け、その後回路パターンを露光し、これに
より所望の回路パターンのみにレジストを付着させた。
次に、エッチングで所望の回路パターン以外の厚膜導体
13を除去し、さらにレジストを洗浄して、図1(d)
に示すような所望の厚膜導体パターン13aを得た。
トを全面に付け、その後回路パターンを露光し、これに
より所望の回路パターンのみにレジストを付着させた。
次に、エッチングで所望の回路パターン以外の厚膜導体
13を除去し、さらにレジストを洗浄して、図1(d)
に示すような所望の厚膜導体パターン13aを得た。
【0031】次に、厚膜抵抗12をレーザトリミングし
て、その値を±1%の精度に調整した。尚、本実施例で
は厚膜抵抗と厚膜導体とを別々に焼成したがこれに限ら
れるものではなく、厚膜抵抗と厚膜導体とを同時に焼成
して工程を簡素化してもよい。図3は、本発明の一実施
例の厚膜回路基板の製造方法で製造されたマイクロスト
リップラインの斜視図(a)、およびコプレーナウエー
ブガイドラインの断面図(b)である。
て、その値を±1%の精度に調整した。尚、本実施例で
は厚膜抵抗と厚膜導体とを別々に焼成したがこれに限ら
れるものではなく、厚膜抵抗と厚膜導体とを同時に焼成
して工程を簡素化してもよい。図3は、本発明の一実施
例の厚膜回路基板の製造方法で製造されたマイクロスト
リップラインの斜視図(a)、およびコプレーナウエー
ブガイドラインの断面図(b)である。
【0032】図3(a)に示すマイクロストリップライ
ンの厚膜導体パターン31は、メタルマスクを使用し、
さらにエッチングして製造されたものであるため、その
パターンの側端aの分解能を示す寸法d1は3μm以下
であった。従って従来の、図5(a)に示す厚膜導体パ
ターン51と比較すると、その寸法精度は20%(50
μm÷250μm×100)から1.2%(3μm÷2
50μm×100)に高まっている。このマイクロスト
リップラインの伝送特性を測定したところ、60GHz
以上まで1dB以下の伝送損失であった。このように、
マイクロ波帯域、ミリ波帯域においても伝送損失が少な
いマイクロストリップラインを製造することができた。
ンの厚膜導体パターン31は、メタルマスクを使用し、
さらにエッチングして製造されたものであるため、その
パターンの側端aの分解能を示す寸法d1は3μm以下
であった。従って従来の、図5(a)に示す厚膜導体パ
ターン51と比較すると、その寸法精度は20%(50
μm÷250μm×100)から1.2%(3μm÷2
50μm×100)に高まっている。このマイクロスト
リップラインの伝送特性を測定したところ、60GHz
以上まで1dB以下の伝送損失であった。このように、
マイクロ波帯域、ミリ波帯域においても伝送損失が少な
いマイクロストリップラインを製造することができた。
【0033】一方、図3(b)に示すコプレーナウエー
ブガイドラインを構成する厚膜導体パターン33,3
4,35も、図3(a)に示す厚膜導体パターン31と
同様にして製造されたものであるため、従来の図5
(b)に示す厚膜導体パターン52,53,54と比較
すると、その断面の凸凹は極めて小さく、またそれら厚
膜導体パターン33,34,35の膜厚d2はメタルマ
スクを使用して形成されるものであるため1〜20μm
の範囲で自在に設定でき、マイクロ波帯域、ミリ波帯域
における表面効果を有効に活用でき高周波特性を容易に
高めることができる。
ブガイドラインを構成する厚膜導体パターン33,3
4,35も、図3(a)に示す厚膜導体パターン31と
同様にして製造されたものであるため、従来の図5
(b)に示す厚膜導体パターン52,53,54と比較
すると、その断面の凸凹は極めて小さく、またそれら厚
膜導体パターン33,34,35の膜厚d2はメタルマ
スクを使用して形成されるものであるため1〜20μm
の範囲で自在に設定でき、マイクロ波帯域、ミリ波帯域
における表面効果を有効に活用でき高周波特性を容易に
高めることができる。
【0034】図4は、本発明の一実施例の厚膜回路基板
の製造方法で製造された厚膜抵抗、およびメタルマスク
の特徴部分を示す図である。図4(a)には、厚膜抵抗
42と、その厚膜抵抗42の幅よりも大きい厚膜導体パ
ターン41が形成されている。厚膜抵抗42はメタルマ
スクを使用して形成されているため、厚膜抵抗42のサ
イズは50μm(L)x100μm(W)と極めて小さ
く、厚膜抵抗42の側端の分解能を示す寸法d1も5μ
m以下に形成されており、さらに厚膜抵抗42の幅
(W)は20μm〜100μmの範囲で自在に設定でき
るため、高周波特性が向上する。
の製造方法で製造された厚膜抵抗、およびメタルマスク
の特徴部分を示す図である。図4(a)には、厚膜抵抗
42と、その厚膜抵抗42の幅よりも大きい厚膜導体パ
ターン41が形成されている。厚膜抵抗42はメタルマ
スクを使用して形成されているため、厚膜抵抗42のサ
イズは50μm(L)x100μm(W)と極めて小さ
く、厚膜抵抗42の側端の分解能を示す寸法d1も5μ
m以下に形成されており、さらに厚膜抵抗42の幅
(W)は20μm〜100μmの範囲で自在に設定でき
るため、高周波特性が向上する。
【0035】一方、図4(b)には、厚膜抵抗44と、
その厚膜抵抗44の幅と同じ幅の厚膜導体パターン43
が形成されている。厚膜抵抗44のサイズは厚膜抵抗4
2のサイズと同じである。このように厚膜抵抗44と厚
膜導体パターン43とを同じ幅で形成することもでき、
その場合であっても同じ効果が得られる。図4(c)に
は、厚膜抵抗を印刷するために使用されるメタルマスク
の、エッチングされ抜かれた代表的な特徴部分を示す図
である。
その厚膜抵抗44の幅と同じ幅の厚膜導体パターン43
が形成されている。厚膜抵抗44のサイズは厚膜抵抗4
2のサイズと同じである。このように厚膜抵抗44と厚
膜導体パターン43とを同じ幅で形成することもでき、
その場合であっても同じ効果が得られる。図4(c)に
は、厚膜抵抗を印刷するために使用されるメタルマスク
の、エッチングされ抜かれた代表的な特徴部分を示す図
である。
【0036】幅0.2mm以下、長さ20μm以上の厚
膜抵抗上では、ペーストの流動性の際の表面張力により
パターン端が薄くなり、中央に行くに従って厚くなる。
また、4角形の角は丸くなる傾向にある。そこで、単に
メタルマスクのエッチングパターンと所望の厚膜抵抗パ
ターンを同じ形状にしないで、図4(c)に示すよう
な、短形の四隅の面積が円状に拡大した形状や、あるい
は短形の四隅の面積が三角状に拡大した形状、あるいは
矩形の両端部の面積が拡大した形状のメタルマスクを使
用することにより、四隅の部分のペースト印刷量を増や
し、印刷された抵抗の中央に、表面張力でペーストが集
まることを防止して、所望の厚膜抵抗パターンを得る工
夫をした。
膜抵抗上では、ペーストの流動性の際の表面張力により
パターン端が薄くなり、中央に行くに従って厚くなる。
また、4角形の角は丸くなる傾向にある。そこで、単に
メタルマスクのエッチングパターンと所望の厚膜抵抗パ
ターンを同じ形状にしないで、図4(c)に示すよう
な、短形の四隅の面積が円状に拡大した形状や、あるい
は短形の四隅の面積が三角状に拡大した形状、あるいは
矩形の両端部の面積が拡大した形状のメタルマスクを使
用することにより、四隅の部分のペースト印刷量を増や
し、印刷された抵抗の中央に、表面張力でペーストが集
まることを防止して、所望の厚膜抵抗パターンを得る工
夫をした。
【0037】ここで、図4(a)に示す厚膜抵抗42と
厚膜導体パターン41を複数使用しπ型とT型に組合せ
て、−6dB用のアッテネータ(特性インピーダンス5
0Ω)を製作し、その伝送特性を測定したところ、アッ
テネータの減衰率は60GHzまで−6dB±1dB以
内に収まりほぼ平坦であり、また反射は−20dB以下
であった。
厚膜導体パターン41を複数使用しπ型とT型に組合せ
て、−6dB用のアッテネータ(特性インピーダンス5
0Ω)を製作し、その伝送特性を測定したところ、アッ
テネータの減衰率は60GHzまで−6dB±1dB以
内に収まりほぼ平坦であり、また反射は−20dB以下
であった。
【0038】このようにメタルマスクを使用して、高周
波帯域においても使用できる小さな厚膜抵抗を形成し、
また厚膜導体をエッチングしてその厚膜導体パターンの
側端の寸法精度を高め伝送線路の特性インピーダンスの
変化を小さくした。このため、ベアチップGaAs半導
体やICを実装した回路基板からなるマイクロ波帯域、
ミリ波帯域用のハイグリッドICも容易に構成すること
ができた。
波帯域においても使用できる小さな厚膜抵抗を形成し、
また厚膜導体をエッチングしてその厚膜導体パターンの
側端の寸法精度を高め伝送線路の特性インピーダンスの
変化を小さくした。このため、ベアチップGaAs半導
体やICを実装した回路基板からなるマイクロ波帯域、
ミリ波帯域用のハイグリッドICも容易に構成すること
ができた。
【0039】尚、本実施例では厚膜導体を印刷するにあ
たり、メタルマスクを使用したが、厚膜導体パターンの
厚みが50μm前後のものであればメッシュスクリーン
を使用して印刷してもよい。但し、20μm幅等の微細
パターンには、20μm等の板厚のメタルマスクを使用
する。一方、厚膜抵抗にはガラスが多く含有されている
ため、その厚膜抵抗の寸法が大きい場合であっても寸法
精度の悪いメッシュスクリーンを使用するとそれだけ伝
送線路の損失が大きくなるためメッシュスクリーンの使
用を避け、寸法精度の良いメタルマスクを使用する。
たり、メタルマスクを使用したが、厚膜導体パターンの
厚みが50μm前後のものであればメッシュスクリーン
を使用して印刷してもよい。但し、20μm幅等の微細
パターンには、20μm等の板厚のメタルマスクを使用
する。一方、厚膜抵抗にはガラスが多く含有されている
ため、その厚膜抵抗の寸法が大きい場合であっても寸法
精度の悪いメッシュスクリーンを使用するとそれだけ伝
送線路の損失が大きくなるためメッシュスクリーンの使
用を避け、寸法精度の良いメタルマスクを使用する。
【0040】
【発明の効果】以上説明したように、本発明の厚膜回路
基板の製造方法では (1)メタルマスクを配置して厚膜抵抗を印刷し、乾
燥、焼成する方法であるため、小型で寸法精度がよく高
周波帯域においても使用できる厚膜抵抗が容易に製造で
き、コストの低減化が図られる。 (2)厚膜導体をエッチングして厚膜導体パターンを形
成する方法であるため、厚膜導体パターンの側端の分解
能が小さくなり高周波伝送路の寸法精度が高まり、小型
で寸法精度のよい厚膜抵抗と相俟って従来以上の高い周
波数(100GHz以上)帯域までの回路に利用でき
る。
基板の製造方法では (1)メタルマスクを配置して厚膜抵抗を印刷し、乾
燥、焼成する方法であるため、小型で寸法精度がよく高
周波帯域においても使用できる厚膜抵抗が容易に製造で
き、コストの低減化が図られる。 (2)厚膜導体をエッチングして厚膜導体パターンを形
成する方法であるため、厚膜導体パターンの側端の分解
能が小さくなり高周波伝送路の寸法精度が高まり、小型
で寸法精度のよい厚膜抵抗と相俟って従来以上の高い周
波数(100GHz以上)帯域までの回路に利用でき
る。
【図1】本発明の一実施例の厚膜回路基板の製造過程を
示す図である。
示す図である。
【図2】図1に示す厚膜抵抗とその厚膜抵抗の周囲に形
成された厚膜導体との部分Aを拡大して示した図
(a)、およびその部分AのA′−A′断面図である。
成された厚膜導体との部分Aを拡大して示した図
(a)、およびその部分AのA′−A′断面図である。
【図3】本発明の一実施例の厚膜回路基板の製造方法で
製造されたマイクロストリップラインの斜視図(a)、
およびコプレーナウエーブガイドラインの断面図(b)
である。
製造されたマイクロストリップラインの斜視図(a)、
およびコプレーナウエーブガイドラインの断面図(b)
である。
【図4】本発明の一実施例の厚膜回路基板の製造方法で
製造された厚膜抵抗、およびメタルマスクの特徴部分を
示す図である。
製造された厚膜抵抗、およびメタルマスクの特徴部分を
示す図である。
【図5】厚膜技術で形成されたマイクロストリップライ
ンの斜視図(a)、コプレーナウエーブガイドラインの
斜視図(b)、およびそのコプレーナウエーブガイドラ
インのA−A断面図である。
ンの斜視図(a)、コプレーナウエーブガイドラインの
斜視図(b)、およびそのコプレーナウエーブガイドラ
インのA−A断面図である。
【図6】厚膜技術で製造された厚膜抵抗を示す図であ
る。
る。
11 セラミック基板 11a スルーホール 12,42,44 厚膜抵抗 13 厚膜導体 13a,31,33,34,35,41,42 厚膜導
体パターン 32 グラウンドパターン
体パターン 32 グラウンドパターン
【手続補正書】
【提出日】平成7年7月20日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】 図1に示す厚膜抵抗とその厚膜抵抗の周囲に
形成された厚膜導体との部分Aを拡大して示した図
(a)、およびその部分AのA′−A′断面図(b)で
ある。
形成された厚膜導体との部分Aを拡大して示した図
(a)、およびその部分AのA′−A′断面図(b)で
ある。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】図5
【補正方法】変更
【補正内容】
【図5】 厚膜技術で形成されたマイクロストリップラ
インの斜視図(a)、コプレーナウエーブガイドライン
の斜視図(b)、およびそのコプレーナウエーブガイド
ラインのA−A断面図(c)である。
インの斜視図(a)、コプレーナウエーブガイドライン
の斜視図(b)、およびそのコプレーナウエーブガイド
ラインのA−A断面図(c)である。
Claims (4)
- 【請求項1】 セラミック基板上に所定形状の開口が形
成されたメタルマスクを配置し厚膜抵抗を印刷して、該
厚膜抵抗を、乾燥、焼成し、 該厚膜抵抗の一部分とオーバーラップするように厚膜導
体を印刷、乾燥、焼成し、 該厚膜導体をエッチングして厚膜導体パターンを形成す
ることを特徴とする厚膜回路基板の製造方法。 - 【請求項2】 前記厚膜抵抗を印刷するにあたり、幅
0.2mm以下、長さ20μm以上の開口が形成された
メタルマスクを使用して、厚膜抵抗を形成することを特
徴とする請求項1記載の厚膜回路基板の製造方法。 - 【請求項3】 前記厚膜抵抗を印刷するにあたり、矩形
の四隅もしくは両端部の面積が拡大した形状の開口が形
成されたメタルマスクを使用して厚膜抵抗を形成するこ
とを特徴とする請求項1又は2記載の厚膜回路基板の製
造方法。 - 【請求項4】 前記厚膜導体を印刷するにあたり、所定
形状に開口したメタルマスクを使用して厚膜導体を形成
することを特徴とする請求項1又は2記載の厚膜回路基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7055945A JPH08250302A (ja) | 1995-03-15 | 1995-03-15 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7055945A JPH08250302A (ja) | 1995-03-15 | 1995-03-15 | 厚膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250302A true JPH08250302A (ja) | 1996-09-27 |
Family
ID=13013223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7055945A Withdrawn JPH08250302A (ja) | 1995-03-15 | 1995-03-15 | 厚膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250302A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054890A (ja) * | 2010-09-03 | 2012-03-15 | Toshiba Corp | アッテネータ |
| JP2016046332A (ja) * | 2014-08-21 | 2016-04-04 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
| CN117177461A (zh) * | 2023-09-28 | 2023-12-05 | 威科电子模块(深圳)有限公司 | 一种厚膜电路板的印刷工艺 |
-
1995
- 1995-03-15 JP JP7055945A patent/JPH08250302A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054890A (ja) * | 2010-09-03 | 2012-03-15 | Toshiba Corp | アッテネータ |
| JP2016046332A (ja) * | 2014-08-21 | 2016-04-04 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
| CN117177461A (zh) * | 2023-09-28 | 2023-12-05 | 威科电子模块(深圳)有限公司 | 一种厚膜电路板的印刷工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6819202B2 (en) | Power splitter having counter rotating circuit lines | |
| USRE38062E1 (en) | Microwave and millimeter wave stripline filter and process for fabricating same | |
| US4266206A (en) | Stripline filter device | |
| US5160905A (en) | High dielectric micro-trough line filter | |
| TWI848075B (zh) | 具有寬頻性能之小型化薄膜表面安裝式耦合器 | |
| USRE31470E (en) | Stripline filter device | |
| Muller et al. | Technology benchmarking of high resolution structures on LTCC for microwave circuits | |
| JP4198912B2 (ja) | 対称ストリップラインと非対称ストリップラインの間の遷移構造 | |
| JPH08250302A (ja) | 厚膜回路基板の製造方法 | |
| US6759923B1 (en) | Device for directing energy, and a method of making same | |
| KR100990298B1 (ko) | 평형 불평형 변환 소자 및 평형 불평형 변환 소자의제조방법 | |
| US7049905B2 (en) | High power directional coupler | |
| US20030085772A1 (en) | Printed circuit board having jumper lines and the method for making said printed circuit board | |
| US20080142251A1 (en) | Chip component | |
| JP3784185B2 (ja) | 電子部品搭載用配線基板 | |
| JPH0897003A (ja) | 厚膜抵抗回路及びその製造方法 | |
| US6670856B1 (en) | Tunable broadside coupled transmission lines for electromagnetic waves | |
| KR100481197B1 (ko) | 내장형 세라믹 인덕터의 제조방법 | |
| JPH11122006A (ja) | マイクロストリップラインフィルタ及びその中心周波数調整方法 | |
| JP3535005B2 (ja) | 高周波用半導体パッケージ | |
| JP3509319B2 (ja) | 積層チップ部品の製造方法 | |
| JPH03131102A (ja) | 半導体素子と回路基板又はキャリヤとの接続方法 | |
| JP2540933B2 (ja) | 半導体素子と回路基板又はキャリヤとの接続方法 | |
| JPH0983215A (ja) | マイクロ波用小形チップアッテネータの製造方法及びマイクロ波用小形チップアッテネータ | |
| JPH09304455A (ja) | 高周波用基板の特性管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |