JPH0897003A - 厚膜抵抗回路及びその製造方法 - Google Patents

厚膜抵抗回路及びその製造方法

Info

Publication number
JPH0897003A
JPH0897003A JP6235382A JP23538294A JPH0897003A JP H0897003 A JPH0897003 A JP H0897003A JP 6235382 A JP6235382 A JP 6235382A JP 23538294 A JP23538294 A JP 23538294A JP H0897003 A JPH0897003 A JP H0897003A
Authority
JP
Japan
Prior art keywords
thick film
tip
resistance
pattern
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6235382A
Other languages
English (en)
Inventor
Tsunetaro Nose
恒太郎 能勢
Akikazu Toyoda
明和 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP6235382A priority Critical patent/JPH0897003A/ja
Publication of JPH0897003A publication Critical patent/JPH0897003A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明は、高周波信号処理回路に搭載するに好
適な厚膜抵抗回路およびその製造方法に関し、小面積で
あってもその抵抗値のばらつきを押さえ、また焼成後、
所望値よりも高い抵抗値が得られても、その抵抗値を調
整する。 【構成】先端の一部に先端方向に突出した尖頭部11b
を有する厚膜電極パターン11を基板上に印刷して焼成
し、その厚膜電極パターン11の先端部11aに一部が
重なる厚膜抵抗パターン12を印刷して焼成し、その厚
膜抵抗パターン12を、必要に応じてトリミングする。
また、その厚膜抵抗パターン12が所望の抵抗値を越え
る抵抗値を有するものである場合に、その厚膜抵抗パタ
ーン12の、厚膜電極パターン11の先端部11aと重
なった部分を覆うとともにその先端部11aを越えて厚
膜抵抗パターン12上に広がるように第2の厚膜電極パ
ターン41を印刷して焼成し、厚膜抵抗パターン12
を、必要に応じてトリミングする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高周波信号処理回路に
搭載するに好適な厚膜抵抗回路およびその製造方法に関
する。
【0002】
【従来の技術】図4は、セラミックス基板上に形成され
た厚膜抵抗回路を示す平面図(a)およびA−A断面図
(b)である。この厚膜抵抗回路を製造するには、先
ず、Al2 3 ,AlN等のセラミックス基板31上に
導体ペーストを印刷、焼成して電極52,52を形成す
る。次に、電極52,52の先端部52a,52aに一
部が重なるように抵抗体ペーストを印刷、焼成して厚膜
抵抗51を形成する。
【0003】一般に、焼成後の厚膜抵抗51の抵抗値に
は、±20%〜±30%のばらつきがあるため、厚膜抵
抗51の設計抵抗値を所望の抵抗値よりも±20〜±3
0%低い抵抗値に設定しておき、焼成後、厚膜抵抗51
の抵抗値を測定しながらレーザトリミング法やサンドブ
ラスト法等を用いて厚膜抵抗51の一部をカットするこ
とによりその抵抗値を上げ、これにより所望の抵抗値の
厚膜抵抗を得る手法が用いられている。
【0004】図5は、レーザトリミング法によりトリミ
ングされた厚膜抵抗の例を示す図である。図5(a)
は、L字状にカットされた厚膜抵抗、図5(b)は、ダ
ブルカットされた厚膜抵抗に示している。厚膜抵抗51
を、例えばこれらの図に示すようにカットすることによ
り、その厚膜抵抗51の抵抗値を、所望の抵抗値の、例
えば±1%,±0.5%等のばらつきの範囲内に収め、
高精度の抵抗値を得ることができる。
【0005】一般に、厚膜技術では、導体や抵抗体を焼
成することにより、セラミックス基板上に膜として接着
させる必要があるため、導体や抵抗体には、一般に、ガ
ラス等のフリットが含有されている。特に抵抗体には、
一般に、抵抗体の要素である酸化ルテニウムにガラスが
多く含まれており、酸化ルテニウムとガラスとの混合割
合でシート抵抗(単位面積あたりの抵抗値)が調整され
る。このため、厚膜抵抗では、誘電体であるガラスによ
る誘電損失による伝送損失が生じる。特に、3GHz
30GHZ 程度のマイクロ波帯域の高周波信号伝送路に
ガラス成分を多く含む厚膜抵抗を用いると、誘電損失が
大きく問題がある。
【0006】この伝送損失を避けるために、マイクロ波
帯域の高周波信号伝送路には、従来、薄膜技術が用いら
れている。その理由は、薄膜の場合、厚膜と違って、導
体や抵抗体にフリットは入っておらず、また厚膜と比べ
より密な金属膜であることから、マイクロストリップラ
インやコプレーナライン等、インピーダンス制御された
比較的理論構造に近い伝送線路構造を得ることができる
からである。
【0007】
【発明が解決しようとする課題】しかし、厚膜は、薄膜
と比較し、高温で焼成されているため耐熱性に優れ、許
容電力も大きく、また低コストで製造でき、組立作業も
容易であるという長所がある。このため、マイクロ波帯
域においても厚膜技術を採用することが好ましいが、マ
イクロ波帯域の高周波信号伝送路に厚膜を採用するに
は、以下のような各種の問題を解決する必要がある。
【0008】(a)厚膜は、スクリーン印刷法により基
板状にペーストを印刷して形成されるため、スクリーン
の厚みやメッシュ数、ペースト粘度と抵抗値等の制限が
あり、例えば厚膜抵抗ペーストを、乾燥時に25μm
厚、焼成後に12〜14μm厚の均一膜となるように印
刷して焼成後所望の抵抗値を得るには、0.3mm×
0.3mm程度の寸法が限界であり、これ以上寸法の小
さな厚膜抵抗を形成するのは困難である。
【0009】(b)前述したように、厚膜抵抗は、一般
に酸化ルテニウム等の抵抗体の要素にガラスを混ぜ、そ
れらの割合でシート抵抗が調整されるが、高周波帯域に
おける誘電損失を減らすためにはできるだけガラス成分
の少ない、例えばシート抵抗が10Ω/□等、シート抵
抗の低い抵抗体を選択した方が有利である。ところがマ
イクロ波帯域の信号を取扱う高周波回路であっても、信
号系の50Ωや75Ωの抵抗以外、例えば減衰器やバイ
アス回路等において数百Ω以上の抵抗が必要となる。そ
の場合にシート抵抗の異なる抵抗ペースト材料を何種類
も用いると、その抵抗ペースト材料の数だけスクリーン
が必要となり、スクリーンの数が増え、コスト高とな
る。そこで、なるべく低いシート抵抗の抵抗材料であっ
て、かつ少ない種類の材料を用いることによりスクリー
ンの数を減らし、低コストの高周波回路を形成する必要
がある。
【0010】(c)前述したように、焼成後の厚膜抵抗
の抵抗値は、±20%〜±30%のばらつきがある。そ
こで所望の抵抗値よりも20〜30%低い抵抗値を得る
ように設計しておき、焼成後その抵抗値を測定しなが
ら、±1%や±0.5%等の高精度の抵抗値の厚膜抵抗
を得るようトリミングされる。ところが、例えば、面積
の小さい厚膜抵抗や、電極間距離が幅よりも大きい寸法
を有する細長い抵抗体形状であって、かつ、乾燥時の膜
厚が25mmより薄くなったり、電極と抵抗体とのオー
バーラップ部の面積が抵抗体の面積の20〜30%を越
えたり、あるいは、抵抗印刷時にオーバーラップ部の距
離が0.2mm程度であっても幅が0.3mmよりも狭
くなった場合等に、オーバラップ部の抵抗体が、その下
に形成されている電極用導体膜の影響で、例えば0.2
mm×0.3mmよりも小さく、かつ薄く印刷されてし
まうことがある。
【0011】図6は、抵抗体印刷時の抵抗体形状を示し
た図である。図6(a),図6(b)はそれぞれ断面形
状,平面形状を示し、オーバーラップ部が、破線のよう
な設計値どおりの厚さ、面積に印刷されないことがあ
る。その場合、焼成後の抵抗値が設計値よりも高くなっ
てしまい、さらに所望の抵抗値よりも高くなってしまう
事態が発生する場合がある。所望の抵抗値よりも高くな
ってしまった厚膜抵抗はトリミングにより抵抗値を下げ
ることはできず、基板全体を廃棄することになる。
【0012】図7は、厚膜抵抗の膜厚が不均一に印刷さ
れた状態を示す図である。図7に示す厚膜抵抗73は、
電極パターン52どうしの間の寸法Lが厚膜抵抗73の
幅よりも狭い場合の例であり、厚膜抵抗73が均一な厚
さに印刷されず、その中央部が盛り上がった形状に印刷
されている。本発明は、上記事情に鑑み、小面積であっ
てもその抵抗値のばらつきを押さえた厚膜抵抗回路の製
造方法およびその製造方法により製造された厚膜抵抗回
路を提供することを第1の目的とする。
【0013】また、本発明は、焼成後の抵抗値が所望値
よりも高い抵抗値を有していても、その抵抗値を調整す
ることのできる厚膜抵抗回路の製造方法、およびその製
造方法により製造された厚膜抵抗回路を提供することを
第2の目的とする。
【0014】
【課題を解決するための手段】上記第1の目的を達成す
る、本発明の厚膜抵抗回路の第1の製造方法は、先端の
一部に先端方向に突出した尖頭部を有する厚膜電極パタ
ーンを基板上に印刷して焼成し、その厚膜電極パターン
の先端部に一部が重なる厚膜抵抗パターンを印刷して焼
成し、その厚膜電極パターンを、必要に応じてトリミン
グすることを特徴とする。
【0015】上記第1の製造方法により製造された本発
明の第1の厚膜抵抗回路は、先端の一部に先端方向に突
出した尖頭部を有する厚膜電極と、その厚膜電極の先端
部に一部が重なる厚膜抵抗体とを備えたことを特徴とす
る。また、上記第2の目的を達成する、本発明の厚膜抵
抗回路の第2の製造方法は、第1の厚膜電極パターンを
基板上に印刷して焼成し、その第1の厚膜電極パターン
の先端部に一部が重なる厚膜抵抗パターンを印刷して焼
成し、その厚膜抵抗パターンが所望の抵抗値を越える抵
抗値を有するものである場合に、その厚膜抵抗パターン
の、上記第1の厚膜電極パターンの先端部と重なった部
分を覆うとともにその先端部を越えて厚膜抵抗パターン
上に広がるように第2の厚膜電極パターンを印刷して焼
成し、その厚膜抵抗パターンを、必要に応じてトリミン
グすることを特徴とする。
【0016】この第2の製造方法において、上記第2の
厚膜電極パターンを形成する際、もしくは、上記第1の
厚膜電極パターンを形成する際および上記第2の厚膜電
極を形成する際の双方において、先端の一部に先端方向
に突出した尖頭部を有する厚膜電極パターンを形成する
ことが好ましい。上記第2の製造方法により製造された
本発明の第2の厚膜抵抗回路は、第1の厚膜電極と、そ
の第1の厚膜電極の先端部に一部が重なる厚膜抵抗体
と、その厚膜抵抗体の上記第1の厚膜電極の先端部と重
なった部分を覆うとともにその先端部を越えて厚膜抵抗
体上に広がる第2の厚膜電極を備えたことを特徴とす
る。
【0017】この第2の厚膜抵抗回路において、上記第
2の厚膜電極、もしくは、上記第2の厚膜電極に加えて
さらに上記第1の厚膜電極が、その電極の先端の一部に
先端方向に突出した尖頭部を有するものであってもよ
い。
【0018】
【作用】本発明の上記第1の製造方法によれば、電極に
尖頭部が形成されているため、小さい形状の厚膜抵抗で
あっても、電極上のオーバラップ部を所期の形状、所期
の厚さに印刷することができ、形状や厚さの再現性のよ
い抵抗パターンが得られ、抵抗値のばらつきの少ない厚
膜抵抗が形成される。
【0019】また本発明の第2の製造方法によれば、焼
成後所望の抵抗値よりも大きな抵抗値の厚膜抵抗が得ら
れてしまった場合に上記第2の厚膜電極パターンを印刷
して焼成するものであり、これにより所望の抵抗値と同
一もしくはそれよりも低い抵抗値の厚膜抵抗が得られ、
必要に応じてトリミングを行なうことにより、抵抗値が
高精度に調整された厚膜抵抗を得ることができる。
【0020】また、上記第2の製造方法において、上記
第2の厚膜電極パターンを形成する際、もしくは、上記
第1の厚膜電極パターンを形成する際および上記第2の
厚膜電極を形成する際の双方において、先端の一部に先
端方向に突出した尖頭部を有する厚膜電極パターンを形
成した場合、トリミング前の厚膜抵抗のばらつきが押さ
えられる。
【0021】さらに、上記第1の製造方法及び/又は上
記第2の製造方法により製造された厚膜抵抗回路は、焼
成後の抵抗値のばらつきが押さえられているためその後
の調整が容易であるため、あるいは所望値を越える抵抗
値の厚膜抵抗が得られても廃棄することなく調整が可能
であるため、コストの安い厚膜抵抗回路が得られる。ま
た小面積であっても高精度の抵抗値をもった厚膜抵抗が
形成され、マイクロ波帯域の信号伝送用として好適であ
る。
【0022】
【実施例】以下、本発明の実施例について説明する。図
1は、本発明の第1の製造方法を適用して製造された厚
膜抵抗回路の各種例を示す図、図2は、電極どうしの距
離(抵抗体の長さL)が抵抗体の幅よりも短かい場合の
断面形状を示した図である。
【0023】図1(a)に示す実施例には、電極11の
先端部11aの中央に、先端方向に突出した尖頭部11
bが形成されている。また図1(b)に示す実施例に
は、電極13の先端部13aの両端に、先端方向に突出
した尖頭部13bが形成されている。さらに、図1
(c),(d)に示す各実施例には、それぞれ図1
(a),(b)に示す実施例と同様な形状の電極11,
11;13,13に加え、それらの電極の11,11;
13,13どうしの中間に中間電極21,23が形成さ
れている。
【0024】これらの各種形状のうち、幅Wが0.5m
m以下の抵抗であって、幅Wよりも長さLが長い場合は
図1(a)の形状、幅Wよりも長さLが短い場合は図1
(b)の形状が望ましい。幅Wよりも長さLが短い場
合、図1(b)に示す形状の電極13,13を形成する
と、図2に示すように厚さの均一な厚膜抵抗12を得る
ことができる(従来の場合の、図7参照) 図1(a)に示す電極パターンの場合、電流の流れは、
尖頭部11bどうしを結ぶ、厚膜抵抗12の中央に集中
するため、レーザトリミング等によりトリミングを行な
う際は、図5(a)に示すようなL字状のカットが好ま
しい。一方、図1(b)に示す電極パターンの場合、電
流の流れは、尖頭部13bどうしを結ぶ、厚膜抵抗12
の両端に集中するため、レーザトリミング等によりトリ
ミングを行なう際は、図5(b)に示すようなダブルカ
ット、もしくは、その切断線が一本だけのシングルカッ
トにより抵抗値の粗調整を行ない、厚膜抵抗の中心を、
電極13どうしを結ぶ方向にカットすることにより微調
整を行なうことができる。
【0025】図1(c),(d)の中間電極21,23
は、例えば、厚膜抵抗の幅Wが0.2mm以下であって
長さLが長い場合に、印刷時に抵抗パターンが断線パタ
ーンとして印刷されやすく、これを防ぐ目的や、トリミ
ング時に測定用のプローブをあて、中間電極21,23
の左右に分けて粗調整と微調整を行なう目的で形成され
る。
【0026】尚、図1に示す例は、電極11,13の先
端11a,13aの中央ないし両端に1つもしくは2つ
の尖頭部11b,13bを有する例であるが、尖頭部は
中央ないし両端に限られるものではなく、またその数も
1つもしくは2つに限れるものでもなく、電極の先端部
が複雑に凹凸を繰り返すものであってもよい。図3は、
本発明の第2の製造方法により製造された厚膜抵抗回路
の例を示す図である。
【0027】先ず、図3(a)に示すように、第1の電
極11,11を印刷、焼成した後、第1の電極11,1
1の先端部11a,11aに一部が重なるように厚膜抵
抗12が印刷、焼成される。第1の電極11,11の先
端部11a,11aの中央には尖頭部11b,11bが
形成されている。厚膜抵抗12を焼成した後、厚膜抵抗
12の抵抗値が測定される。その抵抗値が所望の抵抗値
よりも低い場合はその厚膜抵抗12がトリミングされる
が、以下ではその抵抗値が所望の抵抗値より高かった場
合について説明する。
【0028】一般に、シート抵抗の低い厚膜抵抗は、2
度以上焼成したり、焼成プロファイルが通常の焼成プロ
ファイル(例えばピーク850℃10分間、1時間焼
成)よりもピーク温度が高かったりピーク温度に保持さ
れている時間が長いと、通常時よりも抵抗値が高めに出
る傾向にある。シート抵抗の高い厚膜抵抗の場合は、逆
に、抵抗値が低めに出る傾向にある。そこで、種々のシ
ート抵抗や種々の寸法の厚膜抵抗について、かつ、それ
ら種々の厚膜抵抗と種々の電極(導体)との組合せにつ
いて2度以上の焼成を行ない、その抵抗値がどのように
変化するかを測定しておく。
【0029】そうしておいて、図3(a)に示すような
形状に通常どおり印刷、焼成して抵抗値を測定したとき
に所望の抵抗値より高くでた場合、次に図3(b)に示
す第2の電極41,41を、図3(c)に示すように、
厚膜抵抗12の、第1の電極11,11の先端部11
a,11aと重なったオーバーラップ部を覆うとともに
その先端部11a,11aを越えて厚膜抵抗12上に広
がるように形成する。この第2の電極41,41にも尖
頭部41b,41bが形成されている。第2の電極4
1,41は、第1の電極11,11の先端部11a,1
1aを越えて厚膜抵抗12上に広がっているため、第2
の電極41,41の尖頭部41b,41bどうしの間隔
2 は、第1の電極11,11の尖頭部11b,11b
どうしの間隔Lよりも狭くなっている。このように、こ
の第2の電極41,41を形成し、厚膜抵抗12の抵抗
値を下げる。第2の電極41,41の尖頭部41b,4
1bどうしの間隔L2 は、2度焼成時の厚膜抵抗12の
抵抗値の変化を考慮し、2度焼成後の厚膜抵抗12の抵
抗値が所望の抵抗値もしくはそれ以下の抵抗値となるよ
うに設定される。このようにして第2の電極41,41
を形成して厚膜抵抗12の抵抗値を下げておいて、トリ
ミングによりその抵抗値を調整する。こうすることによ
り、一旦所望の抵抗値よりも高い抵抗値となってしまっ
た厚膜抵抗を、所望の抵抗値を有する厚膜抵抗として再
生することができる。
【0030】尚、図3に示す例では、第1の電極11,
11および第2の電極41,41の双方に尖頭部11
b,11b;41b,41bが形成されているが、尖頭
部は、抵抗値をトリミングにより合わせ込む必要のある
第2の電極41,41のみに形成してもよい。または、
抵抗値のばらつきは大きくはなるがトリミングにより調
整できる場合は第1の電極、第2の電極とも尖頭部を形
成しなくてもよい。
【0031】以下の3つのパターンについて厚膜抵抗回
路の製造実験を行なった。シート抵抗ρはいずれもρ=
10Ω/□の材料を用いた。 (1)設計時 (a)抵抗R1 寸法:幅W×長さL=0.2mm×1.0mm 設計抵抗値R1 =ρ・L/W=10×1.0/0.2=
50Ω 目標抵抗値 50Ω ±5% (b)抵抗R2 寸法:幅W×長さL=0.1mm×0.8mm 設計抵抗値R2 =ρ・L/W=10×0.8/0.1=
80Ω 目標抵抗値 100Ω ±5% (c)抵抗R3 寸法:幅W×長さL=0.2mm×4.0mm 設計抵抗値R3 =ρ・L/W=10×4.0/0.2=
200Ω 目標抵抗値 250Ω ±1% (2)印刷、焼成後の実測抵抗値 (a)R1 :52Ω (b)R2 :81Ω (c)R3 :205Ω (3)第2の電極41,41を形成(図3参照) (a)L2 =0.60mm (b)L2 =0.64mm (c)L2 =3.20mm (4)2回目焼成後の実測抵抗値 (a)R1 :39Ω (b)R2 :82Ω (c)R3 :196Ω (5)トリミング後の実測抵抗値 (a)R1 :49Ω (b)R2 :101Ω (c)R3 :250Ω となった。以上のように、1回目の焼成後に目標抵抗値
よりも高い抵抗値を得ても(上記(1)(a),(2)
(a)参照)、第2の電極を形成することにより抵抗値
を下げ、トリミングを行なうことにより目標抵抗値の厚
膜抵抗を得ることができる。
【0032】
【発明の効果】以上説明したように、本発明によれば、
小面積であっても焼成後の抵抗値のばらつきを押さえた
厚膜抵抗が形成され、また、焼成後の抵抗値が所望の抵
抗値よりも高くてもその抵抗値を低め、トリミングによ
り高精度の厚膜抵抗を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の製造方法により製造された厚膜
抵抗回路の各種例を示す図である。
【図2】電極どうしの距離(抵抗体の長さ)が抵抗体の
幅よりも短かい場合の断面形状を示した図である。
【図3】本発明の第2製造方法により製造された厚膜抵
抗回路の例を示す図である。
【図4】セラミックス基板上に形成された厚膜抵抗回路
を示す平面図(a)およびA−A断面図(b)である。
【図5】レーザトリミング法によりトリミングされた厚
膜抵抗の例を示す図である。
【図6】抵抗体印刷時の抵抗体形状を示した図である。
【図7】厚膜抵抗の膜厚が不均一に印刷された状態を示
す図である。
【符号の説明】
11,13 電極 11a,13a 電極の先端部 11b,13b 電極の尖頭部 12,22 厚膜抵抗 21,23 中間電極 41 第2の電極 41b 尖頭部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/01 321 27/04 21/822

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 先端の一部に先端方向に突出した尖頭部
    を有する厚膜電極と、該厚膜電極の先端部に一部が重な
    る厚膜抵抗体とを備えたことを特徴とする厚膜抵抗回
    路。
  2. 【請求項2】 第1の厚膜電極と、該第1の厚膜電極の
    先端部に一部が重なる厚膜抵抗体と、該厚膜抵抗体の前
    記第1の厚膜電極の先端部と重なった部分を覆うととも
    に該先端部を越えて該厚膜抵抗体上に広がる第2の厚膜
    電極を備えたことを特徴とする厚膜抵抗回路。
  3. 【請求項3】 前記第2の厚膜電極、もしくは該第2の
    厚膜電極に加えてさらに前記第1の厚膜電極が、該電極
    の先端の一部に先端方向に突出した尖頭部を有するもの
    であることを特徴とする請求項2記載の厚膜抵抗回路。
  4. 【請求項4】 先端の一部に先端方向に突出した尖頭部
    を有する厚膜電極パターンを基板上に印刷して焼成し、 該厚膜電極パターンの先端部に一部が重なる厚膜抵抗パ
    ターンを印刷して焼成し、 該厚膜抵抗パターンを、必要に応じてトリミングするこ
    とを特徴とする厚膜抵抗回路の製造方法。
  5. 【請求項5】 第1の厚膜電極パターンを基板上に印刷
    して焼成し、 該第1の厚膜電極パターンの先端部に一部が重なる厚膜
    抵抗パターンを印刷して焼成し、 該厚膜抵抗パターンが所望の抵抗値を越える抵抗値を有
    するものである場合に、該厚膜抵抗パターンの、前記第
    1の厚膜電極パターンの先端部と重なった部分を覆うと
    ともに該先端部を越えて該厚膜抵抗パターン上に広がる
    ように第2の厚膜電極パターンを印刷して焼成し、 該厚膜抵抗パターンを、必要に応じてトリミングするこ
    とを特徴とする厚膜回路の製造方法。
  6. 【請求項6】 前記第2の厚膜電極パターンを形成する
    際、もしくは前記第1の厚膜電極パターンを形成する際
    および前記第2の厚膜電極を形成する際の双方におい
    て、先端の一部に先端方向に突出した尖頭部を有する厚
    膜電極パターンを形成することを特徴とする請求項5記
    載の厚膜回路の製造方法。
JP6235382A 1994-09-29 1994-09-29 厚膜抵抗回路及びその製造方法 Withdrawn JPH0897003A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6235382A JPH0897003A (ja) 1994-09-29 1994-09-29 厚膜抵抗回路及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6235382A JPH0897003A (ja) 1994-09-29 1994-09-29 厚膜抵抗回路及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0897003A true JPH0897003A (ja) 1996-04-12

Family

ID=16985259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6235382A Withdrawn JPH0897003A (ja) 1994-09-29 1994-09-29 厚膜抵抗回路及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0897003A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186200A (ja) * 2011-03-03 2012-09-27 Koa Corp 抵抗器の製造方法
WO2016047259A1 (ja) * 2014-09-25 2016-03-31 Koa株式会社 チップ抵抗器及びその製造方法
JP2016066743A (ja) * 2014-09-25 2016-04-28 Koa株式会社 チップ抵抗器
JP2016072298A (ja) * 2014-09-26 2016-05-09 Koa株式会社 チップ抵抗器の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186200A (ja) * 2011-03-03 2012-09-27 Koa Corp 抵抗器の製造方法
WO2016047259A1 (ja) * 2014-09-25 2016-03-31 Koa株式会社 チップ抵抗器及びその製造方法
JP2016066743A (ja) * 2014-09-25 2016-04-28 Koa株式会社 チップ抵抗器
CN106688053A (zh) * 2014-09-25 2017-05-17 兴亚株式会社 贴片电阻器及其制造方法
US10109398B2 (en) 2014-09-25 2018-10-23 Koa Corporation Chip resistor and method for producing same
JP2016072298A (ja) * 2014-09-26 2016-05-09 Koa株式会社 チップ抵抗器の製造方法

Similar Documents

Publication Publication Date Title
CN111030640B (zh) 表贴式微型叠加电路衰减片及其制备方法
KR100271573B1 (ko) 칩형써미스터및그의제조방법
KR100318251B1 (ko) 서미스터칩과이것의제조방법
JPH0897003A (ja) 厚膜抵抗回路及びその製造方法
JPS5930323B2 (ja) ストリツプ線路用無反射終端
JPH05308001A (ja) 正確な低電力抵抗部材
JP2847102B2 (ja) チップ型サーミスタおよびその製造方法
JP3525673B2 (ja) 抵抗器およびその製造方法
JP3246229B2 (ja) チップ状電子部品およびその製造方法
JPH08102403A (ja) 抵抗器およびその製造方法
JPH07176403A (ja) 厚膜回路およびその製造方法
JP2001118705A (ja) チップ型抵抗器
JPH08237060A (ja) ノイズフィルタ
JP2889422B2 (ja) チツプ型サーミスタ及びその製造方法
JP2741762B2 (ja) 感温抵抗器およびその製造方法
JP2909927B2 (ja) チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品
JPH0983215A (ja) マイクロ波用小形チップアッテネータの製造方法及びマイクロ波用小形チップアッテネータ
JP2757556B2 (ja) 膜抵抗のトリミング方法
JP2000299201A (ja) 抵抗器
JPH08250302A (ja) 厚膜回路基板の製造方法
JP2757948B2 (ja) チップ型複合電子部品の製造方法
JPS6119102A (ja) 厚膜印刷基板の製造方法
JP3231350B2 (ja) コンデンサネットワーク
JPH07326506A (ja) チップ抵抗器の製造方法
JPH0818240A (ja) 厚膜回路基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115