JPH08250939A - 出力自動補正回路 - Google Patents
出力自動補正回路Info
- Publication number
- JPH08250939A JPH08250939A JP7049848A JP4984895A JPH08250939A JP H08250939 A JPH08250939 A JP H08250939A JP 7049848 A JP7049848 A JP 7049848A JP 4984895 A JP4984895 A JP 4984895A JP H08250939 A JPH08250939 A JP H08250939A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- operational amplifier
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 230000003321 amplification Effects 0.000 claims description 5
- 230000003416 augmentation Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 被増幅回路及びオペアンプのオフセット電圧
による出力電圧ずれを防止する。 【構成】 増幅回路１０はセンサ回路１２に接続されて
おり、センサ回路１２にはオフセット調整用抵抗ＲO1、
ＲO2が接続されている。出力自動補正回路２０のオペア
ンプ２２の入力端子２２Ａは第２オペアンプ１６の出力
端子１６Ｃに抵抗Ｒ１を介して接続されており、入力端
子２２Ｂには規準電圧ＶR が入力されている。入力端子
２２ＡはコンデンサＣ１を介して出力端子２２Ｃに接続
されており、出力端子２２Ｃはベース電流制限抵抗Ｒ４
を介して電流シンク用トランジスタＴr1のベースＢに接
続されている。トランジスタＴr1のコレクタＣはオフセ
ット調整抵抗Ｒ５を介して、ゲージ抵抗Ｒs とオフセッ
ト調整用抵抗ＲO1との間のフィードバック部Ｆ１に接続
されている。
による出力電圧ずれを防止する。 【構成】 増幅回路１０はセンサ回路１２に接続されて
おり、センサ回路１２にはオフセット調整用抵抗ＲO1、
ＲO2が接続されている。出力自動補正回路２０のオペア
ンプ２２の入力端子２２Ａは第２オペアンプ１６の出力
端子１６Ｃに抵抗Ｒ１を介して接続されており、入力端
子２２Ｂには規準電圧ＶR が入力されている。入力端子
２２ＡはコンデンサＣ１を介して出力端子２２Ｃに接続
されており、出力端子２２Ｃはベース電流制限抵抗Ｒ４
を介して電流シンク用トランジスタＴr1のベースＢに接
続されている。トランジスタＴr1のコレクタＣはオフセ
ット調整抵抗Ｒ５を介して、ゲージ抵抗Ｒs とオフセッ
ト調整用抵抗ＲO1との間のフィードバック部Ｆ１に接続
されている。
Description
【０００１】
【産業上の利用分野】本発明は出力自動補正回路に係
り、特に、出力フィードバック回路を有する出力自動補
正回路に関する。
り、特に、出力フィードバック回路を有する出力自動補
正回路に関する。
【０００２】
【従来の技術】従来、オペアンプを用いた増幅回路とし
ては、図５に示される様な回路が知られている。
ては、図５に示される様な回路が知られている。
【０００３】図５に示される如く、この増幅回路７２は
第１オペアンプ７６と第２オペアンプ７８を用いてお
り、加速度センサ等の被増幅回路としての抵抗ブリッジ
回路７４に接続されている。抵抗ブリッジ回路７４の一
方の出力７４Ａは、第１オペアンプ７６の一方の入力端
子７６Ａに接続されており、抵抗ブリッジ回路７４の他
方の出力７４Ｂは、第２オペアンプ７８の一方の入力端
子７８Ａに接続されている。第２オペアンプ７８の他方
の入力端子７８Ｂには、第１オペアンプ７６の出力端子
７６Ｂが抵抗Ｒ３を介して接続されており、第２オペア
ンプ７８の出力端子７８Ｃと第２オペアンプ７８の入力
端子７８Ｂとは抵抗Ｒ４を介して接続されている。な
お、第１オペアンプ７６の出力端子７６Ｂは第１オペア
ンプ７６の他方の出力端子７６Ｃに接続されている。
第１オペアンプ７６と第２オペアンプ７８を用いてお
り、加速度センサ等の被増幅回路としての抵抗ブリッジ
回路７４に接続されている。抵抗ブリッジ回路７４の一
方の出力７４Ａは、第１オペアンプ７６の一方の入力端
子７６Ａに接続されており、抵抗ブリッジ回路７４の他
方の出力７４Ｂは、第２オペアンプ７８の一方の入力端
子７８Ａに接続されている。第２オペアンプ７８の他方
の入力端子７８Ｂには、第１オペアンプ７６の出力端子
７６Ｂが抵抗Ｒ３を介して接続されており、第２オペア
ンプ７８の出力端子７８Ｃと第２オペアンプ７８の入力
端子７８Ｂとは抵抗Ｒ４を介して接続されている。な
お、第１オペアンプ７６の出力端子７６Ｂは第１オペア
ンプ７６の他方の出力端子７６Ｃに接続されている。
【０００４】
【発明が解決しようとする課題】しかしながら、この様
なオペアンプを用いた増幅回路７２では、増幅率を大き
くすると、被増幅回路のオフセット電圧及びオペアンプ
のオフセット電圧も増幅される。これを改善するために
は、図５に示される如く、抵抗ブリッジ回路７４にトリ
ミング抵抗ＲT1、ＲT2を接続し、これらのトリミング抵
抗ＲT1、ＲT2により、オフセット電圧による出力のずれ
量を補正することが考えられるが、この場合にも温度変
動により出力が変動する。
なオペアンプを用いた増幅回路７２では、増幅率を大き
くすると、被増幅回路のオフセット電圧及びオペアンプ
のオフセット電圧も増幅される。これを改善するために
は、図５に示される如く、抵抗ブリッジ回路７４にトリ
ミング抵抗ＲT1、ＲT2を接続し、これらのトリミング抵
抗ＲT1、ＲT2により、オフセット電圧による出力のずれ
量を補正することが考えられるが、この場合にも温度変
動により出力が変動する。
【０００５】本発明は上記事実を考慮し、被増幅回路及
びオペアンプのオフセット電圧による出力電圧ずれを防
止できる出力自動補正回路を得ることが目的である。
びオペアンプのオフセット電圧による出力電圧ずれを防
止できる出力自動補正回路を得ることが目的である。
【０００６】
【課題を解決するための手段】請求項１に記載の本発明
は、オペアンプ用いた増幅回路の出力自動補正回路であ
って、ハイカットフィルタコンデンサが並列され規準電
圧を支点として前記増補回路の出力電圧に応じた電圧を
出力するオペアンプと、このオペアンプの出力によって
制御される電流シンク用トランジスタと、この電流シン
ク用トランジスタの作動によりに被増幅回路に信号をフ
ィードバックし前記被増幅回路と前記増幅回路のオフセ
ット電圧を調整するオフセット調整用抵抗と、を有する
ことを特徴としている。
は、オペアンプ用いた増幅回路の出力自動補正回路であ
って、ハイカットフィルタコンデンサが並列され規準電
圧を支点として前記増補回路の出力電圧に応じた電圧を
出力するオペアンプと、このオペアンプの出力によって
制御される電流シンク用トランジスタと、この電流シン
ク用トランジスタの作動によりに被増幅回路に信号をフ
ィードバックし前記被増幅回路と前記増幅回路のオフセ
ット電圧を調整するオフセット調整用抵抗と、を有する
ことを特徴としている。
【０００７】また、請求項２に記載の本発明は、請求項
１に記載の出力自動補正回路において、電源投入時に前
記ハイカットフィルタコンデンサをチャージするための
スタートアップ回路を設けたことを特徴としている。
１に記載の出力自動補正回路において、電源投入時に前
記ハイカットフィルタコンデンサをチャージするための
スタートアップ回路を設けたことを特徴としている。
【０００８】また、請求項３に記載の本発明は、請求項
１に記載の出力自動補正回路において、前記ハイカット
フィルタコンデンサに容量増幅回路を設けたことを特徴
としている。
１に記載の出力自動補正回路において、前記ハイカット
フィルタコンデンサに容量増幅回路を設けたことを特徴
としている。
【０００９】
【作用】請求項１に記載の本発明の出力自動補正回路に
よれば、出力自動補正回路のオペアンプの規準電圧を支
点にして、増補回路の出力電圧に応じた値が、オペアン
プの出力電圧となって現れ電流シンク用トランジスタを
制御する。この電流シンク用トランジスタの制御によ
り、オフセット調整用抵抗を介して被増幅回路に信号が
フィードバックされ、被増幅回路と増幅回路のオフセッ
ト電圧が調整される。
よれば、出力自動補正回路のオペアンプの規準電圧を支
点にして、増補回路の出力電圧に応じた値が、オペアン
プの出力電圧となって現れ電流シンク用トランジスタを
制御する。この電流シンク用トランジスタの制御によ
り、オフセット調整用抵抗を介して被増幅回路に信号が
フィードバックされ、被増幅回路と増幅回路のオフセッ
ト電圧が調整される。
【００１０】また、請求項２に記載の本発明の出力自動
補正回路によれば、電源投入時にスタートアップ回路に
より、オペアンプに並列されたハイカットフィルタコン
デンサが短時間にチャージされる。
補正回路によれば、電源投入時にスタートアップ回路に
より、オペアンプに並列されたハイカットフィルタコン
デンサが短時間にチャージされる。
【００１１】また、請求項３に記載の本発明の出力自動
補正回路によれば、容量増幅回路により、ハイカットフ
ィルタコンデンサの容量が見掛け上大きくなる。
補正回路によれば、容量増幅回路により、ハイカットフ
ィルタコンデンサの容量が見掛け上大きくなる。
【００１２】
【実施例】本発明の出力自動補正回路の第１実施例につ
いて図１に従って説明する。
いて図１に従って説明する。
【００１３】図１に示される如く、本第１実施例の増幅
回路１０は加速度センサ等のゲージ抵抗Ｒc 及びゲージ
抵抗Ｒs で構成された被増幅回路としてのセンサ回路
（抵抗ブリッジ回路）１２に接続されている。センサ回
路１２の一方の出力１２Ａ（電圧値ＶS1）は、増幅回路
１０を構成する第１オペアンプ１４の一方の入力端子１
４Ａに接続されており、センサ回路１２の他方の出力１
２Ｂ（電圧値ＶS2）は、増幅回路１０を構成する第２オ
ペアンプ１６の一方の入力端子１６Ａに接続されてい
る。第２オペアンプ１６の他方の入力端子１６Ｂには、
第１オペアンプ１４の出力端子１４Ｂが抵抗Ｒ３を介し
て接続されており、第２オペアンプ１６の出力端子１６
Ｃと第２オペアンプ１６の入力端子１６Ｂとは抵抗Ｒ４
を介して接続されている。また、第１オペアンプ１４の
他方の入力端子１４Ｃは、抵抗Ｒ２を介して第１オペア
ンプ１４の他方の出力端子１４Ｂに接続されている。
回路１０は加速度センサ等のゲージ抵抗Ｒc 及びゲージ
抵抗Ｒs で構成された被増幅回路としてのセンサ回路
（抵抗ブリッジ回路）１２に接続されている。センサ回
路１２の一方の出力１２Ａ（電圧値ＶS1）は、増幅回路
１０を構成する第１オペアンプ１４の一方の入力端子１
４Ａに接続されており、センサ回路１２の他方の出力１
２Ｂ（電圧値ＶS2）は、増幅回路１０を構成する第２オ
ペアンプ１６の一方の入力端子１６Ａに接続されてい
る。第２オペアンプ１６の他方の入力端子１６Ｂには、
第１オペアンプ１４の出力端子１４Ｂが抵抗Ｒ３を介し
て接続されており、第２オペアンプ１６の出力端子１６
Ｃと第２オペアンプ１６の入力端子１６Ｂとは抵抗Ｒ４
を介して接続されている。また、第１オペアンプ１４の
他方の入力端子１４Ｃは、抵抗Ｒ２を介して第１オペア
ンプ１４の他方の出力端子１４Ｂに接続されている。
【００１４】このため、センサ回路１２のバランスが崩
れると、ゲージ抵抗Ｒc 及ゲージ抵抗Ｒs が変化して、
センサ回路１２の出力１２Ａ、１２Ｂの各電圧が変化
し、この変化が増幅回路１０で所定の増幅率倍されて第
２オペアンプ１６の出力端子１６Ｃの電圧として出力さ
れるようになっている。
れると、ゲージ抵抗Ｒc 及ゲージ抵抗Ｒs が変化して、
センサ回路１２の出力１２Ａ、１２Ｂの各電圧が変化
し、この変化が増幅回路１０で所定の増幅率倍されて第
２オペアンプ１６の出力端子１６Ｃの電圧として出力さ
れるようになっている。
【００１５】なお、各ゲージ抵抗Ｒs 、Ｒc とグランド
との間には、それぞれ、オフセット調整用抵抗ＲO1、Ｒ
O2が接続されている。
との間には、それぞれ、オフセット調整用抵抗ＲO1、Ｒ
O2が接続されている。
【００１６】本第１実施例の出力自動補正回路２０のオ
ペアンプ２２の一方の入力端子２２Ａは、第２オペアン
プ１６の出力端子１６Ｃに、後述するハイカットフィル
タコンデンサＣ１とでハイカットフィルタを構成する抵
抗Ｒ１を介して接続されており、オペアンプ２２の他方
の入力端子２２Ｂには、規準電圧ＶR が入力されてい
る。また、オペアンプ２２の入力端子２２Ａは、コンデ
ンサＣ１を介してオペアンプ２２の出力端子２２Ｃに接
続されている。
ペアンプ２２の一方の入力端子２２Ａは、第２オペアン
プ１６の出力端子１６Ｃに、後述するハイカットフィル
タコンデンサＣ１とでハイカットフィルタを構成する抵
抗Ｒ１を介して接続されており、オペアンプ２２の他方
の入力端子２２Ｂには、規準電圧ＶR が入力されてい
る。また、オペアンプ２２の入力端子２２Ａは、コンデ
ンサＣ１を介してオペアンプ２２の出力端子２２Ｃに接
続されている。
【００１７】オペアンプ２２の出力端子２２Ｃはベース
電流制限抵抗Ｒ４を介して電流シンク用トランジスタＴ
r1のベースＢに接続されている。トランジスタＴr1のエ
ミッタＥは接地されており、トランジスタＴr1のコレク
タＣはオフセット調整抵抗Ｒ５を介して、ゲージ抵抗Ｒ
s とオフセット調整用抵抗ＲO1との間のフィードバック
部Ｆ１に接続されている。
電流制限抵抗Ｒ４を介して電流シンク用トランジスタＴ
r1のベースＢに接続されている。トランジスタＴr1のエ
ミッタＥは接地されており、トランジスタＴr1のコレク
タＣはオフセット調整抵抗Ｒ５を介して、ゲージ抵抗Ｒ
s とオフセット調整用抵抗ＲO1との間のフィードバック
部Ｆ１に接続されている。
【００１８】なお、オフセット調整抵抗Ｒ５は、オフセ
ット調整用抵抗ＲO1の値と電流シンク用トランジスタＴ
r1の特性に応じて、オフセットを調整できる値に設定さ
れており、ベース電流制限抵抗Ｒ４は電流シンク用トラ
ンジスタＴr1の特性に応じて、オフセットを調整できる
値に設定されている。また、フィードバック部Ｆ１は、
増幅回路１０の入出力特性に応じて、ゲージ抵抗Ｒc と
オフセット調整用抵抗ＲO2との間のフィードバック部Ｆ
２に変更するようになっている。
ット調整用抵抗ＲO1の値と電流シンク用トランジスタＴ
r1の特性に応じて、オフセットを調整できる値に設定さ
れており、ベース電流制限抵抗Ｒ４は電流シンク用トラ
ンジスタＴr1の特性に応じて、オフセットを調整できる
値に設定されている。また、フィードバック部Ｆ１は、
増幅回路１０の入出力特性に応じて、ゲージ抵抗Ｒc と
オフセット調整用抵抗ＲO2との間のフィードバック部Ｆ
２に変更するようになっている。
【００１９】次に、第１本実施例の作用を説明する。本
第１実施例では、まず、オフセット調整用抵抗ＲO1によ
り、入力部のオフセット電圧を必要なオフセット調整範
囲ずらす。
第１実施例では、まず、オフセット調整用抵抗ＲO1によ
り、入力部のオフセット電圧を必要なオフセット調整範
囲ずらす。
【００２０】出力自動補正回路２０のオペアンプ２２
は、規準電圧ＶR を支点として、第２オペアンプ１６の
出力端子１６Ｃの電圧に応じた値を出力し、トランジス
タＴr1を制御する。このトランジスタＴr1の制御によ
り、抵抗５を介してフィードバック部Ｆ１に信号がフィ
ードバックされ、センサ回路１２と増幅回路１０のオフ
セット電圧が調整される。
は、規準電圧ＶR を支点として、第２オペアンプ１６の
出力端子１６Ｃの電圧に応じた値を出力し、トランジス
タＴr1を制御する。このトランジスタＴr1の制御によ
り、抵抗５を介してフィードバック部Ｆ１に信号がフィ
ードバックされ、センサ回路１２と増幅回路１０のオフ
セット電圧が調整される。
【００２１】この様に、本第１実施例では、センサ回路
１２及び増幅回路１０のオフセット電圧による出力電圧
のずれを、出力自動補正回路２０により補正するため、
オフセット電圧の低いオペアンプを増幅回路１０に使用
する必要が無くなるとともに、温度変動による出力電圧
変動の影響がキャンセルされる。
１２及び増幅回路１０のオフセット電圧による出力電圧
のずれを、出力自動補正回路２０により補正するため、
オフセット電圧の低いオペアンプを増幅回路１０に使用
する必要が無くなるとともに、温度変動による出力電圧
変動の影響がキャンセルされる。
【００２２】なお、回路が安定すれば、トランジスタＴ
r1は、センサ回路１２を含めた、増幅回路１０のオフセ
ット量に応じた値で制御され、出力電圧は、規準電圧Ｖ
R に落ちつく。また、フィードバックは、増幅回路１０
にて増幅する信号成分以下の信号を戻してやる必要があ
り、そのカットオフ周波数は、抵抗Ｒ１とコンデンサＣ
１とで設定する。
r1は、センサ回路１２を含めた、増幅回路１０のオフセ
ット量に応じた値で制御され、出力電圧は、規準電圧Ｖ
R に落ちつく。また、フィードバックは、増幅回路１０
にて増幅する信号成分以下の信号を戻してやる必要があ
り、そのカットオフ周波数は、抵抗Ｒ１とコンデンサＣ
１とで設定する。
【００２３】次に、本発明の出力自動補正回路の第２実
施例について図２に従って説明する。
施例について図２に従って説明する。
【００２４】なお、第１実施例と同一部材については、
同一符号を付してその説明を省略する。
同一符号を付してその説明を省略する。
【００２５】図２に示される如く、本第２実施例では、
増幅回路１０とオペアンプ２２の入力端子２２Ａとの間
に、オペアンプ２２に並列されたハイカットフィルタコ
ンデンサＣ１を電源投入時にチャージするためのスター
トアップ回路３０が接続されている。
増幅回路１０とオペアンプ２２の入力端子２２Ａとの間
に、オペアンプ２２に並列されたハイカットフィルタコ
ンデンサＣ１を電源投入時にチャージするためのスター
トアップ回路３０が接続されている。
【００２６】スタートアップ回路３０の電流供給用トラ
ンジスタＴr2のコレクタＣは増幅回路１０の出力端子１
６Ｃと抵抗Ｒ１との間に接続されており、トランジスタ
Ｔr2のエミッタＥは、オペアンプ２２の入力端子２２Ａ
に接続されている。トランジスタＴr2のベースＢは、チ
ャージ時間用抵抗Ｒ６とベース規準電圧用抵抗Ｒ７との
間に接続されている。なお、チャージ時間用抵抗Ｒ６
は、チャージ時間用コンデンサＣ２を介して電源Ｖccに
接続されており、ベース規準電圧用抵抗Ｒ７は接地され
ている。
ンジスタＴr2のコレクタＣは増幅回路１０の出力端子１
６Ｃと抵抗Ｒ１との間に接続されており、トランジスタ
Ｔr2のエミッタＥは、オペアンプ２２の入力端子２２Ａ
に接続されている。トランジスタＴr2のベースＢは、チ
ャージ時間用抵抗Ｒ６とベース規準電圧用抵抗Ｒ７との
間に接続されている。なお、チャージ時間用抵抗Ｒ６
は、チャージ時間用コンデンサＣ２を介して電源Ｖccに
接続されており、ベース規準電圧用抵抗Ｒ７は接地され
ている。
【００２７】なお、チャージ時間用抵抗Ｒ６とベース規
準電圧用抵抗Ｒ７の各抵抗値は、電源投入時に電流供給
用トランジスタＴr2がオンできるように、Ｔr2のベース
電位が、規準電圧ＶR にトランジスタＴr2のベースエミ
ッタ間電圧を１個分以上を加えた電位となるように設定
されている。
準電圧用抵抗Ｒ７の各抵抗値は、電源投入時に電流供給
用トランジスタＴr2がオンできるように、Ｔr2のベース
電位が、規準電圧ＶR にトランジスタＴr2のベースエミ
ッタ間電圧を１個分以上を加えた電位となるように設定
されている。
【００２８】次に、第２本実施例の作用を説明する。本
第２実施例では、電源投入時に、スタートアップ回路３
０のチャージ時間用コンデンサＣ２、チャージ時間用抵
抗Ｒ６及びベース規準電圧用抵抗Ｒ７を介して電流が流
れ、電流供給用トランジスタＴr2がオンする。これによ
って、抵抗Ｒ１を介さずにコンデンサＣ１をチャージす
ることができ、図３に実線で示される様に、チャージ時
間Ｔが、図３に破線で示されるスタートアップ回路３０
が無い場合のチャージ時間Ｔ１に比べ短縮できる。
第２実施例では、電源投入時に、スタートアップ回路３
０のチャージ時間用コンデンサＣ２、チャージ時間用抵
抗Ｒ６及びベース規準電圧用抵抗Ｒ７を介して電流が流
れ、電流供給用トランジスタＴr2がオンする。これによ
って、抵抗Ｒ１を介さずにコンデンサＣ１をチャージす
ることができ、図３に実線で示される様に、チャージ時
間Ｔが、図３に破線で示されるスタートアップ回路３０
が無い場合のチャージ時間Ｔ１に比べ短縮できる。
【００２９】なお、電流供給用トランジスタＴr2にベー
ス電流を供給する時間は、チャージ時間用コンデンサＣ
２とチャージ時間用抵抗Ｒ６とで決まる時定数で設定で
き、電源投入後、一定時間後には、電流供給用トランジ
スタＴr2にベース電流が供給されなくなり、スタートア
ップ回路３０は動作しなくなる。
ス電流を供給する時間は、チャージ時間用コンデンサＣ
２とチャージ時間用抵抗Ｒ６とで決まる時定数で設定で
き、電源投入後、一定時間後には、電流供給用トランジ
スタＴr2にベース電流が供給されなくなり、スタートア
ップ回路３０は動作しなくなる。
【００３０】次に、本発明の出力自動補正回路の第３実
施例について図４に従って説明する。
施例について図４に従って説明する。
【００３１】なお、第１実施例と同一部材については、
同一符号を付してその説明を省略する。
同一符号を付してその説明を省略する。
【００３２】図４に示される如く、本第３実施例では、
出力自動補正回路２０のオペアンプ２２に並列されたハ
イカットフィルタコンデンサＣ１に容量増幅回路４０が
接続されている。
出力自動補正回路２０のオペアンプ２２に並列されたハ
イカットフィルタコンデンサＣ１に容量増幅回路４０が
接続されている。
【００３３】この容量増幅回路４０のオペアンプ４２の
一方の入力端子４２Ａは、ハイカットフィルタ用コンデ
ンサＣ１を介してオペアンプ２２の入力端子２２Ａに接
続されているとともに、抵抗Ｒ８を介してオペアンプ２
２の出力端子２２Ｃに接続されている。また、オペアン
プ４２の他方の入力端子４２Ｂは、抵抗Ｒ９を介してオ
ペアンプ４２の出力端子４２Ｃに接続されており、オペ
アンプ４２の出力端子４２Ｃは、抵抗Ｒ１０を介してオ
ペアンプ２２の出力端子２２Ｃに接続されている。
一方の入力端子４２Ａは、ハイカットフィルタ用コンデ
ンサＣ１を介してオペアンプ２２の入力端子２２Ａに接
続されているとともに、抵抗Ｒ８を介してオペアンプ２
２の出力端子２２Ｃに接続されている。また、オペアン
プ４２の他方の入力端子４２Ｂは、抵抗Ｒ９を介してオ
ペアンプ４２の出力端子４２Ｃに接続されており、オペ
アンプ４２の出力端子４２Ｃは、抵抗Ｒ１０を介してオ
ペアンプ２２の出力端子２２Ｃに接続されている。
【００３４】次に、第３本実施例の作用を説明する。本
第３実施例では、容量増幅回路４０により、コンデンサ
Ｃ１を見掛け上、Ｒ８／Ｒ１０倍にして使用することが
できる。このため、小さい容量のコンデンサＣ１で低い
カット周波数のフィードバック回路を構成でき、コンデ
ンサＣ１が入手し易く且つ、回路の実装面積を小さくで
きる。
第３実施例では、容量増幅回路４０により、コンデンサ
Ｃ１を見掛け上、Ｒ８／Ｒ１０倍にして使用することが
できる。このため、小さい容量のコンデンサＣ１で低い
カット周波数のフィードバック回路を構成でき、コンデ
ンサＣ１が入手し易く且つ、回路の実装面積を小さくで
きる。
【００３５】
【発明の効果】請求項１に記載の本発明は、オペアンプ
用いた増幅回路の出力自動補正回路であって、ハイカッ
トフィルタコンデンサが並列され規準電圧を支点として
増補回路の出力電圧に応じた電圧を出力するオペアンプ
と、このオペアンプの出力によって制御される電流シン
ク用トランジスタと、この電流シンク用トランジスタの
作動によりに被増幅回路に信号をフィードバックし被増
幅回路と増幅回路のオフセット電圧を調整するオフセッ
ト調整用抵抗と、を有する構成としたので、被増幅回路
及びオペアンプのオフセット電圧による出力電圧ずれを
防止できるという優れた効果を有する。
用いた増幅回路の出力自動補正回路であって、ハイカッ
トフィルタコンデンサが並列され規準電圧を支点として
増補回路の出力電圧に応じた電圧を出力するオペアンプ
と、このオペアンプの出力によって制御される電流シン
ク用トランジスタと、この電流シンク用トランジスタの
作動によりに被増幅回路に信号をフィードバックし被増
幅回路と増幅回路のオフセット電圧を調整するオフセッ
ト調整用抵抗と、を有する構成としたので、被増幅回路
及びオペアンプのオフセット電圧による出力電圧ずれを
防止できるという優れた効果を有する。
【００３６】また、請求項２に記載の本発明は、請求項
１に記載の出力自動補正回路において、増補回路とオペ
アンプとの間に、電源投入時にハイカットフィルタコン
デンサをチャージするためのスタートアップ回路を設け
た構成としたので、請求項１に記載の効果に加えて、出
力安定までの時間を短縮できるという優れた効果を有す
る。
１に記載の出力自動補正回路において、増補回路とオペ
アンプとの間に、電源投入時にハイカットフィルタコン
デンサをチャージするためのスタートアップ回路を設け
た構成としたので、請求項１に記載の効果に加えて、出
力安定までの時間を短縮できるという優れた効果を有す
る。
【００３７】また、請求項３に記載の本発明は、請求項
１に記載の出力自動補正回路において、ハイカットフィ
ルタコンデンサに容量増幅回路を設けた構成としたの
で、請求項１に記載の効果に加えて、小さい容量のコン
デンサで低いカットオフ周波数のフィードバック回路が
構成できるという優れた効果を有する。
１に記載の出力自動補正回路において、ハイカットフィ
ルタコンデンサに容量増幅回路を設けた構成としたの
で、請求項１に記載の効果に加えて、小さい容量のコン
デンサで低いカットオフ周波数のフィードバック回路が
構成できるという優れた効果を有する。
【図１】本発明の第１実施例の出力自動補正回路を示す
回路図である。
回路図である。
【図２】本発明の第２実施例の出力自動補正回路を示す
回路図である。
回路図である。
【図３】電源電圧変化と出力電圧変化との関係を示すグ
ラフである。
ラフである。
【図４】本発明の第３実施例の出力自動補正回路を示す
回路図である。
回路図である。
【図５】従来例の出力自動補正回路を示す回路図であ
る。
る。
１０ 増幅回路 １２ センサ回路（被増幅回路） ２０ 自動補正回路 ２２ オペアンプ ３０ スタートアップ回路 ４０ 容量増幅回路 ４２ オペアンプ ＲO1 オフセット調整用抵抗 ＲO2 オフセット調整用抵抗 Ｒ４ ベース電流制限抵抗 Ｒ５ オフセット調整抵抗 Ｒ６ チャージ時間用抵抗 Ｒ７ ベース規準電圧用抵抗 Ｔr1 電流シンク用トランジスタ Ｔr2 電流供給用トランジスタ Ｃ１ ハイカットフィルタ用コンデンサ
Claims (3)
- 【請求項１】 オペアンプ用いた増幅回路の出力自動補
正回路であって、ハイカットフィルタコンデンサが並列
され規準電圧を支点として前記増補回路の出力電圧に応
じた電圧を出力するオペアンプと、このオペアンプの出
力によって制御される電流シンク用トランジスタと、こ
の電流シンク用トランジスタの作動によりに被増幅回路
に信号をフィードバックし前記被増幅回路と前記増幅回
路のオフセット電圧を調整するオフセット調整用抵抗
と、を有することを特徴とする出力自動補正回路。 - 【請求項２】 前記増補回路と前記オペアンプとの間
に、電源投入時に前記ハイカットフィルタコンデンサを
チャージするためのスタートアップ回路を設けたことを
特徴とする請求項１記載の出力自動補正回路。 - 【請求項３】 前記ハイカットフィルタコンデンサに容
量増幅回路を設けたことを特徴とする請求項１記載の出
力自動補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7049848A JPH08250939A (ja) | 1995-03-09 | 1995-03-09 | 出力自動補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7049848A JPH08250939A (ja) | 1995-03-09 | 1995-03-09 | 出力自動補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250939A true JPH08250939A (ja) | 1996-09-27 |
Family
ID=12842490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7049848A Pending JPH08250939A (ja) | 1995-03-09 | 1995-03-09 | 出力自動補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250939A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771122B2 (en) | 2002-05-03 | 2004-08-03 | Samsung Electronics, Co., Ltd. | DC offset compensation circuit of closed loop operational amplifier and method of compensating for DC offset |
| US7023266B2 (en) | 2004-01-29 | 2006-04-04 | Samsung Electronics Co., Ltd. | Device and method for nullifying offset voltages in operational amplifiers |
| JP2006279768A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 増幅回路及び増幅回路の制御方法 |
-
1995
- 1995-03-09 JP JP7049848A patent/JPH08250939A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771122B2 (en) | 2002-05-03 | 2004-08-03 | Samsung Electronics, Co., Ltd. | DC offset compensation circuit of closed loop operational amplifier and method of compensating for DC offset |
| KR100459714B1 (ko) * | 2002-05-03 | 2004-12-03 | 삼성전자주식회사 | 클로즈드 루프 연산증폭기의 ｄｃ 오프셋 보상회로 및ｄｃ 오프셋 보상방법 |
| US7023266B2 (en) | 2004-01-29 | 2006-04-04 | Samsung Electronics Co., Ltd. | Device and method for nullifying offset voltages in operational amplifiers |
| JP2006279768A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 増幅回路及び増幅回路の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797577A (en) | Bandgap reference circuit having higher-order temperature compensation | |
| US5365161A (en) | Stabilized voltage supply | |
| JPH0656571B2 (ja) | 温度補償付電圧基準回路 | |
| US4983905A (en) | Constant voltage source circuit | |
| US5337012A (en) | Amplifier having temperature compensated bias control | |
| JPH07113864B2 (ja) | 電流源装置 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH08250939A (ja) | 出力自動補正回路 | |
| JPH04315207A (ja) | 電源回路 | |
| JP3779838B2 (ja) | 電流制限回路 | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| US5446380A (en) | Monolithic integrated voltage regulator | |
| JP5310018B2 (ja) | 発振器 | |
| JPH0580843B2 (ja) | ||
| US6239643B1 (en) | Offset correction circuit and DC amplification circuit | |
| JP2558253B2 (ja) | 温度補償型カレントスイツチ回路 | |
| JP3340345B2 (ja) | 定電圧発生回路 | |
| JP3060608B2 (ja) | 熱線式流量計 | |
| US7551005B2 (en) | Output circuit and current source circuit used in the same | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| EP1162723A1 (en) | Current generator with thermal protection | |
| JP2681303B2 (ja) | 圧電発振器 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPH09128079A (ja) | 定電流発生回路 |