JPH08256155A - ディジタル処理装置のポーリング方法及びその装置 - Google Patents
ディジタル処理装置のポーリング方法及びその装置Info
- Publication number
- JPH08256155A JPH08256155A JP7059005A JP5900595A JPH08256155A JP H08256155 A JPH08256155 A JP H08256155A JP 7059005 A JP7059005 A JP 7059005A JP 5900595 A JP5900595 A JP 5900595A JP H08256155 A JPH08256155 A JP H08256155A
- Authority
- JP
- Japan
- Prior art keywords
- polling
- controlled
- information
- status information
- digital processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Debugging And Monitoring (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ディジタル処理装置のポーリング
方法及びその装置に関し、ポーリング時間を短縮するこ
とを目的とする。 【構成】 複数の被制御部２のステータス情報の収集に
際して、制御部４から各被制御部２に対して情報収集用
コマンドのポーリングを行うディジタル処理装置のポー
リング装置において、被制御部２に制御され、未実装又
は故障を検出して選択信号を出力する検出手段６と、異
常時用応答データを格納する格納手段８と、該格納手段
８の出力及び前記被制御部２のステータス情報出力に接
続され、前記選択信号に応答してステータス情報又は異
常時用応答データを前記制御部４へ出力する選択手段１
０を前記制御部４と前記各被制御部２との間に設けたこ
とを特徴とする。
方法及びその装置に関し、ポーリング時間を短縮するこ
とを目的とする。 【構成】 複数の被制御部２のステータス情報の収集に
際して、制御部４から各被制御部２に対して情報収集用
コマンドのポーリングを行うディジタル処理装置のポー
リング装置において、被制御部２に制御され、未実装又
は故障を検出して選択信号を出力する検出手段６と、異
常時用応答データを格納する格納手段８と、該格納手段
８の出力及び前記被制御部２のステータス情報出力に接
続され、前記選択信号に応答してステータス情報又は異
常時用応答データを前記制御部４へ出力する選択手段１
０を前記制御部４と前記各被制御部２との間に設けたこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、制御部から複数の被制
御部に対して発せられた情報収集コマンドに対する応答
情報の代わりの応答情報を返すか、若しくは情報収集コ
マンド自体の被制御部への到達、又は応答情報の制御部
への到達を早期に為さしめるディジタル処理装置のポー
リング方法及びその装置に関する。
御部に対して発せられた情報収集コマンドに対する応答
情報の代わりの応答情報を返すか、若しくは情報収集コ
マンド自体の被制御部への到達、又は応答情報の制御部
への到達を早期に為さしめるディジタル処理装置のポー
リング方法及びその装置に関する。
【０００２】通信システムの伝送装置等においては、監
視制御部と複数の被制御盤とから構成され、その各被制
御盤は、監視制御部の制御の下に伝送装置の冗長部の切
替制御、状態設定、警報の収集等の処理を行っている。
このような処理には、各被制御盤に対するポーリング処
理を必要としている。その監視制御部及び被制御盤（パ
ッケケージ）は、パッケケージ搭載架の所要の棚毎に複
数、未実装の被制御盤を含んで配置されているため前記
ポーリング処理の早期終了を阻害する場合があるし、又
実装されていたとしても故障となっていると、前記ポー
リング処理の早期終了を阻害する場合がある。
視制御部と複数の被制御盤とから構成され、その各被制
御盤は、監視制御部の制御の下に伝送装置の冗長部の切
替制御、状態設定、警報の収集等の処理を行っている。
このような処理には、各被制御盤に対するポーリング処
理を必要としている。その監視制御部及び被制御盤（パ
ッケケージ）は、パッケケージ搭載架の所要の棚毎に複
数、未実装の被制御盤を含んで配置されているため前記
ポーリング処理の早期終了を阻害する場合があるし、又
実装されていたとしても故障となっていると、前記ポー
リング処理の早期終了を阻害する場合がある。
【０００３】
【従来の技術】伝送装置における従来のポーリング処理
は、図１７に示すように、監視制御部１００を構成する
ＣＰＵ盤１０２のＣＰＵ１０４から通信用ＬＳＩ１０６
を経て未実装であるか、故障であるか否かを問わず、複
数の被制御盤（パッケージ）１０８1 乃至１０８n すべ
ての１つずつに対して情報収集コマンド（ＣＭＤ）によ
る通信を行い、これらの被制御盤１０８1 乃至１０８n
から情報収集（ステータス情報ＳＴの収集）をし、その
情報を分析して各被制御盤１０８1 乃至１０８nに対し
て適切な処理、例えば冗長部の切替制御、状態設定を行
う。
は、図１７に示すように、監視制御部１００を構成する
ＣＰＵ盤１０２のＣＰＵ１０４から通信用ＬＳＩ１０６
を経て未実装であるか、故障であるか否かを問わず、複
数の被制御盤（パッケージ）１０８1 乃至１０８n すべ
ての１つずつに対して情報収集コマンド（ＣＭＤ）によ
る通信を行い、これらの被制御盤１０８1 乃至１０８n
から情報収集（ステータス情報ＳＴの収集）をし、その
情報を分析して各被制御盤１０８1 乃至１０８nに対し
て適切な処理、例えば冗長部の切替制御、状態設定を行
う。
【０００４】このような処理を受ける被制御盤１０８1
乃至１０８n は、１２０〜１５０枚もある。その数は、
装置種別により異なる。
乃至１０８n は、１２０〜１５０枚もある。その数は、
装置種別により異なる。
【０００５】
【発明が解決しようとする課題】前述のように、従来の
ポーリング処理は、未実装であるか、故障であるかを問
わず、すべての被制御盤１０８1 乃至１０８n に対して
或る一定周期でコマンドＣＭＤを送出し、被制御盤１０
８1 乃至１０８n からの応答情報（ステータス情報）を
受け取って制御の判断を行っている。
ポーリング処理は、未実装であるか、故障であるかを問
わず、すべての被制御盤１０８1 乃至１０８n に対して
或る一定周期でコマンドＣＭＤを送出し、被制御盤１０
８1 乃至１０８n からの応答情報（ステータス情報）を
受け取って制御の判断を行っている。
【０００６】このようなポーリング処理においては、例
えば被制御盤１０８1 が実装されていて通信用ＬＳＩ１
１０1 が正常である場合ａと、被制御盤１０８1 が未実
装、若しくは通信用ＬＳＩ１１０1 が異常である場合ｂ
とでは、図１８に示すように、ＣＭＤの送信→ステータ
ス情報ＳＴの受信（若しくはＣＰＵ盤１０２の通信用Ｌ
ＳＩ１０６が未実装の被制御盤１０８i についてタイム
オーバーと判断するまでの時間）までに要する時間に大
きな差がでる。
えば被制御盤１０８1 が実装されていて通信用ＬＳＩ１
１０1 が正常である場合ａと、被制御盤１０８1 が未実
装、若しくは通信用ＬＳＩ１１０1 が異常である場合ｂ
とでは、図１８に示すように、ＣＭＤの送信→ステータ
ス情報ＳＴの受信（若しくはＣＰＵ盤１０２の通信用Ｌ
ＳＩ１０６が未実装の被制御盤１０８i についてタイム
オーバーと判断するまでの時間）までに要する時間に大
きな差がでる。
【０００７】このことから、前述のように局舎、架単位
で実装が異なるため、装置全体に対しポーリングに掛か
る時間に差が生じてしまう。特に、架設されている被制
御盤の数が少ない場合に時間が掛かってしまう。本発明
は、斯かる技術的課題に鑑みて創作されたもので、ポー
リング時間を短縮し得るディジタル処理装置のポーリン
グ方法及びその装置を提供することをその目的とする。
で実装が異なるため、装置全体に対しポーリングに掛か
る時間に差が生じてしまう。特に、架設されている被制
御盤の数が少ない場合に時間が掛かってしまう。本発明
は、斯かる技術的課題に鑑みて創作されたもので、ポー
リング時間を短縮し得るディジタル処理装置のポーリン
グ方法及びその装置を提供することをその目的とする。
【０００８】
【課題を解決するための手段】図１は、請求項７記載の
発明の原理ブロック図を示す。図２は、請求項８記載の
発明の原理ブロック図を示す。図３は、請求項９記載の
発明の原理ブロック図を示す。図４は、請求項１０及び
請求項１１記載の発明の原理ブロック図を示す。図５
は、請求項１２及び請求項１３記載の発明の原理ブロッ
ク図を示す。
発明の原理ブロック図を示す。図２は、請求項８記載の
発明の原理ブロック図を示す。図３は、請求項９記載の
発明の原理ブロック図を示す。図４は、請求項１０及び
請求項１１記載の発明の原理ブロック図を示す。図５
は、請求項１２及び請求項１３記載の発明の原理ブロッ
ク図を示す。
【０００９】請求項１記載の発明は、複数の被制御部の
ステータス情報の収集に際して、制御部から各被制御部
に対して情報収集用コマンドのポーリングを行うディジ
タル処理装置のポーリング方法において、未実装又は故
障の有無を判定し、該判定が正常のとき、前記制御部か
ら各被制御部に対して送出された情報収集用コマンドに
対する応答としてのステータス情報を前記制御部へ返
し、前記判定が異常のとき、応答情報を前記ステータス
情報に代えて制御部へ返すことを特徴とする。
ステータス情報の収集に際して、制御部から各被制御部
に対して情報収集用コマンドのポーリングを行うディジ
タル処理装置のポーリング方法において、未実装又は故
障の有無を判定し、該判定が正常のとき、前記制御部か
ら各被制御部に対して送出された情報収集用コマンドに
対する応答としてのステータス情報を前記制御部へ返
し、前記判定が異常のとき、応答情報を前記ステータス
情報に代えて制御部へ返すことを特徴とする。
【００１０】請求項２記載の発明は、請求項１記載のデ
ィジタル処理装置のポーリング方法において、前記応答
情報は、予め用意されている異常時用応答データである
ことを特徴とする。請求項３記載の発明は、請求項１記
載のディジタル処理装置のポーリング方法において、前
記応答情報は、情報収集用コマンドであることを特徴と
する。
ィジタル処理装置のポーリング方法において、前記応答
情報は、予め用意されている異常時用応答データである
ことを特徴とする。請求項３記載の発明は、請求項１記
載のディジタル処理装置のポーリング方法において、前
記応答情報は、情報収集用コマンドであることを特徴と
する。
【００１１】請求項４記載の発明は、複数の被制御部の
ステータス情報の収集に際して、制御部から各被制御部
に対して情報収集用コマンドのポーリングを行うディジ
タル処理装置のポーリング方法において、前記制御部か
ら１つの情報収集用コマンドを複数の被制御部に対し送
出し、各被制御部から制御部へ返されるステータス情報
間に競合が生じない遅延量を各被制御部で各被制御部へ
の情報収集用コマンド及び又は各被制御部からのステー
タス情報に与えることを特徴とする。
ステータス情報の収集に際して、制御部から各被制御部
に対して情報収集用コマンドのポーリングを行うディジ
タル処理装置のポーリング方法において、前記制御部か
ら１つの情報収集用コマンドを複数の被制御部に対し送
出し、各被制御部から制御部へ返されるステータス情報
間に競合が生じない遅延量を各被制御部で各被制御部へ
の情報収集用コマンド及び又は各被制御部からのステー
タス情報に与えることを特徴とする。
【００１２】請求項５記載の発明は、請求項４記載のデ
ィジタル処理装置のポーリング方法において、前記遅延
量は、ポーリングの正常時に情報収集用コマンドに対し
てステータス情報が返る時間の２分の１より大きい真分
数の時間だけ各被制御部毎に順次に大きい値としたこと
を特徴とする。請求項６記載の発明は、請求項４記載の
ディジタル処理装置のポーリング方法において、前記遅
延量は、ポーリングの正常時に情報収集用コマンドに対
してステータス情報が返る時間の２分の１より大きい真
分数の時間だけ順次に遅延させて得ることを特徴とす
る。
ィジタル処理装置のポーリング方法において、前記遅延
量は、ポーリングの正常時に情報収集用コマンドに対し
てステータス情報が返る時間の２分の１より大きい真分
数の時間だけ各被制御部毎に順次に大きい値としたこと
を特徴とする。請求項６記載の発明は、請求項４記載の
ディジタル処理装置のポーリング方法において、前記遅
延量は、ポーリングの正常時に情報収集用コマンドに対
してステータス情報が返る時間の２分の１より大きい真
分数の時間だけ順次に遅延させて得ることを特徴とす
る。
【００１３】請求項７記載の発明は、図１に示すよう
に、複数の被制御部２のステータス情報の収集に際し
て、制御部４から各被制御部２に対して情報収集用コマ
ンドのポーリングを行うディジタル処理装置のポーリン
グ装置において、被制御部２に接続され、未実装又は故
障を検出して選択信号を出力する検出手段６と、異常時
用応答データを格納する格納手段８と、該格納手段８の
出力及び前記被制御部２のステータス情報出力に接続さ
れ、前記選択信号に応答してステータス情報又は異常時
用応答データを前記制御部４へ出力する選択手段１０を
前記制御部４と前記各被制御部２との間に設けたことを
特徴とする。
に、複数の被制御部２のステータス情報の収集に際し
て、制御部４から各被制御部２に対して情報収集用コマ
ンドのポーリングを行うディジタル処理装置のポーリン
グ装置において、被制御部２に接続され、未実装又は故
障を検出して選択信号を出力する検出手段６と、異常時
用応答データを格納する格納手段８と、該格納手段８の
出力及び前記被制御部２のステータス情報出力に接続さ
れ、前記選択信号に応答してステータス情報又は異常時
用応答データを前記制御部４へ出力する選択手段１０を
前記制御部４と前記各被制御部２との間に設けたことを
特徴とする。
【００１４】請求項８記載の発明は、図２に示すよう
に、複数の被制御部２のステータス情報の収集に際し
て、制御部４から各被制御部２に対して情報収集用コマ
ンドのポーリングを行うディジタル処理装置のポーリン
グ装置において、未実装又は故障を検出して選択信号を
出力する検出手段６と、前記制御部４の情報収集用コマ
ンド出力及び前記被制御部２のステータス情報出力に接
続され、前記選択信号に応答してステータス情報又は情
報収集用コマンドを前記制御部４へ出力する選択手段１
２を前記制御部４と前記被制御部２との間に設けたこと
を特徴とする。
に、複数の被制御部２のステータス情報の収集に際し
て、制御部４から各被制御部２に対して情報収集用コマ
ンドのポーリングを行うディジタル処理装置のポーリン
グ装置において、未実装又は故障を検出して選択信号を
出力する検出手段６と、前記制御部４の情報収集用コマ
ンド出力及び前記被制御部２のステータス情報出力に接
続され、前記選択信号に応答してステータス情報又は情
報収集用コマンドを前記制御部４へ出力する選択手段１
２を前記制御部４と前記被制御部２との間に設けたこと
を特徴とする。
【００１５】請求項９記載の発明は、図３に示すよう
に、複数の被制御部２のステータス情報の収集に際し
て、制御部４から各被制御部２に対して情報収集用コマ
ンドのポーリングを行うディジタル処理装置のポーリン
グ装置において、前記被制御部が差し込まれるバックボ
ードの情報収集用コマンドピン１１とステータス情報ピ
ン１３との間に接続手段１４を設けたことを特徴とす
る。
に、複数の被制御部２のステータス情報の収集に際し
て、制御部４から各被制御部２に対して情報収集用コマ
ンドのポーリングを行うディジタル処理装置のポーリン
グ装置において、前記被制御部が差し込まれるバックボ
ードの情報収集用コマンドピン１１とステータス情報ピ
ン１３との間に接続手段１４を設けたことを特徴とす
る。
【００１６】請求項１０記載の発明は、図４に示すよう
に、複数の被制御部２のステータス情報の収集に際し
て、制御部４から各被制御部２に対して情報収集用コマ
ンドのポーリングを行うディジタル処理装置のポーリン
グ装置において、１つの情報収集用コマンドが供給され
る被制御部群内の各被制御部２の情報収集用コマンド入
力２Ｉと当該被制御部２の内部回路１６の情報収集用コ
マンド入力１６Ｉとの間、及び又は前記被制御部の内部
回路１６のステータス情報出力１６Ｏと前記被制御部２
のステータス情報出力２Ｏとの間に遅延回路１８、２０
を設け、前記各被制御部２の遅延回路１８、２０の遅延
量は、制御部４で競合を生じさせない値であることを特
徴とする。
に、複数の被制御部２のステータス情報の収集に際し
て、制御部４から各被制御部２に対して情報収集用コマ
ンドのポーリングを行うディジタル処理装置のポーリン
グ装置において、１つの情報収集用コマンドが供給され
る被制御部群内の各被制御部２の情報収集用コマンド入
力２Ｉと当該被制御部２の内部回路１６の情報収集用コ
マンド入力１６Ｉとの間、及び又は前記被制御部の内部
回路１６のステータス情報出力１６Ｏと前記被制御部２
のステータス情報出力２Ｏとの間に遅延回路１８、２０
を設け、前記各被制御部２の遅延回路１８、２０の遅延
量は、制御部４で競合を生じさせない値であることを特
徴とする。
【００１７】請求項１１記載の発明は、図４に示すよう
に、請求項１０記載のディジタル処理装置のポーリング
装置において、前記各遅延回路１８、２０の遅延量は、
ポーリングの正常時に情報収集用コマンドに対してステ
ータス情報が返る時間の２分の１より大きい真分数の時
間だけずつ大きい大きい値であることを特徴とする。請
求項１２記載の発明は、図５に示すように、複数の被制
御部２のステータス情報の収集に際して、制御部４から
各被制御部２に対して情報収集用コマンドのポーリング
を行うディジタル処理装置のポーリング装置において、
前記制御部４に一番近い被制御部２を除く各被制御部に
対応して設けられ、それぞれ同一遅延量を有する遅延回
路２２を直列に縦続接続し、当該被制御部までの遅延量
の合計が制御部４で競合を生じさせない遅延量とし、該
直列接続の遅延回路列の入力端、接続端、及び出力端
の、対応する被制御部の情報収集用コマンド入力への接
続、及び又は対応する被制御部のステータス情報出力へ
の接続を為したことを特徴とする。
に、請求項１０記載のディジタル処理装置のポーリング
装置において、前記各遅延回路１８、２０の遅延量は、
ポーリングの正常時に情報収集用コマンドに対してステ
ータス情報が返る時間の２分の１より大きい真分数の時
間だけずつ大きい大きい値であることを特徴とする。請
求項１２記載の発明は、図５に示すように、複数の被制
御部２のステータス情報の収集に際して、制御部４から
各被制御部２に対して情報収集用コマンドのポーリング
を行うディジタル処理装置のポーリング装置において、
前記制御部４に一番近い被制御部２を除く各被制御部に
対応して設けられ、それぞれ同一遅延量を有する遅延回
路２２を直列に縦続接続し、当該被制御部までの遅延量
の合計が制御部４で競合を生じさせない遅延量とし、該
直列接続の遅延回路列の入力端、接続端、及び出力端
の、対応する被制御部の情報収集用コマンド入力への接
続、及び又は対応する被制御部のステータス情報出力へ
の接続を為したことを特徴とする。
【００１８】請求項１３記載の発明は、図５に示すよう
に、請求項１２記載のディジタル処理装置のポーリング
装置において、前記遅延回路２２の遅延量は、ポーリン
グの正常時に情報収集用コマンドに対してステータス情
報が返る時間の２分の１より大きい真分数の時間の値で
あることを特徴とする。
に、請求項１２記載のディジタル処理装置のポーリング
装置において、前記遅延回路２２の遅延量は、ポーリン
グの正常時に情報収集用コマンドに対してステータス情
報が返る時間の２分の１より大きい真分数の時間の値で
あることを特徴とする。
【００１９】
【作用】請求項１記載の発明によれば、被制御部が実装
されており、且つ故障でなければ、情報収集用コマンド
に対してステータス情報が制御部へ返されるが、未実
装、又は故障のときは、応答情報が制御部へ返されるか
ら、制御部は、従来のように長い時間待機している必要
はなくなり、ポーリング時間の短縮となる。
されており、且つ故障でなければ、情報収集用コマンド
に対してステータス情報が制御部へ返されるが、未実
装、又は故障のときは、応答情報が制御部へ返されるか
ら、制御部は、従来のように長い時間待機している必要
はなくなり、ポーリング時間の短縮となる。
【００２０】請求項２記載の発明は、請求項１記載の発
明における応答情報を異常時用応答データとしたものて
あり、請求項３記載の発明は、請求項１記載の発明にお
ける応答情報を情報収集用コマンドとしたものである。
請求項１及び請求項２記載の発明と同様の作用効果が得
られる。請求項４記載の発明は、制御部から複数の被制
御部に対して１つの情報収集用コマンドを送出したのに
対して、各被制御部への情報収集用コマンド及び又は各
被制御部からのステータス情報に対して、被制御部から
制御部へ返されるステータス情報間に競合が生じないだ
けの遅延時間を与えるようにしたものである。
明における応答情報を異常時用応答データとしたものて
あり、請求項３記載の発明は、請求項１記載の発明にお
ける応答情報を情報収集用コマンドとしたものである。
請求項１及び請求項２記載の発明と同様の作用効果が得
られる。請求項４記載の発明は、制御部から複数の被制
御部に対して１つの情報収集用コマンドを送出したのに
対して、各被制御部への情報収集用コマンド及び又は各
被制御部からのステータス情報に対して、被制御部から
制御部へ返されるステータス情報間に競合が生じないだ
けの遅延時間を与えるようにしたものである。
【００２１】これにより、各被制御部に対して情報収集
用コマンドを逐一送出しない分、ポーリング時間の短縮
となる。請求項５記載の発明は、請求項４記載の発明に
おける遅延量をポーリングの正常時に情報収集用コマン
ドに対してステータス情報が返る時間の２分の１より大
きい真分数の時間だけ各被制御部毎に順次に大きい値と
したものであり、請求項６記載の発明は、請求項４記載
の発明における遅延量を、ポーリングの正常時に情報収
集用コマンドに対してステータス情報が返る時間の２分
の１より大きい真分数の時間だけ順次に遅延させて得る
ようにしたものであり、請求項４記載の発明と同様の効
果を得ることができる。
用コマンドを逐一送出しない分、ポーリング時間の短縮
となる。請求項５記載の発明は、請求項４記載の発明に
おける遅延量をポーリングの正常時に情報収集用コマン
ドに対してステータス情報が返る時間の２分の１より大
きい真分数の時間だけ各被制御部毎に順次に大きい値と
したものであり、請求項６記載の発明は、請求項４記載
の発明における遅延量を、ポーリングの正常時に情報収
集用コマンドに対してステータス情報が返る時間の２分
の１より大きい真分数の時間だけ順次に遅延させて得る
ようにしたものであり、請求項４記載の発明と同様の効
果を得ることができる。
【００２２】請求項７記載の発明は、検出手段６から発
生された選択信号によってステータス情報、又は異常時
用応答データを制御部４へ返すようにしたので、請求項
１記載の発明と同様の効果を得ることができる。請求項
８記載の発明は、請求項７記載の発明において選択信号
によって異常時用応答データを制御部４に返すようにし
たのを情報収集用コマンドを制御部４に返すようにした
ものである。その作用効果は、請求項７記載の発明と同
じである。
生された選択信号によってステータス情報、又は異常時
用応答データを制御部４へ返すようにしたので、請求項
１記載の発明と同様の効果を得ることができる。請求項
８記載の発明は、請求項７記載の発明において選択信号
によって異常時用応答データを制御部４に返すようにし
たのを情報収集用コマンドを制御部４に返すようにした
ものである。その作用効果は、請求項７記載の発明と同
じである。
【００２３】請求項９記載の発明は、接続手段によって
情報収集用コマンドピン１１とステータス情報ピン１３
とを接続して情報収集用コマンドを制御部４へ返すよう
にしたものである。請求項１０記載の発明は、被制御部
群の各被制御部２から制御部４へ返されるステータス情
報が制御部４で競合が生じないような遅延量を、情報収
集用コマンド、又はステータス情報に遅延回路１８、２
０によって与えるようにしたものである。
情報収集用コマンドピン１１とステータス情報ピン１３
とを接続して情報収集用コマンドを制御部４へ返すよう
にしたものである。請求項１０記載の発明は、被制御部
群の各被制御部２から制御部４へ返されるステータス情
報が制御部４で競合が生じないような遅延量を、情報収
集用コマンド、又はステータス情報に遅延回路１８、２
０によって与えるようにしたものである。
【００２４】その作用効果は、請求項４記載の発明で得
られる作用効果は同じである。請求項１１記載の発明
は、請求項１０記載の発明における遅延回路１８、２０
の遅延量を、ポーリングの正常時に情報収集用コマンド
に対してステータス情報が返る時間の２分の１より大き
い真分数の時間だけずつ大きい値にしたものである。そ
の作用効果は、請求項１０記載の発明と同じである。
られる作用効果は同じである。請求項１１記載の発明
は、請求項１０記載の発明における遅延回路１８、２０
の遅延量を、ポーリングの正常時に情報収集用コマンド
に対してステータス情報が返る時間の２分の１より大き
い真分数の時間だけずつ大きい値にしたものである。そ
の作用効果は、請求項１０記載の発明と同じである。
【００２５】請求項１２記載の発明は、請求項１０記載
の発明が各被制御部毎に独自の遅延回路を設けたのに対
して、遅延回路２２の直列接続により遅延量の共用化を
図ったものである。その作用効果は、請求項１０記載の
発明と同じである。請求項１３記載の発明は、請求項１
２記載の発明における各遅延回路２２の遅延量を、ポー
リングの正常時に情報収集用コマンドに対してステータ
ス情報が返る時間の２分の１より大きい真分数の時間の
値としたものである。その作用効果は、請求項１２記載
の発明と同じである。
の発明が各被制御部毎に独自の遅延回路を設けたのに対
して、遅延回路２２の直列接続により遅延量の共用化を
図ったものである。その作用効果は、請求項１０記載の
発明と同じである。請求項１３記載の発明は、請求項１
２記載の発明における各遅延回路２２の遅延量を、ポー
リングの正常時に情報収集用コマンドに対してステータ
ス情報が返る時間の２分の１より大きい真分数の時間の
値としたものである。その作用効果は、請求項１２記載
の発明と同じである。
【００２６】
【実施例】図６乃至図８、図１１乃至図１３、図１５、
及び図１６に示すいずれの実施例も伝送装置で実施する
例を示す。図６は、請求項１、請求項２、及び請求項７
記載の発明の一実施例を示す。図６において、５０はバ
ッファ盤の各々である。複数のバッファ盤（パッケケー
ジ）５０は、パッケケージ搭載架（図示せず）の各棚毎
に設けられている。バッファ盤５０は、実装・故障検出
手段５２、異常時用応答データを記憶するメモリ５４、
及びセレクタ５６から成る。又、バッファ盤５０はドラ
イバ５８、６０を有する。メモリ５４は、パッケケージ
搭載架の棚に共通に用いられてもよい。その他の構成要
素は、図１７と同じであるので、その構成要素には、図
１７と同じ参照番号を付してその説明は省略する。
及び図１６に示すいずれの実施例も伝送装置で実施する
例を示す。図６は、請求項１、請求項２、及び請求項７
記載の発明の一実施例を示す。図６において、５０はバ
ッファ盤の各々である。複数のバッファ盤（パッケケー
ジ）５０は、パッケケージ搭載架（図示せず）の各棚毎
に設けられている。バッファ盤５０は、実装・故障検出
手段５２、異常時用応答データを記憶するメモリ５４、
及びセレクタ５６から成る。又、バッファ盤５０はドラ
イバ５８、６０を有する。メモリ５４は、パッケケージ
搭載架の棚に共通に用いられてもよい。その他の構成要
素は、図１７と同じであるので、その構成要素には、図
１７と同じ参照番号を付してその説明は省略する。
【００２７】図６において、被制御盤１０８1 、１０８
2 、・・・、１０８n は、図１の被制御部２に対応し、
ＣＰＵ盤１０２は、図１の制御部４に対応する。実装・
故障検出手段５２は、図１の検出手段６に対応し、メモ
リ５４は、図１の格納手段８に対応する。セレクタ５６
は、図１の選択手段１０に対応する。この構成の動作を
以下に説明する。
2 、・・・、１０８n は、図１の被制御部２に対応し、
ＣＰＵ盤１０２は、図１の制御部４に対応する。実装・
故障検出手段５２は、図１の検出手段６に対応し、メモ
リ５４は、図１の格納手段８に対応する。セレクタ５６
は、図１の選択手段１０に対応する。この構成の動作を
以下に説明する。
【００２８】ＣＰＵ盤１０２から送出される情報収集用
コマンドＣＭＤは、未実装、又は故障が生じているか否
かを問わず、ドライバ５８を経て各被制御盤１０８1 乃
至１０８n へ供給される。実装・故障検出手段５２から
未実装、又は故障を示さない選択信号が出力されるとき
には、前記情報収集用コマンドに対する応答としてのス
テータス情報ＳＴは、ドライバ６０を経てドライバ６０
側に切り換えられているセレクタ５６を経てＣＰＵ盤１
０２へ供給される（図９参照）。
コマンドＣＭＤは、未実装、又は故障が生じているか否
かを問わず、ドライバ５８を経て各被制御盤１０８1 乃
至１０８n へ供給される。実装・故障検出手段５２から
未実装、又は故障を示さない選択信号が出力されるとき
には、前記情報収集用コマンドに対する応答としてのス
テータス情報ＳＴは、ドライバ６０を経てドライバ６０
側に切り換えられているセレクタ５６を経てＣＰＵ盤１
０２へ供給される（図９参照）。
【００２９】実装・故障検出手段５２から未実装、又は
故障を示す選択信号が出力されるときは、その選択信号
に応答してセレクタ５６は、メモリ５４側に切り換えら
れるから、情報収集用コマンドに対するステータス情報
ＳＴの代わりに、異常時用応答データがＣＰＵ盤１０２
へ供給される。従って、ＣＰＵ盤１０２は、被制御盤１
０８1 乃至１０８n のうちの１つ、又は複数の被制御盤
が、未実装、又は故障であったとしても、そのことのた
めにポーリング時間が長くなってしまうという不都合は
回避することができる。つまり、ポーリング時間の短縮
化を達成することができる。そのポーリング時間は、図
９に示すように、被制御盤の数がｎであったとすると、
ポーリング時間は、Ｔa×ｎとなる。そのＴa は、情報
収集用コマンドＣＭＤがＣＰＵ盤１０２から送出されて
からステータス情報ＳＴがＣＰＵ盤１０２に正常に返さ
れるまでの時間である。
故障を示す選択信号が出力されるときは、その選択信号
に応答してセレクタ５６は、メモリ５４側に切り換えら
れるから、情報収集用コマンドに対するステータス情報
ＳＴの代わりに、異常時用応答データがＣＰＵ盤１０２
へ供給される。従って、ＣＰＵ盤１０２は、被制御盤１
０８1 乃至１０８n のうちの１つ、又は複数の被制御盤
が、未実装、又は故障であったとしても、そのことのた
めにポーリング時間が長くなってしまうという不都合は
回避することができる。つまり、ポーリング時間の短縮
化を達成することができる。そのポーリング時間は、図
９に示すように、被制御盤の数がｎであったとすると、
ポーリング時間は、Ｔa×ｎとなる。そのＴa は、情報
収集用コマンドＣＭＤがＣＰＵ盤１０２から送出されて
からステータス情報ＳＴがＣＰＵ盤１０２に正常に返さ
れるまでの時間である。
【００３０】図７は、請求項１、請求項３、及び請求項
８記載の発明の一実施例を示す。この実施例は、図６に
示す実施例の異常時用データの代わりに、ステータス情
報ＳＴを用いるようにしたものである。即ち、ＣＰＵ盤
１０２からドライバ５８を経て被制御盤１０８1 乃至１
０８n へ供給される情報収集用コマンドが未実装、又は
故障の被制御盤から送出されて来ないステータス情報Ｓ
Ｔの代わりにＣＰＵ盤１０２へ供給される。
８記載の発明の一実施例を示す。この実施例は、図６に
示す実施例の異常時用データの代わりに、ステータス情
報ＳＴを用いるようにしたものである。即ち、ＣＰＵ盤
１０２からドライバ５８を経て被制御盤１０８1 乃至１
０８n へ供給される情報収集用コマンドが未実装、又は
故障の被制御盤から送出されて来ないステータス情報Ｓ
Ｔの代わりにＣＰＵ盤１０２へ供給される。
【００３１】この実施例の作用効果も、図６に示す実施
例の作用効果と同等である。図７において、被制御盤１
０８1 、１０８2 、・・・、１０８n は、図２の被制御
部２に対応し、ＣＰＵ盤１０２は、図２の制御部４に対
応する。実装・故障検出手段５２は、図２の検出手段６
に対応し、セレクタ５６は、図２の選択手段１２に対応
する。
例の作用効果と同等である。図７において、被制御盤１
０８1 、１０８2 、・・・、１０８n は、図２の被制御
部２に対応し、ＣＰＵ盤１０２は、図２の制御部４に対
応する。実装・故障検出手段５２は、図２の検出手段６
に対応し、セレクタ５６は、図２の選択手段１２に対応
する。
【００３２】図８は、請求項９記載の発明の他の実施例
を示す。即ち、被制御盤が未実装であるとき、その未実
装のバックボード６２の情報収集用コマンドピン６４及
びステータス情報ピン６５にコネクタ６６を差し込むよ
うにしたものである。従って、図６、図７に示す実施例
と同様の作用効果を得ることができる。図８において、
ＣＰＵ盤１０２は、図３の制御部４に対応し、情報収集
用コマンドピン６４は、図３の情報収集用コマンドピン
１１に対応し、ステータス情報ピン６５は、図３のステ
ータス情報ピン１３に対応する。
を示す。即ち、被制御盤が未実装であるとき、その未実
装のバックボード６２の情報収集用コマンドピン６４及
びステータス情報ピン６５にコネクタ６６を差し込むよ
うにしたものである。従って、図６、図７に示す実施例
と同様の作用効果を得ることができる。図８において、
ＣＰＵ盤１０２は、図３の制御部４に対応し、情報収集
用コマンドピン６４は、図３の情報収集用コマンドピン
１１に対応し、ステータス情報ピン６５は、図３のステ
ータス情報ピン１３に対応する。
【００３３】図１１は、請求項４、請求項５、請求項１
０、及び請求項１１記載の発明の一実施例を示す。この
実施例は、情報収集用コマンドを被制御盤１０８1 Ａ乃
至１０８n Ａに対応する遅延器７２1 乃至７０n （７２
1 のみを図示してある。）を経て被制御盤１０８1 Ａ乃
至１０８n Ａの被制御盤の通信用ＬＳＩ７４1 乃至７４
n へ供給するようにしたものである。遅延器７２1 乃至
７０n は、パッケージアドレス（ＰＫＧＡＤＲ）レジス
タの値に応じた遅延を与えるように構成されている。即
ち、ＰＫＧＡＤＲ＝１のときτ1 ＝０、ＰＫＧＡＤＲ＝
２のときτ1 ＝（１／２）Ｔａ、ＰＫＧＡＤＲ＝３のと
きτ1 ＝Ｔａ、・・・ＰＫＧＡＤＲ＝ｎのときτ1 ＝
（ｎ−１／２）Ｔａとして与えられる。Ｔa は、前述と
同様、情報収集用コマンドＣＭＤがＣＰＵ盤１０２から
送出されてからステータス情報ＳＴがＣＰＵ盤１０２に
正常に返されるまでの時間である。このようにτ1 を定
めたときのポーリング処理のタイムチャートを図１４に
示す。
０、及び請求項１１記載の発明の一実施例を示す。この
実施例は、情報収集用コマンドを被制御盤１０８1 Ａ乃
至１０８n Ａに対応する遅延器７２1 乃至７０n （７２
1 のみを図示してある。）を経て被制御盤１０８1 Ａ乃
至１０８n Ａの被制御盤の通信用ＬＳＩ７４1 乃至７４
n へ供給するようにしたものである。遅延器７２1 乃至
７０n は、パッケージアドレス（ＰＫＧＡＤＲ）レジス
タの値に応じた遅延を与えるように構成されている。即
ち、ＰＫＧＡＤＲ＝１のときτ1 ＝０、ＰＫＧＡＤＲ＝
２のときτ1 ＝（１／２）Ｔａ、ＰＫＧＡＤＲ＝３のと
きτ1 ＝Ｔａ、・・・ＰＫＧＡＤＲ＝ｎのときτ1 ＝
（ｎ−１／２）Ｔａとして与えられる。Ｔa は、前述と
同様、情報収集用コマンドＣＭＤがＣＰＵ盤１０２から
送出されてからステータス情報ＳＴがＣＰＵ盤１０２に
正常に返されるまでの時間である。このようにτ1 を定
めたときのポーリング処理のタイムチャートを図１４に
示す。
【００３４】従って、被制御盤の数がｎであるときにこ
れら被制御盤をポーリングするのに要するポーリング時
間は、（ｎ＋１）Ｔa ／２となり、ポーリング時間の短
縮となる。又、被制御盤のパッケージと、そのパッケー
ジアドレス（ＰＫＧＡＤＲ）との関係を示したのが、図
１０である。
れら被制御盤をポーリングするのに要するポーリング時
間は、（ｎ＋１）Ｔa ／２となり、ポーリング時間の短
縮となる。又、被制御盤のパッケージと、そのパッケー
ジアドレス（ＰＫＧＡＤＲ）との関係を示したのが、図
１０である。
【００３５】図１２は、請求項４、請求項５、請求項１
０、及び請求項１１記載の発明の他の実施例を示す。こ
の実施例は、図１１の実施例が情報収集用コマンドに遅
延を与える実施例を示したのに対して、図１３の実施例
は、ステータス情報ＳＴに対して遅延を与える実施例で
ある。図中の参照番号７０1 は、図１１と同様のパッケ
ージアドレスレジスタであり、参照番号８２1 は遅延回
路であり、その遅延時間τ2 は、図１１の遅延時間と同
じである。パッケケージアドレスレジスタ７０ 1 、遅延
回路８２1 は被制御盤１０８1 Ｂのものであり、被制御
盤１０８2 Ｂ乃至１０８n Ｂのものは図示してない。
０、及び請求項１１記載の発明の他の実施例を示す。こ
の実施例は、図１１の実施例が情報収集用コマンドに遅
延を与える実施例を示したのに対して、図１３の実施例
は、ステータス情報ＳＴに対して遅延を与える実施例で
ある。図中の参照番号７０1 は、図１１と同様のパッケ
ージアドレスレジスタであり、参照番号８２1 は遅延回
路であり、その遅延時間τ2 は、図１１の遅延時間と同
じである。パッケケージアドレスレジスタ７０ 1 、遅延
回路８２1 は被制御盤１０８1 Ｂのものであり、被制御
盤１０８2 Ｂ乃至１０８n Ｂのものは図示してない。
【００３６】その作用効果は、図１２に示す実施例と同
効である。図１３は、請求項４、請求項５、請求項１
０、及び請求項１１記載の発明の他の実施例を示す。こ
の実施例は、図１１の実施例が情報収集用コマンドに遅
延を与える実施例を示し、図１２の実施例がステータス
情報ＳＴに遅延を与える実施例を示したのに対して、図
１３の実施例は、情報収集用コマンド及びステータス情
報ＳＴに対して遅延を与える実施例である。図中の参照
番号７０1 は、図１１と同様のパッケージアドレスレジ
スタであり、参照番号７２1 、８２1 は遅延回路であ
り、その遅延時間τ2 は、図１１の遅延時間と同じであ
る。パッケケージアドレスレジスタ７０1 、７２1 、８
２1 は被制御盤１０８1 Ｃのものを示し、被制御盤１０
８2 Ｃ乃至１０８n Ｃのものは図示してない。
効である。図１３は、請求項４、請求項５、請求項１
０、及び請求項１１記載の発明の他の実施例を示す。こ
の実施例は、図１１の実施例が情報収集用コマンドに遅
延を与える実施例を示し、図１２の実施例がステータス
情報ＳＴに遅延を与える実施例を示したのに対して、図
１３の実施例は、情報収集用コマンド及びステータス情
報ＳＴに対して遅延を与える実施例である。図中の参照
番号７０1 は、図１１と同様のパッケージアドレスレジ
スタであり、参照番号７２1 、８２1 は遅延回路であ
り、その遅延時間τ2 は、図１１の遅延時間と同じであ
る。パッケケージアドレスレジスタ７０1 、７２1 、８
２1 は被制御盤１０８1 Ｃのものを示し、被制御盤１０
８2 Ｃ乃至１０８n Ｃのものは図示してない。
【００３７】その作用効果は、図１２に示す実施例と同
効である。図１１乃至図１３において、被制御盤１０８
1 Ａ、１０８2 Ａ、・・・、１０８n Ａ、１０８1 Ｂ、
１０８2 Ｂ、・・・、１０８n Ｂ、１０８1 Ｃ、１０８
2Ｃ、・・・、１０８n Ｃは、図４の被制御部２に対応
し、ＣＰＵ盤１０２は、図４の制御部４に対応する。被
制御盤の通信用ＬＳＩ７４1 、７４2 、・・・、７４n
は、図４の内部回路１６に対応する。遅延回路７２1 乃
至７２n は、図４の遅延回路１８に対応し、遅延回路８
０1 乃至８０n は、図４の遅延回路２０に対応する。
効である。図１１乃至図１３において、被制御盤１０８
1 Ａ、１０８2 Ａ、・・・、１０８n Ａ、１０８1 Ｂ、
１０８2 Ｂ、・・・、１０８n Ｂ、１０８1 Ｃ、１０８
2Ｃ、・・・、１０８n Ｃは、図４の被制御部２に対応
し、ＣＰＵ盤１０２は、図４の制御部４に対応する。被
制御盤の通信用ＬＳＩ７４1 、７４2 、・・・、７４n
は、図４の内部回路１６に対応する。遅延回路７２1 乃
至７２n は、図４の遅延回路１８に対応し、遅延回路８
０1 乃至８０n は、図４の遅延回路２０に対応する。
【００３８】図１５は、請求項４、請求項６、請求項１
２、及び請求項１３記載の発明の一実施例を示す。この
実施例は、ＣＰＵ盤１０２からの情報収集用コマンドＣ
ＭＤをＣＰＵ盤１０２に一番近い被制御盤１０８1 を除
き、遅延回路９０1 、９０2、・・・、９０n-2 、９０
n-1 により同一の遅延時間τだけ順次に遅延させて各被
制御盤１０８2 乃至１０８n へ入力させるようにしたも
のである。図中のτ1、τ2 、・・・、τn-1 は、すべ
て等しい時間τ＝（１／２）Ｔa である。Ｔaは、前述
と同様、情報収集用コマンドＣＭＤがＣＰＵ盤１０２か
ら送出されてからステータス情報ＳＴがＣＰＵ盤１０２
に正常に返されるまでの時間である。
２、及び請求項１３記載の発明の一実施例を示す。この
実施例は、ＣＰＵ盤１０２からの情報収集用コマンドＣ
ＭＤをＣＰＵ盤１０２に一番近い被制御盤１０８1 を除
き、遅延回路９０1 、９０2、・・・、９０n-2 、９０
n-1 により同一の遅延時間τだけ順次に遅延させて各被
制御盤１０８2 乃至１０８n へ入力させるようにしたも
のである。図中のτ1、τ2 、・・・、τn-1 は、すべ
て等しい時間τ＝（１／２）Ｔa である。Ｔaは、前述
と同様、情報収集用コマンドＣＭＤがＣＰＵ盤１０２か
ら送出されてからステータス情報ＳＴがＣＰＵ盤１０２
に正常に返されるまでの時間である。
【００３９】この実施例の作用効果は、図１１に示す実
施例と同様である。図１６は、請求項４、請求項６、請
求項１２、及び請求項１３記載の発明の他の実施例を示
す。この実施例は、各被制御盤１０８1 乃至１０８n か
らのステータス情報ＳＴをＣＰＵ盤１０２に一番近い被
制御盤１０８1 を除き、遅延回路９２n-1 、９２n-2 、
・・・、９２2 、９２1 により同一の遅延時間τだけ順
次に遅延させてＣＰＵ盤１０２へ入力させるようにした
ものである。図中のτ1 、τ 2 、・・・、τn-1 は、す
べて等しい時間τ＝（１／２）Ｔa である。Ｔa は、前
述と同様、情報収集用コマンドＣＭＤがＣＰＵ盤１０２
から送出されてからステータス情報ＳＴがＣＰＵ盤１０
２に正常に返されるまでの時間である。
施例と同様である。図１６は、請求項４、請求項６、請
求項１２、及び請求項１３記載の発明の他の実施例を示
す。この実施例は、各被制御盤１０８1 乃至１０８n か
らのステータス情報ＳＴをＣＰＵ盤１０２に一番近い被
制御盤１０８1 を除き、遅延回路９２n-1 、９２n-2 、
・・・、９２2 、９２1 により同一の遅延時間τだけ順
次に遅延させてＣＰＵ盤１０２へ入力させるようにした
ものである。図中のτ1 、τ 2 、・・・、τn-1 は、す
べて等しい時間τ＝（１／２）Ｔa である。Ｔa は、前
述と同様、情報収集用コマンドＣＭＤがＣＰＵ盤１０２
から送出されてからステータス情報ＳＴがＣＰＵ盤１０
２に正常に返されるまでの時間である。
【００４０】この実施例の作用効果は、図１５に示す実
施例と同様である。又、図１５及び図１６に示す実施例
を同時に実施するようにしてもよい。図１５及び図１６
において、被制御盤１０８1 、１０８2 、・・・、１０
８nは、図５の被制御部２に対応し、ＣＰＵ盤１０２
は、図５の制御部４に対応する。遅延回路９０1 、９０
2 、・・・、９０n-2 、９０n-1 、及び遅延回路９２n-
1 、９２n-2 、・・・、９２2 、９２1 は、図５の遅延
回路２２に対応する。
施例と同様である。又、図１５及び図１６に示す実施例
を同時に実施するようにしてもよい。図１５及び図１６
において、被制御盤１０８1 、１０８2 、・・・、１０
８nは、図５の被制御部２に対応し、ＣＰＵ盤１０２
は、図５の制御部４に対応する。遅延回路９０1 、９０
2 、・・・、９０n-2 、９０n-1 、及び遅延回路９２n-
1 、９２n-2 、・・・、９２2 、９２1 は、図５の遅延
回路２２に対応する。
【００４１】なお、前記各実施例は、伝送装置について
説明したが、情報収集用コマンドのポーリングを被制御
部に対して行ってステータス情報を収集する他の装置で
も実施することができる。
説明したが、情報収集用コマンドのポーリングを被制御
部に対して行ってステータス情報を収集する他の装置で
も実施することができる。
【００４２】
【発明の効果】以上説明したように本発明によれば、未
実装及び／又は故障の検出をしてその被制御部からステ
ータス情報を制御部に確実に返すようにしたので、ポー
リング時間の短縮となる。又未実装の場合に情報収集用
コマンドをステータス情報として返す接続手段を設けた
ので、ポーリング時間の短縮となる。更に、１つの情報
収集用コマンドを複数の被制御部に同時に入力させ、且
つ各被制御部からのステータス情報を前記情報収集用コ
マンド受信時刻から当該被制御部に時分割的に与えられ
た時間間隔内に制御部へ返すようにしたので、ポーリン
グ時間の短縮となる。１つの情報収集用コマンドを複数
の被制御部に各被制御部に、時分割的に与えられた時間
間隔に入力させてステータス情報を制御部へ返すように
したので、ポーリング時間の短縮となる。
実装及び／又は故障の検出をしてその被制御部からステ
ータス情報を制御部に確実に返すようにしたので、ポー
リング時間の短縮となる。又未実装の場合に情報収集用
コマンドをステータス情報として返す接続手段を設けた
ので、ポーリング時間の短縮となる。更に、１つの情報
収集用コマンドを複数の被制御部に同時に入力させ、且
つ各被制御部からのステータス情報を前記情報収集用コ
マンド受信時刻から当該被制御部に時分割的に与えられ
た時間間隔内に制御部へ返すようにしたので、ポーリン
グ時間の短縮となる。１つの情報収集用コマンドを複数
の被制御部に各被制御部に、時分割的に与えられた時間
間隔に入力させてステータス情報を制御部へ返すように
したので、ポーリング時間の短縮となる。
【図１】請求項７記載の発明の原理ブロック図である。
【図２】請求項８記載の発明の原理ブロック図である。
【図３】請求項９記載の発明の原理ブロック図である。
【図４】請求項１０及び請求項１１記載の発明の原理ブ
ロック図である。
ロック図である。
【図５】請求項１２及び請求項１３記載の発明の原理ブ
ロック図である。
ロック図である。
【図６】請求項１、請求項２、及び請求項７記載の発明
の一実施例を示す図である。
の一実施例を示す図である。
【図７】請求項１、請求項３、及び請求項８記載の発明
の一実施例を示す図である。
の一実施例を示す図である。
【図８】請求項９記載の発明の一実施例を示す図であ
る。
る。
【図９】図６、図７、及び図８に示す実施例のタイムチ
ャートを示す図である。
ャートを示す図である。
【図１０】図１１、図１３乃至図１６に示す実施例の説
明に用いるバックボードを示す図である。
明に用いるバックボードを示す図である。
【図１１】請求項４、請求項５、請求項１０、及び請求
項１１記載の発明の一実施例を示す図である。
項１１記載の発明の一実施例を示す図である。
【図１２】請求項４、請求項５、請求項１０、及び請求
項１１記載の発明の他の実施例を示す図である。
項１１記載の発明の他の実施例を示す図である。
【図１３】請求項４、請求項５、請求項１０、及び請求
項１１記載の発明の他の実施例を示す図である。
項１１記載の発明の他の実施例を示す図である。
【図１４】図１１、図１２、及び図１３に示す実施例の
タイムチャートを示す図である。
タイムチャートを示す図である。
【図１５】請求項４、請求項６、請求項１２、及び請求
項１３記載の発明の一実施例を示す図である。
項１３記載の発明の一実施例を示す図である。
【図１６】請求項４、請求項６、請求項１２、及び請求
項１３記載の発明の他の実施例を示す図である。
項１３記載の発明の他の実施例を示す図である。
【図１７】従来の伝送装置のポーリング方式を示す図で
ある。
ある。
【図１８】従来の伝送装置のポーリング方式の問題点を
説明する図である。
説明する図である。
２ 被制御部 ４ 制御部 ６ 検出手段 ８ 格納手段 １０ 選択手段 １２ 選択手段 １４ 接続手段 １６ 内部回路 １８ 遅延回路 ２０ 遅延回路 ２２ 遅延回路 ５０ バッファ盤 ５０Ａ バッファ盤 ５２ 実装・故障検出手段 ５４ メモリ ５６ セレクタ ６４ ステータス情報ピン ６５ 情報収集用コマンドピン ６６ コネクタ ７０1 パッケージアドレスレジスタ ７０n パッケージアドレスレジスタ ７２1 遅延回路 ７２n 遅延回路 ７４1 被制御盤の通信用ＬＳＩ ７４n 被制御盤用通信用ＬＳＩ ８２1 遅延回路 ８２n 遅延回路 ９０1 遅延回路 ９０2 遅延回路 ９０n-2 遅延回路 ９０n-1 遅延回路 ９２1 遅延回路 ９２2 遅延回路 ９２n-2 遅延回路 ９２n-1 遅延回路
Claims (13)
- 【請求項１】 複数の被制御部のステータス情報の収集
に際して、制御部から各被制御部に対して情報収集用コ
マンドのポーリングを行うディジタル処理装置のポーリ
ング方法において、 未実装又は故障の有無を判定し、 該判定が正常のとき、前記制御部から各被制御部に対し
て送出された情報収集用コマンドに対する応答としての
ステータス情報を前記制御部へ返し、 前記判定が異常のとき、応答情報を前記ステータス情報
に代えて制御部へ返すことを特徴とするディジタル処理
装置のポーリング方法。 - 【請求項２】 請求項１記載のディジタル処理装置のポ
ーリング方法において、 前記応答情報は、予め用意されている異常時用応答デー
タであることを特徴とするディジタル処理装置のポーリ
ング方法。 - 【請求項３】 請求項１記載のディジタル処理装置のポ
ーリング方法において、 前記応答情報は、情報収集用コマンドであることを特徴
とするディジタル処理装置のポーリング方法。 - 【請求項４】 複数の被制御部のステータス情報の収集
に際して、制御部から各被制御部に対して情報収集用コ
マンドのポーリングを行うディジタル処理装置のポーリ
ング方法において、 前記制御部から１つの情報収集用コマンドを複数の被制
御部に対し送出し、 各被制御部から制御部へ返されるステータス情報間に競
合が生じない遅延量を各被制御部で各被制御部への情報
収集用コマンド及び又は各被制御部からのステータス情
報に与えることを特徴とするディジタル処理装置のポー
リング方法。 - 【請求項５】 請求項４記載のディジタル処理装置のポ
ーリング方法において、 前記遅延量は、ポーリングの正常時に情報収集用コマン
ドに対してステータス情報が返る時間の２分の１より大
きい真分数の時間だけ各被制御部毎に順次に大きい値と
したことを特徴とするディジタル処理装置のポーリング
方法。 - 【請求項６】 請求項４記載のディジタル処理装置のポ
ーリング方法において、 前記遅延量は、ポーリングの正常時に情報収集用コマン
ドに対してステータス情報が返る時間の２分の１より大
きい真分数の時間だけ順次に遅延させて得ることを特徴
とするディジタル処理装置のポーリング方法。 - 【請求項７】 複数の被制御部のステータス情報の収集
に際して、制御部から各被制御部に対して情報収集用コ
マンドのポーリングを行うディジタル処理装置のポーリ
ング装置において、 被制御部２に接続され、未実装又は故障を検出して選択
信号を出力する検出手段と、 異常時用応答データを格納する格納手段と、 該格納手段の出力及び前記被制御部のステータス情報出
力に接続され、前記選択信号に応答してステータス情報
又は異常時用応答データを前記制御部へ出力する選択手
段を前記制御部と前記各被制御部との間に設けたことを
特徴とするディジタル処理装置のポーリング装置。 - 【請求項８】 複数の被制御部のステータス情報の収集
に際して、制御部から各被制御部に対して情報収集用コ
マンドのポーリングを行うディジタル処理装置のポーリ
ング装置において、 未実装又は故障を検出して選択信号を出力する検出手段
と、 前記制御部の情報収集用コマンド出力及び前記被制御部
のステータス情報出力に接続され、前記選択信号に応答
してステータス情報又は情報収集用コマンドを前記制御
部へ出力する選択手段を前記制御部と前記被制御部との
間に設けたことを特徴とするディジタル処理装置のポー
リング装置。 - 【請求項９】 複数の被制御部のステータス情報の収集
に際して、制御部から各被制御部に対して情報収集用コ
マンドのポーリングを行うディジタル処理装置のポーリ
ング装置において、 前記被制御部が差し込まれる情報収集用コマンドピンと
ステータス情報ピンとの間に接続手段を設けたことを特
徴とするディジタル処理装置のポーリング装置。 - 【請求項１０】 複数の被制御部のステータス情報の収
集に際して、制御部から各被制御部に対して情報収集用
コマンドのポーリングを行うディジタル処理装置のポー
リング装置において、 １つの情報収集用コマンドが供給される被制御部群内の
各被制御部の情報収集用コマンド入力と当該被制御部の
内部回路の情報収集用コマンド入力との間、及び又は前
記被制御部の内部回路のステータス情報出力と前記被制
御部のステータス情報出力との間に遅延回路を設け、 前記各被制御部の遅延回路の遅延量は、制御部で競合を
生じさせない値であることを特徴とするディジタル処理
装置のポーリング装置。 - 【請求項１１】 請求項１０記載のディジタル処理装置
のポーリング装置において、 前記各遅延回路の遅延量は、ポーリングの正常時に情報
収集用コマンドに対してステータス情報が返る時間の２
分の１より大きい真分数の時間だけずつ大きい大きい値
であることを特徴とするディジタル処理装置のポーリン
グ装置。 - 【請求項１２】 複数の被制御部のステータス情報の収
集に際して、制御部から各被制御部に対して情報収集用
コマンドのポーリングを行うディジタル処理装置のポー
リング装置において、 前記制御部に一番近い被制御部を除く各被制御部に対応
して設けられ、それぞれ同一遅延量を有する遅延回路を
直列に縦続接続し、当該被制御部までの遅延量の合計が
制御部で競合を生じさせない遅延量とし、 該直列接続の遅延回路列の入力端、接続端、及び出力端
の、対応する被制御部の情報収集用コマンド入力への接
続、及び又は対応する被制御部のステータス情報出力へ
の接続を為したことを特徴とするディジタル処理装置の
ポーリング装置。 - 【請求項１３】 請求項１２記載のディジタル処理装置
のポーリング装置において、 前記遅延回路の遅延量は、ポーリングの正常時に情報収
集用コマンドに対してステータス情報が返る時間の２分
の１より大きい真分数の時間の値であることを特徴とす
るディジタル処理装置のポーリング装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7059005A JPH08256155A (ja) | 1995-03-17 | 1995-03-17 | ディジタル処理装置のポーリング方法及びその装置 |
| US08/617,176 US5939999A (en) | 1995-03-17 | 1996-03-18 | Polling method and apparatus for a digital processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7059005A JPH08256155A (ja) | 1995-03-17 | 1995-03-17 | ディジタル処理装置のポーリング方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08256155A true JPH08256155A (ja) | 1996-10-01 |
Family
ID=13100745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7059005A Withdrawn JPH08256155A (ja) | 1995-03-17 | 1995-03-17 | ディジタル処理装置のポーリング方法及びその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5939999A (ja) |
| JP (1) | JPH08256155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618455B1 (ko) * | 2000-09-14 | 2006-08-31 | 마츠시다 덴코 가부시키가이샤 | 조작유니트, 감시유니트, 표시유니트, 조작표시유니트, 및이들을 구비한 감시 제어시스템 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229807B1 (en) * | 1998-02-04 | 2001-05-08 | Frederic Bauchot | Process of monitoring the activity status of terminals in a digital communication system |
| US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US7380244B1 (en) | 2004-05-18 | 2008-05-27 | The United States Of America As Represented By The Secretary Of The Navy | Status display tool |
| US7653504B1 (en) * | 2007-01-09 | 2010-01-26 | Xilinx, Inc. | Method and apparatus for providing shorted pin information for integrated circuit testing |
| JP2009238001A (ja) * | 2008-03-27 | 2009-10-15 | Texas Instr Japan Ltd | コンピュータシステム |
| US9129499B2 (en) * | 2010-02-26 | 2015-09-08 | Thl Holding Company, Llc | Wireless device for monitoring protective headgear |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3652993A (en) * | 1970-07-24 | 1972-03-28 | Bell Telephone Labor Inc | Rapid polling method for digital communications network |
| US4225917A (en) * | 1976-02-05 | 1980-09-30 | Motorola, Inc. | Error driven interrupt for polled MPU systems |
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| US4144583A (en) * | 1977-06-06 | 1979-03-13 | Digital Equipment Corporation | Secondary storage facility with means for monitoring error conditions |
| US4683531A (en) * | 1984-07-02 | 1987-07-28 | Ncr Corporation | Polling method for data processing system |
| US4888684A (en) * | 1986-03-28 | 1989-12-19 | Tandem Computers Incorporated | Multiprocessor bus protocol |
| JPH01122234A (ja) * | 1987-11-05 | 1989-05-15 | Pioneer Electron Corp | オーディオシステムにおけるポーリング方式 |
| US5434861A (en) * | 1989-02-02 | 1995-07-18 | Pritty; David | Deterministic timed bus access method |
| US5319785A (en) * | 1991-06-28 | 1994-06-07 | Digital Equipment Corporation | Polling of I/O device status comparison performed in the polled I/O device |
| US5347515A (en) * | 1992-03-27 | 1994-09-13 | Pittway Corporation | Method and apparatus for global polling having contention-based address identification |
| US5463752A (en) * | 1992-09-23 | 1995-10-31 | International Business Machines Corporation | Method and system for enhancing the efficiency of communication between multiple direct access storage devices and a storage system controller |
| US5471618A (en) * | 1992-11-30 | 1995-11-28 | 3Com Corporation | System for classifying input/output events for processes servicing the events |
| US5479406A (en) * | 1993-09-28 | 1995-12-26 | Nec Corporation | Data communication system and method |
-
1995
- 1995-03-17 JP JP7059005A patent/JPH08256155A/ja not_active Withdrawn
-
1996
- 1996-03-18 US US08/617,176 patent/US5939999A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618455B1 (ko) * | 2000-09-14 | 2006-08-31 | 마츠시다 덴코 가부시키가이샤 | 조작유니트, 감시유니트, 표시유니트, 조작표시유니트, 및이들을 구비한 감시 제어시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5939999A (en) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5452443A (en) | Multi-processor system with fault detection | |
| EP0780774B1 (en) | Logical address bus architecture for multiple processor systems | |
| US4926425A (en) | System for testing digital circuits | |
| US5600671A (en) | Information transmission method for transmitting digital information | |
| JPH08256155A (ja) | ディジタル処理装置のポーリング方法及びその装置 | |
| WO1988008167A1 (en) | Parallel networking architecture | |
| US5119379A (en) | Method and apparatus for fault reporting | |
| JPH0756468A (ja) | 入力調整を行う多重送信バスコントローラ | |
| JPH0936859A (ja) | 監視情報中継方法および装置 | |
| JP3272195B2 (ja) | 冗長系切替監視制御装置 | |
| JP4458807B2 (ja) | デジタル信号処理装置、システム、方法およびホスト装置 | |
| JP2518517B2 (ja) | 通信バス監視装置 | |
| US7305512B2 (en) | Programme-controlled unit with crossbar employing a diagnostic port | |
| JPH02173852A (ja) | バス診断装置 | |
| EP2042998B1 (en) | Logic gateway circuit for bus that supports multiple interrupt request signals | |
| JP3176834B2 (ja) | バス通信装置 | |
| JP3022906B2 (ja) | プログラマブルコントローラの通信方法 | |
| JP2541301B2 (ja) | 故障検出方法 | |
| JP2910835B2 (ja) | マスタ・スレーブ方式のシリアルバス監視方式 | |
| US20070171043A1 (en) | Method of controlling monitoring control apparatus, computer program product, monitoring control apparatus, and electronic apparatus | |
| JP2697021B2 (ja) | アラーム収集方式 | |
| JPS5958995A (ja) | 交換システムの情報伝送方式 | |
| JP3710114B2 (ja) | データバス回路 | |
| JP2002010371A (ja) | アラーム情報収集方式 | |
| JP2001051912A (ja) | シリアルデータ転送システムおよび異常検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |