JPH08262508A - 光子スイッチング・マトリックス - Google Patents

光子スイッチング・マトリックス

Info

Publication number
JPH08262508A
JPH08262508A JP7339011A JP33901195A JPH08262508A JP H08262508 A JPH08262508 A JP H08262508A JP 7339011 A JP7339011 A JP 7339011A JP 33901195 A JP33901195 A JP 33901195A JP H08262508 A JPH08262508 A JP H08262508A
Authority
JP
Japan
Prior art keywords
output
cell
input
switching matrix
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7339011A
Other languages
English (en)
Other versions
JP3947241B2 (ja
Inventor
Masetti Francesco
フランセコ・マセツテイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH08262508A publication Critical patent/JPH08262508A/ja
Application granted granted Critical
Publication of JP3947241B2 publication Critical patent/JP3947241B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0066—Provisions for optical burst or packet networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Optical Communication System (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Light Guides In General And Applications Therefor (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 1つの入力に対する許容平均データレートが
向上された光子スイッチング・マトリックス 【解決手段】 入力部(e1、eN)と、出力部(s
1、sN)と、入力部に連結され、同一の出力部を宛先
とするセルをこの出力部に割り当てられた波長と同一の
波長を有する光搬光波上で変調するための変調手段(1
83、184)と、各セル時間の0、1...、Q−1
倍の遅延を有し、前記入力部と前記出力部の間に配設さ
れた、Q個の光経路(189、190)とを備え、その
結果、セルが、入力部と出力部の間のその経路におい
て、1つずつ同一の出力部に到達するように、1つずつ
前記遅延経路のうちのいずれか1つに向けられるように
なっている。光子スイッチング・マトリックスはさら
に、その出力をいわゆる再循環入力部に結合できる制御
可能遅延素子(104)に通じている複数の追加出力部
(sN+1、sN+K)を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、非同期時間多重化
技術によりセル列を形成するように多重化された、固定
長(すなわち継続時間)セルを構成するデジタル光信号
の形のデータの切り換えを可能にする、光子スイッチン
グ・マトリックスに関する。
【0002】
【従来の技術】このようなスイッチング・マトリックス
の入力部に達する入力セル列は、スイッチング情報を搬
送し、各々がある文字数から構成される(たとえば、8
ビット53文字のセルを採用するATM規格がある)連
続するセルを含む。これらセルの各々は、スイッチング
・マトリックス内のセルを、セルが出力セル列内で位置
を占める1つ(または複数)の出力部に送るために使用
可能な送信指示を含む。セル列のうちのいくつかのセル
は全くスイッチング情報を含まずサービス情報のみを含
む。このようなセルを一般的に空セルと呼ぶ。空セルは
容易に識別することができる。空セルは送る必要がな
い。反対に、出力部を介して送信する情報搬送セルがな
い場合は必ず、出力部のレベルにおいて出力セル列内に
そのようなセルを挿入する。
【0003】マトリックスは、複数の入力部と複数の出
力部とを含む。複数の入力部のセルを、同一の出力部に
スイッチングすることがある。したがって複数のセルが
一体となって同一の出力部に宛てられることがある。こ
のため競合の問題が生じる。この問題は、バッファ・メ
モリを使用する既知の方法により解決する。バッファ・
メモリを宛先の出力部が各セルを受信できるまで各セル
を記憶するように、入力部に配置すること、各セルが出
力セル列に挿入される状態になるまで各セルを記憶する
ように、出力部に配置すること、あるいは入力部から供
給されたセルが提示される時それを記憶し、そのセルを
1つずつ出力部に送るため、集中的に配置することが可
能である。
【0004】本発明は、集中バッファ・メモリを具備し
たこの最新の種類のスイッチング・マトリックスに関す
る。その実例については、フランス特許FR−2672
172号を参照されたい。
【0005】この既知のマトリックス内では、同一の出
力部を宛先とするセルは、その出力部に割り当てられた
波長を有する光搬送波上で変調される。セルは入力部と
出力部との間を移動する際に、各セル時間の0、
1...Q−1倍の遅延を有するQ個の光経路の1つに
向けられる。セル時間とは、あるセルを出力部に送信す
るのに必要な時間、またはセルが出力セル列内で占める
時間をいう。このようにして同遅延光経路によりバッフ
ァ・メモリが形成され、時間軸に等間隔で配置したセル
を同一の出力部に送ることが可能となる。異なる出力部
を宛先とするセルは異なる搬送波長をもつので、時間軸
に等間隔で配置したセルを出力部の全てに送るために、
波長多重化により、これら遅延光経路を共同使用するこ
とが可能である。
【0006】
【発明が解決しようとする課題】このような配置のスイ
ッチング・マトリックスでは、前記出願に記載されてい
るように、構造的制限がある。すなわち、同一の出力部
を宛先とするセルの突然の流入により、セル時間のQ−
1倍の遅延を有する経路内にセルをすでに投入し、同時
に追加セルを当該の出力部に送らなければならない場
合、このセルはなくなってしまい、そのためスイッチン
グ・マトリックスの性能に関して、入力部に対する許容
平均データレートが制限をうける。
【0007】本発明は、このような事態の確率を減らし
マトリックスの1入力部あたりの許容平均データレート
を著しく向上することを目的とする措置に関する。
【0008】さらに、米国特許4,866,701号か
ら、スイッチング・マトリックスのいくつかの出力が、
前記に説明したセルと同価のパケットであって、同時に
他のパケットを受け取る出力部に送ることができず、再
循環経路によって送られ、セル時間に等しい一定時間の
遅延であってその後はパケットがスイッチング・マトリ
ックスにより再度出力宛先に送られる遅延の後、マトリ
ックスの入力部に再投入されるパケットを受け取るよう
にする方法が知られている。この方法が再度不可能な場
合には、当該パケットは再循環経路に送り返される。
【0009】したがってこのような措置により、スイッ
チング・マトリックスによって送ることのできないセル
がなくなるのを防止することができる。そのような措置
は、特性および問題が本発明の対象となる光子スイッチ
ング・マトリックスとは異なるBatcher/Ban
yan型網に応用にされる。
【0010】このような解決方法を本発明の対象となる
光子スイッチング・マトリックスに単純に移植しても、
再循環サイクルあたりの遅延時間が長くなるだけであ
る。これは、本発明で取り組む問題に対処できない。
【0011】事実、トラフィックの計算では、ある損失
率について、入力部16点および出力部16点のマトリ
ックスにおいて入力部1組あたりの平均伝送速度を0.
5トラフィック単位であるとする場合に発生する競合の
問題により、セル時間の0から15倍の遅延が必要であ
るとすると、同一の損失率で、入力部あたり0.8トラ
フィック単位の平均伝送速度に達するには、セル時間の
50倍までの遅延が必要となることがある。前記の第1
の特許によれば、その場合50個の遅延回路を設けなけ
ればならないので、非常に費用がかかり、50個の遅延
回路に同一の入力部のセルを分配する際にも、同一の出
力部にセルを送信するため50個の遅延回路のいずれか
1つを通過したセルをまとめる際にも技術的な問題が生
じる。前記第2の特許に記載の再循環方法の場合、セル
あたり50−16=34再循環サイクルが必要となり、
同再循環サイクルの制御については負荷が必然的に重く
なり、再循環経路数がきわめて大きくなる。なぜなら、
各経路はセル時間中、1つのセルしか含まないからであ
る。
【0012】本発明は複雑さおよびコストが一定限度で
ある制御および送信手段以外には必要とせず、同じ損失
率をもち、マトリックスの入力部あたりの平均伝送速度
を顕著に向上させることの可能な、この問題に対し将来
的にも有効な解決方法を提供する。
【0013】
【課題を解決するための手段】したがって本発明は、複
数の入力部と、複数の出力部と、入力部によって供給さ
れるセルが提示された時そのセルを記憶し、1つずつ出
力部に供給するための集中バッファ・メモリと、入力部
に結合され、同一の出力部を宛先とするセルを出力部に
割り当てられた波長と同一の波長をもつ光搬送波上で変
調するための変調手段とを含み、前記集中バッファ・メ
モリが、各セル時間の0、1...、Q−1倍の遅延を
有し、前記入力部と前記出力部の間に配設された、Q個
の光経路を含みその結果セルが、入力部と出力部との間
の経路において、1つずつ同一の出力部に到達するよう
に、1つずつ前記遅延経路のうちのいずれか1つに向け
られる、光子スイッチング・マトリックスに関する。
【0014】本発明によれば、このような光子マトリッ
クスはさらに、その出力をいわゆる再循環入力部に結合
できる制御可能遅延素子にそれぞれが通じている複数の
追加出力部を含む。
【0015】したがって本発明により、各再循環経路内
に制御可能な遅延を投入すること、ならびにある再循環
経路を通るあらゆるセルを、その宛先の出力部に向ける
ため前記再循環経路に出されるまで必要なセル時間分だ
け遅延することが可能である。前記第2の特許と比較し
て、唯1つの再循環コマンドが必要であるだけという点
と再循環経路数が著しく少ないという点で勝っている。
【0016】好ましくは、前記切り換え可能な遅延素子
が唯一であり、光マルチプレクサが前記複数の追加出力
部を結合し、前記複数の追加出力部が、異なる搬送波上
で変調されたセルを、これらの異なる搬送波のセルを選
択的に遅延する遅延素子の入力部に供給する。
【0017】このような遅延素子はたとえば、「Procee
dings of the European Conferenceon Optical Communi
cations」、1994年、第2巻、821〜824ペー
ジのG.Bendelliらの「An ATM photonic swit
ching module: dimensionaland architectural analysi
s」という論文に記載されている。
【0018】さらに、前記各追加出力部と前記制御可能
遅延素子の間の制御可能波長変換装置により、セルの搬
送波の波長を選択的に変え、波長多重化によって、前記
遅延素子によって遅延され得るセルの数を追加させるこ
とが可能である。
【0019】ある実施の形態においては、前記制御可能
遅延素子の出力は、波長分離後、複数の追加入力部に結
合される。
【0020】しかしながら好ましくは前記制御可能遅延
素子の出力は、波長分離後、前記変調手段の上流側の複
数の入力部に結合される。
【0021】これにより、再循環経路からのセルに空セ
ルの役割を与えて、該セルを通常の入力部上で認識する
ことができる。その場合、変調手段が適当な波長変換を
行う。
【0022】好ましくは、空間スイッチング・マトリッ
クスが、分離後の前記遅延素子の出力と前記複数の入力
部との間に挿入される。
【0023】これにより、再循環経路からのセルを受け
入れるための種々の入力部のセル列内に含まれる空セル
を有効活用することが可能となることがある。
【0024】本発明の種々の目的と特徴は、添付の図面
を参照して行う本発明の実施の形態を読めばより明らか
になろう。
【0025】
【発明の実施の形態】図1は、本出願の冒頭で引用した
第1の特許の図2に示されている光子スイッチング・マ
トリックスによる光子スイッチング・マトリックス1を
示す図であり、理解を容易にするため、可能な限り同一
の参照番号を残した。
【0026】該スイッチング・マトリックス1の主要な
構成素子は、セルスイッチング・マトリックス2とセル
再循環装置3である。
【0027】セルスイッチング・マトリックス2は、N
個の光入力部e1〜eNを含むが、そのうちの1つだけ
を図示する。該入力部は、先頭の文字が伝送指示を含む
ヘッダを構成する固定長(または継続時間)セルの伝送
媒体である。ある入力部の各セルは、第1出力266
が、セル内、特にそのヘッダ内に電気的状態で含まれて
いる情報を制御装置201にもたらす光学検出装置15
1への接近を許可する光カプラ166を横断する。カプ
ラ166のもう1つ別の出力267は、光ファイバのル
ープの形態で実現することができ、セルの伝播時間がセ
ル伝送継続時間である遅延素子167に接続される。該
時間により、制御装置201に、セルのヘッダを送る前
に該ヘッダを処理する時間、すなわちスイッチング・マ
トリックス内でセルを送るのに貢献する種々の制御信号
を準備する時間が与えられる。この時間が終了するとセ
ルは、電気リンク263により制御装置201が制御す
る波長変換装置183に到達する。想定セルが出力部S
1に伝送されるようになっていると仮定すると、波長変
換装置183は、セル内に含まれている情報により、該
出力部S1に結合された波長λ1の搬送波を変調する。
するとセルは光拡散体185に到達し、該拡散体は自己
が出力として含むのと同じ数のセル数を生成する。この
各出力の後には、リンク269を介して制御装置201
によって制御される光ポート270...、27Qが続
く。同時に出力S1の方向に切り換えられるセルが全く
ないと仮定すると、ポート270のみが通過可能で、他
のポートは全て閉鎖されている。該ポート270を通過
するセルの例は光結合器187に達し、該結合器の後に
は、実質的に遅延時間がない遅延回路189が続く。し
たがってセルのサンプルはやがて、その後に拡散体19
3が続く結合器191に到達する。次にこのサンプル
は、194などのフィルタに分散される。フィルタ19
4のみが、出力部S1への通路をもたらす。
【0028】当該セルがS1ではなく出力部SNを宛先
とする場合、制御装置はヘッダを介してそれを知り、変
換装置183を波長λNに調整する。その結果、フィル
タ195は該波長を透過し出力部SNに到達するように
する。
【0029】別の入力部からのセルは、各セルがそれぞ
れ異なる出力部を宛先とする限り、同じ方法で同時に送
られる。
【0030】出力部S1宛ての当該セルが今回唯一では
なく、別の優位なセルが前記に説明したように出力部S
1に直接送られる場合、制御装置は、ポート270を通
過可能にする代わりに、図示されていない遅延路189
と同様の遅延路に通じ、セル時間(あるセルから出力部
への伝送時間)に等しい遅延をもたらす、同じく図示さ
れていない同様の光ポート271を通過可能にする。し
たがって該セルは結合器191に到達し、1セル時間
後、そこから出力部S1に到達し、該セルより優位なセ
ルの後に伝送される。
【0031】やはり出力部S1に宛てられた当該セル
が、該セルより優位に立つ2つの別のセルを伴う場合、
当該セルは、別のポート(図示せず)と遅延が2セル時
間の遅延路とによって切り換えられ、最初の2つのセル
の後に出力部S1に到達する。以下、出力部S1に向け
られた同時に切り換えを行うその他のセルについては、
同様である。
【0032】前記で想定したセル時間の次のセル時間に
おいては、出力部S1を宛先とするセルは、2セル時間
遅延路が空ではないため、該遅延路にも送られるが、こ
れはスイッチング・マトリックスを通過するセルのタイ
ミングに合わせるためである。
【0033】この次のセル時間においては、出力部S1
を宛先とする別のセルは、3セル時間遅延路にも送らな
ければならず、以下同様である。
【0034】出力部S1が反復して宛先となると、入力
セルは、図に示す最終遅延路190までセル時間が増加
する遅延路によって順次送られることがわかる。
【0035】出力部S1を宛先とするセルについての前
記の説明は、その他の出力部に関しても繰り返すことが
可能であり、波長のみが変わる。遅延路、結合器、拡散
体は波長を考慮していないので、スペクトル合成により
あらゆる波長に対し作動する。
【0036】ただし、バッファ・メモリ内で出力部S1
を宛先とするセルの蓄積があったとしても、別の出力部
について同時にこのような蓄積が発生する確率はほとん
どなく、さらに、当該の出力部数が増加すれば、別の出
力部についてその蓄積が発生する確率は急速に低くな
る。
【0037】前記の説明は前記に引用した第1の特許に
記載されているので、詳細については該特許を参照され
たい。
【0038】本発明は、前記の説明に付加される措置で
あって、以下で説明する問題に対応する措置に関する。
【0039】出力部S1にセルが全て殺到すると最終的
に遅延路190によってセルに宛先が決められる状態に
なることが解っている。そこで同時に、やはり出力部S
1を宛先とするさらに1つのセルがある場合、先行特許
では、もはや解決方法がなく、当該の最後のセルはなく
なってしまうと記されている。
【0040】本発明は、これを防止するため、前記のよ
うな定数超過セルの宛先がどのようになるかを示した
後、追加出力部SN+1〜SN+Kと、後述の再循環装
置とを提供する。
【0041】これら出力部には搬送波長λN+1〜λN
+Kが接続されている。前記に説明した方法が失敗した
場合、これら追加出力への送信は、種々の待ち行列の占
有状態を把握している制御装置201によって行われる
宛先変更によって実行され、出力部SN+1〜SN+K
は必要に応じて次々に使用される。
【0042】再循環装置2は出力部SN+1〜SN+K
に結合され、制御装置201の制御下、必要な時間、追
加出力部の異なる搬送波のセルが保存される制御可能遅
延素子104にそのセルを送るため、セルをひとまとめ
にする光結合器を含む。時期が来ると、制御装置の制御
下で、遅延素子104によりそのセルが出力リンク13
1〜13Kに送られる。このリンクは、通常アクセスと
みなされるスイッチング・マトリックス2の追加入力部
es1〜eskに接続している。該入力部に送られるセ
ルは、その前に通常アクセス上で受信されたセルであ
る。これらセルの違いは搬送波長のみであるが、追加入
力部上に送られるあらゆるセルの波長は、セルが再循環
装置に転送された追加出力部に接続されていた波長であ
る。したがってその波長は既知である。したがって、追
加入力部は文字通り通常入力部として扱われる。しかし
ながら制御装置201は、追加入力部によってスイッチ
ング・マトリックスに到達するセルに対し、通常の入力
部によって到達するセルが優先されるようにする。した
がって、前記に記載のように通常の形で送られるセルに
引き続いて送られるセルが第1となる。優先度のない第
2のセルは再循環の対象となり、したがって第1のセル
の後に送られることになる。このことは、同一の入力部
から同一の出力部へのセルのタイミングを維持するのに
必要である。
【0043】全体としては、制御装置がこのようにし
て、第1セルの宛先となる出力部によって直接に送るこ
とのできない第1セルの切り換えを行う。この切り換え
はQ−1セル時間の遅延を含むことができるので、同一
の出力部を宛先とするセルの時間軸での順序を維持する
ためには、再循環装置がセルを1セル時間だけ遅延させ
るだけでよい。このセルは追加出力部のうちの1つを占
有する。同一の出力部に宛てられた同時に存在する別の
セルは、別の追加出力部を占有する。これら別のセル
は、次第に値が増加する遅延をうけるので、切り換え装
置のバッファ・メモリにセルを過大にロードする危険な
く、セルを1つずつ再投入することができる。常に同じ
宛先の別のセルが、その後に続き、やはり再循環装置に
保存される。
【0044】遅延素子内にセルを保存するために追加出
力部と追加波長とを必要とする、別の単数または複数の
出力部を宛先とするセルについては、場合によっては、
同一の時間内に同一の方法が適用されることもある。再
循環に必要な波長数は必要な追加出力部数よりも多い
が、追加波長はどのようにして利用可能になるかについ
ては本文の最後で説明する。
【0045】当然のことながら前記説明は一例に過ぎな
い。というのも、セルのスイッチング・マトリックスの
バッファ・メモリおよび再循環装置のバッファ・メモリ
で同時にもたらされる遅延を利用してより複雑な方法を
実施することが可能であることが明白であるからであ
る。
【0046】遅延素子104の実施態様は図1に概略図
があり、2×2カプラと、108および109などの1
組の制御可能光フィルタと、光ファイバ110のループ
内に配設された光増幅器107とを含む。波長マルチプ
レクサ103の出力は2×2カプラの1つの入力部に接
続され、光増幅器107の出力は該カプラのもう1つの
入力部に接続されている。該カプラの2つの出力のうち
の1つは1組のフィルタに接続され、もう1つの出力
は、遅延素子104の出力部に作用する光デマルチプレ
クサ111に接続されている。
【0047】このような装置は、前記に引用したBen
delliらの論文に記載されている。制御装置201
は、各フィルタに作用して、1回転あたり1セル時間の
遅延を行って、光ファイバループ内を回っていた対応す
る波長のセルの消去を決定する。同時に、制御装置は、
該セルを受け取る入力部の周波数変換器に作用して、セ
ルの宛先となる出力までのスイッチング・マトリックス
によるセルの経路を決定する。
【0048】本発明の第2の実施の形態を図2に示す。
セルのスイッチング・マトリックス2’は、通常入力e
1およびeNはどちらも図示されているが、追加入力e
s1〜esKがないという点と、追加的に再循環カプラ
cs1〜csNを含む点を除いては、セルのスイッチン
グ・マトリックス2と同様である。再循環がない場合は
これらカプラは作動しない。図2のセルのスイッチング
・マトリックスの他の素子は全て、図1のセルのスイッ
チング・マトリックスの対応する素子と同一であり、同
じ役割を果たすので、同一の参照番号が付してある。再
循環がない場合のマトリックスの作動は、図1について
の説明と同一であるので、再度説明することはしない。
再循環路へ向けての定数超過セルの送信も、前記と同様
の方法で行われる。
【0049】また、再循環装置3’は、多重リンク14
1を介して制御装置201により直接制御される空間ス
イッチング・マトリックス140をさらに含む点を除い
ては、図1の再循環装置3と同様であり、同一の素子は
同一の機能を有し同一の参照番号で示してある。該空間
スイッチング・マトリックスにより、常時、制御装置2
01の制御下、前記再循環カプラを介して、遅延素子1
04のK個の出力部131〜13Kのいずれか1つを、
セルのスイッチング・マトリックス2’のN個の入力部
のいずれか1つに接続することが可能である。
【0050】図1のスイッチング・マトリックスに対す
る図2のスイッチング・マトリックスの機能上の差異
は、遅延素子104内に格納され制御装置201の制御
下で解放されるセルを、制御装置201が検出すると、
空セルの代わりに前記各セルがそれぞれ、入力セル列の
いずれか1つに挿入されるということである。この時、
波長変換装置183、184は、λN+1〜λN+Kの
再循環セルの波長と当該出力に関連する波長との間の変
換を行うコマンドを受け取る。空セルの伝送速度が需要
に対し実用上十分である限りにおいては、セルの経路決
定の可能性および性能における結果は、図1のスイッチ
ング・マトリックスの場合と同じであり、トラフィック
の計算でもこれが証明されている。追加入力を節約する
ことができるので、空間スイッチング・マトリックス1
40の光カプラ187、188の価格に関する技術的制
約を解消することが可能である。
【0051】実際、別の変形例においては、単純に、再
循環装置のK個の出力部を、セルのスイッチング・マト
リックスのN個の入力部のうちのK個に結合させること
ができる。
【0052】留意すべきは、いずれの場合も、入力トラ
フィックが充分な数の空セルを含む時、異なる出力部を
宛先とするセルが同時に発信されることがあるというこ
とである。
【0053】また、図示した2つの実施例においては、
追加出力部sN+1〜sN+K間と光結合器103(セ
ルのスイッチング・マトリックス2、2’または再循環
装置3、3’の中にある)との中間に置かれ、図示しな
いリンクを介して制御装置201によって直接制御され
る追加の波長変換器cf1〜cfKを示した。この追加
波長変換器により、各再循環路において利用可能周波数
を増倍することができ、その結果、再循環装置によって
許容されるセルを増倍することができる。このようにし
て、変換器cf1は、波長λN+1の出力SN+1につ
いて、λN+1の波長を選択的に、λN+1、λN+1
+K、λN+1+2K...λN+1+MKに変換す
る。他の入口も同様であり、すなわち遅延素子104に
格納され得るセル数をM+1倍することである。遅延素
子104の出力部には対称形変換器を配置することも、
さらにより簡単には、変換器183、184がその機能
を果たすことも可能である。
【0054】前記の説明は非限定的な例として示したも
のであって、特に数値は各応用例毎に変わり得ることは
明らかである。
【図面の簡単な説明】
【図1】再循環経路がスイッチング・マトリックスの追
加入力部に接続されている、本発明の第1の実施の形態
を示す図である。
【図2】再循環経路が通常の入力部に1/3結合されて
いる、本発明の第2の実施の形態を示す図である。
【符号の説明】
1 スイッチング・マトリックス 2 ラルスイッチング・マトリックス 3 セル再循環装置 e1,eN 光入力部 S1,SN 出力部 183,184 変調手段 189,190 光経路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04B 10/02

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数の入力部と、複数の出力部と、入力
    部を介して供給されたセルが提示される時該セルを記憶
    し、1つずつ出力部に供給するための集中バッファ・メ
    モリと、入力部に結合され、同じ出力部を宛先とするセ
    ルを、出力部に割り当てられた波長と同一の波長をもつ
    光搬送波上で変調するための変調手段とを含み、前記集
    中バッファ・メモリが、各セル時間の0、1...、Q
    −1倍の遅延を有し、前記入力部と前記出力部の間に配
    設された、Q個の光経路を含み、その結果セルが、入力
    部と出力部の間の経路において、1つずつ同じ出力部に
    到達するように、1つずつ前記遅延経路のうちのいずれ
    か1つに向けられる、光子スイッチング・マトリックス
    であって、その出力をいわゆる再循環入力部に結合でき
    る制御可能遅延素子にそれぞれ通じている、複数の追加
    出力部をさらに含むことを特徴とする光子スイッチング
    ・マトリックス。
  2. 【請求項2】 前記切り換え可能な遅延素子が唯一であ
    り、光マルチプレクサが前記複数の追加出力部を結合
    し、前記複数の追加出力部が、異なる搬送波上で変調さ
    れたセルを、これらの異なる搬送波のセルを選択的に遅
    延する該遅延素子の入力部に供給することを特徴とす
    る、請求項1に記載の光子スイッチング・マトリック
    ス。
  3. 【請求項3】 前記各追加出力部と前記制御可能遅延素
    子の間で、制御可能波長変換装置により、セルの搬送波
    の波長を選択的に変え、前記遅延素子によって遅延可能
    なセル数を波長多重化により増加させることが可能であ
    ることを特徴とする、請求項1または2に記載の光子ス
    イッチング・マトリックス。
  4. 【請求項4】 前記制御可能遅延素子の出力が、波長分
    離後、複数の追加入力部に結合されることを特徴とす
    る、請求項1から3のいずれか一項に記載の光子スイッ
    チング・マトリックス。
  5. 【請求項5】 前記制御可能遅延素子の出力が、波長分
    離後、前記変調手段の上流側の複数の入力部に結合され
    ることを特徴とする、請求項1から3のいずれか一項に
    記載の光子スイッチング・マトリックス。
  6. 【請求項6】 空間スイッチング・マトリックスが、分
    離後の前記遅延素子の出力と前記複数の入力部との間に
    挿入されることを特徴とする、請求項5に記載の光子ス
    イッチング・マトリックス。
JP33901195A 1994-12-29 1995-12-26 光子スイッチング・マトリックス Expired - Fee Related JP3947241B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9415863 1994-12-29
FR9415863A FR2729040B1 (fr) 1994-12-29 1994-12-29 Matrice de commutation photonique

Publications (2)

Publication Number Publication Date
JPH08262508A true JPH08262508A (ja) 1996-10-11
JP3947241B2 JP3947241B2 (ja) 2007-07-18

Family

ID=9470408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33901195A Expired - Fee Related JP3947241B2 (ja) 1994-12-29 1995-12-26 光子スイッチング・マトリックス

Country Status (6)

Country Link
US (1) US5828472A (ja)
EP (1) EP0720409B1 (ja)
JP (1) JP3947241B2 (ja)
CA (1) CA2166180A1 (ja)
DE (1) DE69528951T2 (ja)
FR (1) FR2729040B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3164049B2 (ja) * 1997-12-12 2001-05-08 日本電気株式会社 光パケット交換装置
US6128113A (en) * 1998-03-04 2000-10-03 Dynamics Research Corporation Transparent optical communications switch
US6826368B1 (en) * 1998-10-20 2004-11-30 Lucent Technologies Inc. Wavelength division multiplexing (WDM) with multi-frequency lasers and optical couplers
US6763192B1 (en) 2000-03-03 2004-07-13 Alcatel Integration of all-optical crossconnect functionality in an optical packet switching apparatus
JP3527455B2 (ja) * 2000-03-09 2004-05-17 日本電信電話株式会社 光信号処理装置
US6816680B2 (en) * 2000-12-12 2004-11-09 Nortel Networks Limited Optical communications network and nodes for forming such a network
FR2819665B1 (fr) * 2001-01-15 2003-04-11 Cit Alcatel Dispositif de commutation photonique
TWI239156B (en) * 2003-09-18 2005-09-01 Ind Tech Res Inst Multi-wavelength optical packet switch system with shared output buffer
KR100715523B1 (ko) * 2006-02-13 2007-05-07 한국정보통신대학교 산학협력단 광 버스트 스위칭 네트워크에서의 데이터 버스트 전송장치및 그 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873681A (en) * 1988-01-26 1989-10-10 Bell Communications Research, Inc. Hybrid optical and electronic packet switch
JP2595025B2 (ja) * 1988-03-18 1997-03-26 株式会社日立製作所 空間分割形スイッチを用いた高速パケット交換装置
JPH025663A (ja) * 1988-06-23 1990-01-10 Nec Corp 光パケット交換装置
US4891803A (en) * 1988-11-07 1990-01-02 American Telephone And Telegraph Company Packet switching network
US5005167A (en) * 1989-02-03 1991-04-02 Bell Communications Research, Inc. Multicast packet switching method
JP2692316B2 (ja) * 1989-11-20 1997-12-17 日本電気株式会社 波長分割光交換機
US5247514A (en) * 1990-08-09 1993-09-21 Nec Corporation Multiple channel transit call control apparatus
US5157654A (en) * 1990-12-18 1992-10-20 Bell Communications Research, Inc. Technique for resolving output port contention in a high speed packet switch
US5301055A (en) * 1991-10-01 1994-04-05 Bell Communications Research, Inc. Scheduler for multicast cell transmission
FR2683962B1 (fr) * 1991-11-19 1994-03-25 Lecoquil Emile Repartiteur optique.
US5475679A (en) * 1994-12-08 1995-12-12 Northern Telecom Limited Large capacity ATM switch

Also Published As

Publication number Publication date
DE69528951T2 (de) 2003-08-28
EP0720409A1 (fr) 1996-07-03
FR2729040A1 (fr) 1996-07-05
DE69528951D1 (de) 2003-01-09
FR2729040B1 (fr) 1997-01-31
US5828472A (en) 1998-10-27
CA2166180A1 (fr) 1996-06-30
JP3947241B2 (ja) 2007-07-18
EP0720409B1 (fr) 2002-11-27

Similar Documents

Publication Publication Date Title
US5005167A (en) Multicast packet switching method
EP0639037B1 (en) Photonic frequency division multiplexed FIFO buffer
Blumenthal et al. Photonic packet switches: Architectures and experimental implementations
EP0347903B1 (en) High-speed optical packet switching system using optical buffer between incoming and outgoing channels
Wei et al. Just-in-time optical burst switching for multiwavelength networks
US4939721A (en) Node for a fast packet-switching network in optical-electrical technology
US6782210B1 (en) Optical packet routing network system based on optical label switching technique
EP0590877B1 (en) Multistage optical packet distribution network with bypass
KR101730885B1 (ko) 고용량 네트워크 노드
JPH0583292A (ja) 光スイツチおよびスイツチングモジユール
JPH09507996A (ja) 大容量モジュールatmスイッチ
Munter et al. A high-capacity ATM switch based on advanced electronic and optical technologies
JP3947241B2 (ja) 光子スイッチング・マトリックス
CA2022503C (en) Fast packet and frequency switch
NZ247164A (en) Optical signalling multistage switching: time conversion in final stage only
JPH077509A (ja) 光加入者線を非同期伝送モード通信網に接続するための光−電子混合技術型従局
JP2578946B2 (ja) 光atm交換方式
JP2655445B2 (ja) ループ型光ローカルエリアネットワークシステムにおけるアクセス制御方式およびそのノード装置
US6836582B2 (en) Optical switching device and a method of controlling the device
JP3589537B2 (ja) 光バッファメモリ装置
JP2670312B2 (ja) 光交換機
US6538780B1 (en) Apparatus and method for reducing the number of control elements for crosstalk reduction devices in an optical switching network
JP3620937B2 (ja) 光バッファメモリ装置
JP2690310B2 (ja) 光交換方式
US20060013144A1 (en) Optical switch

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees