JPH08263379A - ディスクキャッシュ - Google Patents
ディスクキャッシュInfo
- Publication number
- JPH08263379A JPH08263379A JP7062848A JP6284895A JPH08263379A JP H08263379 A JPH08263379 A JP H08263379A JP 7062848 A JP7062848 A JP 7062848A JP 6284895 A JP6284895 A JP 6284895A JP H08263379 A JPH08263379 A JP H08263379A
- Authority
- JP
- Japan
- Prior art keywords
- hit
- mapping
- dku
- address
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 claims abstract description 109
- 238000003860 storage Methods 0.000 claims abstract description 55
- 238000004364 calculation method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 241000238366 Cephalopoda Species 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 各ＤＫＵごとにそれぞれのアクセスパターン
に適応したマッピング方法が選択することにより、高い
ヒット率を可能にする。 【構成】 ４つのマッピングコントロール部は、ディス
ク番号，アクセスアドレス情報から４通りのマッピング
アルゴリズムに従い、それぞれキャッシュメモリのセッ
トアドレス，タグデータを生成する。セレクタＡ１６
０，セレクタＢ１７０は、タグデータ，セットアドレス
をそれぞれ選択し、キャッシュメモリ３００はセットア
ドレスを指示される。ヒット率計算手段１９０は、ヒッ
ト判定部１８０のヒット判定結果とアドレス格納手段１
１０のアクセスディスク番号からＤＫＵごとのヒット率
を計算する。プロセッサ４００は、ＤＫＵ５００のヒッ
ト率を期待値と比較し、マッピングアルゴリズムの選択
指示情報を出力する。セレクタＣ２５０は、マッピング
アルゴリズム格納手段の選択指示情報を送出する。
に適応したマッピング方法が選択することにより、高い
ヒット率を可能にする。 【構成】 ４つのマッピングコントロール部は、ディス
ク番号，アクセスアドレス情報から４通りのマッピング
アルゴリズムに従い、それぞれキャッシュメモリのセッ
トアドレス，タグデータを生成する。セレクタＡ１６
０，セレクタＢ１７０は、タグデータ，セットアドレス
をそれぞれ選択し、キャッシュメモリ３００はセットア
ドレスを指示される。ヒット率計算手段１９０は、ヒッ
ト判定部１８０のヒット判定結果とアドレス格納手段１
１０のアクセスディスク番号からＤＫＵごとのヒット率
を計算する。プロセッサ４００は、ＤＫＵ５００のヒッ
ト率を期待値と比較し、マッピングアルゴリズムの選択
指示情報を出力する。セレクタＣ２５０は、マッピング
アルゴリズム格納手段の選択指示情報を送出する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明のディスクキャッシュに関
し、特に、キャッシュメモリのアドレスマッピング制御
に関する。
し、特に、キャッシュメモリのアドレスマッピング制御
に関する。
【０００２】
【従来の技術】従来のディスクキャッシュでは、マッピ
ングアルゴリズムを１種類しか備えていないため、キャ
ッシュメモリのアドレスのマッピングを行う場合には、
装置により一義的に決定されていた。
ングアルゴリズムを１種類しか備えていないため、キャ
ッシュメモリのアドレスのマッピングを行う場合には、
装置により一義的に決定されていた。
【０００３】
【発明が解決しようとする課題】この従来のディスクキ
ャッシュは、マッピングアルゴリズムを１種類しか有し
ていないため、ソフトウェアからのディスクアクセスパ
ターンが、例えば、オペレーションシステムが格納され
ている磁気ディスク装置（以下、ＤＫＵという）と、ユ
ーザファイルが格納されているＤＫＵのように、ＤＫＵ
によって異なるにも拘わらず、すべて同じマッピングで
キャッシュメモリにマッピングされていたため、接続さ
れているＤＫＵによりキャッシュヒットのヒット率に格
差が生じるという欠点があった。
ャッシュは、マッピングアルゴリズムを１種類しか有し
ていないため、ソフトウェアからのディスクアクセスパ
ターンが、例えば、オペレーションシステムが格納され
ている磁気ディスク装置（以下、ＤＫＵという）と、ユ
ーザファイルが格納されているＤＫＵのように、ＤＫＵ
によって異なるにも拘わらず、すべて同じマッピングで
キャッシュメモリにマッピングされていたため、接続さ
れているＤＫＵによりキャッシュヒットのヒット率に格
差が生じるという欠点があった。
【０００４】また、ヒット率が期待値よりも低い場合に
は、ソフトウェアに対してディスクキャッシュに適した
使用方法を指示する程度しか対処の手段がなかった。
は、ソフトウェアに対してディスクキャッシュに適した
使用方法を指示する程度しか対処の手段がなかった。
【０００５】
【課題を解決するための手段】本発明のディスクキャッ
シュは、接続されている複数の磁気ディスク装置に対す
るアクセスを制御するディスクアクセス制御部と、前記
複数の磁気ディスク装置のディスク番号およびアクセス
アドレス情報を格納するアドレス格納手段と、異なる複
数のマッピングアルゴリズムの数だけ独立して存在し、
前記アドレス格納手段から出力する前記ディスク番号お
よびアクセスアドレス情報からそれぞれのマッピングア
ルゴリズムに従い、キャッシュメモリのセットアドレス
とタグデータとを生成する複数のマッピングコントロー
ル部と、前記複数のマッピングコントロール部からそれ
ぞれ出力するタグデータを選択する第１のセレクタと、
前記複数のマッピングコントロール部からそれぞれ出力
するセットアドレスを選択する第２のセレクタと、前記
第２のセレクタからセットアドレスを指示されるキャッ
シュメモリと、前記キャッシュメモリに格納されている
タグデータと前記第１のセレクタからのタグデータとか
らキャッシュヒットの判定を行うヒット判定部と、前記
ヒット判定部によるヒット判定結果と前記アドレス格納
手段のアクセスディスク番号とから前記複数の磁気ディ
スク装置ごとのヒット率を計算するヒット率計算手段
と、前記複数の磁気ディスク装置に１対１に対応し、前
記ヒット率計算手段から前記複数の磁気ディスク装置の
ヒット率とヒット判定回数とを格納する複数のヒット率
格納手段と、前記複数のヒット率格納手段から入力する
前記ヒット率とヒット判定回数とから、前記複数の磁気
ディスク装置のヒット率と期待値とを比較するととも
に、前記複数のマッピングアルゴリズムのいずれを用い
るかを判断し、選択指示情報を出力するプロセッサと、
前記複数の磁気ディスク装置が前記複数のマッピングア
ルゴリズムのいずれによってアクセスアドレスからキャ
ッシュアドレスを生成するかを指示するマッピングアル
ゴリズムコントローラとを備えることを特徴とする。
シュは、接続されている複数の磁気ディスク装置に対す
るアクセスを制御するディスクアクセス制御部と、前記
複数の磁気ディスク装置のディスク番号およびアクセス
アドレス情報を格納するアドレス格納手段と、異なる複
数のマッピングアルゴリズムの数だけ独立して存在し、
前記アドレス格納手段から出力する前記ディスク番号お
よびアクセスアドレス情報からそれぞれのマッピングア
ルゴリズムに従い、キャッシュメモリのセットアドレス
とタグデータとを生成する複数のマッピングコントロー
ル部と、前記複数のマッピングコントロール部からそれ
ぞれ出力するタグデータを選択する第１のセレクタと、
前記複数のマッピングコントロール部からそれぞれ出力
するセットアドレスを選択する第２のセレクタと、前記
第２のセレクタからセットアドレスを指示されるキャッ
シュメモリと、前記キャッシュメモリに格納されている
タグデータと前記第１のセレクタからのタグデータとか
らキャッシュヒットの判定を行うヒット判定部と、前記
ヒット判定部によるヒット判定結果と前記アドレス格納
手段のアクセスディスク番号とから前記複数の磁気ディ
スク装置ごとのヒット率を計算するヒット率計算手段
と、前記複数の磁気ディスク装置に１対１に対応し、前
記ヒット率計算手段から前記複数の磁気ディスク装置の
ヒット率とヒット判定回数とを格納する複数のヒット率
格納手段と、前記複数のヒット率格納手段から入力する
前記ヒット率とヒット判定回数とから、前記複数の磁気
ディスク装置のヒット率と期待値とを比較するととも
に、前記複数のマッピングアルゴリズムのいずれを用い
るかを判断し、選択指示情報を出力するプロセッサと、
前記複数の磁気ディスク装置が前記複数のマッピングア
ルゴリズムのいずれによってアクセスアドレスからキャ
ッシュアドレスを生成するかを指示するマッピングアル
ゴリズムコントローラとを備えることを特徴とする。
【０００６】また、前記マッピングアルゴリズムコント
ローラは、前記複数の磁気ディスク装置に１対１に対応
し、前記プロセッサからの前記選択指示情報を格納する
複数のマッピングアルゴリズム格納手段と、前記複数の
マッピングアルゴリズム格納手段の中から前記アドレス
格納手段から出力するアクセスディスク番号に対応する
マッピングアルゴリズム格納手段の選択指示情報を前記
第１および第２のセレクタに送出する第３のセレクタと
を備えることを特徴とする。
ローラは、前記複数の磁気ディスク装置に１対１に対応
し、前記プロセッサからの前記選択指示情報を格納する
複数のマッピングアルゴリズム格納手段と、前記複数の
マッピングアルゴリズム格納手段の中から前記アドレス
格納手段から出力するアクセスディスク番号に対応する
マッピングアルゴリズム格納手段の選択指示情報を前記
第１および第２のセレクタに送出する第３のセレクタと
を備えることを特徴とする。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の一実施例の構成を示すブ
ロック図である。なお、本実施例では、ＤＫＵ（磁気デ
ィスク装置）のアクセスアドレスからキャッシュメモリ
のアドレスに変換する４通りのマッピングアルゴリズム
（第１から第４のマッピングアルゴリズム）を備え、か
つ４台のＤＫＵが接続されている場合について説明す
る。
ロック図である。なお、本実施例では、ＤＫＵ（磁気デ
ィスク装置）のアクセスアドレスからキャッシュメモリ
のアドレスに変換する４通りのマッピングアルゴリズム
（第１から第４のマッピングアルゴリズム）を備え、か
つ４台のＤＫＵが接続されている場合について説明す
る。
【０００９】本実施例は、図１に示すように、４台のＤ
ＫＵ＃０〜ＤＫＵ＃３（以下、単にＤＫＵという）５０
０と、ＤＫＵ５００へのアクセスを制御するディスクア
クセス制御部１００と、ＤＫＵ５００のディスク番号と
そのアクセスアドレスを格納するアドレス格納手段１１
０と、このアドレス格納手段１１０より出力されたアク
セスアドレスを第１のマッピングアルゴリズムによりキ
ャッシュメモリのセットアドレスとタグデータとを生成
するマッピングコントロール部Ａ１２０と、同様に第
２，第３，第４のマッピングアルゴリズムによりセット
アドレスとタグデータとをそれぞれ生成するマッピング
コントロール部Ｂ１３０，マッピングコントロール部Ｃ
１４０，マッピングコントロール部Ｄ１５０と、これら
の４つのマッピングコントロール部から出力されたタグ
データを選択するセレクタＡ１６０と、前記４つのマッ
ピングコントロール部から出力されたセットアドレスを
選択するセレクタＢ１７０と、キャッシュヒットの判定
を行うヒット判定部１８０と、ＤＫＵ５００の１台ごと
にそれぞれのヒット率を計算するヒット率計算手段１９
０と、ＤＫＵ５００がいずれのマッピングアルゴリズム
によりアクセスアドレスからキャッシュアドレスを生成
するかを指示するマッピングアルゴリズムコントローラ
２００と、キャッシュメモリ３００と、ＤＫＵ５００の
ヒット率と期待値とを比較し、いずれのマッピングアル
ゴリズムを選択するかを指示するプロセッサ４００と、
ＤＫＵ＃０のヒット率とヒット判定回数とを格納するＤ
ＫＵ＃０ヒット率格納手段４１０と、同様にのＤＫＵ＃
１のヒット率とヒット判定回数とを格納するＤＫＵ＃１
ヒット率格納手段４２０と、ＤＫＵ＃２のヒット率とヒ
ット判定回数とを格納するＤＫＵ＃２ヒット率格納手段
４３０と、ＤＫＵ＃３のヒット率とヒット判定回数とを
格納するＤＫＵ＃３ヒット率格納手段４４０とを含んで
構成される。
ＫＵ＃０〜ＤＫＵ＃３（以下、単にＤＫＵという）５０
０と、ＤＫＵ５００へのアクセスを制御するディスクア
クセス制御部１００と、ＤＫＵ５００のディスク番号と
そのアクセスアドレスを格納するアドレス格納手段１１
０と、このアドレス格納手段１１０より出力されたアク
セスアドレスを第１のマッピングアルゴリズムによりキ
ャッシュメモリのセットアドレスとタグデータとを生成
するマッピングコントロール部Ａ１２０と、同様に第
２，第３，第４のマッピングアルゴリズムによりセット
アドレスとタグデータとをそれぞれ生成するマッピング
コントロール部Ｂ１３０，マッピングコントロール部Ｃ
１４０，マッピングコントロール部Ｄ１５０と、これら
の４つのマッピングコントロール部から出力されたタグ
データを選択するセレクタＡ１６０と、前記４つのマッ
ピングコントロール部から出力されたセットアドレスを
選択するセレクタＢ１７０と、キャッシュヒットの判定
を行うヒット判定部１８０と、ＤＫＵ５００の１台ごと
にそれぞれのヒット率を計算するヒット率計算手段１９
０と、ＤＫＵ５００がいずれのマッピングアルゴリズム
によりアクセスアドレスからキャッシュアドレスを生成
するかを指示するマッピングアルゴリズムコントローラ
２００と、キャッシュメモリ３００と、ＤＫＵ５００の
ヒット率と期待値とを比較し、いずれのマッピングアル
ゴリズムを選択するかを指示するプロセッサ４００と、
ＤＫＵ＃０のヒット率とヒット判定回数とを格納するＤ
ＫＵ＃０ヒット率格納手段４１０と、同様にのＤＫＵ＃
１のヒット率とヒット判定回数とを格納するＤＫＵ＃１
ヒット率格納手段４２０と、ＤＫＵ＃２のヒット率とヒ
ット判定回数とを格納するＤＫＵ＃２ヒット率格納手段
４３０と、ＤＫＵ＃３のヒット率とヒット判定回数とを
格納するＤＫＵ＃３ヒット率格納手段４４０とを含んで
構成される。
【００１０】また、マッピングアルゴリズムコントロー
ラ２００は、ＤＫＵ＃０のデータについてキャッシュア
クセスするとき、第１から第４のマッピングアルゴリズ
ムのいずれを用いるかについての選択指示情報を格納す
るＤＫＵ＃０マッピングアルゴリズム格納手段２１０
と、同様にＤＫＵ＃１のデータについてキャッシュアク
セスするとき、第１から第４のマッピングアルゴリズム
のいずれを用いるかの選択指示情報を格納するＤＫＵ＃
１マッピングアルゴリズム格納手段２２０と、ＤＫＵ＃
２のデータについてキャッシュアクセスするとき、第１
から第４のマッピングアルゴリズムのいずれを用いるか
の選択指示情報を格納するＤＫＵ＃２マッピングアルゴ
リズム格納手段２３０、ＤＫＵ＃３のデータについてキ
ャッシュアクセスするとき、第１から第４のマッピング
アルゴリズムのいずれを用いるかの選択指示情報を格納
するＤＫＵ＃３マッピングアルゴリズム格納手段２４０
と、アドレス格納手段１１０から示されるディスク番号
からＤＫＵ＃０マッピングアルゴリズム格納手段２１
０，ＤＫＵ＃１マッピングアルゴリズム格納手段２２
０，ＤＫＵ＃２マッピングアルゴリズム格納手段２３
０，ＤＫＵ＃３マッピングアルゴリズム格納手段２４０
の選択指示情報のいずれかを選択するセレクタＣ２５０
とを備えている。
ラ２００は、ＤＫＵ＃０のデータについてキャッシュア
クセスするとき、第１から第４のマッピングアルゴリズ
ムのいずれを用いるかについての選択指示情報を格納す
るＤＫＵ＃０マッピングアルゴリズム格納手段２１０
と、同様にＤＫＵ＃１のデータについてキャッシュアク
セスするとき、第１から第４のマッピングアルゴリズム
のいずれを用いるかの選択指示情報を格納するＤＫＵ＃
１マッピングアルゴリズム格納手段２２０と、ＤＫＵ＃
２のデータについてキャッシュアクセスするとき、第１
から第４のマッピングアルゴリズムのいずれを用いるか
の選択指示情報を格納するＤＫＵ＃２マッピングアルゴ
リズム格納手段２３０、ＤＫＵ＃３のデータについてキ
ャッシュアクセスするとき、第１から第４のマッピング
アルゴリズムのいずれを用いるかの選択指示情報を格納
するＤＫＵ＃３マッピングアルゴリズム格納手段２４０
と、アドレス格納手段１１０から示されるディスク番号
からＤＫＵ＃０マッピングアルゴリズム格納手段２１
０，ＤＫＵ＃１マッピングアルゴリズム格納手段２２
０，ＤＫＵ＃２マッピングアルゴリズム格納手段２３
０，ＤＫＵ＃３マッピングアルゴリズム格納手段２４０
の選択指示情報のいずれかを選択するセレクタＣ２５０
とを備えている。
【００１１】そして、上述したこれらの構成手段は、ア
クセスするディスク番号とそのＤＫＵのアクセスアドレ
ス１０１と、ディスクインタフェース１０２と、アドレ
ス格納手段１１０のアクセスディスク番号フィールド１
１１と、アクセス格納手段１１０からのアクセスディス
ク番号およびアクセスアドレス１０１のアクセスフィー
ルド１１２と、マッピングコントロール部Ａ１２０によ
り生成されるセットアドレス１２１，タグデータ１２２
と、マッピングコントロール部Ｂ１３０により生成され
るセットアドレス１３１，タグデータ１３２と、マッピ
ンクコントロール部Ｃ１４０により生成されるセットア
ドレス１４１，タグデータ１４２と、マッピングコント
ロール部Ｄ１５０により生成されるセットアドレス１５
１，タグデータ１５２と、セレクタＡ１６０により選択
されたタグデータ１６１と、セレクタＢ１７０により選
択されたセットアドレス１７１と、ヒット判定部１８０
によるキャッシュヒット判定結果１８１と、ＤＫＵ＃０
のヒット率計算結果１９１と、ＤＫＵ＃１のヒット率計
算結果１９２と、ＤＫＵ＃２のヒット率計算結果１９３
と、ＤＫＵ＃３のヒット率計算結果１９４と、ＤＫＵ＃
０のマッピングアルゴリズム選択指示情報２１１と、Ｄ
ＫＵ＃１のマッピングアルゴリズム選択指示情報２２１
と、ＤＫＵ＃２のマッピングアルゴリズム選択指示情報
２３１と、ＤＫＵ＃３のマッピングアルゴリズム選択指
示情報２４１と、セレクタＣ２５０により選択されたマ
ッピングアルゴリズム選択指示情報２５１と、キャッス
メモリ３００から出力するセットアドレス１７１のタグ
データ３０１と、プロセッサ４００から出力するマッピ
ングアルゴリズム選択指示データ４０１と、ＤＫＵ＃０
のヒット率情報４１１と、ＤＫＵ＃１のヒット率情報４
２１と、ＤＫＵ＃２のヒット率情報４３１と、ＤＫＵ＃
３のヒット率情報４４１とからなる各情報およびデータ
の授受を行う。
クセスするディスク番号とそのＤＫＵのアクセスアドレ
ス１０１と、ディスクインタフェース１０２と、アドレ
ス格納手段１１０のアクセスディスク番号フィールド１
１１と、アクセス格納手段１１０からのアクセスディス
ク番号およびアクセスアドレス１０１のアクセスフィー
ルド１１２と、マッピングコントロール部Ａ１２０によ
り生成されるセットアドレス１２１，タグデータ１２２
と、マッピングコントロール部Ｂ１３０により生成され
るセットアドレス１３１，タグデータ１３２と、マッピ
ンクコントロール部Ｃ１４０により生成されるセットア
ドレス１４１，タグデータ１４２と、マッピングコント
ロール部Ｄ１５０により生成されるセットアドレス１５
１，タグデータ１５２と、セレクタＡ１６０により選択
されたタグデータ１６１と、セレクタＢ１７０により選
択されたセットアドレス１７１と、ヒット判定部１８０
によるキャッシュヒット判定結果１８１と、ＤＫＵ＃０
のヒット率計算結果１９１と、ＤＫＵ＃１のヒット率計
算結果１９２と、ＤＫＵ＃２のヒット率計算結果１９３
と、ＤＫＵ＃３のヒット率計算結果１９４と、ＤＫＵ＃
０のマッピングアルゴリズム選択指示情報２１１と、Ｄ
ＫＵ＃１のマッピングアルゴリズム選択指示情報２２１
と、ＤＫＵ＃２のマッピングアルゴリズム選択指示情報
２３１と、ＤＫＵ＃３のマッピングアルゴリズム選択指
示情報２４１と、セレクタＣ２５０により選択されたマ
ッピングアルゴリズム選択指示情報２５１と、キャッス
メモリ３００から出力するセットアドレス１７１のタグ
データ３０１と、プロセッサ４００から出力するマッピ
ングアルゴリズム選択指示データ４０１と、ＤＫＵ＃０
のヒット率情報４１１と、ＤＫＵ＃１のヒット率情報４
２１と、ＤＫＵ＃２のヒット率情報４３１と、ＤＫＵ＃
３のヒット率情報４４１とからなる各情報およびデータ
の授受を行う。
【００１２】次に、本発明のディスクキャッシュの動作
について説明する。
について説明する。
【００１３】まず、キャッシュヒット判定までの動作に
ついて説明する。ディスクアクセス制御部１００は、Ｄ
ＫＵ５００に対しディスクインタフェース１０２からア
クセスする前に目的のディスク番号とそのアクセスアド
レス１０１とをアドレス格納手段１１０へ書き込む。
ついて説明する。ディスクアクセス制御部１００は、Ｄ
ＫＵ５００に対しディスクインタフェース１０２からア
クセスする前に目的のディスク番号とそのアクセスアド
レス１０１とをアドレス格納手段１１０へ書き込む。
【００１４】続いて、マッピングコントロール部Ａ１２
０，マッピングコントロール部Ｂ１３０，マッピングコ
ントロール部Ｃ１４０，マッピングコントロール部Ｄ１
５０は、アドレス格納手段１１０に格納されているアク
セスフィールド１１２から、４通りのマッピングアルゴ
リズムによって、それぞれセットアドレス１２１，１３
１，１４１，１５１とタグデータ１２２，１３２，１４
２，１５２とを生成し、これらのタグデータはセレクタ
Ａ１６０に出力するとともに、セットアドレスはセレク
タＢ１７０に出力する。
０，マッピングコントロール部Ｂ１３０，マッピングコ
ントロール部Ｃ１４０，マッピングコントロール部Ｄ１
５０は、アドレス格納手段１１０に格納されているアク
セスフィールド１１２から、４通りのマッピングアルゴ
リズムによって、それぞれセットアドレス１２１，１３
１，１４１，１５１とタグデータ１２２，１３２，１４
２，１５２とを生成し、これらのタグデータはセレクタ
Ａ１６０に出力するとともに、セットアドレスはセレク
タＢ１７０に出力する。
【００１５】一方、マッピングアルゴリズムコントロー
ラ２００は、初期状態において、例えば、ＤＫＵ＃０に
対しては第１のマッピングアルゴリズムの選択指示を行
う、すなわち、ＤＫＵ＃０マッピングアルゴリズム格納
手段２１０にマッピングコントロール部Ａ１２０の選択
指示情報が格納されているものと仮定すると、アクセス
ディスク番号フィールド１１１がＤＫＵ＃０の場合、セ
レクタＣ２５０は、ＤＫＵ＃０のマッピングアルゴリズ
ム選択指示情報２１１を選択し、マッピングアルゴリズ
ム選択指示情報２５１を出力する。これにより、セレク
タＡ１６０はタグデータ１２２を選択し、セレクタ１７
０Ｂはセットアドレス１２１を選択する。そして、セッ
トアドレス１７１が確定すると、キャッシュメモリ３０
０は、セットアドレス１７１に格納されているタグデー
タ３０１をヒット判定部１８０に出力する。
ラ２００は、初期状態において、例えば、ＤＫＵ＃０に
対しては第１のマッピングアルゴリズムの選択指示を行
う、すなわち、ＤＫＵ＃０マッピングアルゴリズム格納
手段２１０にマッピングコントロール部Ａ１２０の選択
指示情報が格納されているものと仮定すると、アクセス
ディスク番号フィールド１１１がＤＫＵ＃０の場合、セ
レクタＣ２５０は、ＤＫＵ＃０のマッピングアルゴリズ
ム選択指示情報２１１を選択し、マッピングアルゴリズ
ム選択指示情報２５１を出力する。これにより、セレク
タＡ１６０はタグデータ１２２を選択し、セレクタ１７
０Ｂはセットアドレス１２１を選択する。そして、セッ
トアドレス１７１が確定すると、キャッシュメモリ３０
０は、セットアドレス１７１に格納されているタグデー
タ３０１をヒット判定部１８０に出力する。
【００１６】次に、ヒット判定部１８０は、タグデータ
１６１とタグデータ３０１とからキャッシュヒット判定
を行い、キャッシュヒットかミスかのキャッシュヒット
判定結果１８１をヒット率計算手段１９０およびディス
クアクセス制御部１００へ通知する。
１６１とタグデータ３０１とからキャッシュヒット判定
を行い、キャッシュヒットかミスかのキャッシュヒット
判定結果１８１をヒット率計算手段１９０およびディス
クアクセス制御部１００へ通知する。
【００１７】以上のようにして、ディスクアクセス制御
部１００は、ＤＫＵ５００へアクセスがあるごとにキャ
ッシュヒット判定を繰り返し、キャッシュヒットしてい
た場合には、キャッシュメモリ３００に対してアクセス
を行う。そして、キャッシュヒット判定を繰り返してい
る間、ヒット率計算手段１９０は、キャッシュヒット判
定結果１８１とアクセスディスク番号フィールド１１１
とからＤＫＵ５００の１台ごとにヒット率を計算し、例
えば、それがＤＫＵ＃０のヒット率であれば、ヒット率
計算結果１９１をＤＫＵ＃０ヒット率格納手段４１０に
格納し、また、ＤＫＵ＃１のヒット率であれば、ヒット
率計算結果１９２をＤＫＵ＃１ヒット率格納手段４２０
に格納するように、ＤＫＵ５００のすべてのヒット率を
同様に格納する。
部１００は、ＤＫＵ５００へアクセスがあるごとにキャ
ッシュヒット判定を繰り返し、キャッシュヒットしてい
た場合には、キャッシュメモリ３００に対してアクセス
を行う。そして、キャッシュヒット判定を繰り返してい
る間、ヒット率計算手段１９０は、キャッシュヒット判
定結果１８１とアクセスディスク番号フィールド１１１
とからＤＫＵ５００の１台ごとにヒット率を計算し、例
えば、それがＤＫＵ＃０のヒット率であれば、ヒット率
計算結果１９１をＤＫＵ＃０ヒット率格納手段４１０に
格納し、また、ＤＫＵ＃１のヒット率であれば、ヒット
率計算結果１９２をＤＫＵ＃１ヒット率格納手段４２０
に格納するように、ＤＫＵ５００のすべてのヒット率を
同様に格納する。
【００１８】次に、プロセッサ４００は、各ＤＫＵのヒ
ット率格納手段からそれぞれ入力したヒット率情報４１
１，４２１，４３１，４４１に基づいて、ＤＫＵ単位で
一定のヒット判定回数ごとにヒット率とその期待値とを
比較し、ヒット率が期待値よりも高いかもしくは低いか
をチェックする。
ット率格納手段からそれぞれ入力したヒット率情報４１
１，４２１，４３１，４４１に基づいて、ＤＫＵ単位で
一定のヒット判定回数ごとにヒット率とその期待値とを
比較し、ヒット率が期待値よりも高いかもしくは低いか
をチェックする。
【００１９】ここで、例えば、プロセッサ４００が、第
１のマッピングアルゴリズムでマッピングした結果、Ｄ
ＫＵ＃０およびＤＫＵ＃３のヒット率が期待値よりも高
く、かつＤＫＵ＃１およびＤＫＵ＃２のヒット率が期待
値よりも低いと判断したと仮定する。そうすると、プロ
セッサ４００は、マッピングアルゴリズムコントローラ
２００にマッピングアルゴリズム選択指示データ４０１
を送出し、ＤＫＵ＃１マッピングアルゴリズム格納手段
２２０およびＤＫＵ＃２マッピングアルゴリズム格納手
段２３０に対して、第２のマッピングアルゴリズムを選
択するように書き込む。
１のマッピングアルゴリズムでマッピングした結果、Ｄ
ＫＵ＃０およびＤＫＵ＃３のヒット率が期待値よりも高
く、かつＤＫＵ＃１およびＤＫＵ＃２のヒット率が期待
値よりも低いと判断したと仮定する。そうすると、プロ
セッサ４００は、マッピングアルゴリズムコントローラ
２００にマッピングアルゴリズム選択指示データ４０１
を送出し、ＤＫＵ＃１マッピングアルゴリズム格納手段
２２０およびＤＫＵ＃２マッピングアルゴリズム格納手
段２３０に対して、第２のマッピングアルゴリズムを選
択するように書き込む。
【００２０】以後、ＤＫＵ＃０およびＤＫＵ＃３は、第
１のマッピングアルゴリズムを用い、また、ＤＫＵ＃１
およびＤＫＵ＃２は、第２のマッピングアルゴリズムを
用いてそれぞれキャッシュメモリ３００がマッピングさ
れる。すなわち、ＤＫＵ＃０，ＤＫＵ＃３では、アドレ
ス格納手段１１０のアクセスディスク番号フィールド１
１１が、以前と同様にマッピングコントロール部Ａ１２
０が生成したセットアドレス１２１とタグデータ１２２
とが、セレクタＡ１６０およびセレクタＢ１７０に選択
され、また、ＤＫＵ＃１，ＤＫＵ＃２では、アドレス格
納手段１１０のアクセスディスク番号フィールドが、替
わって新たにマッピングコントロール部Ｂ１３０が生成
したセットアドレス１３１とタグデータ１３２とが、セ
レクタＡ１６０およびセレクタＢ１７０に選択される。
１のマッピングアルゴリズムを用い、また、ＤＫＵ＃１
およびＤＫＵ＃２は、第２のマッピングアルゴリズムを
用いてそれぞれキャッシュメモリ３００がマッピングさ
れる。すなわち、ＤＫＵ＃０，ＤＫＵ＃３では、アドレ
ス格納手段１１０のアクセスディスク番号フィールド１
１１が、以前と同様にマッピングコントロール部Ａ１２
０が生成したセットアドレス１２１とタグデータ１２２
とが、セレクタＡ１６０およびセレクタＢ１７０に選択
され、また、ＤＫＵ＃１，ＤＫＵ＃２では、アドレス格
納手段１１０のアクセスディスク番号フィールドが、替
わって新たにマッピングコントロール部Ｂ１３０が生成
したセットアドレス１３１とタグデータ１３２とが、セ
レクタＡ１６０およびセレクタＢ１７０に選択される。
【００２１】プロセッサ４００は、引き続きヒット率の
監視を行うとともに、ヒット判定回数が一定回数に達し
たＤＫＵについて、ヒット率が期待値よりも高いかもし
くは低いかを判断し、同様に処理を繰り返す。
監視を行うとともに、ヒット判定回数が一定回数に達し
たＤＫＵについて、ヒット率が期待値よりも高いかもし
くは低いかを判断し、同様に処理を繰り返す。
【００２２】以上のようにして、キャッシュメモリに対
するマッピングアルゴリズムを複数有するディスクキャ
ッシュにおいて、接続されている各ＤＫＵごとのヒット
率を監視し、そのヒット率が期待値よりも低い場合に
は、ＤＫＵ単位でマッピングアルゴリズムを自動的に切
り替え、しかも複数のマッピングアルゴリズムから各Ｄ
ＫＵそれぞれに適応したキャッシュメモリのマッピング
が可能になる。
するマッピングアルゴリズムを複数有するディスクキャ
ッシュにおいて、接続されている各ＤＫＵごとのヒット
率を監視し、そのヒット率が期待値よりも低い場合に
は、ＤＫＵ単位でマッピングアルゴリズムを自動的に切
り替え、しかも複数のマッピングアルゴリズムから各Ｄ
ＫＵそれぞれに適応したキャッシュメモリのマッピング
が可能になる。
【００２３】
【発明の効果】以上説明したように本発明のディスクキ
ャッシュは、キャッシュメモリのアドレスに対して複数
のマッピングアルゴリズムを有し、さらに各ＤＫＵが異
なるマッピグアルゴリズムでキャッシュメモリをマッピ
ング可能な機能と、ＤＫＵ単位でのヒット率の計算結果
が期待値よりも低い場合に、自動的にそのＤＫＵのみマ
ッピングアルゴリズムを切り換える機能とを備えてい
る。
ャッシュは、キャッシュメモリのアドレスに対して複数
のマッピングアルゴリズムを有し、さらに各ＤＫＵが異
なるマッピグアルゴリズムでキャッシュメモリをマッピ
ング可能な機能と、ＤＫＵ単位でのヒット率の計算結果
が期待値よりも低い場合に、自動的にそのＤＫＵのみマ
ッピングアルゴリズムを切り換える機能とを備えてい
る。
【００２４】これにより、ファイルのアロケーションや
サイズ、システムディスクかまたはユーザディスクか等
のソフトウェアも含めたプログラムやファイルのアクセ
スパターンが、ＤＫＵによって異る場合があっても、各
ＤＫＵのアクセスパターンに適応したマッピングアルゴ
リズムがそれぞれＤＫＵごとに選択されるため、接続さ
れているすべてのＤＫＵのヒット率が高くなり、システ
ムの性能向上がはかれるという効果がある。
サイズ、システムディスクかまたはユーザディスクか等
のソフトウェアも含めたプログラムやファイルのアクセ
スパターンが、ＤＫＵによって異る場合があっても、各
ＤＫＵのアクセスパターンに適応したマッピングアルゴ
リズムがそれぞれＤＫＵごとに選択されるため、接続さ
れているすべてのＤＫＵのヒット率が高くなり、システ
ムの性能向上がはかれるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
１００ ディスクアクセス制御部 １０１ アクセスアドレス １０２ ディスクインタフェース １１０ アドレス格納手段 １１１ アドレスディスク番号フィールド １１２ アクセスフィールド １２０ マッピングコントロール部Ａ １２１，１３１，１４１，１５１，１７１ セットア
ドレス １２２，１３２，１４２，１５２，１６１，３０１
タグデータ １３０ マッピングコントロール部Ｂ １４０ マッピングコントロール部Ｃ １５０ マッピングコントロール部Ｄ １６０ セレクタＡ １７０ セレクタＢ １８０ ヒット判定部 １８１ ヒット判定結果 １９０ ヒット率計算手段 １９１，１９２，１９３，１９４ ヒット率計算結果 ２００ マッピングアルゴリズムコントローラ ２１０ ＤＫＵ＃０マッピングアルゴリズム格納手段 ２１１，２２１，２３１，２４１，２５１ マッピン
グアルゴリズム選択指示情報 ２２０ ＤＫＵ＃１マッピングアルゴリズム格納手段 ２３０ ＤＫＵ＃２マッピングアルゴリズム格納手段 ２４０ ＤＫＵ＃３マッピングアルゴリズム格納手段 ２５０ セレクタＣ ３００ キャッシュメモリ ４００ プロセッサ ４０１ マッピングアルゴリズム選択指示データ ４１０ ＤＫＵ＃０ヒット率格納手段 ４１１，４２１，４３１，４４１ ヒット率情報 ４２０ ＤＫＵ＃１ヒット率格納手段 ４３０ ＤＫＵ＃２ヒット率格納手段 ４４０ ＤＫＵ＃３ヒット率格納手段 ５００ ＤＫＵ（ＤＫＵ＃０〜ＤＫＵ＃３）
ドレス １２２，１３２，１４２，１５２，１６１，３０１
タグデータ １３０ マッピングコントロール部Ｂ １４０ マッピングコントロール部Ｃ １５０ マッピングコントロール部Ｄ １６０ セレクタＡ １７０ セレクタＢ １８０ ヒット判定部 １８１ ヒット判定結果 １９０ ヒット率計算手段 １９１，１９２，１９３，１９４ ヒット率計算結果 ２００ マッピングアルゴリズムコントローラ ２１０ ＤＫＵ＃０マッピングアルゴリズム格納手段 ２１１，２２１，２３１，２４１，２５１ マッピン
グアルゴリズム選択指示情報 ２２０ ＤＫＵ＃１マッピングアルゴリズム格納手段 ２３０ ＤＫＵ＃２マッピングアルゴリズム格納手段 ２４０ ＤＫＵ＃３マッピングアルゴリズム格納手段 ２５０ セレクタＣ ３００ キャッシュメモリ ４００ プロセッサ ４０１ マッピングアルゴリズム選択指示データ ４１０ ＤＫＵ＃０ヒット率格納手段 ４１１，４２１，４３１，４４１ ヒット率情報 ４２０ ＤＫＵ＃１ヒット率格納手段 ４３０ ＤＫＵ＃２ヒット率格納手段 ４４０ ＤＫＵ＃３ヒット率格納手段 ５００ ＤＫＵ（ＤＫＵ＃０〜ＤＫＵ＃３）
Claims (2)
- 【請求項１】 接続されている複数の磁気ディスク装置
に対するアクセスを制御するディスクアクセス制御部
と、 前記複数の磁気ディスク装置のディスク番号およびアク
セスアドレス情報を格納するアドレス格納手段と、 異なる複数のマッピングアルゴリズムの数だけ独立して
存在し、前記アドレス格納手段から出力する前記ディス
ク番号およびアクセスアドレス情報からそれぞれのマッ
ピングアルゴリズムに従い、キャッシュメモリのセット
アドレスとタグデータとを生成する複数のマッピングコ
ントロール部と、 前記複数のマッピングコントロール部からそれぞれ出力
するタグデータを選択する第１のセレクタと、 前記複数のマッピングコントロール部からそれぞれ出力
するセットアドレスを選択する第２のセレクタと、 前記第２のセレクタからセットアドレスを指示されるキ
ャッシュメモリと、 前記キャッシュメモリに格納されているタグデータと前
記第１のセレクタからのタグデータとからキャッシュヒ
ットの判定を行うヒット判定部と、 前記ヒット判定部によるヒット判定結果と前記アドレス
格納手段のアクセスディスク番号とから前記複数の磁気
ディスク装置ごとのヒット率を計算するヒット率計算手
段と、 前記複数の磁気ディスク装置に１対１に対応し、前記ヒ
ット率計算手段から前記複数の磁気ディスク装置のヒッ
ト率とヒット判定回数とを格納する複数のヒット率格納
手段と、 前記複数のヒット率格納手段から入力する前記ヒット率
とヒット判定回数とから、前記複数の磁気ディスク装置
のヒット率と期待値とを比較するとともに、前記複数の
マッピングアルゴリズムのいずれを用いるかを判断し、
選択指示情報を出力するプロセッサと、 前記複数の磁気ディスク装置が前記複数のマッピングア
ルゴリズムのいずれによってアクセスアドレスからキャ
ッシュアドレスを生成するかを指示するマッピングアル
ゴリズムコントローラと、を備えることを特徴とするデ
ィスクキャッシュ。 - 【請求項２】 前記マッピングアルゴリズムコントロー
ラは、前記複数の磁気ディスク装置に１対１に対応し、
前記プロセッサからの前記選択指示情報を格納する複数
のマッピングアルゴリズム格納手段と、 前記複数のマッピングアルゴリズム格納手段の中から前
記アドレス格納手段から出力するアクセスディスク番号
に対応するマッピングアルゴリズム格納手段の選択指示
情報を前記第１および第２のセレクタに送出する第３の
セレクタと、を備えることを特徴とする請求項１記載の
ディスクキャッシュ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062848A JPH08263379A (ja) | 1995-03-22 | 1995-03-22 | ディスクキャッシュ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062848A JPH08263379A (ja) | 1995-03-22 | 1995-03-22 | ディスクキャッシュ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08263379A true JPH08263379A (ja) | 1996-10-11 |
Family
ID=13212146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7062848A Pending JPH08263379A (ja) | 1995-03-22 | 1995-03-22 | ディスクキャッシュ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08263379A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05225062A (ja) * | 1992-02-13 | 1993-09-03 | Matsushita Electric Ind Co Ltd | ディスク・キャッシュ装置 |
-
1995
- 1995-03-22 JP JP7062848A patent/JPH08263379A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05225062A (ja) * | 1992-02-13 | 1993-09-03 | Matsushita Electric Ind Co Ltd | ディスク・キャッシュ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7502904B2 (en) | Information processing system and management device for managing relocation of data based on a change in the characteristics of the data over time | |
| TWI525433B (zh) | 具有動態運行時間記憶體對映選擇之適應性位址對映技術 | |
| US7899996B1 (en) | Full track read for adaptive pre-fetching of data | |
| KR100563222B1 (ko) | 메모리 액세스 보호 | |
| US6708252B2 (en) | Apparatus and method for reallocating logical to physical disk devices using a storage controller, with access frequency and sequential access ratio calculations and display | |
| US6507893B2 (en) | System and method for time window access frequency based caching for memory controllers | |
| JP2743608B2 (ja) | 共有レジスタ制御方式 | |
| US6542965B2 (en) | Cache line replacement using cable status to bias way selection | |
| JPH0571976B2 (ja) | ||
| US20160055090A1 (en) | Adaptive record caching for solid state disks | |
| EP0580943B1 (en) | Cache miss prediction method and apparatus for use with a paged main memory in a data processing system | |
| US7992035B2 (en) | Disk selection method, raid control device, raid system, and its disk device | |
| JPH08263379A (ja) | ディスクキャッシュ | |
| JPH08263376A (ja) | キャッシュ制御装置 | |
| JPH08137754A (ja) | ディスクキャッシュ装置 | |
| US6779053B2 (en) | Sequential data transfer detection | |
| US4984150A (en) | Virtual memory control management system | |
| JP3730609B2 (ja) | 冗長化論理ディスクに対するライトスルー処理方法、ライトスルー処理用プログラム及びディスクコントローラ | |
| JPS60214060A (ja) | 外部記憶キヤツシユ制御方式 | |
| JP2019003586A (ja) | ストレージ制御装置およびパス切り替え制御プログラム | |
| JP3501727B2 (ja) | リクエスト順序制御装置 | |
| JP3407428B2 (ja) | ディスクキャッシュ装置 | |
| JPH0534042Y2 (ja) | ||
| JP2003297088A (ja) | 半導体記憶装置 | |
| JP3242847B2 (ja) | データ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990209 |