JPH08115654A

JPH08115654A - 粒子放出装置、電界放出型装置及びこれらの製造方法

Info

Publication number: JPH08115654A
Application number: JP27593294A
Authority: JP
Inventors: Satoshi Nakada; 諭中田; Eisuke Negishi; 英輔根岸
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-10-14
Filing date: 1994-10-14
Publication date: 1996-05-07

Abstract

(57)【要約】（修正有）【構成】第１の電極13と第２の電極14とを絶縁層15を
介し互いに対向して設け、第２の電極、絶縁層を貫通す
る微小孔20を形成し、第１、第２の電極間に電圧を印加
することによって電子を第１の電極側から微小孔を通し
て放出するように構成している電子放出装置又はこれを
組み込んだ電界放出型装置において、電子放出物質から
なる薄膜16を微小孔内に露出して設け、その電子放出面
16Ａが第１の電極を含む電子放出構体（カソード電極13
及び薄膜16からなるカソード電極部）の絶縁層側の面よ
りも、微小孔内で深い位置に存在する。【効果】電子放出能力とその方向性を良好とし、低電
圧駆動を可能にして放出される電流量の均質化、高密度
化を図り、しかも、高信頼性、長寿命であり、高精細、
大型の極薄型ディスプレイ装置にも十分対応可能な装置
を提供できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、粒子放出装置（例え
ば、極薄型のディスプレイ装置に使用して好適な電子放
出源）、電界放出型装置（例えば、前記電子放出源を具
備するディスプレイ装置）及びこれらの製造方法に関す
るものである。

【０００２】

【従来の技術】従来、例えば極薄型のディスプレイ装置
としては、電界放出型カソードを電子放出源とする電界
放出型ディスプレイ（ＦＥＤ：Field Emission Displa
y）が知られている。

【０００３】公知のＦＥＤでは、スクリーン内部に電子
放出源を設け、その各画素領域内に電子放出材料からな
る多数のマイクロチップを形成し、所定の電気信号に応
じて対応する画素領域のマイクロチップを励起すること
により、スクリーンの螢光面を発光させている。

【０００４】上記の電子放出源においては、帯状に形成
された複数本のカソード電極ラインと、このカソード電
極ラインの上部においてカソード電極ラインと交差して
帯状に形成された複数本のゲート電極ラインとが設けら
れ、上記カソード電極ラインの上記ゲート電極ラインと
の各交差領域がそれぞれ１画素領域として形成されてい
る。

【０００５】従来の電子放出源によれば、具体的には図
31〜図33に示すように、例えばガラス材からなる下部基
板101 の表面上に帯状の複数本のカソード電極ライン10
3 が形成されている。

【０００６】これらのカソード電極ライン103 には各接
続部 103ａを除いて絶縁層105 が成膜され、この上に各
カソード電極ライン103 と交差して帯状に複数本のゲー
ト電極ライン104 が形成されていて、各カソード電極ラ
イン103 と共にマトリクス構造を構成している。

【０００７】さらに、各カソード電極ライン103 の接続
端部 103ａ及び各ゲート電極ライン104 の接続端部 104
ａが制御手段107 にそれぞれ接続され、電気的に導通し
ている。

【０００８】ここで、各カソード電極ライン103 の各ゲ
ート電極ライン104 との各交差領域122 において、絶縁
層105 には、カソード電極ライン103 からゲート電極ラ
イン104 へ通じる孔径ｗの多数の円形の微細（小）孔12
0 がカソードホールとして形成され、これらの各孔内に
電界放出型カソードとしてのマイクロチップ106 が数μ
ｍ以下の微小サイズに設けられている。

【０００９】これらの各マイクロチップ106 は、電子放
出材料、例えばモリブデンからなっていて、ほぼ円錐体
に形成され、それぞれカソード電極ライン103 上に配さ
れている。そして、各マイクロチップ106 の円錐体の先
端部は、ゲート電極ライン104 に形成されている電子通
過用のゲート部 104ｂにほぼ位置している。

【００１０】このように、各カソード電極ライン103 の
各ゲート電極ライン104 との各交差領域122 には、多数
のマイクロチップ106 が設けられて画素領域が形成さ
れ、個々の画素領域が１つの画素（ピクセル）に対応し
ている。

【００１１】上記のように構成された電子放出源（電界
放出型カソード）においては、制御手段107 により所定
のカソード電極ライン103 及びゲート電極ライン104 を
選択し、これらの間に所定の電圧を印加することによっ
て、この印加電圧を対応する画素領域内の各マイクロチ
ップ106 に印加すると、各マイクロチップ106 の先端か
らトンネル効果によって電子が放出される。なお、この
所定の印加電圧値は、各マイクロチップ106 がモリブデ
ンからなっている場合、各マイクロチップ106の円錐体
の先端部付近の電界の強さが10⁸〜10¹⁰Ｖ／ｍとなる程
度のものである。

【００１２】このとき、この電子放出源が内蔵されたデ
ィスプレイ（ＦＥＤ）においては、所定の画素領域を励
起することによって各マイクロチップ106 から放出され
た電子が、制御手段107 によりカソード電極ライン103
とアノード（螢光面パネルの透明電極）との間に印加さ
れた電圧によって更に加速され、ゲート電極ライン104
とアノードとの間に形成された真空部130 を通って螢光
面に到達する。そして、この電子線により螢光面から可
視光が放出される。

【００１３】ここで、図31においてこのディスプレイ装
置の構成を説明すると、例えばＲ（赤）、Ｇ（緑）、Ｂ
（青）の三原色の各螢光体素子がＩＴＯ（Indium Tin O
xide：Ｉｎ及びＳｎの混合酸化物）等からなる透明電極
100Ｒ、 100Ｇ、 100Ｂを介してストライプ状に配列さ
れてカラー螢光面123 が形成された光透過性の螢光面パ
ネル114 と、電界放出型カソードを有する電極構体115
(電子放出源）が形成された背面パネル101 とがシール
材等により気密に封止され、所定の真空度に保持され
る。

【００１４】螢光面パネル114 と背面パネル101 とは、
その間隔を一定に保持するために所定の高さの柱（いわ
ゆるピラー）110 を介して封止される。

【００１５】このＦＥＤによりカラー表示を行う方法と
しては、選択された交差部122 の各カソードと一色の螢
光体とを対応させる方法と、各カソードと複数の色の螢
光体とを対応させるいわゆる色選別方法がある。この場
合の色選別の動作を図34及び図35を用いて説明する。

【００１６】図34において、螢光面パネル114 の内面の
複数のストライプ状の透明電極100上には各色に対応す
るＲ、Ｇ、Ｂの螢光体が順次配列されて形成され、各色
の電極はそれぞれ赤色は３Ｒ、緑色は３Ｇ、青色は３Ｂ
の端子に集約されて導出されている。

【００１７】対向する背面パネル101 上には、上記した
ようにカソード電極103 及びゲート電極104 が直交して
ストライプ状に設けられ、マイクロチップ先端に 10⁸〜
10¹⁰Ｖ／ｍの電界がかかるようにカソード電極103 −ゲ
ート電極104 間に電圧を印加すると、各電極の交差部12
2 に形成されたマイクロチップ（電界放出型カソード）
106 から電子が放出される。

【００１８】一方、透明電極100(即ち、アノード電極）
とカソード電極103 との間には 100〜1000Ｖの電圧を印
加して、電子を加速し、螢光体を発光させる。図34の例
においては、赤色螢光体Ｒにのみ電圧を印加して、電子
を矢印ｅで示すように加速させた場合を示している。

【００１９】このように、三端子化された各色Ｒ、Ｇ、
Ｂを時系列で選択することによってカラー表示を行うこ
とができる。各カソード電極列上のある一点のカソー
ド、ゲート及びアノード（螢光体ストライプ）のＮＴＳ
Ｃ方式での色選別タイミングチャートを図35に示す。

【００２０】各カソード電極103 を１Ｈの周期で線順次
駆動させるときに、各色螢光体Ｒ、Ｇ、Ｂに対しそれぞ
れ周期ＨのうちＨ／３ずつ＋ｈＶの信号を与える一方、
ゲート信号及びカソード信号をＨ／３周期でゲート信号
として＋αＶ、カソード信号として−αＶ〜−βＶを同
期してそれぞれ与え、ゲートカソード間電圧Ｖ_PP＝＋２
αＶのときに電子を放出して、Ｈ／３毎に選択される
Ｒ、Ｇ、Ｂの各螢光体を発光させて色選別を行うことが
でき、これによりフルカラー表示を行うことができる。

【００２１】しかしながら、本発明者が上記した電子放
出源について検討を加えた結果、以下に述べるような欠
点が存在することを突き止めた。

【００２２】まず、図36に示すように、カソード電極10
3 上の微細孔120 内に配したマイクロチップ106 がほぼ
絶縁層105 の厚みに亘ってほぼ円錐体に形成されている
ために、ゲート電極104 −カソード電極103 間に電圧を
印加した際に等電位面Ｅ_Cはマイクロチップ106 の円錐
面に沿って微細孔120 内に形成されることになる。

【００２３】ところが、マイクロチップ106 から放出さ
れる電子ｅは等電位面Ｅ_Cと直交して進行するので、孔
120 から放出される電子ｅの進路は大きく振れ、その振
れ角θは±30度にもなってしまう。この結果、螢光面で
は、電子ビームｅが所定の螢光体（例えば赤色螢光体）
に到達せず、不所望な螢光体（例えば、隣接する緑色螢
光体）に到達し、ミスランディングを起こし易くなる。
これでは、目的とする色の発光が得られず、ディスプレ
イの性能が損なわれ、その高精細化において問題とな
る。

【００２４】しかも、上記した電子放出源においては、
各マイクロチップ106 から放出される電子の量（即ち、
電流量）がばらつき、不均質なものとなり易い。このた
め、このようなディスプレイ装置はスクリーン上に生じ
る光輝点が不均質となり、非常に目障りなものとなる。

【００２５】また、上記した電子放出源は、金属粒子等
により、マイクロチップ106 とゲート電極ライン104 と
が接続されてカソード電極ライン103 とゲート電極ライ
ン104 とが短絡し、マイクロチップ106 が破壊される場
合があることが分かった。これに加えて、ゲート電極ラ
イン104 と螢光面114 との間の高真空領域130 に存在す
るイオンがマイクロチップ106 をスパッタし、ディスプ
レイとしての寿命を縮めることもある。

【００２６】上記の短絡によるマイクロチップ106 の破
壊について、図37〜図40に示す製造工程で説明すると、
まず図37に示すように、ガラス等からなる下部基板101
上にニオブ等を材料として厚さ約2000Å程度の導体膜を
成膜し、その後、写真製版法及び反応性イオンエッチン
グ法により、この導体膜をライン形状にパターニングし
てカソード電極103 とする。

【００２７】そして、絶縁層105(例えば、二酸化珪素）
をスパッタリング又は化学蒸着法により上記導体膜上に
成膜し、この絶縁層105 上にゲート電極材料（例えば、
ニオブ）を成膜し、その後、写真製版法及び反応性イオ
ンエッチング法によりこの導体膜をカソード電極ライン
103 と交差するようなゲート電極ライン104 に加工す
る。しかる後、ゲート電極ライン104 及び絶縁層105 を
貫通する円形の微細孔120 を写真製版法及び反応性イオ
ンエッチング法により形成する。

【００２８】その後、図38に示すように、剥離層124(例
えば、アルミニウム）を電子放出源の主面部に対して斜
め方向から真空蒸着により成膜する。

【００２９】そして、図39に示すように、微細孔120 中
のカソード電極103 上にモリブデンを円錐形に蒸着法に
より堆積させ、マイクロチップ106 を形成する。このと
き、剥離層124 上にモリブデン106 が堆積するが、この
堆積の進行に伴って孔120 の上方が堆積モリブデンによ
り徐々に閉じられ、これと同時にマイクロチップ106が
円錐状に堆積する。

【００３０】次いで、図40に示すように剥離層124 を溶
解することにより、剥離層124 上のモリブデン106 を剥
離し、除去（リフトオフ）し、図33に示した如き構造を
作製する。

【００３１】しかし、このリフトオフ時等に生じた金属
片125 等がマイクロチップ106 とゲート電極ライン104
との間に付着し、これらを短絡する。このため、作動時
にカソード103 −ゲート104 間に電圧を印加し、この電
圧を上げていった場合に、マイクロチップ106 は非常に
高温になり、ついには耐えきれないほどの温度となる。

【００３２】この結果、図41に示すように、マイクロチ
ップ106 自体と、その周りの半径数十μｍに亘る領域の
ゲート104 やカソード103 までも矢印126 のように溶断
され、破壊を生じてしまう。これでは、かなりの領域が
動作しなくなり、有効な領域が減少してしまう。

【００３３】

【発明が解決しようとする課題】本発明の目的は、上記
したような従来技術の欠点を解決し、電子等の放出能力
とその方向性を良好とし、低電圧駆動を可能にして、放
出される電流量の均質化及び高密度化を図り、しかも、
高信頼性、長寿命であり、高精細、大型の極薄型ディス
プレイ装置にも十分対応可能な粒子放出装置、電界放出
型装置及びこれらの製造方法を提供することにある。

【００３４】

【課題を解決するための手段】即ち、本発明は、第１の
電極（例えば、後述のカソード電極13）と第２の電極
（例えば、後述のゲート電極14）とが絶縁層（例えば、
後述のＳｉＯ₂層15）を介し互いに対向して設けられ、
前記第２の電極及び前記絶縁層をそれぞれ貫通する微小
孔（例えば、後述のほぼ円形又は多角形（例えばスリッ
ト状）の微細孔又はカソードホール20）が形成され、前
記第１の電極と前記第２の電極との間に電圧を印加する
ことによって所定の粒子（特に電子）が前記微小孔を通
して放出されるように構成されている粒子放出装置（例
えば、電界放出型カソード）において、粒子放出物質か
らなる薄膜（例えば、後述のダイヤモンド薄膜16）が前
記微小孔内に露出して設けられ、この露出した薄膜の粒
子放出面が、前記第１の電極を含む粒子放出構体の前記
絶縁層側の面よりも、前記微小孔内で深い位置に存在し
ていることを特徴とする粒子放出装置に係るものであ
る。

【００３５】本発明による粒子放出装置は、電子の如き
エネルギー粒子を放出するための微小孔内において、第
１の電極に接して粒子放出物質を薄膜に設けているの
で、第１の電極と第２の電極との間に電圧を印加した際
に等電位面が上記薄膜に沿って平坦に形成されることに
なる。従って、この平坦な等電位面に対して直交して進
行する粒子は、上記微小孔から対象物（例えば螢光体
面）へかなり揃った方向性を以て進行するため、常に目
的とする対象物に到達することができ、ミスランディン
グを大きく減少させることができ、高精細化が可能とな
る。

【００３６】しかも、本発明による粒子放出装置におい
ては、微小孔内の粒子放出面が第１の電極を含む粒子放
出構体（例えば、後述のカソード電極13及び薄膜16から
なるカソード電極部）の絶縁層側の面よりも、微小孔内
で深い位置に存在している（具体的には、カソード電極
の表面より凹んでいる）ため、微小孔の中心に近い程、
大きな電界が粒子放出薄膜の表面に印加されることにな
る。この結果、微小孔の中心に近い程、高い電流密度を
示す電界放出電流を得ることができる。

【００３７】但し、このとき、微小孔底部の粒子放出部
の表面付近の等電位面は、粒子放出構体の絶縁層側の面
と粒子放出面との段差に近い場所で、大きく曲がるた
め、この場所から放出された粒子は粒子放出面に沿う方
向へ曲がった軌道を取ることになる。しかし、粒子放出
構体の上記した段差に近い場所での電界強度は微小孔の
中心部に比べてずっと小さいので、上記した段差の近傍
からは粒子は放出されないか、或いは、その放出量は非
常に少ない。

【００３８】そして、粒子放出面の微小孔の中心付近で
は、等電位面が粒子放出面に対してほぼ平行になってい
るので、放出された粒子は粒子放出部の表面に対して垂
直の方向性を以て高密度に飛行し、第２の電極に実質的
に入射することなしに（第２の電極に大電流が流れ込む
ことなしに）放出された電流を有効に利用することがで
きる。また、粒子は微小孔の中心部から粒子放出面に対
してほぼ垂直に放出されるので、絶縁層に入射すること
もなく、チャージアップによる放電等の事故が生じるお
それもない。

【００３９】また、上記薄膜を構成する粒子放出物質が
第１の電極の構成材料よりも仕事関数の小さい物質であ
ると、粒子の放出のために第１の電極と第２の電極との
間に印加する電圧を低減することができ、低電圧駆動で
必要な放出量を安定して得ることができる。

【００４０】また、粒子を放出する部分を上記の薄膜と
しているので、この薄膜を形成する際、例えば上述した
蒸着後のリフトオフによって仮に金属片が生じても、薄
膜と第２の電極との間が十分離れているためにこれらの
間に金属片が付着して短絡が生じることがなく、或い
は、場合によっては、リフトオフを行わなくても、上記
の薄膜を形成することができる。この結果、印加電圧を
上昇させた場合に電極が溶断されることはなく、信頼性
の良い動作を行わせることができる。

【００４１】更に、粒子を放出する部分が上記薄膜であ
るため、マイクロチップ先端のように１点にイオンが集
中することがなく、高真空領域に存在するイオンが薄膜
に到達してこれをスパッタする割合が激減するから、装
置の長寿命化が可能である。

【００４２】本発明による粒子放出装置においては、上
記した粒子放出物質からなる薄膜が微小孔内にのみ設け
られていてよい。

【００４３】この場合は、例えば、第１の電極を含む粒
子放出構体が、前記第１の電極と、この第１の電極上の
粒子放出物質からなる薄膜とによって形成されている。

【００４４】また、第１の電極が複数層（異なる材料の
複数層）からなっていて、これらの複数層のうち少なく
とも最下層を残して微小孔が貫通して設けられ、この微
小孔の底面上に粒子放出物質からなる薄膜が、前記複数
層の最上層より凹んだ位置に粒子放出面を有するように
設けられていてよい。

【００４５】また、上記した場合とは異なり、第１の電
極を含む粒子放出構体が、前記第１の電極と、この第１
の電極に電気的に接触する非絶縁性（絶縁体ではない）
薄膜（例えば、導体又は半導体からなる薄膜）と、この
薄膜上の粒子放出物質からなる薄膜とによって形成され
ていてもよい。

【００４６】この導体又は半導体の薄膜等の非絶縁性薄
膜が複数層からなっていて、これらの複数層のうち少な
くとも最下層を残して微小孔が貫通して設けられ、この
微小孔の底面上に粒子放出物質からなる薄膜が、前記複
数層の最上層より凹んだ位置に粒子放出面を有するよう
に設けられていてよい。

【００４７】この場合、粒子放出物質からなる薄膜と、
この薄膜下の導体又は半導体等の薄膜とが同一材料又は
同一材質からなっていてよい。

【００４８】本発明による粒子放出装置においては、互
いに部分的に重なり合うように第１の電極及び第２の電
極が設けられ、粒子放出物質からなる薄膜が、少なくと
も、前記第１及び第２の電極の重なり合う領域のほぼ全
域に亘って設けられかつ前記微小孔内に部分的に露出す
るように設けられていてもよい。

【００４９】このように構成すると、粒子放出物質の薄
膜は、既述したようなマイクロホール120 の形成後の蒸
着によらずに、予め成膜した後に絶縁層の形成→第２の
電極及び微小孔の形成といった工程を経ることができ
る。従って、この薄膜は容易に形成できる上に、既述し
たような蒸着後のリフトオフは全く不要となり、薄膜と
第２の電極との間の金属片の付着による短絡が生じるこ
とがなく、しかも、たとえ別の原因で金属片が生じても
薄膜と第２の電極とは十分に離れているために、やはり
短絡は生じない。この結果、印加電圧を上昇させた場合
に電極が溶断されることはなく、信頼性の良い動作を行
わせることができる。

【００５０】この場合、例えば、第１の電極を含む粒子
放出構体が、前記第１の電極と、粒子放出物質からなる
薄膜とによって形成されている。

【００５１】そして、粒子放出物質からなる薄膜が第１
の電極と絶縁層との間に設けられていてよいし、或い
は、第１の電極が粒子放出物質からなる薄膜と絶縁層と
の間に設けられていてもよい。

【００５２】また、上記した場合とは異なり、第１の電
極を含む粒子放出構体が、粒子放出物質からなる薄膜
と、この薄膜上の非絶縁性（絶縁体ではない）薄膜（例
えば、導体又は半導体からなる薄膜）と、この非絶縁性
薄膜が電気的に接触する前記第１の電極とによって形成
されていてもよい。

【００５３】そして、少なくとも、第１及び第２の電極
の重なり合う領域であって微小孔の存在しない領域にお
いて、前記第１の電極が設けられていてよい。この場
合、第１の電極は微小孔の存在領域の周囲に格子状パタ
ーンに形成できる。

【００５４】本発明による粒子放出装置において、粒子
放出物質からなる薄膜の粒子放出面の面積が、第２の電
極における微小孔の面積と同等若しくはそれ以上である
と、粒子放出面積が大きくなってその放出量を増大さ
せ、かつ、その飛翔方向を規制することができる。

【００５５】本発明による粒子放出装置は、具体的に
は、互いに交差する（交差領域は画素領域となる）カソ
ード電極ラインとゲート電極ラインとが絶縁層を介して
基体上に積層され、前記ゲート電極ライン及び前記絶縁
層をそれぞれ貫通する微小孔が形成されていると共に、
前記カソード電極ラインの構成材料よりも仕事関数が小
さい電子放出物質からなる薄膜状の冷陰極が前記微小孔
内に露出して設けられ、電子放出源として構成されるの
が望ましい。

【００５６】また、上記した粒子放出物質からなる薄膜
は、粒子放出構体の面との間に一定の段差が生じるよう
な厚みに設けられているのがよく、例えば、この段差は
100Å以上あればよく、また、薄膜は 300Å〜1000Åの
厚みを有しているのがよい。この段差及び薄膜の厚み
は、上記した本発明の作用効果を有効に発揮できるよう
に設定するのがよく、また、エッチング量や蒸着量等に
よって制御可能である。

【００５７】上記した粒子放出物質の仕事関数は、第１
の電極の構成材料の仕事関数よりも小さいことが望まし
く、 3.0ｅＶ以下であるのがよく、 2.0ｅＶ以下が更に
よい。これは、両電極（第１の電極及び第２の電極）間
の印加電圧を低くし、特に数10Ｖでも必要な電流量を
得、例えばディスプレイ用として十分に動作可能となる
からである。なお、第１の電極の構成材料としては、Ｎ
ｂ（仕事関数4.02〜4.87ｅＶ）、Ｍｏ（仕事関数4.53〜
4.95ｅＶ）、Ｃｒ（仕事関数 4.5ｅＶ）等が挙げられ
る。

【００５８】こうした粒子放出物質としては、ダイヤモ
ンド（特にアモルファスダイヤモンド：仕事関数 1.0ｅ
Ｖ以下）がよい。薄膜がアモルファスダイヤモンド薄膜
である場合には、５×10⁷Ｖ／ｍ以下の電界の強さでデ
ィスプレイとして必要な電流量を得ることができるの
で、一層の低電圧駆動が可能となる。

【００５９】また、こうしたアモルファスダイヤモンド
薄膜は電気的に抵抗体であるから、各微小孔内の薄膜か
ら放出される電流量の均質化を図ることができる。そし
て、アモルファスダイヤモンド薄膜は化学的に不活性で
あり、イオンによりスパッタリングされにくいので、安
定なエミッションを長い時間維持できる。

【００６０】ダイヤモンド以外に使用可能な粒子放出物
質としては、ＬａＢ₆（仕事関数2.66〜2.76ｅＶ）、Ｂ
ａＯ（仕事関数 1.6〜2.7 ｅＶ）、ＳｒＯ（仕事関数1.
25〜1.6 ｅＶ）、Ｙ₂Ｏ₃（仕事関数 2.0ｅＶ）、Ｃａ
Ｏ（仕事関数 1.6〜1.86ｅＶ）、ＢａＳ（仕事関数2.05
ｅＶ）、ＴｉＮ（仕事関数2.92ｅＶ）、ＺｒＮ（仕事関
数2.92ｅＶ）等が挙げられる。

【００６１】この粒子放出物質は、既述したマイクロチ
ップ106 の構成材料であるモリブデン（仕事関数 4.6ｅ
Ｖ）等に比べて仕事関数がかなり小さいことが特徴的で
ある。なお、この仕事関数は 3.0ｅＶ以下とするのが望
ましいが、これは両電極間の印加電圧との相関性で決め
ることができ、仕事関数が小さめである場合は印加電圧
を低くでき（例えば、仕事関数を 2.0ｅＶ以下とすれば
印加電圧は 100Ｖ以下にでき）、或いは仕事関数が大き
めである場合は印加電圧を高くすればよい。

【００６２】本発明はまた、上記した電界放出型カソー
ド等の電子放出源の如き粒子放出装置を具備する電界放
出型装置、例えば、そうした粒子放出装置と、上記した
螢光面パネルの如く粒子が入射する発光用等の装置との
組み合わせで構成される電界放出型装置も提供するもの
である。また、放出される粒子は通常は電子であるが、
必ずしも電子に限られるものではなく、他の素粒子も対
象としてよい。

【００６３】こうした電界放出型装置としては、カソー
ド電極ライン、ゲート電極ライン、微小孔付きの絶縁層
及び前記微小孔内の薄膜状の冷陰極からなる第１のパネ
ルと、複数色の発光体及びこれらの発光体がそれぞれ被
着された電極からなる第２のパネルとによって構成され
た電界放出型発光装置が挙げられる。この場合、発光体
が螢光体である電界放出型ディスプレイ装置（ＦＥＤ）
として構成することができる。

【００６４】本発明による粒子放出装置及び電界放出型
装置は、基体（例えば、後述のガラス基板11）上に第１
の電極（例えば、後述のカソード電極13）を形成する工
程と、この第１の電極を含む領域上に絶縁層（例えば、
後述のＳｉＯ₂層15）を形成する工程と、この絶縁層上
に第２の電極（例えば、後述のゲート電極14）を形成す
る工程と、この第２の電極及び前記絶縁層をそれぞれ貫
通する微小孔（例えば、後述のほぼ円形又はスリット状
の微細孔又はカソードホール20）を形成する工程と、こ
の微小孔の底部に存在する層（例えば、後述のカソード
電極13）を前記絶縁層よりも深い位置まで除去する工程
と、前記第２の電極上に剥離層（例えば、後述のアルミ
ニウム層24）を形成する工程と、しかる後に粒子放出物
質（例えば、ダイヤモンド）を前記微小孔内に堆積させ
て前記粒子放出物質からなる薄膜（例えば、後述のダイ
ヤモンド薄膜16）を形成する工程と、前記剥離層と共に
この剥離層上の前記粒子放出物質を除去する工程（リフ
トオフ）とを有する方法を経て製造するのが望ましい。

【００６５】この製造方法によれば、粒子放出物質の薄
膜を成膜するに際し、その薄膜の厚み分だけ堆積させれ
ばよいので、既述したマイクロチップのように高さや形
状を高精度にして形成する必要はなく、また、微小孔内
の堆積膜以外に堆積した粒子放出物質を剥離層と共にリ
フトオフし易くなり、このリフトオフ時に仮に金属片が
生じても薄膜が薄いために金属片がカソード−ゲート間
に接触して短絡することはない。

【００６６】また、本発明による粒子放出装置及び電界
放出型装置は、基体上に第１の電極を形成する工程と、
前記基体上に粒子放出物質からなる薄膜を形成する工程
と、前記第１の電極及び前記薄膜を含む領域上に絶縁層
を形成する工程と、この絶縁層上に第２の電極を形成す
る工程と、この第２の電極及び前記絶縁層をそれぞれ貫
通する微小孔を形成する工程と、この微小孔の底部に存
在する層（例えば、後述の薄膜16）を前記絶縁層よりも
深い位置まで除去する工程とを有する方法（但し、各工
程で使用若しくは形成する材質の具体名は上記したもの
と同じである。）を経て製造してもよい。

【００６７】この製造方法によれば、粒子放出物質の薄
膜を成膜するに際し、その薄膜の厚み分だけ堆積させれ
ばよいので、既述したマイクロチップのように高さや形
状を高精度にして形成する必要はないと共に、絶縁層の
形成前に予め成膜しておけるため、薄膜の形成が容易と
なり、既述したリフトオフは全く不要であってカソード
−ゲート間が金属片で短絡することはなく、仮に金属片
が生じても薄膜が薄いために金属片による短絡はやはり
生じない。

【００６８】

【実施例】以下、本発明の実施例を説明する。

【００６９】図１〜図10は、本発明を電子放出源（電界
放出型カソードを含む電極構体）及び極薄型のディスプ
レイ装置（ＦＥＤ）に適用した第１の実施例を示すもの
である。

【００７０】本実施例によるディスプレイ装置は、図33
に示したものと同様に、図１に示す電子放出源（電界放
出型カソードを含む電極構体25）と、真空部を介して電
子放出源に対向したアノードとなる螢光面パネルとの組
み合わせによって構成され、既述したようにしてディス
プレイ動作を行うものである。

【００７１】電子放出源においては、その要部を縦断面
で表す図１及び図３（更には、画素領域を平面的に表す
図２）に示すように、例えばガラス材からなる下部基板
11の表面上に帯状の複数本のカソード電極ライン13が20
00Å程度の厚みに形成されている。

【００７２】これらのカソード電極ライン13上には、各
接続端部（図33の端部 103ａに相当）を除いて絶縁層15
が厚さ１μｍ程度に成膜され、その上に各カソード電極
ライン13と領域22で交差して帯状の複数本のゲート電極
ライン14が厚さ1000Å程度に形成され、各カソード電極
ライン13と共にマトリクス構造を構成している。

【００７３】さらに、各カソード電極ライン13の上記接
続端部及び各ゲート電極ライン14の接続端部（図34の端
部 104ａに相当）が制御手段（図33の107 と同様のも
の）にそれぞれ接続され、電気的に導通している。

【００７４】ここで、絶縁層15にはカソード電極ライン
13からゲート電極ライン14へ通じる孔径ｗの多数の円形
の微細（小）孔20がカソードホールとして形成されてい
る。この微細孔20に連続して、カソード電極ライン13に
は深さ1000Å程度の円形の凹部30がそれぞれ形成されて
いる。

【００７５】そして、これらの各凹部30には、電界放出
型カソードとしての薄膜16が1000Å以下（例えば 600Å
程度）の厚みに設けられている。各薄膜16とカソード電
極13の上面（絶縁層15側の面）とは間には一定（例えば
400Å程度）の段差31がリング状に形成されている。

【００７６】これらの各薄膜16は、仕事関数がカソード
電極ライン13よりも小さい電子放出材料、例えばアモル
ファスダイヤモンドの薄膜からなっていて、後述の方法
によって微細孔16内に容易に成膜できる。

【００７７】なお、螢光面パネル側の基板は、その一主
面である下面部において上記の真空部を介して上記の電
子放出源の主面部と対向して設けられている。この上部
基板の下面部には、螢光面が塗布され、各カソード電極
ライン13とそれぞれ平行な帯状の螢光面が形成されてい
る。

【００７８】上記の電子放出源においては、上記の制御
手段により所定のカソード電極ライン13及びゲート電極
ライン14を選択し、これらの間に所定の電圧を印加する
ことによって、対応する画素領域内の各微細孔20内の薄
膜16に所定の電界がかかると、各微細孔20内の薄膜16か
らトンネル効果によって電子が放出される。

【００７９】このとき、上記の電子放出源が内蔵された
ディスプレイ装置において、所定の画素領域を励起する
ことによって各微細孔20内の薄膜16から放出された電子
が上記の制御手段によりカソード電極ライン13とアノー
ドである上部基板との間に印加された電圧によって更に
加速され、ゲート電極ライン14と上記の上部基板との間
に形成された真空部30を通って螢光面に到達する。そし
て、この電子線により螢光面から可視光が放出される。

【００８０】ここで、図４に示すように、カソード電極
ライン13上の微細孔20内に配した薄膜16が非常に薄い膜
厚に形成されていてその上面16Ａ（電子放出面）がフラ
ットであるために、ゲート電極14−カソード電極13間に
電圧を印加した際に等電位面Ｅ_mは薄膜16の面に沿って
ほぼフラットに微細孔20内に形成されることになる。

【００８１】従って、薄膜16から放出される電子ｅは等
電位面Ｅ_mと直交して進行するので、孔20から放出され
る電子ｅは進路があまり振れることなく、真空部（高真
空領域）50を通して所定の螢光体（例えば赤色螢光体）
に到達し、ミスランディングを起こすことはない。この
結果、常に目的とする色の発光が得られ、ディスプレイ
の性能が向上し、その高精細化が可能となる。

【００８２】しかも、上記した電子放出源においては、
ゲート電極ライン14及び絶縁層15を貫通する多数の円形
の微細孔20内に薄膜16の微小冷陰極が形成され、これが
カソード電極ライン13と電気的に接続されていると共
に、薄膜16の電子放出面16Ａがカソード電極13を含む電
子放出構体32（即ち、カソード電極13及び薄膜16からな
るカソード電極部）の絶縁層15側の面32Ａよりも、微細
孔20内で段差31の分だけ深い位置に存在している（具体
的には、カソード電極13の表面より凹んでいる）ため、
微細孔20の中心に近い程、大きな電界が電子放出薄膜16
の表面16Ａに印加されることになる。この結果、微細孔
20の中心に近い程、高い電流密度を示す電界放出電流を
得ることができる。

【００８３】但し、このとき、微細孔20の底部の電子放
出部の表面16Ａ付近の等電位面Ｅ_mは、電子放出構体32
の絶縁層15側の面32Ａと電子放出面16Ａとの段差31に近
い場所で、大きく曲がるため、この場所から放出された
電子は図４中に仮想線で示すように、電子放出面16Ａに
沿う方向へ曲がった軌道を取ることになる。しかし、電
子放出構体32の上記した段差31に近い場所での電界強度
は、微細孔20の中心部に比べてずっと小さいので、上記
した段差31の近傍からは電子は放出されないか、或いは
その放出量は非常に小さい。

【００８４】そして、電子放出面16Ａの微細孔20の中心
付近では、等電位面Ｅ_mが電子放出面16Ａに対してほぼ
平行になっているので、放出された電子は電子放出部の
表面に対して垂直の方向性を以て高密度に飛行し、ゲー
ト電極14に実質的に入射することなしに（ゲート電極に
大電流が流れ込むことなしに）放出された電流を有効に
利用することができる。また、電子は微細孔20の中心部
から電子放出面16Ａに対してほぼ垂直に放出されるの
で、絶縁層15に入射することもなく、チャージアップに
よる放電等の事故が生ずるおそれもない。

【００８５】また、上記の薄膜16がアモルファスダイヤ
モンド等の如く仕事関数がカソード電極13よりも小さい
材料からなっているので、カソード電極13−ゲート電極
14間に印加する電圧を低くしても（数10Ｖ以下でも）放
出される電子の量（即ち、電流量）が安定して得られ
る。

【００８６】この場合、薄膜16が特にアモルファスダイ
ヤモンドである場合、微小冷陰極自体が抵抗体であるた
め、各微細孔20内の薄膜16から放出される電流量が均質
化される。この結果、ディスプレイ装置のスクリーン上
に生じる光輝点が均質となり、見栄えが非常に良好なも
のとなる。

【００８７】更に、アモルファスダイヤモンド薄膜は化
学的に不活性であり、真空部30に生じるイオンによって
もスパッタリングされ難いので、安定なエミッションを
長い時間維持できる。こうしたスパッタリングについて
は、薄膜16自体が薄くて微細孔20の底面に存在している
ために、マイクロチップ先端のように１点にイオンが集
中することはなく、薄膜16はスパッタリングされ難い構
造となっている。

【００８８】更に、電子を放出する部分を上記の薄膜16
としているので、この薄膜を形成する際、後述する蒸着
後のリフトオフによって仮に金属片が生じても、薄膜16
とゲート電極14との間が十分離れているためにこれらの
間に金属片が付着して短絡が生じることがない。この結
果、印加電圧を上昇させた場合に電極が溶断されること
はなく、信頼性の良い動作を行わせることができる。

【００８９】この第１の実施例においては、電子放出源
の微細孔20の形状は円形だけでなく、多角形や楕円形で
あっても構わず、さらに１方向に伸びた溝状であっても
よい（これは、以下の他の実施例でも同様）。

【００９０】次に、本実施例によるディスプレイ装置を
構成する電子放出源（電界放出型カソードを含む電極構
体25）の製造方法の一例を図５〜図10について説明す
る。

【００９１】まず、図５に示すように、ガラス等からな
る下部基板11上にニオブ、モリブデン又はクロム等の導
体材料を厚さ約2000Å程度に成膜し、その後、写真製版
法及び反応性イオンエッチング法（例えばＣｌ₂とＯ₂
との混合ガス使用）によりこの導体膜をライン形状に加
工し、カソード電極ライン13を形成する。

【００９２】次いで、図６に示すように、絶縁層15、例
えば二酸化珪素（ＳｉＯ₂）をスパッタリング又は化学
蒸着法（ＣＶＤ）によりカソード電極ライン13を含む面
上に厚さ１μｍ程度に成膜し、更に、絶縁層15上にゲー
ト電極材料14、例えばニオブ又はモリブデンを厚さ1000
Å程度に成膜する。

【００９３】次いで、図７に示すように、ゲート電極材
料膜14上に露光、現像処理によりフォトレジスト33を所
定パターンに形成し、写真製版法及び反応性イオンエッ
チング法により、このゲート電極材料膜をカソード電極
ライン13と交差するようなライン形状のゲート電極ライ
ン14に加工する。

【００９４】そして、ゲート電極ライン14と絶縁層15を
貫通する円形の微細孔20を写真製版法及び反応性イオン
エッチング法（例えば、ＣＨＦ₃とＣＨ₂Ｆ₂との混合
ガス使用）により形成する。

【００９５】このエッチングにおいて、レジストマスク
33をそのまま用いて、更に下地のゲート電極13をライト
エッチングし、図８に示すように、深さ1000Å程度の凹
部30を微細孔20に連続して形成する。

【００９６】なお、図７の工程の直後に、ゲート電極14
をマスクにして微細孔20に面する絶縁層15をウエットエ
ッチング（等方性エッチング：例えば、弗化アンモニウ
ムを緩衝剤として添加したフッ酸を使用）でオーバーエ
ッチングし、これによって微細孔20を一点鎖線のように
拡張すると共に、ゲート電極14にオーバーハング部14Ａ
を形成してもよい（但し、以下の図では省略した）。こ
の場合には、次に述べる蒸着を良好に行える。

【００９７】次いで、図９に示すように、剥離層24、例
えばアルミニウム又はニッケルを電子放出源の主面部に
対して斜め方向から真空蒸着により成膜する。

【００９８】次いで、図10に示すように、微細孔20内の
導体部（カソード電極13）の凹部30に薄膜16、例えばア
モルファスダイヤモンド薄膜16の微小冷陰極を例えば化
学蒸着法（ＣＶＤ）により厚さ 600Å程度に成膜する。
このＣＶＤで使用する反応ガスはＣＨ₄とＨ₂との混合
ガス、又はＣＯとＨ₂との混合ガスであり、この反応ガ
スの熱分解によってダイヤモンド薄膜16を堆積させる。

【００９９】次いで、剥離層24を溶解することにより、
この剥離層24上に堆積した微小冷陰極材16を剥離し、除
去（リフトオフ）する。これによって、図１に示した如
く、微細孔20内の凹部30に冷陰極16を選択的に形成した
電極構体25（電子放出源）を完成する。この冷陰極16の
電子放出面16Ａとカソード電極13の上面32Ａとの間に
は、 400Å程度の段差31が形成される。

【０１００】このように、上記した製造方法によって、
電子放出物質の薄膜16を成膜するに際し、その薄膜16の
厚みは絶縁層15（或いは、図34のマイクロチップ106 ）
に比べてずっと薄く、その厚み分は容易に堆積可能であ
るので、既述したマイクロチップのように高さや形状を
高精度にして形成する必要はなく、また、微細孔20内の
堆積膜以外に堆積した電子放出物質を剥離層24と共にリ
フトオフし易くなる。

【０１０１】しかも、このリフトオフ時に仮に金属片が
生じても薄膜16が薄いために、カソード13−ゲート14間
が十分に離れており、これらの間に金属片が接触して短
絡することはない。この結果、カソード13−ゲート14間
の印加電圧を上昇させた場合に電極が溶断されることは
なく、信頼性の良い動作を行わせることができる。

【０１０２】なお、図10に示した薄膜16の堆積時には、
図７に仮想線で示したゲート電極14のオーバーハング部
14Ａを設けておくと、微細孔20内において堆積膜16が絶
縁層15の内壁面に付着すること（従って、ゲート電極14
と薄膜16が接触すること）を防止でき、薄膜16による電
子放出性能を良好にできる。また、オーバーハング部14
Ａはあまり突出させないことによって、ゲート電極14の
機械的強度も保持できる。

【０１０３】図11は、本発明の第２の実施例による電子
放出源（電極構体25）を示すものである。

【０１０４】この実施例による電子放出源は、上記の第
１の実施例による電子放出源とほぼ同様の構成を有する
（この電子放出源と組み合わされる螢光面パネルも同様
の構成である：以下の他の実施例でも同様）が、カソー
ド電極ライン13が材料もしくは材質の異なる２層以上の
薄膜（ここでは、２層：タングステンシリサイド又はタ
ングステンからなる上層13ａ、モリブデンからなる下層
13ｂ）から構成されていることが異なっている。

【０１０５】即ち、ゲート電極ライン14と絶縁層15とカ
ソード電極部32のうちの上層13ａとをそれぞれ貫通する
円形の微細孔20が形成され、この微細孔20の底部に電子
放出薄膜16が形成されている。この薄膜16の上面16Ａと
カソード電極部32の上面32Ａとの間には上記した段差31
が形成されている。

【０１０６】このように、カソード電極13を上層13ａと
下層13ｂとの積層体で形成すると、電子放出を行う微細
孔20の底部の電子放出部薄膜16の表面16Ａとこの電子放
出薄膜16の外側のカソード上層13ａ（又は電子放出構体
32）の表面32Ａとの段差31の大きさを、上層のカソード
電極薄膜13ａの膜厚及び電子放出薄膜16の膜厚とによっ
て制御することができる。

【０１０７】換言すれば、カソード電極薄膜13ａを均一
な膜厚に成膜し、かつ、その直下のカソード電極薄膜13
ｂに対して選択比の良いエッチングガス（又はエッチン
グ液）を用いて、微細孔20の部分だけカソード電極薄膜
13ａをエッチングで除去し、更に、電子放出薄膜16を均
一の膜厚に形成すれば、微細孔20の底部の電子放出薄膜
16の表面16Ａと電子放出構体32のカソード上層13ａの表
面32Ａとの段差31を広い領域に亘って均一にすることが
できる。

【０１０８】この結果、広い領域に亘って、均一な電界
を各微細孔20の底部の電子放出薄膜16の表面16Ａに印加
することができ、均一な電流密度を得ることができる。

【０１０９】そして、上記した第１の実施例と同様に、
電子放出薄膜16の表面16Ａ付近の等電位面はほぼ電子放
出薄膜16の表面と平行になるので、放出された電子は、
電子放出薄膜16の表面16Ａに対してほぼ垂直方向に揃っ
て飛行する。

【０１１０】また、微細孔20の底部の電子放出薄膜16の
表面16Ａが電子放出構体32の表面32Ａから凹んだ（即
ち、より深い位置にある）構造をしているため、微細孔
20の中心部に最大の電圧がかかることになり、これによ
って電子は主として微細孔20の中心部から放出され、放
出された電子を効率良く微細孔20から引き出すことがで
きると共に、ゲート電極14や絶縁層15に電子が入射する
ことがなく、放電等の事故の問題がなくなる。

【０１１１】上記の薄膜16がアモルファスダイヤモンド
からなる場合、上述したように低電圧駆動が可能とな
り、また、上記の薄膜16自体が抵抗体であるから、各微
細孔20内の電子放出薄膜16の表面16Ａから放出される電
流量が均質化される。さらに、アモルファスダイヤモン
ド薄膜16は化学的に不活性であり、スパッタリングされ
難いので、安定なエミッションを長い時間維持できる。

【０１１２】この第２の実施例においても、電子放出源
の微細孔20の形状は円形だけでなく、多角形や楕円形で
あっても構わなず、さらに、１方向に伸びた溝状であっ
てもよい。

【０１１３】図12及び図13は、本発明の第３の実施例に
よる電子放出源（電極構体25）を示すものである。

【０１１４】この実施例による電子放出源は、上記した
第１の実施例による電子放出源と基本的には同様の構成
を有するが、カソード電極ライン13’の１画素に対応す
る領域が格子状構造であり、さらに、この格子状のカソ
ード電極ライン13’に接してこの上に導体もしくは半導
体の薄膜18が形成されていることが異なっている。カソ
ード電極ライン13’の格子のメッシュは任意の形にする
ことができるが、好ましくは長方形もしくは正方形であ
る。

【０１１５】即ち、格子状構造を有するモリブデンのカ
ソード電極ライン13’の上部にアルミニウム、シリコン
等の薄膜18が形成されていて、ゲート電極ライン14と絶
縁層15を貫通し、図７及び図８で述べた工程と同様にし
て薄膜18の上部がエッチングで除去され、円形の微細孔
20が格子状のカソード電極13の内側にそれぞれ１個もし
くは複数個形成されている。そして、微細孔20の底部に
電子放出薄膜16が、その表面16Ａが薄膜18の表面より凹
んでいるように形成される。

【０１１６】この場合、薄膜18は導体もしくは半導体か
らなり、また、カソード電極ライン13’と電気的に接し
ているので、カソード電極13と同電位となり、カソード
電極として機能することができる。

【０１１７】この第３の実施例においても、冷陰極薄膜
16によって、動作時に等電位面がフラットとなり、電子
が安定して所定の方向に放出されること、冷陰極薄膜16
がアモルファスダイヤモンド薄膜である場合、低電圧駆
動が可能であると共に、冷陰極薄膜自体が抵抗体である
ために各微細孔20の冷陰極薄膜16から放出される電流量
が均質化されること、アモルファスダイヤモンド薄膜は
化学的に不活性であって、スパッタリングされにくく、
安定なエミッションを長い時間維持できること、また、
薄膜16と電子放出構体32との段差31によって薄膜16の中
心部側での電界によって高密度で方向性の良い電子放出
が可能であることは、上述した第１の実施例と同様であ
る。

【０１１８】しかも、この実施例では、カソード電極ラ
イン13’が格子状構造であるため、カソード導体13’と
微細孔20との間に十分な距離をとることができ、仮に金
属粒子等が微細孔20に入り込んでカソード電極ライン1
3’とゲート電極ライン14とが短絡したとしても、薄膜1
8の抵抗破壊を防ぐことができる場合がある。これは、
ゲート電極ライン14とカソード電極ライン13’との間の
薄膜18をシリコン等で形成すると、この薄膜18が十分な
長さ分存在し、この薄膜部分による電圧降下が生じて電
界が緩和されるからである。

【０１１９】図14及び図15は、本発明の第４の実施例に
よる電子放出源（電極構体25）をそれぞれ示すものであ
る。

【０１２０】この実施例による電子放出源は、上記した
第３の実施例による電子放出源とほぼ同様のパターン構
成を有するが、薄膜18が材料もしくは材質が異なる金属
又は半導体の２層以上の薄膜（ここでは、２層：アルミ
ニウム層18ａ、シリコン層18ｂ）から形成されているこ
とが異なっている。

【０１２１】即ち、カソード電極ライン13’に接して、
導体もしくは半導体の薄膜18ａと18ｂと積層体からなる
層18が形成され、ゲート電極ライン14と絶縁層15と薄膜
18ａとを貫通した円形の微細孔20がゲート電極ライン14
の網目の内側にそれぞれ１個もしくは複数個形成されて
いる。そして、微細孔20の底部に電子放出薄膜16が、そ
の表面16Ａが薄膜18ａの表面32Ａより凹んでいるように
形成される。

【０１２２】この場合、薄膜18ａは導体もしくは半導体
からなり、またカソード電極ライン13’と電気的に接し
ているので、カソード電極と同電位となり、カソード電
極として機能することができる。

【０１２３】このように、導体もしくは半導体層18を２
層18ａと18ｂとの積層体で形成し、微細孔20の底部の電
子放出薄膜16の表面16Ａを電子放出構体32の上面32Ａよ
り凹んだ構成とすれば、薄膜18ａの表面32Ａと電子放出
薄膜16の表面16Ａとの段差31を薄膜18ａの膜厚及び電子
放出薄膜16の膜厚によって制御することができる。

【０１２４】換言すれば、薄膜18ａを均一な膜厚に成膜
し、かつその直下の薄膜18ｂに対して選択比の高いエッ
チングを薄膜18ａに対して行い、更に電子放出薄膜16を
膜厚が均一になるように形成すれば、電子放出を行う微
細孔20の底部の電子放出薄膜16の表面16Ａと電子放出構
体32の上面32Ａとの段差31を広い領域に亘って均一にす
ることができる。

【０１２５】この結果、広い領域に亘って均一な電界を
各微細孔20の底部の電子放出薄膜16の表面16Ａに印加す
ることができ、均一な電流密度を得ることができる。

【０１２６】この第４の実施例においても、冷陰極薄膜
16によって、動作時に等電位面がフラットとなり、電子
が安定して所定の方向に放出されること、冷陰極薄膜16
がアモルファスダイヤモンド薄膜である場合、低電圧駆
動が可能であると共に、冷陰極薄膜自体が抵抗体である
ために各微細孔20の冷陰極薄膜16から放出される電流量
が均質化されること、アモルファスダイヤモンド薄膜は
化学的に不活性であって、スパッタリングされにくく、
安定なエミッションを長い時間維持できること、また、
薄膜16と電子放出構体32との段差31によって薄膜16の中
心部側での電界によって高密度で方向性の良い電子放出
が可能であることは、上述した第１の実施例と同様であ
る。

【０１２７】しかも、この実施例では、カソード電極ラ
イン13’が格子状構造であるため、カソード導体13’と
微細孔20との間に十分な距離をとることができ、仮に金
属粒子等が微細孔20に入り込んでカソード電極ライン1
3’とゲート電極ライン14とが短絡したとしても、薄膜1
8の抵抗破壊を防ぐことができる場合がある。これは、
ゲート電極ライン14とカソード電極ライン13’との間の
薄膜18をシリコン等で形成すると、この薄膜18が十分な
長さ分存在し、この薄膜部分による電圧降下が生じて電
界が緩和されるからである。

【０１２８】図16は、本発明の第５の実施例による電子
放出源（電極構体25）をそれぞれ示すものである。

【０１２９】この実施例による電子放出源は、上記した
第３の実施例による電子放出源とほぼ同様のパターン構
成を有するが、薄膜18が基板11とカソード電極ライン1
3’との間に設けられている点で異なる。

【０１３０】即ち、この電子放出源によれば、格子状構
造を有するカソード電極ライン13’と基板11との間に薄
膜18が設けられ、微細孔20の存在領域を囲むようにその
周囲に設けられている。そして、ゲート電極ライン14及
び絶縁層15を貫通して円形の微細孔20が形成されてお
り、この微細孔20に薄膜16が露出し、電子放出構体32の
上面32Ａより凹んでいる点は、上述したものと同様であ
る。

【０１３１】従って、この実施例でも、上記の第３の実
施例と同様の効果を得ることができる。

【０１３２】図17は、本発明の第６の実施例による電子
放出源（電極構体25）を示すものである。

【０１３３】この実施例による電子放出源は、上記の第
１の実施例等による電子放出源とほぼ同様の構成を有す
るが、微細孔20の形状がスリット状であることが異なっ
ている。

【０１３４】即ち、本実施例による電子放出源において
は、ゲート電極ライン14及び絶縁層15を貫通して多数の
スリット状の微細孔20が形成され、これらの微細孔20内
に薄膜16の微小冷陰極が形成されてカソード電極ライン
13と電気的に接続されている。

【０１３５】従って、本実施例では、上記した各実施例
と同様の効果が得られる上に、微細孔20がスリット状で
あることによって、これに特有の効果も得られる。即
ち、微細孔20はスリット状であるが、微小冷陰極の薄膜
16の表面での電界強度は上述した円形の微細孔の場合と
ほとんど等しいので、ほぼ同一電圧で駆動できると共
に、このスリット状の微細孔20は、円形の微細孔の場合
と比較して、エミッション領域（電子放出面積）が大き
いので、同一電圧で駆動しても、より大きな電流密度を
得ることができる。

【０１３６】図18〜図25は、本発明の第７の実施例によ
る電子放出源（電極構体25）を示すものである。

【０１３７】本実施例による電子放出源（ディスプレイ
装置）は、図１〜図３に示した第１の実施例のものと基
本的には同様に構成されているが、微細孔20内に部分的
に露出する冷陰極薄膜16がカソード電極ライン13の全域
上にほぼ同一パターンに（ゲート電極ラインの接続端部
を除いて）或いはカソード電極とゲート電極との交差領
域22を含めてカソード電極ライン13を被覆するように形
成されていることが異なっている。

【０１３８】ここでは、薄膜16が5000Å以下（例えば20
00Å）の厚みに設けられており、かつ、各微細孔20の底
部において深さ 100Å以上（例えば 400Å）の段差31を
有する凹部30が形成されている。

【０１３９】そして、この薄膜16は、仕事関数がカソー
ド電極ライン13よりも小さい電子放出材料、例えばアモ
ルファスダイヤモンドの薄膜からなっていて、後述の方
法によって容易に成膜できる。

【０１４０】この実施例によれば、図19に示すように、
カソード電極13上の微細孔20内に露出した薄膜16が非常
に薄い膜厚に形成されていてその上面16Ａがフラットで
あるために、ゲート電極14−カソード電極13間に電圧を
印加した際に等電位面Ｅ_mは薄膜16の面に沿ってほぼフ
ラットに微細孔20内に形成されることになる。

【０１４１】従って、薄膜16から放出される電子ｅは等
電位面Ｅ_mと直交して進行するので、孔20から放出され
る電子ｅは進路があまり振れることなく、真空部（高真
空領域）30を通して所定の螢光体（例えば赤色螢光体）
に到達し、ミスランディングを起こすことはない。この
結果、常に目的とする色の発光が得られ、ディスプレイ
の性能が向上し、高精細化が可能になる。

【０１４２】しかも、上記した電子放出源においては、
ゲート電極ライン14及び絶縁層15を貫通する多数の円形
の微細孔20内に薄膜16の微小冷陰極が露出して形成さ
れ、これがカソード電極ライン13と電気的に接続されて
いると共に、薄膜16の電子放出面16Ａがカソード電極13
を含む電子放出構体32（即ち、カソード電極13及び薄膜
16からなるカソード電極部）の絶縁層15側の面32Ａより
も、微細孔20内で段差31の分だけ深い位置に存在してい
る（具体的には、カソード電極13の表面より凹んでい
る）ため、微細孔20の中心に近い程、大きな電界が電子
放出薄膜16の表面16Ａに印加されることになる。この結
果、微細孔20の中心に近い程、高い電流密度を示す電界
放出電流を得ることができる。

【０１４３】但し、このとき、微細孔20の底部の電子放
出部の表面16Ａ付近の等電位面Ｅ_mは、電子放出構体32
の絶縁層15側の面32Ａと電子放出面16Ａとの段差31に近
い場所で、大きく曲がるため、この場所から放出された
電子は図19中に仮想線で示すように、電子放出面16Ａに
沿う方向へ曲がった軌道を取ることになる。しかし、電
子放出構体32の上記した段差31に近い場所での電界強度
は、微細孔20の中心部に比べてずっと小さいので、上記
した段差31の近傍からは電子は放出されないか、或いは
その放出量は非常に小さい。

【０１４４】そして、電子放出面16Ａの微細孔20の中心
付近では、等電位面Ｅ_mが電子放出面16Ａに対してほぼ
平行になっているので、放出された電子は電子放出部の
表面に対して垂直の方向性を以て高密度に飛行し、ゲー
ト電極14に実質的に入射することなしに（ゲート電極に
大電流が流れ込むことなしに）放出された電流を有効に
利用することができる。また、電子は微細孔20の中心部
から電子放出面16Ａに対してほぼ垂直に放出されるの
で、絶縁層15に入射することもなく、チャージアップに
よる放電等の事故が生ずるおそれもない。

【０１４５】また、上記の薄膜16がアモルファスダイヤ
モンド等の如く仕事関数がカソード電極13よりも小さい
材料からなっているので、カソード電極13−ゲート電極
14間に印加する電圧を低くしても（数10Ｖ以下でも）放
出される電子の量（即ち、電流量）が安定して得られ
る。

【０１４６】この場合、カソード電極ライン13が冷陰極
薄膜16の微小冷陰極に被覆され、ゲート電極ライン14及
び絶縁層15を貫通する円形の微細孔20が形成されている
が、薄膜16が特にアモルファスダイヤモンドである場
合、冷陰極自体が抵抗体であるため、各微細孔20内の薄
膜16から放出される電流量が均質化される。この結果、
ディスプレイ装置のスクリーン上に生じる光輝点が均質
となり、見栄えが非常に良好なものとなる。

【０１４７】更に、アモルファスダイヤモンド薄膜は化
学的に不活性であり、マイクロチップ先端のように１点
にイオンが集中することはなく、真空部30に生じるイオ
ンによってもスパッタリングされ難いので、安定なエミ
ッションを長い時間維持できる。こうしたスパッタリン
グについては、薄膜16自体が薄くて微細孔20の底面に存
在しているために、薄膜16はスパッタリングされ難い構
造となっている。

【０１４８】更に、電子を放出する部分を上記の薄膜16
としているので、この薄膜16とゲート電極14との間が十
分離れており、これらの間に金属片が付着して短絡が生
じることがない。しかも、後述の製造方法から明らかな
ように、薄膜16は既述したリフトオフではなく、予め基
板11上に成膜しておけるから、リフトオフ時に生じる金
属片の問題もなくなる。この結果、印加電圧を上昇させ
た場合に電極が溶断されることはなく、信頼性の良い動
作を行わせることができる。

【０１４９】次に、本実施例によるディスプレイ装置を
構成する電子放出源（電界放出型カソードを含む電極構
体25）の製造方法の一例を図21〜図25について説明す
る。

【０１５０】まず、図21に示すように、ガラス等からな
る下部基板11上にニオブ、モリブデン又はクロム等の導
体材料を厚さ約2000Å程度に成膜し、その後、写真製版
法及び反応性イオンエッチング法（例えばＣｌ₂とＯ₂
との混合ガス使用）によりこの導体膜をライン形状に加
工し、カソード電極ライン13を形成する。

【０１５１】次いで、図22に示すように、冷陰極薄膜1
6、例えばダイヤモンド薄膜を化学蒸着法（ＣＶＤ）等
によりカソード電極ライン13上に厚さ2000Å程度に成膜
する。このＣＶＤで使用する反応ガスはＣＨ₄とＨ₂と
の混合ガス、又はＣＯとＨ₂との混合ガスであり、この
反応ガスの熱分解によってダイヤモンド薄膜16を堆積さ
せる。

【０１５２】その後、写真製版法及び反応性イオンエッ
チング法により、冷陰極薄膜16をパターニングし、カソ
ード電極ライン13の接続端部を除いて冷陰極薄膜16がカ
ソード電極ライン13を被覆するライン形状にする。或い
は、この冷陰極薄膜16は、カソード電極ライン13とゲー
ト電極ライン14との交差領域22、即ち画素領域のみにお
いてカソード電極ライン13を被覆するように形成しても
よい。

【０１５３】次いで、図23に示すように、絶縁層15、例
えば二酸化珪素（ＳｉＯ₂）をスパッタリング又は化学
蒸着法（ＣＶＤ）により冷陰極薄膜16を含む面上に厚さ
１μｍ程度に成膜し、更に、絶縁層15上にゲート電極材
料14、例えばニオブ又はモリブデンを厚さ2000Å程度に
成膜する。

【０１５４】次いで、図24に示すように、写真製版法及
び反応性イオンエッチング法により、このゲート電極材
料膜をカソード電極ライン13と交差するようなライン形
状のゲート電極ライン14に加工する。そして、ゲート電
極ライン14と絶縁層15を貫通する円形の微細孔20を写真
製版法及び反応性イオンエッチング法（例えば、ＣＨＦ
₃とＣＨ₂Ｆ₂との混合ガス使用）により形成する（図
中の33はフォトレジストマスクである）。

【０１５５】このエッチングにおいて、レジストマスク
33をそのまま用いて、更に下地の薄膜16をライトエッチ
ングし、図25に示すように、深さ 400Å程度の凹部30を
微細孔20に連続して形成する。これによって、微細孔20
内において薄膜16にはその上面32Ａとの間に 400Å程度
の段差31が形成される。

【０１５６】次いで、フォトレジスト33を除去し、図18
に示した如く、カソード電極ライン13を被覆し、微細孔
20内に露出した微小冷陰極16を有する電極構体25（電子
放出源）を完成する。

【０１５７】このように、上記した製造方法によって、
電子放出物質の薄膜16を成膜するに際し、その薄膜16の
厚み分だけ堆積させればよいので、既述したマイクロチ
ップのように高さや形状を高精度にして形成する必要は
なく、また、絶縁層15の形成前に予め成膜しておけるた
め、薄膜の形成が容易となり、既述したリフトオフは全
く不要であってカソード−ゲート間が金属片で短絡する
ことはなく、仮に金属片が生じても薄膜が薄いためにカ
ソード13−ゲート14間が十分離れており、これらの間に
金属片が接触して短絡を生じることはない。この結果、
カソード13−ゲート14間の印加電圧を上昇させた場合に
電極が溶断されることはなく、信頼性の良い動作を行わ
せることができる。

【０１５８】また、薄膜16は、既述したマイクロチップ
106 のように微小孔120 内への蒸着によることなしに通
常の成膜技術で形成できるので、その工程が容易とな
り、カソード13−ゲート14間の絶縁分離も良好となる。

【０１５９】図26は、本発明の第８の実施例による電子
放出源（電極構体25）を示すものである。

【０１６０】この実施例による電子放出源は、上記の第
７の実施例による電子放出源とほぼ同様の構成を有する
が、カソード電極ライン13が電子放出薄膜16の上部に形
成された構造であることが異なっている。

【０１６１】即ち、微細孔20を除いて電子放出薄膜16が
カソード電極ライン13に被覆されており、ゲート電極ラ
イン14と絶縁層15及びカソード電極ライン13を貫通する
円形の微細孔20が形成されている。

【０１６２】これによって、電子放出を行う微細孔20の
底部の電子放出薄膜16の表面16Ａと電子放出構体32の上
面32Ａとの段差31をカソード電極ライン13の膜厚によっ
て制御することができる。

【０１６３】換言すれば、カソード電極ライン13を均一
な膜厚に成膜し、かつその直下の電子放出薄膜16に対し
て選択比の良いエッチングをカソード電極薄膜13に対し
行って微細孔20を形成すれば、微細孔20の底部の電子放
出薄膜16の表面16Ａと電子放出構体32のカソード電極表
面32Ａとの段差31を広い領域に亘って均一にすることが
できる。

【０１６４】この結果、広い領域に亘って均一な電界を
各微細孔20底部の電子放出薄膜16の表面16Ａに印加する
ことができ、均一な電流密度を得ることができる。

【０１６５】この第８の実施例においても、冷陰極薄膜
16によって、動作時に等電位面がフラットとなり、電子
が安定して所定の方向に放出されること、冷陰極薄膜16
がアモルファスダイヤモンド薄膜である場合、低電圧駆
動が可能であると共に、冷陰極薄膜自体が抵抗体である
ために各微細孔20の冷陰極薄膜16から放出される電流量
が均質化されること、アモルファスダイヤモンド薄膜は
化学的に不活性であって、スパッタリングされにくく、
安定なエミッションを長い時間維持できること、また、
薄膜16と電子放出構体32との段差31によって薄膜16の中
心部側での電界によって高密度で方向性の良い電子放出
が可能であることは、上述した第７の実施例と同様であ
る。

【０１６６】図27は、本発明の第９の実施例による電子
放出源（電極構体25）を示すものである。

【０１６７】この実施例による電子放出源は、上記した
第７の実施例による電子放出源と基本的には同様の構成
を有するが、カソード電極ライン13’の１画素に対応す
る領域が図13に示したと同様の格子状構造であり、さら
に、この格子状のカソード電極ライン13’に接してこの
上に薄膜16が形成されていることが異なっている。カソ
ード電極ライン13’の格子のメッシュは任意の形にする
ことができるが、好ましくは長方形もしくは正方形であ
る。

【０１６８】即ち、格子状構造を有するカソード電極ラ
イン13’の上部に薄膜16が形成されていて、ゲート電極
ライン14と絶縁層15を貫通し、図24及び図25で述べた工
程と同様にして薄膜16の上部がエッチングで除去され、
円形の微細孔20が格子状のカソード電極13の内側にそれ
ぞれ１個もしくは複数個形成されている。そして、微細
孔20の底部に電子放出薄膜16が、その表面16Ａがその上
面32Ａより凹んでいるように形成される。

【０１６９】この第９の実施例においても、冷陰極薄膜
16によって、動作時に等電位面がフラットとなり、電子
が安定して所定の方向に放出されること、冷陰極薄膜16
がアモルファスダイヤモンド薄膜である場合、低電圧駆
動が可能であると共に、冷陰極薄膜自体が抵抗体である
ために各微細孔20の冷陰極薄膜16から放出される電流量
が均質化されること、アモルファスダイヤモンド薄膜は
化学的に不活性であって、スパッタリングされにくく、
安定なエミッションを長い時間維持できること、また、
薄膜16と電子放出構体32との段差31によって薄膜16の中
心部側での電界によって高密度で方向性の良い電子放出
が可能であることは、上述した第７の実施例と同様であ
る。

【０１７０】しかも、この実施例では、カソード電極ラ
イン13’が格子状構造であるため、カソード導体13’と
微細孔20との間に十分な距離をとることができ、仮に金
属粒子等が微細孔20に入り込んでカソード電極ライン1
3’とゲート電極ライン14とが短絡したとしても、薄膜1
6の抵抗破壊を防ぐことができる。これは、ゲート電極
ライン14とカソード電極ライン13’との間に冷陰極薄膜
16が十分な長さ分存在し、この薄膜部分による電圧降下
が生じて電界が緩和されるからである。

【０１７１】図28は、本発明の第10の実施例による電子
放出源（電極構体25）を示すものである。

【０１７２】この実施例による電子放出源は、上記した
第７の実施例による電子放出源とほぼ同様のパターン構
成を有するが、アルミニウムやシリコン等の導体もしく
は半導体の薄膜18が電子放出を行う薄膜16の上部に形成
された構造であることが異なっている。そして、この薄
膜18の上面32Ａと薄膜16との間には段差31を有する凹部
30が形成されている。

【０１７３】即ち、微細孔20を除いて電子放出薄膜16が
薄膜18に被覆されており、ゲート電極ライン14と絶縁層
15及び薄膜18を貫通する円形の微細孔20が形成されてい
る。

【０１７４】これによって、微細孔20の底部の電子放出
薄膜16の表面16Ａと電子放出構体32の薄膜18の表面32Ａ
との段差31を薄膜18の膜厚によって制御することができ
る。

【０１７５】換言すれば、薄膜18を均一な膜厚に成膜
し、かつその直下の電子放出薄膜16に対して選択比の高
いエッチングを薄膜18に対して行えば、電子放出を行う
微細孔20の底部の電子放出薄膜16の表面16Ａと電子放出
構体32の表面32Ａとの段差31を広い領域に亘って均一に
することができる。

【０１７６】この結果、広い領域に亘って均一な電界を
各微細孔20の底部の電子放出薄膜16の表面16Ａに印加す
ることができ、均一な電流密度を得ることができる。そ
の他、上記の第７の実施例と同様の効果を得ることがで
きる。

【０１７７】図29は、本発明の第11の実施例による電子
放出源（電極構体25）を示すものである。

【０１７８】この実施例による電子放出源は、上記の第
10の実施例による電子放出源とほぼ同様の構成を有する
が、電子が引き出される微細孔20の底部の電子放出薄膜
16の表面16Ａの面積が微細孔20の最上部にあるゲート電
極14での開口面積（これは、上記の第10の実施例のもの
と同じ）よりも大きくなっていることが異なっている。

【０１７９】このように、微細孔20の底部の電子放出薄
膜16の表面16Ａが電子放出構体32の表面32Ａから段差31
分だけ凹んだ構造をしているので、微細孔20の中心部に
最大の電圧がかかり、電子は主として微細孔20の中心部
から放出される。この結果、放出された電子を効率良く
微細孔20から引き出すことができ、ゲート電極14や絶縁
層15に電子が入射することがなく、放電等の事故の問題
がなくなる。その他、上記の第10の実施例と同様の効果
を得ることができる。

【０１８０】しかも、電子放出薄膜16の表面16Ａの面積
がゲート電極14での開口面積よりも大きくすれば、１つ
の微細孔20当たり、電子放出薄膜16の表面16Ａにおいて
微細孔20の中心部と同等の強度の電界が印加される領域
（即ち、電子が放出される領域の面積）が拡がるため、
より高い電流密度が得られる。但し、微細孔20の底部の
電子放出薄膜16の面積を大きくし過ぎると、却ってゲー
ト電極14に流入する電子の数が増大するので、適当な大
きさにする必要がある。

【０１８１】図30は、本発明の第12の実施例による電子
放出源（電極構体25）を示すものである。

【０１８２】この実施例による電子放出源は、上記の第
９の実施例による電子放出源とほぼ同様の構成を有する
が、微細孔20の形状がスリット状であることが異なって
いる。

【０１８３】即ち、本実施例による電子放出源において
は、格子状のカソード電極ライン13の各格子の内側にお
いてゲート電極ライン14及び絶縁層15を貫通して多数の
スリット状の微細孔20が形成され、これらの微細孔20内
に薄膜16の微小冷陰極が形成されてカソード電極ライン
13と電気的に接続されている。

【０１８４】従って、本実施例では、上記した第９の実
施例と同様の効果が得られる上に、微細孔20がスリット
状であることによって、これに特有の効果も得られる。
即ち、微細孔20はスリット状であるが、微小冷陰極の薄
膜16の表面での電界強度は上述した円形の微細孔の場合
とほとんど等しいので、ほぼ同一電圧で駆動できると共
に、このスリット状の微細孔20は、円形の微細孔の場合
と比較して、エミッション領域（電子放出面積）が大き
いので、同一電圧で駆動しても、より大きな電流密度が
得ることができる。

【０１８５】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。

【０１８６】例えば、上述した薄膜16と電子放出構体32
との段差31、又は薄膜16の厚み及び凹部30の深さは、本
発明の目的が達成される範囲内で様々に変化させること
ができる。また、こうした薄膜16を含む電子放出構体32
の作製方法や各部の材質、形状等も種々変更できる。

【０１８７】材質については、例えば図14の例において
は薄膜16と薄膜18ｂとを共に同一材料又は同一材質で形
成することも可能であり、例えば共にモリブデンで形成
したり、或いは場合によってはアモルファスダイヤモン
ド等の仕事関数の小さい抵抗体で形成してもよい。

【０１８８】電子放出構体32の層構成やパターンについ
ても、例えば図14の例においては、カソード電極ライン
13’を薄膜18ａ上に設けてもよいし、また、例えば図28
や図29の例においては、カソード電極ライン13を図13や
図30の如き格子状パターンに設けてよい。

【０１８９】電子放出薄膜16等の成膜方法は種々変化さ
せてよい。成膜方法には、上述したＣＶＤだけでなく、
真空蒸着法（物理蒸着法）、レーザアブレーション法
（レーザ光照射によるエッチング現象を利用した堆積
法：ダイヤモンド薄膜の場合はターゲットはグラファイ
トが使用可能）、スパッタ法（例えばＡｒガスを用いた
スパッタリング：ダイヤモンド薄膜の場合はターゲット
はグラファイトが使用可能）等がある。

【０１９０】また、上述した凹部30の形成方法や形成段
階は上述したものに限られることはなく、例えば微細孔
20を形成する以前に、予め対応する位置をエッチングし
て凹部30を形成することができる。

【０１９１】また、上述した電子放出源は、ＦＥＤに好
適であるが、対向する螢光面パネルの構造や各部のパタ
ーン及び材質等は上述したものに限られず、また、その
作製方法も種々採用できる。

【０１９２】なお、上述した電子放出源の用途は、ＦＥ
Ｄ又はそれ以外のディスプレイ装置に限定されることは
なく、真空管（即ち、カソードから放出される電子流を
ゲート電極（グリッド）によって制御し、増幅又は整流
する電子管）に使用したり、或いは、カソードから放出
される電子を信号電流として取り出すための回路素子
（これは、上述したＦＥＤの螢光面パネルに光電変換素
子を取付け、螢光面パネルの発光パターンを光電変換素
子で電気信号に変換する光通信用の素子も含まれる。）
等にも応用可能である。

【０１９３】

【発明の作用効果】本発明によれば、上述した如く、第
１の電極と第２の電極とが絶縁層を介し互いに対向して
設けられ、前記第２の電極及び前記絶縁層をそれぞれ貫
通する微小孔が形成され、前記第１の電極と前記第２の
電極との間に電圧を印加することによって所定の粒子が
前記第１の電極側から前記微小孔を通して放出されるよ
うに構成されている粒子放出装置において、粒子放出物
質からなる薄膜が前記微小孔内に露出して設けられてい
るので、第１の電極と第２の電極との間に電圧を印加し
た際に等電位面が上記薄膜に沿って平坦に形成されるこ
とになる。従って、この平坦な等電位面に対して直交し
て進行する粒子は、上記微小孔から対象物（例えば螢光
体面）へかなり揃った方向性を以て進行するため、常に
目的とする対象物に到達することができ、ミスランディ
ングを大きく減少させることができ、常に高精細化が可
能となる。

【０１９４】しかも、微小孔内の粒子放出面が第１の電
極を含む粒子放出構体の絶縁層側の面よりも、微小孔内
で深い位置に存在しているため、微小孔内の中心に近い
程、大きな電界が粒子放出薄膜の表面に印加されること
になる。この結果、微小孔の中心に近い程、高い電流密
度を示す電界放出電流を得ることができる。

【０１９５】そして、粒子放出面の微小孔の中心付近で
は、等電位面が粒子放出面に対してほぼ平行になってい
るので、放出された粒子は粒子放出部の表面に対して垂
直の方向性を以て高密度に飛行し、第２の電極に実質的
に入射することなしに（第２の電極に大電流が流れ込む
ことなしに）放出された電流を有効に利用することがで
きる。また、粒子は微小孔の中心部から粒子放出面に対
してほぼ垂直に放出されるので、絶縁層に入射すること
もなく、チャージアップによる放電等の事故が生ずるお
それもない。

【０１９６】また、上記薄膜を構成する粒子放出物質が
第１の電極の構成材料よりも仕事関数の小さい物質であ
ると、粒子の放出のために第１の電極と第２の電極との
間に印加する電圧を低減することができ、低電圧駆動で
必要な放出量を安定して得ることができる。

【０１９７】また、粒子を放出する部分を上記の薄膜と
しているので、この薄膜を形成する際、例えば上述した
蒸着後のリフトオフによって仮に金属片が生じても、薄
膜と第２の電極との間が十分離れているためにこれらの
間に金属片が付着して短絡が生じることがない。この結
果、印加電圧を上昇させた場合に電極が溶断されること
はなく、信頼性の良い動作を行わせることができる。

【０１９８】更に、粒子を放出する部分が上記薄膜であ
るため、マイクロチップ先端のように１点にイオンが集
中することはなく、高真空領域に存在するイオンが薄膜
に到達してこれをスパッタする割合が激減するから、装
置の長寿命化が可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例による電子放出源の概略
断面図である。

【図２】同電子放出源の一部分の拡大平面図である。

【図３】図１の一部分の拡大図である。

【図４】同電子放出源の電子放出性能を説明するための
概略断面斜視図である。

【図５】同電子放出源の製造工程の一段階を示す概略断
面図である。

【図６】同電子放出源の製造工程の他の一段階を示す概
略断面図である。

【図７】同電子放出源の製造工程の他の一段階を示す概
略断面図である。

【図８】同電子放出源の製造工程の他の一段階を示す概
略断面図である。

【図９】同電子放出源の製造工程の他の一段階を示す概
略断面図である。

【図10】同電子放出源の製造工程の更に他の一段階を示
す概略断面図である。

【図11】本発明の第２の実施例による電子放出源の概略
断面図である。

【図12】本発明の第３の実施例による電子放出源の概略
断面図である。

【図13】同電子放出源の一部分の平面図である。

【図14】本発明の第４の実施例による電子放出源の概略
断面図である。

【図15】図14の一部分の拡大図である。

【図16】本発明の第５の実施例による電子放出源の概略
断面図である。

【図17】本発明の第６の実施例による電子放出源の一部
分の平面図である。

【図18】本発明の第７の実施例による電子放出源の概略
断面図である。

【図19】同電子放出源の電子放出性能を説明するための
概略断面斜視図である。

【図20】図18の一部分の拡大図である。

【図21】同電子放出源の製造工程の一段階を示す概略断
面図である。

【図22】同電子放出源の製造工程の他の一段階を示す概
略断面図である。

【図23】同電子放出源の製造工程の他の一段階を示す概
略断面図である。

【図24】同電子放出源の製造工程の他の一段階を示す概
略断面図である。

【図25】同電子放出源の製造工程の更に他の一段階を示
す概略断面図である。

【図26】本発明の第８の実施例による電子放出源の概略
断面図である。

【図27】本発明の第９の実施例による電子放出源の概略
断面図である。

【図28】本発明の第10の実施例による電子放出源の一部
分の概略拡大断面図である。

【図29】本発明の第11の実施例による電子放出源の一部
分の概略拡大断面図である。

【図30】本発明の第12の実施例による電子放出源の一部
分の平面図である。

【図31】従来の電子放出源を適用したディスプレイ装置
の一部分の分解断面斜視図である。

【図32】同電子放出源の一部分の拡大断面斜視図であ
る。

【図33】同電子放出源の概略断面図である。

【図34】同ディスプレイ装置におけるＲ、Ｇ、Ｂ三端子
の切り換えによる色選別を説明するための一部分の概略
断面図である。

【図35】同色選別時のタイミングチャートである。

【図36】同電子放出源の電子放出性能を説明するための
概略断面斜視図である。

【図37】同電子放出源の製造工程の一段階を示す概略断
面図である。

【図38】同電子放出源の製造工程の他の一段階を示す概
略断面図である。

【図39】同電子放出源の製造工程の他の一段階を示す概
略断面図である。

【図40】同電子放出源の製造工程の更に他の一段階を示
す概略断面図である。

【図41】同電子放出源の製造工程において溶断が生じる
状況を示す概略断面図である。

【符号の説明】

11・・・下部基板 13・・・カソード電極ライン 14・・・ゲート電極ライン 15・・・絶縁層 16・・・薄膜 16Ａ・・・電子放出面 20・・・微細孔（カソードホール） 22・・・交差領域 24・・・剥離層 25・・・電子放出源（電極構体） 30・・・凹部 31・・・段差 32・・・電子放出構体 32Ａ・・・上面ｅ・・・電子Ｅ_m・・・等電位面Ｒ、Ｇ、Ｂ・・・各色の螢光体

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｊ 31/15 Ｃ

Claims

【特許請求の範囲】

【請求項１】第１の電極と第２の電極とが絶縁層を介
し互いに対向して設けられ、前記第２の電極及び前記絶
縁層をそれぞれ貫通する微小孔が形成され、前記第１の
電極と前記第２の電極との間に電圧を印加することによ
って所定の粒子が前記微小孔を通して放出されるように
構成されている粒子放出装置において、粒子放出物質か
らなる薄膜が前記微小孔内に露出して設けられ、この露
出した薄膜の粒子放出面が、前記第１の電極を含む粒子
放出構体の前記絶縁層側の面よりも、前記微小孔内で深
い位置に存在していることを特徴とする粒子放出装置。
【請求項２】粒子放出物質からなる薄膜が微小孔内に
のみ設けられている、請求項１に記載した粒子放出装
置。
【請求項３】第１の電極を含む粒子放出構体が、前記
第１の電極と、この第１の電極上の粒子放出物質からな
る薄膜とによって形成されている、請求項２に記載した
粒子放出装置。
【請求項４】第１の電極が複数層からなっている、請
求項３に記載した粒子放出装置。
【請求項５】複数層のうち少なくとも最下層を残して
微小孔が貫通して設けられ、この微小孔の底面上に粒子
放出物質からなる薄膜が、前記複数層の最上層より凹ん
だ位置に粒子放出面を有するように設けられている、請
求項４に記載した粒子放出装置。
【請求項６】第１の電極を含む粒子放出構体が、前記
第１の電極と、この第１の電極に電気的に接触する非絶
縁性薄膜と、この薄膜上の粒子放出物質からなる薄膜と
によって形成されている、請求項２に記載した粒子放出
装置。
【請求項７】第１の電極に電気的に接触する非絶縁性
薄膜が複数層からなっている、請求項６に記載した粒子
放出装置。
【請求項８】複数層のうち少なくとも最下層を残して
微小孔が貫通して設けられ、この微小孔の底面上に粒子
放出物質からなる薄膜が、前記複数層の最上層より凹ん
だ位置に粒子放出面を有するように設けられている、請
求項７に記載した粒子放出装置。
【請求項９】粒子放出物質からなる薄膜と、この薄膜
下の薄膜とが同一材料又は同一材質からなっている、請
求項６〜８のいずれか１項に記載した粒子放出装置。
【請求項10】互いに部分的に重なり合うように第１の
電極及び第２の電極が設けられ、粒子放出物質からなる
薄膜が、少なくとも、前記第１及び前記第２の電極の重
なり合う領域のほぼ全域に亘って設けられかつ前記微小
孔内に部分的に露出するように設けられている、請求項
１に記載した粒子放出装置。
【請求項11】第１の電極を含む粒子放出構体が、前記
第１の電極と、粒子放出物質からなる薄膜とによって形
成されている、請求項10に記載した粒子放出装置。
【請求項12】粒子放出物質からなる薄膜が第１の電極
と絶縁層との間に設けられている、請求項11に記載した
粒子放出装置。
【請求項13】第１の電極が粒子放出物質からなる薄膜
と絶縁層との間に設けられている、請求項11に記載した
粒子放出装置。
【請求項14】第１の電極を含む粒子放出構体が、粒子
放出物質からなる薄膜と、この薄膜上の非絶縁性薄膜
と、この非絶縁性薄膜が電気的に接触する前記第１の電
極とによって形成されている、請求項10に記載した粒子
放出装置。
【請求項15】少なくとも、第１及び第２の電極の重な
り合う領域であって微小孔の存在しない領域において前
記第１の電極が設けられている、請求項６〜８及び11〜
14のいずれか１項に記載した粒子放出装置。
【請求項16】第１の電極が格子状パターンに形成され
ている、請求項15に記載した粒子放出装置。
【請求項17】粒子放出物質からなる薄膜の粒子放出面
の面積が、第２の電極における微小孔の面積と同等若し
くはそれ以上である、請求項１〜16のいずれか１項に記
載した粒子放出装置。
【請求項18】互いに交差するカソード電極ラインとゲ
ート電極ラインとが絶縁層を介して基体上に積層され、
前記ゲート電極ライン及び前記絶縁層をそれぞれ貫通す
る微小孔が形成されていると共に、前記カソード電極ラ
インの構成材料よりも仕事関数が小さい電子放出物質か
らなる薄膜状の冷陰極が前記微小孔内に露出して設けら
れ、電子放出源として構成された、請求項１〜17のいず
れか１項に記載した粒子放出装置。
【請求項19】粒子放出物質の仕事関数が 3.0ｅＶ以下
である、請求項１〜18のいずれか１項に記載した粒子放
出装置。
【請求項20】粒子放出物質がダイヤモンドである、請
求項19に記載した粒子放出装置。
【請求項21】微小孔がほぼ円形である、請求項１〜20
のいずれか１項に記載した粒子放出装置。
【請求項22】微小孔がスリット状である、請求項１〜
20のいずれか１項に記載した粒子放出装置。
【請求項23】請求項１〜22のいずれか１項に記載した
粒子放出装置を具備する電界放出型装置。
【請求項24】カソード電極ライン、ゲート電極ライ
ン、微小孔付きの絶縁層及び前記微小孔内の薄膜状の冷
陰極からなる第１のパネルと、複数色の発光体及びこれ
らの発光体がそれぞれ被着された電極からなる第２のパ
ネルとによって電界放出型発光装置として構成された、
請求項23に記載した電界放出型装置。
【請求項25】発光体が螢光体である電界放出型ディス
プレイ装置として構成された、請求項24に記載した電界
放出型装置。
【請求項26】基体上に第１の電極を形成する工程と、
この第１の電極を含む領域上に絶縁層を形成する工程
と、この絶縁層上に第２の電極を形成する工程と、この
第２の電極及び前記絶縁層をそれぞれ貫通する微小孔を
形成する工程と、この微小孔の底部に存在する層を前記
絶縁層よりも深い位置まで除去する工程と、前記第２の
電極上に剥離層を形成する工程と、しかる後に粒子放出
物質を前記微小孔内に堆積させて前記粒子放出物質から
なる薄膜を形成する工程と、前記剥離層と共にこの剥離
層上の前記粒子放出物質を除去する工程とを有する、請
求項１〜25のいずれか１項に記載した装置の製造方法。
【請求項27】基体上に第１の電極を形成する工程と、
前記基体上に粒子放出物質からなる薄膜を形成する工程
と、前記第１の電極及び前記薄膜を含む領域上に絶縁層
を形成する工程と、この絶縁層上に第２の電極を形成す
る工程と、この第２の電極及び前記絶縁層をそれぞれ貫
通する微小孔を形成する工程と、この微小孔の底部に存
在する層を前記絶縁層よりも深い位置まで除去する工程
とを有する、請求項１〜25のいずれか１項に記載した装
置の製造方法。