JPH08264483A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08264483A JPH08264483A JP7069015A JP6901595A JPH08264483A JP H08264483 A JPH08264483 A JP H08264483A JP 7069015 A JP7069015 A JP 7069015A JP 6901595 A JP6901595 A JP 6901595A JP H08264483 A JPH08264483 A JP H08264483A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- layer
- transition metal
- diffusion layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H10P70/12—Cleaning before device manufacture, i.e. Begin-Of-Line process by dry cleaning only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
- H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
- H10D64/0131—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional conductive layer comprising a silicide layer formed by the silicidation reaction between the layer of silicon with a metal layer which is not formed by metal implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
- H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
- H10P14/44—Physical vapour deposition [PVD]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 浅い不純物拡散層上に選択的に形成する遷移
金属シリサイド層を、平滑かつ低シート抵抗に形成す
る。 【構成】 不純物拡散層６上の自然酸化膜を、高密度プ
ラズマエッチング装置により、低基板バイアスでソフト
エッチングする。この後、連続的に遷移金属層７を形成
し、熱処理を施すことにより、不純物拡散層６上に遷移
金属シリサイド層８を選択的に形成する。自然酸化膜除
去後、不純物拡散層表面を非晶質化してもよい。 【効果】 不純物拡散層６上の自然酸化膜は均一に除去
され、不純物拡散層表面に結晶欠陥等のダメージや面粗
れが発生することがない。このため、シリサイド化反応
において結晶粒の凝集がなく、平滑で低抵抗な遷移金属
シリサイド層８が形成できる。
金属シリサイド層を、平滑かつ低シート抵抗に形成す
る。 【構成】 不純物拡散層６上の自然酸化膜を、高密度プ
ラズマエッチング装置により、低基板バイアスでソフト
エッチングする。この後、連続的に遷移金属層７を形成
し、熱処理を施すことにより、不純物拡散層６上に遷移
金属シリサイド層８を選択的に形成する。自然酸化膜除
去後、不純物拡散層表面を非晶質化してもよい。 【効果】 不純物拡散層６上の自然酸化膜は均一に除去
され、不純物拡散層表面に結晶欠陥等のダメージや面粗
れが発生することがない。このため、シリサイド化反応
において結晶粒の凝集がなく、平滑で低抵抗な遷移金属
シリサイド層８が形成できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、さらに詳しくは、半導体基板の不純物拡散層上
に、自己整合的に遷移金属シリサイド層を形成する工程
に改良を加えた半導体装置の製造方法に関する。
関し、さらに詳しくは、半導体基板の不純物拡散層上
に、自己整合的に遷移金属シリサイド層を形成する工程
に改良を加えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置の高集積度化、高
性能化が進展するに伴い、ＭＩＳ型トランジスタにおい
ては、ゲート電極幅もクォータミクロン以下に縮小され
つつある。かかる微細な素子構造においては、ゲート電
極幅と同時に、不純物拡散層の深さも縮小することがシ
ョートチャネル効果を低減し、ソース・ドレイン耐圧を
確保するために必須である。一例として、０．２５μｍ
のゲート電極幅のＭＩＳ型トランジスタにおいては、不
純物拡散層の深さは０．０８μｍ（８０ｎｍ）程度以下
にシャロー化することが求められる。
性能化が進展するに伴い、ＭＩＳ型トランジスタにおい
ては、ゲート電極幅もクォータミクロン以下に縮小され
つつある。かかる微細な素子構造においては、ゲート電
極幅と同時に、不純物拡散層の深さも縮小することがシ
ョートチャネル効果を低減し、ソース・ドレイン耐圧を
確保するために必須である。一例として、０．２５μｍ
のゲート電極幅のＭＩＳ型トランジスタにおいては、不
純物拡散層の深さは０．０８μｍ（８０ｎｍ）程度以下
にシャロー化することが求められる。
【０００３】不純物拡散層のシャロー化に伴い、ソース
・ドレイン領域のシート抵抗値が増大し、半導体デバイ
スの応答速度と動作限界周波数が低下する問題が発生す
る。ＭＩＳ型トランジスタの動作限界周波数は、ゲート
遅延時間に反比例の関係にあるからである。この現象
は、特に高速動作を要求されるマイクロプロセッサでは
問題が大きい。
・ドレイン領域のシート抵抗値が増大し、半導体デバイ
スの応答速度と動作限界周波数が低下する問題が発生す
る。ＭＩＳ型トランジスタの動作限界周波数は、ゲート
遅延時間に反比例の関係にあるからである。この現象
は、特に高速動作を要求されるマイクロプロセッサでは
問題が大きい。
【０００４】この対策として、ソース・ドレイン領域上
に選択的に低抵抗の遷移金属シリサイド層を形成する、
サリサイド（Ｓａｌｉｃｉｄｅ； Ｓｅｌｆ ａｌｉｇ
ｎｅｄ ｓｉｌｉｃｉｄｅ）プロセスが提案されてい
る。その概要を図７および図８を参照して以下に説明す
る。
に選択的に低抵抗の遷移金属シリサイド層を形成する、
サリサイド（Ｓａｌｉｃｉｄｅ； Ｓｅｌｆ ａｌｉｇ
ｎｅｄ ｓｉｌｉｃｉｄｅ）プロセスが提案されてい
る。その概要を図７および図８を参照して以下に説明す
る。
【０００５】図７および図８は従来のサリサイドプロセ
スを用いたＭＯＳＩＣの製造工程を示す概略断面図であ
る。まず図７（ａ）に示すように、シリコンからなる半
導体基板１に素子分離領域２を形成する。熱酸化膜の形
成および多結晶シリコン層を形成後パターニングし、ゲ
ート酸化膜３およびゲート電極４を形成し、さらに不純
物を浅くイオン注入する。
スを用いたＭＯＳＩＣの製造工程を示す概略断面図であ
る。まず図７（ａ）に示すように、シリコンからなる半
導体基板１に素子分離領域２を形成する。熱酸化膜の形
成および多結晶シリコン層を形成後パターニングし、ゲ
ート酸化膜３およびゲート電極４を形成し、さらに不純
物を浅くイオン注入する。
【０００６】つぎに図７（ｂ）に示すように、全面に酸
化シリコン層を厚く形成後、エッチバックし、ゲート電
極４の側面にサイドウォールスペーサ５を形成する。こ
の後再び不純物をイオン注入して活性化熱処理し、ＬＤ
Ｄ構造の不純物拡散層６を形成する。
化シリコン層を厚く形成後、エッチバックし、ゲート電
極４の側面にサイドウォールスペーサ５を形成する。こ
の後再び不純物をイオン注入して活性化熱処理し、ＬＤ
Ｄ構造の不純物拡散層６を形成する。
【０００７】つぎに図７（ｃ）に示すように、全面にＴ
ｉ等の遷移金属層７を形成し、６００℃程度の第１の熱
処理を施して不純物拡散層６上の遷移金属層７を固相拡
散により選択的にＴｉＳｉx とする。この第１の熱処理
条件では、遷移金属層７は酸化シリコン系材料とは反応
しない。多結晶シリコンからなるゲート電極４の表面を
露出したまま遷移金属層７を形成した場合には、ゲート
電極４の上にもＴｉＳｉx が形成される。ゲート電極４
上に酸化シリコン等のスペーサを形成しておけば、ゲー
ト電極４上にはＴｉＳｉx は形成されない。
ｉ等の遷移金属層７を形成し、６００℃程度の第１の熱
処理を施して不純物拡散層６上の遷移金属層７を固相拡
散により選択的にＴｉＳｉx とする。この第１の熱処理
条件では、遷移金属層７は酸化シリコン系材料とは反応
しない。多結晶シリコンからなるゲート電極４の表面を
露出したまま遷移金属層７を形成した場合には、ゲート
電極４の上にもＴｉＳｉx が形成される。ゲート電極４
上に酸化シリコン等のスペーサを形成しておけば、ゲー
ト電極４上にはＴｉＳｉx は形成されない。
【０００８】この後、未反応の遷移金属層７をアンモニ
ア過水（ＮＨ3 とＨ2 Ｏ2 の混合水溶液）でウェットエ
ッチング除去し、不純物拡散層６上にＴｉＳｉx を残
す。この後、８００℃程度の第２の熱処理により、不純
物拡散層６上のＴｉＳｉx をＴｉＳｉ2 に変換し、遷移
金属シリサイド層８を形成する。この状態を図８（ｄ）
に示す。同図では、ゲート電極４上にも遷移金属シリサ
イド層８が形成されている。
ア過水（ＮＨ3 とＨ2 Ｏ2 の混合水溶液）でウェットエ
ッチング除去し、不純物拡散層６上にＴｉＳｉx を残
す。この後、８００℃程度の第２の熱処理により、不純
物拡散層６上のＴｉＳｉx をＴｉＳｉ2 に変換し、遷移
金属シリサイド層８を形成する。この状態を図８（ｄ）
に示す。同図では、ゲート電極４上にも遷移金属シリサ
イド層８が形成されている。
【０００９】以上がサリサイドプロセスの主要部であ
る。この後は常法により、図８（ｅ）に示すように層間
絶縁膜９を形成し、不純物拡散層６に臨む接続孔１０を
開口する。つぎにＴｉ／ＴｉＯＮ／Ｔｉの積層構造層お
よびＡｌ系金属層を形成し、パターニングして密着層兼
バリアメタル層１１とＡｌ層１２を形成し、ＭＯＳＩＣ
が完成する。
る。この後は常法により、図８（ｅ）に示すように層間
絶縁膜９を形成し、不純物拡散層６に臨む接続孔１０を
開口する。つぎにＴｉ／ＴｉＯＮ／Ｔｉの積層構造層お
よびＡｌ系金属層を形成し、パターニングして密着層兼
バリアメタル層１１とＡｌ層１２を形成し、ＭＯＳＩＣ
が完成する。
【００１０】このサリサイド構造を用いたＭＯＳＩＣ
は、従来の同種ＭＯＳＩＣに比較して、ソース・ドレイ
ン抵抗が１桁程度低下する利点を有する。しかしながら
近年の素子の微細化により、不純物拡散層６の露出面積
も微細化が進んでいる。かかる狭隘な不純物拡散層領域
にサリサイドプロセスを適用すると、遷移金属シリサイ
ドの結晶粒が凝集してその表面が粗面化し、この結果遷
移金属シリサイド層のシート抵抗の低減が望めない。
は、従来の同種ＭＯＳＩＣに比較して、ソース・ドレイ
ン抵抗が１桁程度低下する利点を有する。しかしながら
近年の素子の微細化により、不純物拡散層６の露出面積
も微細化が進んでいる。かかる狭隘な不純物拡散層領域
にサリサイドプロセスを適用すると、遷移金属シリサイ
ドの結晶粒が凝集してその表面が粗面化し、この結果遷
移金属シリサイド層のシート抵抗の低減が望めない。
【００１１】また不純物拡散層のシャロー化に合わせ、
遷移金属シリサイド層の薄膜化も必要となる。この遷移
金属シリサイド層の薄膜化も結晶粒の凝集を進める方向
に働く。したがって、狭隘な不純物拡散層領域に、薄い
遷移金属シリサイド層を形成するに際しては、結晶粒の
凝集を防止し、平滑な表面を安定して得られるサリサイ
ドプロセスの開発が求められる。
遷移金属シリサイド層の薄膜化も必要となる。この遷移
金属シリサイド層の薄膜化も結晶粒の凝集を進める方向
に働く。したがって、狭隘な不純物拡散層領域に、薄い
遷移金属シリサイド層を形成するに際しては、結晶粒の
凝集を防止し、平滑な表面を安定して得られるサリサイ
ドプロセスの開発が求められる。
【００１２】遷移金属シリサイド層の結晶粒の凝縮の原
因は、不純物拡散層表面に不可避的に存在する、不均一
な自然酸化膜がその一因と考えられている。遷移金属シ
リサイドのうち、最も低抵抗（抵抗率１５μΩ・ｃｍ）
を有し、多用されるチタンシリサイドは、低温安定相で
あるＣ４９結晶構造と、高温安定相であるＣ５４結晶構
造の２種類が存在する。このうちＣ５４結晶構造が低抵
抗で安定なＴｉＳｉ2である。Ｃ４９結晶構造は８００
℃ないし９００℃程度の熱処理でＣ５４結晶構造に相変
換し、この際に粒界拡散を伴い再結晶化する。この段階
において体積収縮が起こり結晶粒の凝集が認められる
が、不純物拡散層上に不均一な自然酸化膜が残留してい
た場合には、この凝集が助長され、結果として遷移金属
シリサイド層の表面が粗面化するのである。
因は、不純物拡散層表面に不可避的に存在する、不均一
な自然酸化膜がその一因と考えられている。遷移金属シ
リサイドのうち、最も低抵抗（抵抗率１５μΩ・ｃｍ）
を有し、多用されるチタンシリサイドは、低温安定相で
あるＣ４９結晶構造と、高温安定相であるＣ５４結晶構
造の２種類が存在する。このうちＣ５４結晶構造が低抵
抗で安定なＴｉＳｉ2である。Ｃ４９結晶構造は８００
℃ないし９００℃程度の熱処理でＣ５４結晶構造に相変
換し、この際に粒界拡散を伴い再結晶化する。この段階
において体積収縮が起こり結晶粒の凝集が認められる
が、不純物拡散層上に不均一な自然酸化膜が残留してい
た場合には、この凝集が助長され、結果として遷移金属
シリサイド層の表面が粗面化するのである。
【００１３】遷移金属層を形成する前処理として、通常
は希ＨＦ水溶液によるライトエッチングを施す。しかし
ながら、このウェット処理により微細な開口部分の自然
酸化膜を完全に除去することは、極めて困難であること
が、例えば第２１回超ＬＳＩウルトラクリーンテクノロ
ジーシンポジウム講演予稿集、ｐ１５６（１９９４）に
報告されている。
は希ＨＦ水溶液によるライトエッチングを施す。しかし
ながら、このウェット処理により微細な開口部分の自然
酸化膜を完全に除去することは、極めて困難であること
が、例えば第２１回超ＬＳＩウルトラクリーンテクノロ
ジーシンポジウム講演予稿集、ｐ１５６（１９９４）に
報告されている。
【００１４】また、たとえウェット処理により自然酸化
膜を完全が除去されたとしても、その後の乾燥処理の段
階で再び不均一な自然酸化膜が生成する。このように、
不純物拡散層表面の清浄化が不充分なまま遷移金属層を
形成し熱処理を行うと、シリサイド化反応が不均一に進
行する。この後第２の熱処理に際し、再結晶して安定化
しようとするため、シリサイドの凝集が発生するものと
考えられる。
膜を完全が除去されたとしても、その後の乾燥処理の段
階で再び不均一な自然酸化膜が生成する。このように、
不純物拡散層表面の清浄化が不充分なまま遷移金属層を
形成し熱処理を行うと、シリサイド化反応が不均一に進
行する。この後第２の熱処理に際し、再結晶して安定化
しようとするため、シリサイドの凝集が発生するものと
考えられる。
【００１５】ウェット処理による自然酸化膜除去に換わ
る前処理として、Ｔｉ等のスパッタリング装置内で逆ス
パッタリングにより不純物拡散層表面を清浄化する方法
が、例えば、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏ
ｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ３８−１，ｐ
８８（１９９１）に報告されている。これは、磁界を併
用することで１×１０10／ｃｍ3 台のプラズマ密度を発
生しうる平行平板型スパッタリング装置により、Ａｒガ
スを用いて逆スパッタリングするものである。このｉｎ
−ｓｉｔｕクリーニングによれば、不純物拡散層表面の
清浄化後、直ちに遷移金属層を形成することが可能であ
るので、遷移金属シリサイドの凝集の虞れはない。
る前処理として、Ｔｉ等のスパッタリング装置内で逆ス
パッタリングにより不純物拡散層表面を清浄化する方法
が、例えば、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏ
ｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ３８−１，ｐ
８８（１９９１）に報告されている。これは、磁界を併
用することで１×１０10／ｃｍ3 台のプラズマ密度を発
生しうる平行平板型スパッタリング装置により、Ａｒガ
スを用いて逆スパッタリングするものである。このｉｎ
−ｓｉｔｕクリーニングによれば、不純物拡散層表面の
清浄化後、直ちに遷移金属層を形成することが可能であ
るので、遷移金属シリサイドの凝集の虞れはない。
【００１６】しかしながら、かかる平行平板型装置で自
然酸化膜を完全に除去するためには、Ａｒ+ に１ＫＶ以
上の加速電圧を印加する必要がある。このためＡｒ+ の
入射イオンエネルギにより不純物拡散層表面が粗面化
し、あるいは結晶欠陥等のダメージが発生し、その後の
シリサイド化反応が不均一進行し、このためシリサイド
層内の応力が高まり、剥離を生じる問題がある。またス
パッタエッチングの際に、ゲート電極・配線が長く張り
巡らされた部分を加速電圧の大きいイオン入射に曝すた
め、薄いゲート酸化膜のプラズマダメージが発生する。
然酸化膜を完全に除去するためには、Ａｒ+ に１ＫＶ以
上の加速電圧を印加する必要がある。このためＡｒ+ の
入射イオンエネルギにより不純物拡散層表面が粗面化
し、あるいは結晶欠陥等のダメージが発生し、その後の
シリサイド化反応が不均一進行し、このためシリサイド
層内の応力が高まり、剥離を生じる問題がある。またス
パッタエッチングの際に、ゲート電極・配線が長く張り
巡らされた部分を加速電圧の大きいイオン入射に曝すた
め、薄いゲート酸化膜のプラズマダメージが発生する。
【００１７】
【発明が解決しようとする課題】本発明は上述した従来
のサリサイドプロセスの各種問題点を解決することをそ
の目的とする。すなわち本発明の課題は、遷移金属シリ
サイド層を形成すべき不純物拡散層等の表面を清浄化す
るにあたり、表面の自然酸化膜を完全に除去しうるとと
もに、浅い不純物拡散層表面が粗面化したり結晶欠陥が
入ることのない、クリーンで平滑な表面が得られる、半
導体装置の製造方法を提供することである。
のサリサイドプロセスの各種問題点を解決することをそ
の目的とする。すなわち本発明の課題は、遷移金属シリ
サイド層を形成すべき不純物拡散層等の表面を清浄化す
るにあたり、表面の自然酸化膜を完全に除去しうるとと
もに、浅い不純物拡散層表面が粗面化したり結晶欠陥が
入ることのない、クリーンで平滑な表面が得られる、半
導体装置の製造方法を提供することである。
【００１８】また本発明の別の課題は、形成される遷移
金属シリサイド層の結晶粒が凝集することなく、平滑な
表面を有する低抵抗の遷移金属シリサイド層を形成し、
微細なデザインルールにもとづくＭＯＳＩＣ等の半導体
装置の高速動作、低動作電圧および低消費電力に寄与す
ることである。
金属シリサイド層の結晶粒が凝集することなく、平滑な
表面を有する低抵抗の遷移金属シリサイド層を形成し、
微細なデザインルールにもとづくＭＯＳＩＣ等の半導体
装置の高速動作、低動作電圧および低消費電力に寄与す
ることである。
【００１９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の課題を解決するために提案するもので
あり、半導体基板の少なくとも不純物拡散層上に、遷移
金属層を形成する工程、熱処理を施し不純物拡散層上に
自己整合的に遷移金属シリサイド層を形成する工程、不
純物拡散層上以外の遷移金属層を除去する工程を具備す
る半導体装置の製造方法であって、この遷移金属層を形
成する工程の前に、不純物拡散層上の自然酸化膜を、１
×１０11／ｃｍ3 以上１×１０14／ｃｍ3 未満のプラズ
マ密度が得られるプラズマエッチング装置により除去
し、連続的に前記遷移金属層を形成することを特徴とす
る、半導体装置の製造方法である。かかる高密度プラズ
マが得られるプラズマエッチング装置としては、例えば
基板バイアス印加型ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃ
ｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマエッチン
グ装置、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌ
ｅｄ Ｐｌａｓｍａ）エッチング装置、ＴＣＰ（Ｔｒａ
ｎｓｆｏｒｍｅｒ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エ
ッチング装置そしてヘリコン波プラズマエッチング装置
等を例示することができる。これらのプラズマエッチン
グ装置は、１×１０11／ｃｍ3 以上１×１０14／ｃｍ3
未満の高密度プラズマを発生しうるので、高速のエッチ
ングを施すことが可能であると同時に、基板バイアスを
独立して制御しうるので、入射イオンエネルギを自由に
選択出来る利点がある。上記した各プラズマエッチング
装置についての技術的説明は、個々の技術報告等に詳述
されているので省略するが、総説としては月刊セミコン
ダクター・ワールド誌（プレスジャーナル社刊）１９９
２年１０月号５９ページに掲載されている。
造方法は、上述の課題を解決するために提案するもので
あり、半導体基板の少なくとも不純物拡散層上に、遷移
金属層を形成する工程、熱処理を施し不純物拡散層上に
自己整合的に遷移金属シリサイド層を形成する工程、不
純物拡散層上以外の遷移金属層を除去する工程を具備す
る半導体装置の製造方法であって、この遷移金属層を形
成する工程の前に、不純物拡散層上の自然酸化膜を、１
×１０11／ｃｍ3 以上１×１０14／ｃｍ3 未満のプラズ
マ密度が得られるプラズマエッチング装置により除去
し、連続的に前記遷移金属層を形成することを特徴とす
る、半導体装置の製造方法である。かかる高密度プラズ
マが得られるプラズマエッチング装置としては、例えば
基板バイアス印加型ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃ
ｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマエッチン
グ装置、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌ
ｅｄ Ｐｌａｓｍａ）エッチング装置、ＴＣＰ（Ｔｒａ
ｎｓｆｏｒｍｅｒ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エ
ッチング装置そしてヘリコン波プラズマエッチング装置
等を例示することができる。これらのプラズマエッチン
グ装置は、１×１０11／ｃｍ3 以上１×１０14／ｃｍ3
未満の高密度プラズマを発生しうるので、高速のエッチ
ングを施すことが可能であると同時に、基板バイアスを
独立して制御しうるので、入射イオンエネルギを自由に
選択出来る利点がある。上記した各プラズマエッチング
装置についての技術的説明は、個々の技術報告等に詳述
されているので省略するが、総説としては月刊セミコン
ダクター・ワールド誌（プレスジャーナル社刊）１９９
２年１０月号５９ページに掲載されている。
【００２０】ところで、従来より一般的に用いられてい
る平行平板型プラズマエッチング装置は、プラズマ密度
として１×１０9 ／ｃｍ3 台、磁界を併用するマグネト
ロンＲＩＥ装置にあっても１×１０10／ｃｍ3 オーダー
のプラズマ密度であり、プラズマ密度やエッチングレー
トの点でやや難点がある。一方、プラズマ密度の上限に
ついては、エッチングガス圧とも密接な関連があり、本
発明で用いる高密度プラズマエッチング装置の主たる動
作圧力である１０-1Ｐａ台前後のガス圧力においては、
１×１０14／ｃｍ3 のプラズマ密度はほぼ完全解離に近
い値である。
る平行平板型プラズマエッチング装置は、プラズマ密度
として１×１０9 ／ｃｍ3 台、磁界を併用するマグネト
ロンＲＩＥ装置にあっても１×１０10／ｃｍ3 オーダー
のプラズマ密度であり、プラズマ密度やエッチングレー
トの点でやや難点がある。一方、プラズマ密度の上限に
ついては、エッチングガス圧とも密接な関連があり、本
発明で用いる高密度プラズマエッチング装置の主たる動
作圧力である１０-1Ｐａ台前後のガス圧力においては、
１×１０14／ｃｍ3 のプラズマ密度はほぼ完全解離に近
い値である。
【００２１】本発明においては、不純物拡散層上の自然
酸化膜を除去後、不純物拡散層表面を非晶質化し、連続
的に前記遷移金属層を形成してもよい。非晶質化の手段
としては、イオン注入も可能であるが、プラズマ密度を
更に高めたプラズマエッチングを短時間施してもよい。
この方法により、不純物拡散層の最表面を極く薄く非晶
質化することが可能である。
酸化膜を除去後、不純物拡散層表面を非晶質化し、連続
的に前記遷移金属層を形成してもよい。非晶質化の手段
としては、イオン注入も可能であるが、プラズマ密度を
更に高めたプラズマエッチングを短時間施してもよい。
この方法により、不純物拡散層の最表面を極く薄く非晶
質化することが可能である。
【００２２】また本発明の半導体装置の製造方法は、半
導体基板の少なくとも不純物拡散層上に、遷移金属層を
形成する工程、熱処理を施し不純物拡散層上に自己整合
的に遷移金属シリサイド層を形成する工程、不純物拡散
層上以外の遷移金属層を除去する工程を具備する半導体
装置の製造方法であって、この遷移金属層を形成する工
程の前に、前記不純物拡散層上の自然酸化膜を、前記半
導体基板面に対し斜めイオン入射が可能なプラズマエッ
チング装置により除去し、連続的に前記遷移金属層を形
成することを特徴とする、半導体装置の製造方法であ
る。斜めイオン入射の方法としては、基板ステージとプ
ラズマ発生源とを相対的に傾斜配置すればよい。この際
には、基板ステージあるいはプラズマ発生源のいずれか
一方を回転することにより、プラズマエッチングの均一
性が向上する。またこの場合には高密度プラズマエッチ
ング装置のみならず、通常の平行平板型プラズマエッチ
ング装置や、磁場を併用したマグネトロン平行平板型プ
ラズマエッチング装置であってもよい。
導体基板の少なくとも不純物拡散層上に、遷移金属層を
形成する工程、熱処理を施し不純物拡散層上に自己整合
的に遷移金属シリサイド層を形成する工程、不純物拡散
層上以外の遷移金属層を除去する工程を具備する半導体
装置の製造方法であって、この遷移金属層を形成する工
程の前に、前記不純物拡散層上の自然酸化膜を、前記半
導体基板面に対し斜めイオン入射が可能なプラズマエッ
チング装置により除去し、連続的に前記遷移金属層を形
成することを特徴とする、半導体装置の製造方法であ
る。斜めイオン入射の方法としては、基板ステージとプ
ラズマ発生源とを相対的に傾斜配置すればよい。この際
には、基板ステージあるいはプラズマ発生源のいずれか
一方を回転することにより、プラズマエッチングの均一
性が向上する。またこの場合には高密度プラズマエッチ
ング装置のみならず、通常の平行平板型プラズマエッチ
ング装置や、磁場を併用したマグネトロン平行平板型プ
ラズマエッチング装置であってもよい。
【００２３】この際にも、不純物拡散層上の自然酸化膜
を除去後、不純物拡散層表面を非晶質化し、連続的に遷
移金属層を形成してもよい。本発明で言うところの遷移
金属は、周知の周期律表から明らかな金属元素群である
が、これらの中にはもちろんＷやＭｏ等の高融点金属も
含まれる。
を除去後、不純物拡散層表面を非晶質化し、連続的に遷
移金属層を形成してもよい。本発明で言うところの遷移
金属は、周知の周期律表から明らかな金属元素群である
が、これらの中にはもちろんＷやＭｏ等の高融点金属も
含まれる。
【００２４】
【作用】本発明の骨子は、不純物拡散層上の自然酸化膜
を低イオンエネルギのプラズマエッチング装置を用いて
除去し、清浄化された不純物拡散層を大気に曝すことな
く、連続的に遷移金属層を形成してサリサイドプロセス
を施す点にある。
を低イオンエネルギのプラズマエッチング装置を用いて
除去し、清浄化された不純物拡散層を大気に曝すことな
く、連続的に遷移金属層を形成してサリサイドプロセス
を施す点にある。
【００２５】不純物拡散層上に形成された強固な自然酸
化膜を低イオンエネルギのプラズマエッチングにより完
全に除去するために、本発明においては１×１０11／ｃ
ｍ3以上１×１０14／ｃｍ3 未満のプラズマ密度が得ら
れるプラズマエッチング装置を採用し、さらに基板バイ
アス（Ｖdc）を低減したエッチング条件を採用した。低
Ｖdcのエッチング条件の採用により、半導体基板に入射
するイオンのエネルギもＶdcに比例して低下するので、
不純物拡散層に結晶欠陥等のダメージや、面粗れが生じ
ることがない。しかも高密度プラズマ装置を用いること
で、低Ｖdc条件であってもエッチングレートが低下する
ことはない。高密度プラズマ装置の特徴として、均一な
プラズマによる処理ができるので、大面積の半導体基板
に対して均一なクリーニングが可能となる。
化膜を低イオンエネルギのプラズマエッチングにより完
全に除去するために、本発明においては１×１０11／ｃ
ｍ3以上１×１０14／ｃｍ3 未満のプラズマ密度が得ら
れるプラズマエッチング装置を採用し、さらに基板バイ
アス（Ｖdc）を低減したエッチング条件を採用した。低
Ｖdcのエッチング条件の採用により、半導体基板に入射
するイオンのエネルギもＶdcに比例して低下するので、
不純物拡散層に結晶欠陥等のダメージや、面粗れが生じ
ることがない。しかも高密度プラズマ装置を用いること
で、低Ｖdc条件であってもエッチングレートが低下する
ことはない。高密度プラズマ装置の特徴として、均一な
プラズマによる処理ができるので、大面積の半導体基板
に対して均一なクリーニングが可能となる。
【００２６】不純物拡散層上に形成された強固な自然酸
化膜を低イオンエネルギのプラズマエッチングにより完
全に除去するために、本発明においてはさらに半導体基
板面に対し斜めイオン入射が可能なプラズマエッチング
装置を採用した。この斜めイオン入射法により、半導体
基板表面に与える入射イオンエネルギは傾斜角度の余弦
に相当する値に弱められる。すなわち、半導体基板に対
し、イオンが垂直入射する場合の入射角度を０°、平行
に入射する場合の入射角度を９０°と定義すると、角度
θ°だけ入射角度をを傾斜した場合のイオンエネルギ
は、垂直入射の場合のイオンエネルギにｃｏｓθを乗じ
た値に弱められる。したがって、不純物拡散層に結晶欠
陥等のダメージや、面粗れが生じることがない。
化膜を低イオンエネルギのプラズマエッチングにより完
全に除去するために、本発明においてはさらに半導体基
板面に対し斜めイオン入射が可能なプラズマエッチング
装置を採用した。この斜めイオン入射法により、半導体
基板表面に与える入射イオンエネルギは傾斜角度の余弦
に相当する値に弱められる。すなわち、半導体基板に対
し、イオンが垂直入射する場合の入射角度を０°、平行
に入射する場合の入射角度を９０°と定義すると、角度
θ°だけ入射角度をを傾斜した場合のイオンエネルギ
は、垂直入射の場合のイオンエネルギにｃｏｓθを乗じ
た値に弱められる。したがって、不純物拡散層に結晶欠
陥等のダメージや、面粗れが生じることがない。
【００２７】このように、不純物拡散層表面にダメージ
や面粗れを生じることなくその表面の自然酸化膜を均一
に除去し、この後直ちに遷移金属層を形成するので、シ
リサイド化反応が均一に進行する。この結果、形成され
る遷移金属シリサイド層は凝集することなく、その表面
は平滑であり、密着性も良好で低シート抵抗値を有す
る。
や面粗れを生じることなくその表面の自然酸化膜を均一
に除去し、この後直ちに遷移金属層を形成するので、シ
リサイド化反応が均一に進行する。この結果、形成され
る遷移金属シリサイド層は凝集することなく、その表面
は平滑であり、密着性も良好で低シート抵抗値を有す
る。
【００２８】いずれの方法においても、不純物拡散層の
最表面を非晶質化しておけば、遷移金属とシリコンとの
固相反応が進行しやすく、しかも均一なシリサイド化が
進むので、平滑で密着性にすぐれた遷移金属シリサイド
層形成の効果が徹底される。
最表面を非晶質化しておけば、遷移金属とシリコンとの
固相反応が進行しやすく、しかも均一なシリサイド化が
進むので、平滑で密着性にすぐれた遷移金属シリサイド
層形成の効果が徹底される。
【００２９】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。なお従来技術の説明で参照した
図７および図８中の構成部分と同様の構成部分には、同
一の参照符号を付すものとする。
面を参照して説明する。なお従来技術の説明で参照した
図７および図８中の構成部分と同様の構成部分には、同
一の参照符号を付すものとする。
【００３０】実施例１ 本実施例はＩＣＰエッチング装置により不純物拡散層表
面をソフトエッチングして自然酸化膜を除去し、サリサ
イドプロセスを施した例であり、これを図１（ａ）〜
（ｃ）および図２（ｄ）〜（ｅ）を参照して説明する。
面をソフトエッチングして自然酸化膜を除去し、サリサ
イドプロセスを施した例であり、これを図１（ａ）〜
（ｃ）および図２（ｄ）〜（ｅ）を参照して説明する。
【００３１】まず常法に準拠し、ＭＯＳトランジスタを
形成する。このプロセスフローは従来例で説明した図７
（ａ）〜（ｂ）までと同様であるので、重複する説明を
省略する。つぎに一例として下記条件により、不純物拡
散層６表面の自然酸化膜（図示せず）をソフトエッチン
グする。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．０６ Ｐａ ＩＣＰ電源パワー １０００ Ｗ ＲＦバイアス電圧 １００ Ｖ 基板温度 常温 本エッチング条件により、不純物拡散層６に結晶欠陥等
のダメージや粗面化を発生することなく、表面の自然酸
化膜が除去される。この状態を図１（ａ）に示す。
形成する。このプロセスフローは従来例で説明した図７
（ａ）〜（ｂ）までと同様であるので、重複する説明を
省略する。つぎに一例として下記条件により、不純物拡
散層６表面の自然酸化膜（図示せず）をソフトエッチン
グする。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．０６ Ｐａ ＩＣＰ電源パワー １０００ Ｗ ＲＦバイアス電圧 １００ Ｖ 基板温度 常温 本エッチング条件により、不純物拡散層６に結晶欠陥等
のダメージや粗面化を発生することなく、表面の自然酸
化膜が除去される。この状態を図１（ａ）に示す。
【００３２】この直後に、図１（ｂ）に示すように、Ｒ
Ｆスパッタリング装置等により、Ｔｉからなる遷移金属
層７を一例として下記条件により形成する。 Ａｒ １００ ｓｃｃｍ ガス圧力 ０．４７ Ｐａ ＲＦ電源パワー １０００ Ｗ 基板温度 １５０ ℃ 遷移金属膜厚 ３０ ｎｍ この際に、ＩＣＰエッチング装置とＲＦスパッタリング
装置等がゲートバルブで連接され、半導体基板が大気に
触れることなく搬送可能な連続処理装置を用いることが
望ましい。
Ｆスパッタリング装置等により、Ｔｉからなる遷移金属
層７を一例として下記条件により形成する。 Ａｒ １００ ｓｃｃｍ ガス圧力 ０．４７ Ｐａ ＲＦ電源パワー １０００ Ｗ 基板温度 １５０ ℃ 遷移金属膜厚 ３０ ｎｍ この際に、ＩＣＰエッチング装置とＲＦスパッタリング
装置等がゲートバルブで連接され、半導体基板が大気に
触れることなく搬送可能な連続処理装置を用いることが
望ましい。
【００３３】この後、６００℃の第１の熱処理を加えて
不純物拡散層６上の遷移金属を選択的にシリサイド化す
る。さらに素子分離領域２上等の未反応の遷移金属をア
ンモニア過水を用いてウェット除去する。この後、８０
０℃の第２の熱処理により、不純物拡散層６上に安定な
ＴｉＳｉ2 からなる遷移金属シリサイド層８を形成す
る。この状態を図１（ｃ）に示す。同図においては、ゲ
ート電極４上にも遷移金属シリサイド層８が形成されて
いる。
不純物拡散層６上の遷移金属を選択的にシリサイド化す
る。さらに素子分離領域２上等の未反応の遷移金属をア
ンモニア過水を用いてウェット除去する。この後、８０
０℃の第２の熱処理により、不純物拡散層６上に安定な
ＴｉＳｉ2 からなる遷移金属シリサイド層８を形成す
る。この状態を図１（ｃ）に示す。同図においては、ゲ
ート電極４上にも遷移金属シリサイド層８が形成されて
いる。
【００３４】以上が本実施例の主要部である。この後は
常法に準拠して層間絶縁膜と第１層金属配線層等を形成
する。このプロセスフローの一例を以下に示す。すなわ
ち、まずＳｉＯ2 からなる層間絶縁膜９を下記減圧ＣＶ
Ｄ条件により形成する。 ＴＥＯＳ ５０ ｓｃｃｍ Ｏ2 ５０ ｓｃｃｍ ガス圧力 ４０ Ｐａ 基板温度 １５０ ℃ 層間絶縁膜厚 ６００ ｎｍ つぎに不純物拡散層に臨む開口部を有するレジストマス
ク（図示せず）を形成し、下記条件によるＲＩＥにより
接続孔１０を開口する。この状態を図２（ｄ）に示す。 Ｃ4 Ｆ8 ５０ ｓｃｃｍ ガス圧力 ２ Ｐａ ＲＦ電源パワー １２００ Ｗ
常法に準拠して層間絶縁膜と第１層金属配線層等を形成
する。このプロセスフローの一例を以下に示す。すなわ
ち、まずＳｉＯ2 からなる層間絶縁膜９を下記減圧ＣＶ
Ｄ条件により形成する。 ＴＥＯＳ ５０ ｓｃｃｍ Ｏ2 ５０ ｓｃｃｍ ガス圧力 ４０ Ｐａ 基板温度 １５０ ℃ 層間絶縁膜厚 ６００ ｎｍ つぎに不純物拡散層に臨む開口部を有するレジストマス
ク（図示せず）を形成し、下記条件によるＲＩＥにより
接続孔１０を開口する。この状態を図２（ｄ）に示す。 Ｃ4 Ｆ8 ５０ ｓｃｃｍ ガス圧力 ２ Ｐａ ＲＦ電源パワー １２００ Ｗ
【００３５】つぎにＷのコンタクトプラグを形成するた
め、まずＴｉ／ＴｉＮ積層構造の密着層兼バリアメタル
層１１をスパッタリングおよび反応性スパッタリングに
より形成する。 Ｔｉ層形成条件： Ａｒ １００ ｓｃｃｍ ガス圧力 ０．４７ Ｐａ ＲＦ電源パワー ８ ＫＷ 基板温度 １５０ ℃ 膜厚 １０ ｎｍ ＴｉＮ層形成条件： Ａｒ ４０ ｓｃｃｍ Ｎ2 ２０ ｓｃｃｍ ガス圧力 ０．４７ Ｐａ ＲＦ電源パワー ５ ＫＷ 基板温度 １５０ ℃ 膜厚 ７０ ｎｍ つぎにブランケットＣＶＤにより、Ｗ金属層を下記条件
により形成する。 ＷＦ6 ７５ ｓｃｃｍ Ｈ2 ５００ ｓｃｃｍ Ｎ2 ３００ ｓｃｃｍ Ａｒ ２２００ ｓｃｃｍ ガス圧力 １．１×１０4 Ｐａ 基板温度 ４５０ ℃ 膜厚 ４００ ｎｍ この後、密着層兼バリアメタル層１１とＷ金属層を下記
ＲＩＥ条件によりエッチバックしてＷプラグ１３を形成
する。 ＳＦ6 ５０ ｓｃｃｍ ガス圧力 １．３３ Ｐａ ＲＦ電源パワー １５０ Ｗ つぎにＴｉ／Ａｌの積層配線をスパッタリングにより形
成する。 Ｔｉ層形成条件： Ａｒ １００ ｓｃｃｍ ガス圧力 ０．４７ Ｐａ ＲＦ電源パワー ４ ＫＷ 基板温度 １５０ ℃ 膜厚 ３０ ｎｍ Ａｌ層（Ａｌ−１％Ｓｉ−０．５％Ｃｕ）形成条件： Ａｒ ５０ ｓｃｃｍ ガス圧力 ０．４７ Ｐａ ＲＦ電源パワー ２２．５ ＫＷ 基板温度 １５０ ℃ 膜厚 ５００ ｎｍ この後、所望のレジストマスク（図示せず）を形成し、
基板バイアス印加型ＥＣＲプラズマエッチング装置で、
下記条件により、Ｔｉ層１４とＡｌ層１２からなる第１
層金属配線を形成する。 ＢＣｌ3 ６０ ｓｃｃｍ Ｃｌ2 ９０ ｓｃｃｍ ガス圧力 ０．１６ Ｐａ マイクロ波電源パワー １ ＫＷ ＲＦ電源パワー ５０ Ｗ 以上でＭＯＳＩＣが完成する。この状態を図２（ｅ）に
示す。
め、まずＴｉ／ＴｉＮ積層構造の密着層兼バリアメタル
層１１をスパッタリングおよび反応性スパッタリングに
より形成する。 Ｔｉ層形成条件： Ａｒ １００ ｓｃｃｍ ガス圧力 ０．４７ Ｐａ ＲＦ電源パワー ８ ＫＷ 基板温度 １５０ ℃ 膜厚 １０ ｎｍ ＴｉＮ層形成条件： Ａｒ ４０ ｓｃｃｍ Ｎ2 ２０ ｓｃｃｍ ガス圧力 ０．４７ Ｐａ ＲＦ電源パワー ５ ＫＷ 基板温度 １５０ ℃ 膜厚 ７０ ｎｍ つぎにブランケットＣＶＤにより、Ｗ金属層を下記条件
により形成する。 ＷＦ6 ７５ ｓｃｃｍ Ｈ2 ５００ ｓｃｃｍ Ｎ2 ３００ ｓｃｃｍ Ａｒ ２２００ ｓｃｃｍ ガス圧力 １．１×１０4 Ｐａ 基板温度 ４５０ ℃ 膜厚 ４００ ｎｍ この後、密着層兼バリアメタル層１１とＷ金属層を下記
ＲＩＥ条件によりエッチバックしてＷプラグ１３を形成
する。 ＳＦ6 ５０ ｓｃｃｍ ガス圧力 １．３３ Ｐａ ＲＦ電源パワー １５０ Ｗ つぎにＴｉ／Ａｌの積層配線をスパッタリングにより形
成する。 Ｔｉ層形成条件： Ａｒ １００ ｓｃｃｍ ガス圧力 ０．４７ Ｐａ ＲＦ電源パワー ４ ＫＷ 基板温度 １５０ ℃ 膜厚 ３０ ｎｍ Ａｌ層（Ａｌ−１％Ｓｉ−０．５％Ｃｕ）形成条件： Ａｒ ５０ ｓｃｃｍ ガス圧力 ０．４７ Ｐａ ＲＦ電源パワー ２２．５ ＫＷ 基板温度 １５０ ℃ 膜厚 ５００ ｎｍ この後、所望のレジストマスク（図示せず）を形成し、
基板バイアス印加型ＥＣＲプラズマエッチング装置で、
下記条件により、Ｔｉ層１４とＡｌ層１２からなる第１
層金属配線を形成する。 ＢＣｌ3 ６０ ｓｃｃｍ Ｃｌ2 ９０ ｓｃｃｍ ガス圧力 ０．１６ Ｐａ マイクロ波電源パワー １ ＫＷ ＲＦ電源パワー ５０ Ｗ 以上でＭＯＳＩＣが完成する。この状態を図２（ｅ）に
示す。
【００３６】本実施例によれば、高密度プラズ発生源を
有するＩＣＰプラズマエッチング装置を用い、ＲＦバイ
アス電圧を低めに設定したソフトエッチングで不純物拡
散層上の自然酸化膜を除去したことにより、平滑で低抵
抗かつ密着性にすぐれた遷移金属シリサイド層を形成す
ることが可能となる。
有するＩＣＰプラズマエッチング装置を用い、ＲＦバイ
アス電圧を低めに設定したソフトエッチングで不純物拡
散層上の自然酸化膜を除去したことにより、平滑で低抵
抗かつ密着性にすぐれた遷移金属シリサイド層を形成す
ることが可能となる。
【００３７】実施例２ 本実施例は、前実施例１に準拠したものであり、不純物
拡散層上の自然酸化膜の除去条件のみが異なる。本実施
例では、高密度プラズマエッチング装置として基板バイ
アス印加型ヘリコン波プラズマエッチング装置を採用し
てソフトエッチングを施した。このエッチング条件の一
例のみを下記に示す。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．０６ Ｐａ ヘリコン波電源パワー１０００ Ｗ ＲＦバイアス電圧 ２０ Ｖ 基板温度 常温 本エッチング条件によっても、不純物拡散層６に結晶欠
陥等のダメージを与えることなく、表面の自然酸化膜が
除去される。
拡散層上の自然酸化膜の除去条件のみが異なる。本実施
例では、高密度プラズマエッチング装置として基板バイ
アス印加型ヘリコン波プラズマエッチング装置を採用し
てソフトエッチングを施した。このエッチング条件の一
例のみを下記に示す。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．０６ Ｐａ ヘリコン波電源パワー１０００ Ｗ ＲＦバイアス電圧 ２０ Ｖ 基板温度 常温 本エッチング条件によっても、不純物拡散層６に結晶欠
陥等のダメージを与えることなく、表面の自然酸化膜が
除去される。
【００３８】実施例３ 本実施例も、前実施例１に準拠したものであり、不純物
拡散層上の自然酸化膜の除去条件のみが異なる。本実施
例では、高密度プラズマエッチング装置として基板バイ
アス印加型ＥＣＲプラズマエッチング装置を採用してソ
フトエッチングを施した。このエッチング条件の一例の
みを下記に示す。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．０６ Ｐａ ＥＣＲ電源パワー ２００ Ｗ ＲＦバイアス電圧 １００ Ｖ 基板温度 常温 本エッチング条件によっても、不純物拡散層６に結晶欠
陥等のダメージや面粗れを発生することなく、表面の自
然酸化膜が除去される。
拡散層上の自然酸化膜の除去条件のみが異なる。本実施
例では、高密度プラズマエッチング装置として基板バイ
アス印加型ＥＣＲプラズマエッチング装置を採用してソ
フトエッチングを施した。このエッチング条件の一例の
みを下記に示す。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．０６ Ｐａ ＥＣＲ電源パワー ２００ Ｗ ＲＦバイアス電圧 １００ Ｖ 基板温度 常温 本エッチング条件によっても、不純物拡散層６に結晶欠
陥等のダメージや面粗れを発生することなく、表面の自
然酸化膜が除去される。
【００３９】実施例４ 本実施例は、不純物拡散層上の自然酸化膜除去後に、こ
の清浄な不純物拡散層表面を非晶質化し、連続的の遷移
金属層を形成してサリサイドプロセスを適用した例であ
り、これを図３（ａ）〜（ｄ）を参照して説明する。
の清浄な不純物拡散層表面を非晶質化し、連続的の遷移
金属層を形成してサリサイドプロセスを適用した例であ
り、これを図３（ａ）〜（ｄ）を参照して説明する。
【００４０】まず図３（ａ）に示すようにＭＯＳトラン
ジスタを形成し、不純物拡散層表面の自然酸化膜をＩＣ
Ｐエッチング装置により除去する。ここまでのプロセス
フローは実施例１で図１（ａ）を参照して説明した方法
と同様であるので、重複する説明を省略する。つぎに同
じＩＣＰエッチング装置を用い、ＩＣＰ電源パワーとＡ
ｒガス流量を共に高めた下記条件により、不純物拡散層
６表面を非晶質化する。本条件により、不純物拡散層６
表面は極く薄くエッチングされると同時に非晶質化層１
５が形成される。この状態を図２（ｂ）に示す。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．１２ Ｐａ ＩＣＰ電源パワー ２０００ Ｗ ＲＦバイアス電圧 １００ Ｖ 基板温度 常温 この後の遷移金属層７を全面に形成する図２（ｃ）に示
す工程以後は、実施例１と同様である。本実施例によれ
ば、高密度プラズマエッチングにより清浄化された不純
物拡散層表面を極く薄く非晶質化することにより、不純
物拡散層と遷移金属層との間のシリサイド化固相反応が
より進行し易く、図２（ｄ）に示すように、平滑かつ均
一な界面を保ちつつ遷移金属シリサイド層８を形成でき
る。
ジスタを形成し、不純物拡散層表面の自然酸化膜をＩＣ
Ｐエッチング装置により除去する。ここまでのプロセス
フローは実施例１で図１（ａ）を参照して説明した方法
と同様であるので、重複する説明を省略する。つぎに同
じＩＣＰエッチング装置を用い、ＩＣＰ電源パワーとＡ
ｒガス流量を共に高めた下記条件により、不純物拡散層
６表面を非晶質化する。本条件により、不純物拡散層６
表面は極く薄くエッチングされると同時に非晶質化層１
５が形成される。この状態を図２（ｂ）に示す。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．１２ Ｐａ ＩＣＰ電源パワー ２０００ Ｗ ＲＦバイアス電圧 １００ Ｖ 基板温度 常温 この後の遷移金属層７を全面に形成する図２（ｃ）に示
す工程以後は、実施例１と同様である。本実施例によれ
ば、高密度プラズマエッチングにより清浄化された不純
物拡散層表面を極く薄く非晶質化することにより、不純
物拡散層と遷移金属層との間のシリサイド化固相反応が
より進行し易く、図２（ｄ）に示すように、平滑かつ均
一な界面を保ちつつ遷移金属シリサイド層８を形成でき
る。
【００４１】実施例５ 本実施例は、基本的なプロセスは前実施例４に準拠し、
遷移金属シリサイド層８形成後、すなわち図３（ｄ）の
状態に後に、さらに不純物拡散層６にイオン注入を施し
た例である。イオン注入条件として、Ｎ−ｃｈにはＡｓ
を、Ｐ−ｃｈにはＢＦ2 をそれぞれ加速電圧２０Ｋｅ
Ｖ、ドーズ量１×１０15／ｃｍ2 を採用した。その後の
層間絶縁膜形成以後のプロセスフローは実施例１と同様
である。
遷移金属シリサイド層８形成後、すなわち図３（ｄ）の
状態に後に、さらに不純物拡散層６にイオン注入を施し
た例である。イオン注入条件として、Ｎ−ｃｈにはＡｓ
を、Ｐ−ｃｈにはＢＦ2 をそれぞれ加速電圧２０Ｋｅ
Ｖ、ドーズ量１×１０15／ｃｍ2 を採用した。その後の
層間絶縁膜形成以後のプロセスフローは実施例１と同様
である。
【００４２】本実施例によれば、不純物拡散層表面の非
晶質化プロセスにともなうエッチングによる、不純物拡
散層の薄層化を補償することができる。これにより、接
合リークの低減を図ることが可能となる。
晶質化プロセスにともなうエッチングによる、不純物拡
散層の薄層化を補償することができる。これにより、接
合リークの低減を図ることが可能となる。
【００４３】実施例６ 本実施例より以後は、本発明の請求項３を適用し、半導
体基板に対し斜めイオン入射が可能なプラズマエッチン
グ装置により、不純物拡散層上の自然酸化膜をソフトエ
ッチングした例である。この際、先に説明した通りイオ
ンビーム流に垂直な平面と、半導体基板とのなす角度を
イオンの入射角度θと定義する。すなわち、半導体基板
に対し、イオンが垂直入射する場合の入射角度を０°、
平行に入射する場合の入射角度を９０°と定義する。本
実施例はＩＣＰエッチング装置により不純物拡散層表面
をソフトエッチングして自然酸化膜を除去し、サリサイ
ドプロセスを施した例であり、前実施例１に準拠するも
のである。
体基板に対し斜めイオン入射が可能なプラズマエッチン
グ装置により、不純物拡散層上の自然酸化膜をソフトエ
ッチングした例である。この際、先に説明した通りイオ
ンビーム流に垂直な平面と、半導体基板とのなす角度を
イオンの入射角度θと定義する。すなわち、半導体基板
に対し、イオンが垂直入射する場合の入射角度を０°、
平行に入射する場合の入射角度を９０°と定義する。本
実施例はＩＣＰエッチング装置により不純物拡散層表面
をソフトエッチングして自然酸化膜を除去し、サリサイ
ドプロセスを施した例であり、前実施例１に準拠するも
のである。
【００４４】本実施例で用いたＩＣＰエッチング装置の
概略断面図を図４に示す。チャンバ２２の少なくとも一
部はＳｉＯ2 等の誘電体材料で形成されており、その外
周には大型のマルチターンコイルであるＩＣＰコイル２
３が巻回されている。符号２４は例えば２ＭＨｚのＩＣ
Ｐ電源であり、以上で高密度プラズマ発生源を構成して
いる。本エッチング装置の特徴部分は、チャンバ２２の
下部に配設した半導体基板２１の保持角度が可変となっ
ている点である。なお同図を含め、以後に説明するエッ
チング装置の概略断面図である図５、図６においては、
半導体基板２１に形成された不純物拡散層等の細部は図
示を省略した。この半導体基板２１は図示しない基板保
持手段上に保持されており、この基板保持手段は高密度
プラズマ発生源からのイオン流に対する角度が可変であ
るとともに、半導体基板２１の自転手段を有し、さらに
ＲＦバイアス電源２５が接続されている。なお同図で
は、エッチングガス導入孔手段や排気手段等の細部は図
示を省略する。また同装置は、図示しないゲートバルブ
や搬送装置により、遷移金属層形成用のスパッタリング
装置が連接された構成であることが望ましい。
概略断面図を図４に示す。チャンバ２２の少なくとも一
部はＳｉＯ2 等の誘電体材料で形成されており、その外
周には大型のマルチターンコイルであるＩＣＰコイル２
３が巻回されている。符号２４は例えば２ＭＨｚのＩＣ
Ｐ電源であり、以上で高密度プラズマ発生源を構成して
いる。本エッチング装置の特徴部分は、チャンバ２２の
下部に配設した半導体基板２１の保持角度が可変となっ
ている点である。なお同図を含め、以後に説明するエッ
チング装置の概略断面図である図５、図６においては、
半導体基板２１に形成された不純物拡散層等の細部は図
示を省略した。この半導体基板２１は図示しない基板保
持手段上に保持されており、この基板保持手段は高密度
プラズマ発生源からのイオン流に対する角度が可変であ
るとともに、半導体基板２１の自転手段を有し、さらに
ＲＦバイアス電源２５が接続されている。なお同図で
は、エッチングガス導入孔手段や排気手段等の細部は図
示を省略する。また同装置は、図示しないゲートバルブ
や搬送装置により、遷移金属層形成用のスパッタリング
装置が連接された構成であることが望ましい。
【００４５】前述したように、本実施例は前実施例１に
準拠したものであり、不純物拡散層６上の自然酸化膜の
除去条件のみが異なる。このエッチング条件は、例えば
次のレシピによる。半導体基板２１は例えば１０ｒｐｍ
で自転させ、イオン入射方向が万遍なく均一化するよう
にした。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．０６ Ｐａ ＩＣＰ電源パワー １０００ Ｗ ＲＦバイアス電圧 １００ Ｖ イオン入射角度θ ６０° 基板温度 常温 本エッチング条件により、実施例１のエッチング条件に
おけるイオンエネルギのｃｏｓθすなわち１／２のイオ
ンエネルギにより、自然酸化膜がソフトエッチングされ
る。この後の遷移金属層形成以後のプロセスは実施例１
と同様であるので重複する説明を省略する。
準拠したものであり、不純物拡散層６上の自然酸化膜の
除去条件のみが異なる。このエッチング条件は、例えば
次のレシピによる。半導体基板２１は例えば１０ｒｐｍ
で自転させ、イオン入射方向が万遍なく均一化するよう
にした。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．０６ Ｐａ ＩＣＰ電源パワー １０００ Ｗ ＲＦバイアス電圧 １００ Ｖ イオン入射角度θ ６０° 基板温度 常温 本エッチング条件により、実施例１のエッチング条件に
おけるイオンエネルギのｃｏｓθすなわち１／２のイオ
ンエネルギにより、自然酸化膜がソフトエッチングされ
る。この後の遷移金属層形成以後のプロセスは実施例１
と同様であるので重複する説明を省略する。
【００４６】本実施例によれば、低基板バイアス電圧に
よる低イオンエネルギ性に加え、斜めイオン入射を併用
してさらにイオンエネルギを低減したことにより、不純
物拡散層の結晶欠陥等のダメージ低減はさらに徹底され
た。また高密度プラズマエッチング装置の採用により、
エッチングレートの低下によるスループットの低下は発
生しなかった。
よる低イオンエネルギ性に加え、斜めイオン入射を併用
してさらにイオンエネルギを低減したことにより、不純
物拡散層の結晶欠陥等のダメージ低減はさらに徹底され
た。また高密度プラズマエッチング装置の採用により、
エッチングレートの低下によるスループットの低下は発
生しなかった。
【００４７】なお本エッチング装置により、高アスペク
ト比の接続孔底部の自然酸化膜を除去する場合には、イ
オン入射角度θをより小角度に設定すればよい。例え
ば、イオン入射角度を３０°にすれば、アスペクト比が
最大１．７の接続孔まで、その底部の自然酸化膜のすく
なくとも一部を除去することが可能である。
ト比の接続孔底部の自然酸化膜を除去する場合には、イ
オン入射角度θをより小角度に設定すればよい。例え
ば、イオン入射角度を３０°にすれば、アスペクト比が
最大１．７の接続孔まで、その底部の自然酸化膜のすく
なくとも一部を除去することが可能である。
【００４８】実施例７ 本実施例は前実施例６に準拠したものであり、不純物拡
散層上の自然酸化膜の除去プロセスにＡｒに替えてＮｅ
を採用した点のみが異なる。すなわち、原子量３９．９
のＡｒに替えて、原子量２０．２のＮｅをエッチングガ
スとすることにより、原子量の低減に見合う量の入射イ
オンエネルギの低減が可能となる。すなわち、より一層
の低ダメージプロセスが実現できる。エッチングガスと
して、Ｈｅ（原子量４．０）を用いてもよい。
散層上の自然酸化膜の除去プロセスにＡｒに替えてＮｅ
を採用した点のみが異なる。すなわち、原子量３９．９
のＡｒに替えて、原子量２０．２のＮｅをエッチングガ
スとすることにより、原子量の低減に見合う量の入射イ
オンエネルギの低減が可能となる。すなわち、より一層
の低ダメージプロセスが実現できる。エッチングガスと
して、Ｈｅ（原子量４．０）を用いてもよい。
【００４９】実施例８ 前実施例６で述べた斜めイオン入射による自然酸化膜除
去法を、平行平板型のＲＩＥ装置に適用した。装置構成
の概略断面図を図５に示す。同図では実施例６で参照し
た図４のＩＣＰエッチング装置と同様の構成部分には、
同一の参照番号を付与してある。チャンバ２２の上部に
は接地電位の対向電極２７を、チャンバ１２の下部には
半導体基板２１を配設する。半導体基板は図示しない基
板保持手段上に保持されており、この基板保持手段は対
向電極２７に対する角度が可変であるとともに、半導体
基板２１の自転手段を有し、さらにＲＦ電源２６が接続
されている。なお同図では、エッチングガス導入孔手段
や排気手段等の細部は図示を省略する。また同装置は、
図示しないゲートバルブや搬送装置により、遷移金属層
形成用のスパッタリング装置が連接された構成であるこ
とが望ましい。
去法を、平行平板型のＲＩＥ装置に適用した。装置構成
の概略断面図を図５に示す。同図では実施例６で参照し
た図４のＩＣＰエッチング装置と同様の構成部分には、
同一の参照番号を付与してある。チャンバ２２の上部に
は接地電位の対向電極２７を、チャンバ１２の下部には
半導体基板２１を配設する。半導体基板は図示しない基
板保持手段上に保持されており、この基板保持手段は対
向電極２７に対する角度が可変であるとともに、半導体
基板２１の自転手段を有し、さらにＲＦ電源２６が接続
されている。なお同図では、エッチングガス導入孔手段
や排気手段等の細部は図示を省略する。また同装置は、
図示しないゲートバルブや搬送装置により、遷移金属層
形成用のスパッタリング装置が連接された構成であるこ
とが望ましい。
【００５０】本エッチング装置構成によっても、自然酸
化膜のソフトエッチングが可能である。なお、対向電極
２７面をＴｉターゲットとし、ＲＦ電源２６を対向電極
２７に接続し半導体基板を接地電位とすれば、ダイオー
ド型ＲＦスパッタリング装置とすることが可能であるの
で、ソフトエッチングと、Ｔｉのスパッタリングによる
遷移金属層の形成までを同装置内で連続的に施すことが
可能であり、清浄化された不純物拡散層の再酸化やコン
タミネーションを最小限度に低減することができる。
化膜のソフトエッチングが可能である。なお、対向電極
２７面をＴｉターゲットとし、ＲＦ電源２６を対向電極
２７に接続し半導体基板を接地電位とすれば、ダイオー
ド型ＲＦスパッタリング装置とすることが可能であるの
で、ソフトエッチングと、Ｔｉのスパッタリングによる
遷移金属層の形成までを同装置内で連続的に施すことが
可能であり、清浄化された不純物拡散層の再酸化やコン
タミネーションを最小限度に低減することができる。
【００５１】実施例９ 本実施例は、誘導結合プラズマの一種であるＴＣＰをプ
ラズマ発生源とし、プラズマ発生源側の角度を可変とし
て斜めイオン入射を可能とした、ＴＣＰエッチング装置
により、不純物拡散層表面をソフトエッチングして自然
酸化膜を除去し、サリサイドプロセスを適用した例であ
る。
ラズマ発生源とし、プラズマ発生源側の角度を可変とし
て斜めイオン入射を可能とした、ＴＣＰエッチング装置
により、不純物拡散層表面をソフトエッチングして自然
酸化膜を除去し、サリサイドプロセスを適用した例であ
る。
【００５２】本実施例で採用したＴＣＰエッチング装置
の概略構成例を図６に示す。同図においても、実施例６
で参照した図２のＩＣＰエッチング装置と同様の構成部
分には同一の参照番号を付与してある。チャンバ２２の
少なくとも上端部はＳｉＯ2等の誘電体材料で形成され
れおり、その上部には平面渦巻状のＴＣＰコイル２８が
配設されている。符号２９は例えば２ＭＨｚのＴＣＰ電
源であり、以上で高密度プラズマ発生源を大略構成して
いる。チャンバの下部には半導体基板２１が図示しない
基板保持手段上に保持されており、基板保持手段にはＲ
Ｆバイアス電源２５が接続されている。本エッチング装
置の特徴部分は、平面状のＴＣＰコイル２８の角度が可
変である点である。より正確には、ＴＣＰコイル２８が
形成する平面と、半導体基板２１のなす角度θが可変で
ある点である。図６では、チャンバ２２の上端平面とＴ
ＣＰコイル２８が形成する平面がなす角度を便宜上θで
示している。プラズマエッチングの均一性の観点から
は、ＴＣＰコイル２８あるいは半導体基板２１のいずれ
か一方が自転しうる装置構成が好ましい。なお同図で
は、エッチングガス導入手段や排気手段等の細部は図示
を省略する。また同装置は、図示しないゲートバルブや
搬送装置により、遷移金属層形成用のスパッタリング装
置が連接された構成であることが望ましい。
の概略構成例を図６に示す。同図においても、実施例６
で参照した図２のＩＣＰエッチング装置と同様の構成部
分には同一の参照番号を付与してある。チャンバ２２の
少なくとも上端部はＳｉＯ2等の誘電体材料で形成され
れおり、その上部には平面渦巻状のＴＣＰコイル２８が
配設されている。符号２９は例えば２ＭＨｚのＴＣＰ電
源であり、以上で高密度プラズマ発生源を大略構成して
いる。チャンバの下部には半導体基板２１が図示しない
基板保持手段上に保持されており、基板保持手段にはＲ
Ｆバイアス電源２５が接続されている。本エッチング装
置の特徴部分は、平面状のＴＣＰコイル２８の角度が可
変である点である。より正確には、ＴＣＰコイル２８が
形成する平面と、半導体基板２１のなす角度θが可変で
ある点である。図６では、チャンバ２２の上端平面とＴ
ＣＰコイル２８が形成する平面がなす角度を便宜上θで
示している。プラズマエッチングの均一性の観点から
は、ＴＣＰコイル２８あるいは半導体基板２１のいずれ
か一方が自転しうる装置構成が好ましい。なお同図で
は、エッチングガス導入手段や排気手段等の細部は図示
を省略する。また同装置は、図示しないゲートバルブや
搬送装置により、遷移金属層形成用のスパッタリング装
置が連接された構成であることが望ましい。
【００５３】本実施例は、前実施例１に準拠したもので
あり、不純物拡散層６上の自然酸化膜の除去条件とエッ
チング装置のみが異なる。このエッチング条件は、例え
ば次のレシピによる。半導体基板２１は例えば１０ｒｐ
ｍで自転させ、イオン入射方向が万遍なく均一化するよ
うにした。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．０６ Ｐａ ＴＣＰ電源パワー １０００ Ｗ ＲＦバイアス電圧 １００ Ｖ イオン入射角度θ ３０° 基板温度 常温 本エッチング条件により、垂直入射によるエッチング条
件におけるイオンエネルギのｃｏｓθ、すなわち約０．
８６倍のイオンエネルギにより、自然酸化膜がソフトエ
ッチングされる。この後の遷移金属層形成以後のプロセ
スは実施例１と同様であるので重複する説明を省略す
る。
あり、不純物拡散層６上の自然酸化膜の除去条件とエッ
チング装置のみが異なる。このエッチング条件は、例え
ば次のレシピによる。半導体基板２１は例えば１０ｒｐ
ｍで自転させ、イオン入射方向が万遍なく均一化するよ
うにした。 Ａｒ １０ ｓｃｃｍ ガス圧力 ０．０６ Ｐａ ＴＣＰ電源パワー １０００ Ｗ ＲＦバイアス電圧 １００ Ｖ イオン入射角度θ ３０° 基板温度 常温 本エッチング条件により、垂直入射によるエッチング条
件におけるイオンエネルギのｃｏｓθ、すなわち約０．
８６倍のイオンエネルギにより、自然酸化膜がソフトエ
ッチングされる。この後の遷移金属層形成以後のプロセ
スは実施例１と同様であるので重複する説明を省略す
る。
【００５４】本実施例によれば、本来の低基板バイアス
電圧による低イオンエネルギ性に加え、斜めイオン入射
を併用しさらにイオンエネルギを低減したことにより、
不純物拡散層の結晶欠陥等のダメージはさらに効果的に
低減された。また高密度プラズマエッチング装置の採用
により、エッチングレートの低下によるスループットの
低下は発生しなかった。以上の実施例６ないし実施例９
は、不純物拡散層上の自然酸化膜除去後直ちに遷移金属
層を形成する例を示したが、さらに実施例４で示したよ
うに、清浄化された不純物拡散層表面を非晶質処理後
に、遷移金属層を形成してもよい。非晶質化の効果は前
実施例４と同様である。
電圧による低イオンエネルギ性に加え、斜めイオン入射
を併用しさらにイオンエネルギを低減したことにより、
不純物拡散層の結晶欠陥等のダメージはさらに効果的に
低減された。また高密度プラズマエッチング装置の採用
により、エッチングレートの低下によるスループットの
低下は発生しなかった。以上の実施例６ないし実施例９
は、不純物拡散層上の自然酸化膜除去後直ちに遷移金属
層を形成する例を示したが、さらに実施例４で示したよ
うに、清浄化された不純物拡散層表面を非晶質処理後
に、遷移金属層を形成してもよい。非晶質化の効果は前
実施例４と同様である。
【００５５】以上、本発明を９例の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
【００５６】例えば、遷移金属としてＴｉをとりあげた
が、他にＣｏ、Ｎｉ、Ｗ Ｍｏ、Ｐｔ、ＺｒおよびＨｆ
等の各種遷移金属を用いる場合も同様である。その成膜
法もスパッタリングの他にＣＶＤや蒸着等を用いてもよ
い。ただし清浄化された不純物拡散層表面を再汚染しな
いためのプロセス上の配慮は必要である。
が、他にＣｏ、Ｎｉ、Ｗ Ｍｏ、Ｐｔ、ＺｒおよびＨｆ
等の各種遷移金属を用いる場合も同様である。その成膜
法もスパッタリングの他にＣＶＤや蒸着等を用いてもよ
い。ただし清浄化された不純物拡散層表面を再汚染しな
いためのプロセス上の配慮は必要である。
【００５７】サリサイドプロセスを適用する半導体装置
として、ＭＯＳＩＣの他にバイポーラＩＣやＢｉＭＯＳ
−ＩＣ、ＣＣＤ装置等各種シリコンデバイスに適用でき
る。その他、本発明の技術的思想の範囲内で、エッチン
グ装置やプロセス条件は適宜変更が可能である。
として、ＭＯＳＩＣの他にバイポーラＩＣやＢｉＭＯＳ
−ＩＣ、ＣＣＤ装置等各種シリコンデバイスに適用でき
る。その他、本発明の技術的思想の範囲内で、エッチン
グ装置やプロセス条件は適宜変更が可能である。
【００５８】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によれば、不純物拡散層等の表
面の自然酸化膜を均一かつ完全に除去しうるとともに、
不純物拡散層に結晶欠陥等のダメージや粗面化が生じる
ことがない。
の半導体装置の製造方法によれば、不純物拡散層等の表
面の自然酸化膜を均一かつ完全に除去しうるとともに、
不純物拡散層に結晶欠陥等のダメージや粗面化が生じる
ことがない。
【００５９】このように清浄化された不純物拡散層表面
にサリサイドプロセスを適用することにより、形成され
る遷移金属シリサイド層は結晶粒が凝縮することなく、
下地との密着性に優れ、かつ平滑な表面を有する低抵抗
の特性を有する。したがって、高度に集積化された微細
なデザインルールによるＭＯＳＩＣ等の半導体装置の高
速動作、低電圧動作および低消費電力等の諸特性の向上
に寄与する。
にサリサイドプロセスを適用することにより、形成され
る遷移金属シリサイド層は結晶粒が凝縮することなく、
下地との密着性に優れ、かつ平滑な表面を有する低抵抗
の特性を有する。したがって、高度に集積化された微細
なデザインルールによるＭＯＳＩＣ等の半導体装置の高
速動作、低電圧動作および低消費電力等の諸特性の向上
に寄与する。
【図１】本発明を適用した実施例１、２および３の工程
の前半を、その工程順に説明する概略断面図であり、
（ａ）ＭＯＳトランジスタの不純物拡散層表面の自然酸
化膜を除去した状態、（ｂ）は連続的に遷移金属層を全
面に形成した状態、（ｃ）は熱処理により、不純物拡散
層上に選択的に遷移金属シリサイド層を形成した状態で
ある。
の前半を、その工程順に説明する概略断面図であり、
（ａ）ＭＯＳトランジスタの不純物拡散層表面の自然酸
化膜を除去した状態、（ｂ）は連続的に遷移金属層を全
面に形成した状態、（ｃ）は熱処理により、不純物拡散
層上に選択的に遷移金属シリサイド層を形成した状態で
ある。
【図２】本発明を適用した実施例１、２および３の工程
の後半を、その工程順に説明する概略断面図であり、
（ｄ）は層間絶縁膜を形成し、不純物拡散層上のシリサ
イド層に臨む接続孔を形成した状態、（ｅ）はコンタク
トプラグおよび第１層金属配線層を形成した状態であ
る。
の後半を、その工程順に説明する概略断面図であり、
（ｄ）は層間絶縁膜を形成し、不純物拡散層上のシリサ
イド層に臨む接続孔を形成した状態、（ｅ）はコンタク
トプラグおよび第１層金属配線層を形成した状態であ
る。
【図３】本発明を適用した実施例４および５を、その工
程順に説明する概略断面図であり、（ａ）ＭＯＳトラン
ジスタの不純物拡散層表面の自然酸化膜を除去した状
態、（ｂ）は不純物拡散層表面に非晶質化層を形成した
状態、（ｃ）は連続的に遷移金属層を全面に形成した状
態、（ｄ）は熱処理により、不純物拡散層上に選択的に
遷移金属シリサイド層を形成した状態である。
程順に説明する概略断面図であり、（ａ）ＭＯＳトラン
ジスタの不純物拡散層表面の自然酸化膜を除去した状
態、（ｂ）は不純物拡散層表面に非晶質化層を形成した
状態、（ｃ）は連続的に遷移金属層を全面に形成した状
態、（ｄ）は熱処理により、不純物拡散層上に選択的に
遷移金属シリサイド層を形成した状態である。
【図４】本発明を適用した実施例６および７で使用す
る、基板バイアス印加型ＩＣＰエッチング装置の概略断
面図である。
る、基板バイアス印加型ＩＣＰエッチング装置の概略断
面図である。
【図５】本発明を適用した実施例８で使用する、平行平
板型ＲＩＥ装置の概略断面図である。
板型ＲＩＥ装置の概略断面図である。
【図６】本発明を適用した実施例９で使用する、基板バ
イアス印加型ＴＣＰエッチング装置の概略断面図であ
る。
イアス印加型ＴＣＰエッチング装置の概略断面図であ
る。
【図７】従来のサリサイドプロセスを用いたＭＯＳＩＣ
の製造工程の前半を示す概略断面図であり、（ａ）は半
導体基板に素子分離領域、ゲート酸化膜、ゲート電極を
形成し不純物を浅くイオン注入した状態で、（ｂ）はサ
イドウォールスペーサを形成後活性化熱処理し不純物拡
散層を形成した状態、（ｃ）は全面に遷移金属層を形成
した状態である。
の製造工程の前半を示す概略断面図であり、（ａ）は半
導体基板に素子分離領域、ゲート酸化膜、ゲート電極を
形成し不純物を浅くイオン注入した状態で、（ｂ）はサ
イドウォールスペーサを形成後活性化熱処理し不純物拡
散層を形成した状態、（ｃ）は全面に遷移金属層を形成
した状態である。
【図８】従来のサリサイドプロセスを用いたＭＯＳＩＣ
の製造工程の後半を示す概略断面図であり、（ｄ）は熱
処理により、不純物拡散層上に選択的に遷移金属シリサ
イド層を形成した状態、（ｄ）はさらに層間絶縁膜を形
成し、不純物拡散層上のシリサイド層に臨む接続孔を形
成した状態、（ｅ）はバリアメタル層とＡｌ層を形成し
た状態である。
の製造工程の後半を示す概略断面図であり、（ｄ）は熱
処理により、不純物拡散層上に選択的に遷移金属シリサ
イド層を形成した状態、（ｄ）はさらに層間絶縁膜を形
成し、不純物拡散層上のシリサイド層に臨む接続孔を形
成した状態、（ｅ）はバリアメタル層とＡｌ層を形成し
た状態である。
１、２１ 半導体基板 ２ 素子分離領域 ３ ゲート酸化膜 ４ 密着層兼バリアメタル層 ５ ゲート電極 ６ 不純物拡散層 ７ 遷移金属層 ８ 遷移金属シリサイド層 ９ 層間絶縁膜 １０ 接続孔 １１ 密着層兼バリアメタル層 １２ Ａｌ層 １３ Ｗプラグ １４ Ｔｉ層 １５ 非晶質層 ２２ チャンバ ２３ ＩＣＰコイル ２４ ＩＣＰ電源 ２５ ＲＦバイアス電源 ２６ ＲＦ電源 ２７ 対向電極 ２８ ＴＣＰコイル ２９ ＴＣＰ電源
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年７月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明を適用した実施例１、２および３の工程
の前半を、その工程順に説明する概略断面図であり、
（ａ）ＭＯＳトランジスタの不純物拡散層表面の自然酸
化膜を除去した状態、（ｂ）は連続的に遷移金属層を全
面に形成した状態、（ｃ）は熱処理により、不純物拡散
層上に選択的に遷移金属シリサイド層を形成した状態で
ある。
の前半を、その工程順に説明する概略断面図であり、
（ａ）ＭＯＳトランジスタの不純物拡散層表面の自然酸
化膜を除去した状態、（ｂ）は連続的に遷移金属層を全
面に形成した状態、（ｃ）は熱処理により、不純物拡散
層上に選択的に遷移金属シリサイド層を形成した状態で
ある。
【図２】本発明を適用した実施例１、２および３の工程
の後半を、その工程順に説明する概略断面図であり、
（ｄ）は層間絶縁膜を形成し、不純物拡散層上のシリサ
イド層に臨む接続孔を形成した状態、（ｅ）はコンタク
トプラグおよび第１層金属配線層を形成した状態であ
る。
の後半を、その工程順に説明する概略断面図であり、
（ｄ）は層間絶縁膜を形成し、不純物拡散層上のシリサ
イド層に臨む接続孔を形成した状態、（ｅ）はコンタク
トプラグおよび第１層金属配線層を形成した状態であ
る。
【図３】本発明を適用した実施例４および５を、その工
程順に説明する概略断面図であり、（ａ）ＭＯＳトラン
ジスタの不純物拡散層表面の自然酸化膜を除去した状
態、（ｂ）は不純物拡散層表面に非晶質化層を形成した
状態、（ｃ）は連続的に遷移金属層を全面に形成した状
態、（ｄ）は熱処理により、不純物拡散層上に選択的に
遷移金属シリサイド層を形成した状態である。
程順に説明する概略断面図であり、（ａ）ＭＯＳトラン
ジスタの不純物拡散層表面の自然酸化膜を除去した状
態、（ｂ）は不純物拡散層表面に非晶質化層を形成した
状態、（ｃ）は連続的に遷移金属層を全面に形成した状
態、（ｄ）は熱処理により、不純物拡散層上に選択的に
遷移金属シリサイド層を形成した状態である。
【図４】本発明を適用した実施例６および７で使用す
る、基板バイアス印加型ＩＣＰエッチング装置の概略断
面図である。
る、基板バイアス印加型ＩＣＰエッチング装置の概略断
面図である。
【図５】本発明を適用した実施例８で使用する、平行平
板型ＲＩＥ装置の概略断面図である。
板型ＲＩＥ装置の概略断面図である。
【図６】本発明を適用した実施例９で使用する、基板バ
イアス印加型ＴＣＰエッチング装置の概略断面図であ
る。
イアス印加型ＴＣＰエッチング装置の概略断面図であ
る。
【図７】従来のサリサイドプロセスを用いたＭＯＳＩＣ
の製造工程の前半を示す概略断面図であり、（ａ）は半
導体基板に素子分離領域、ゲート酸化膜、ゲート電極を
形成し不純物を浅くイオン注入した状態で、（ｂ）はサ
イドウォールスペーサを形成後活性化熱処理し不純物拡
散層を形成した状態、（ｃ）は全面に遷移金属層を形成
した状態である。
の製造工程の前半を示す概略断面図であり、（ａ）は半
導体基板に素子分離領域、ゲート酸化膜、ゲート電極を
形成し不純物を浅くイオン注入した状態で、（ｂ）はサ
イドウォールスペーサを形成後活性化熱処理し不純物拡
散層を形成した状態、（ｃ）は全面に遷移金属層を形成
した状態である。
【図８】従来のサリサイドプロセスを用いたＭＯＳＩＣ
の製造工程の後半を示す概略断面図であり、（ｄ）は熱
処理により、不純物拡散層上に選択的に遷移金属シリサ
イド層を形成した状態、（ｅ）はさらに層間絶縁膜を形
成し、不純物拡散層上のシリサイド層に臨む接続孔を形
成した状態、（ｆ）はバリアメタル層とＡｌ層を形成し
た状態である。
の製造工程の後半を示す概略断面図であり、（ｄ）は熱
処理により、不純物拡散層上に選択的に遷移金属シリサ
イド層を形成した状態、（ｅ）はさらに層間絶縁膜を形
成し、不純物拡散層上のシリサイド層に臨む接続孔を形
成した状態、（ｆ）はバリアメタル層とＡｌ層を形成し
た状態である。
【符号の説明】 １、２１ 半導体基板 ２ 素子分離領域 ３ ゲート酸化膜 ４ 密着層兼バリアメタル層 ５ ゲート電極 ６ 不純物拡散層 ７ 遷移金属層 ８ 遷移金属シリサイド層 ９ 層間絶縁膜 １０ 接続孔 １１ 密着層兼バリアメタル層 １２ Ａｌ層 １３ Ｗプラグ １４ Ｔｉ層 １５ 非晶質層 ２２ チャンバ ２３ ＩＣＰコイル ２４ ＩＣＰ電源 ２５ ＲＦバイアス電源 ２６ ＲＦ電源 ２７ 対向電極 ２８ ＴＣＰコイル ２９ ＴＣＰ電源
Claims (4)
- 【請求項１】 半導体基板の少なくとも不純物拡散層上
に、遷移金属層を形成する工程、熱処理を施し前記不純
物拡散層上に自己整合的に遷移金属シリサイド層を形成
する工程、前記不純物拡散層上以外の遷移金属層を除去
する工程を具備する半導体装置の製造方法であって、 前記遷移金属層を形成する工程の前に、前記不純物拡散
層上の自然酸化膜を、１×１０11／ｃｍ3 以上１×１０
14／ｃｍ3 未満のプラズマ密度が得られるプラズマエッ
チング装置により除去し、 連続的に前記遷移金属層を形成することを特徴とする、
半導体装置の製造方法。 - 【請求項２】 不純物拡散層上の自然酸化膜を除去後、 前記不純物拡散層表面を非晶質化し、 連続的に前記遷移金属層を形成することを特徴とする、
請求項１記載の半導体装置の製造方法。 - 【請求項３】 半導体基板の少なくとも不純物拡散層上
に、遷移金属層を形成する工程、熱処理を施し前記不純
物拡散層上に自己整合的に遷移金属シリサイド層を形成
する工程、前記不純物拡散層上以外の遷移金属層を除去
する工程を具備する半導体装置の製造方法であって、 前記遷移金属層を形成する工程の前に、前記不純物拡散
層上の自然酸化膜を、前記半導体基板面に対し斜めイオ
ン入射が可能なプラズマエッチング装置により除去し、 連続的に前記遷移金属層を形成することを特徴とする、
半導体装置の製造方法。 - 【請求項４】 不純物拡散層上の自然酸化膜を除去後、 前記不純物拡散層表面を非晶質化し、 連続的に前記遷移金属層を形成することを特徴とする、
請求項３記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06901595A JP3329128B2 (ja) | 1995-03-28 | 1995-03-28 | 半導体装置の製造方法 |
| KR1019960007819A KR100381150B1 (ko) | 1995-03-28 | 1996-03-22 | 반도체장치의제조방법 |
| US08/621,976 US5915204A (en) | 1995-03-28 | 1996-03-26 | Method of manufacturing a semiconductor device including a metal silicide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06901595A JP3329128B2 (ja) | 1995-03-28 | 1995-03-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264483A true JPH08264483A (ja) | 1996-10-11 |
| JP3329128B2 JP3329128B2 (ja) | 2002-09-30 |
Family
ID=13390351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06901595A Expired - Lifetime JP3329128B2 (ja) | 1995-03-28 | 1995-03-28 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5915204A (ja) |
| JP (1) | JP3329128B2 (ja) |
| KR (1) | KR100381150B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079508A (ja) * | 1996-08-09 | 1998-03-24 | United Microelectron Corp | セルフ・アライン・ケイ化物の改良された製造方法 |
| JP2001057429A (ja) * | 1999-06-29 | 2001-02-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のトランジスタ及びその製造方法 |
| KR100443087B1 (ko) * | 2002-09-24 | 2004-08-04 | 삼성전자주식회사 | 반도체 소자의 실리사이드막 형성방법 |
| JP2007535119A (ja) * | 2003-01-15 | 2007-11-29 | 東京エレクトロン株式会社 | 高温水素含有プラズマによるチャンバ及びウェーハ表面から物質を除去する方法及び装置 |
| JP2013182961A (ja) * | 2012-02-29 | 2013-09-12 | Toshiba Corp | 半導体製造装置及び半導体装置の製造方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3119190B2 (ja) * | 1997-01-24 | 2000-12-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6159861A (en) * | 1997-08-28 | 2000-12-12 | Nec Corporation | Method of manufacturing semiconductor device |
| JP3104689B2 (ja) * | 1998-09-28 | 2000-10-30 | 日本電気株式会社 | シリサイド層の形成方法および半導体装置の製造方法 |
| KR100304962B1 (ko) * | 1998-11-24 | 2001-10-20 | 김영환 | 텅스텐비트라인형성방법 |
| US6025274A (en) * | 1999-01-11 | 2000-02-15 | United Microelectronics Corp. | Method of fabricating salicide |
| US6239006B1 (en) * | 1999-07-09 | 2001-05-29 | Advanced Micro Devices, Inc. | Native oxide removal with fluorinated chemistry before cobalt silicide formation |
| JP2001035808A (ja) * | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
| WO2001013427A1 (en) * | 1999-08-18 | 2001-02-22 | Advanced Micro Devices, Inc. | Method for contact size control for nand technology |
| US6303503B1 (en) * | 1999-10-13 | 2001-10-16 | National Semiconductor Corporation | Process for the formation of cobalt salicide layers employing a sputter etch surface preparation step |
| KR100856451B1 (ko) | 2000-04-25 | 2008-09-04 | 도쿄엘렉트론가부시키가이샤 | 소재의 플라즈마 세정장치 및 방법 |
| US20040200576A1 (en) * | 2001-04-23 | 2004-10-14 | Tokyo Electron Limited | Method and apparatus for plasma cleaning of workpieces |
| US6878583B2 (en) * | 2003-02-05 | 2005-04-12 | Taiwan Semiconductor Manufacturing Company | Integration method to enhance p+ gate activation |
| JP2004335804A (ja) * | 2003-05-08 | 2004-11-25 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| KR100982420B1 (ko) * | 2003-09-30 | 2010-09-15 | 삼성전자주식회사 | 실리사이드 박막을 갖는 반도체 소자 및 그 제조 방법 |
| US7575959B2 (en) | 2004-11-26 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US7482270B2 (en) * | 2006-12-05 | 2009-01-27 | International Business Machines Corporation | Fully and uniformly silicided gate structure and method for forming same |
| JP5352081B2 (ja) * | 2006-12-20 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4585668A (en) * | 1983-02-28 | 1986-04-29 | Michigan State University | Method for treating a surface with a microwave or UHF plasma and improved apparatus |
| DE3566194D1 (en) * | 1984-08-31 | 1988-12-15 | Hitachi Ltd | Microwave assisting sputtering |
| GB2214708A (en) * | 1988-01-20 | 1989-09-06 | Philips Nv | A method of manufacturing a semiconductor device |
| US5122251A (en) * | 1989-06-13 | 1992-06-16 | Plasma & Materials Technologies, Inc. | High density plasma deposition and etching apparatus |
| US5043300A (en) * | 1990-04-16 | 1991-08-27 | Applied Materials, Inc. | Single anneal step process for forming titanium silicide on semiconductor wafer |
| US5236868A (en) * | 1990-04-20 | 1993-08-17 | Applied Materials, Inc. | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system |
| US5487785A (en) * | 1993-03-26 | 1996-01-30 | Tokyo Electron Kabushiki Kaisha | Plasma treatment apparatus |
| US5627105A (en) * | 1993-04-08 | 1997-05-06 | Varian Associates, Inc. | Plasma etch process and TiSix layers made using the process |
| JP3326974B2 (ja) * | 1994-07-28 | 2002-09-24 | ソニー株式会社 | 多層配線の形成方法および半導体装置の製造方法 |
-
1995
- 1995-03-28 JP JP06901595A patent/JP3329128B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-22 KR KR1019960007819A patent/KR100381150B1/ko not_active Expired - Fee Related
- 1996-03-26 US US08/621,976 patent/US5915204A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079508A (ja) * | 1996-08-09 | 1998-03-24 | United Microelectron Corp | セルフ・アライン・ケイ化物の改良された製造方法 |
| JP2001057429A (ja) * | 1999-06-29 | 2001-02-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のトランジスタ及びその製造方法 |
| KR100443087B1 (ko) * | 2002-09-24 | 2004-08-04 | 삼성전자주식회사 | 반도체 소자의 실리사이드막 형성방법 |
| JP2007535119A (ja) * | 2003-01-15 | 2007-11-29 | 東京エレクトロン株式会社 | 高温水素含有プラズマによるチャンバ及びウェーハ表面から物質を除去する方法及び装置 |
| JP2013182961A (ja) * | 2012-02-29 | 2013-09-12 | Toshiba Corp | 半導体製造装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100381150B1 (ko) | 2003-08-06 |
| JP3329128B2 (ja) | 2002-09-30 |
| KR960035838A (ko) | 1996-10-28 |
| US5915204A (en) | 1999-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3329128B2 (ja) | 半導体装置の製造方法 | |
| US6022805A (en) | Method of fabricating semiconductor device with a multi-layered interconnection structure having a low contact resistance | |
| US4920073A (en) | Selective silicidation process using a titanium nitride protective layer | |
| CN102938378B (zh) | 半导体器件制造方法 | |
| US5780929A (en) | Formation of silicided junctions in deep submicron MOSFETS by defect enhanced CoSi2 formation | |
| JPH07161703A (ja) | 半導体装置の製造方法 | |
| US5989984A (en) | Method of using getter layer to improve metal to metal contact resistance at low radio frequency power | |
| JP2004140315A (ja) | サリサイド工程を用いる半導体素子の製造方法 | |
| US6951786B2 (en) | Method of forming a stack of refractory metal nitride over refractory metal silicide over silicon | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| JPH1167766A (ja) | 半導体装置の製造方法 | |
| KR100215528B1 (ko) | 살리사이드 구조 반도체장치의 제조방법 | |
| US20020192932A1 (en) | Salicide integration process | |
| US6429455B1 (en) | Method to enhance the formation of nucleation sites on silicon structures and an improved silicon structure | |
| US6797618B2 (en) | Method for forming silicide film of a semiconductor device | |
| CN113257663A (zh) | 一种钴硅化物膜层的形成方法 | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JP3348542B2 (ja) | シリコン系材料層のパターニング方法 | |
| US20070267706A1 (en) | Formation of low leakage thermally assisted radical nitrided dielectrics | |
| JPH06275559A (ja) | 半導体装置の製造方法 | |
| US7291555B2 (en) | Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon | |
| JP3593804B2 (ja) | 半導体装置及びその製造方法 | |
| JP3360480B2 (ja) | 半導体装置の製造方法 | |
| JP3352246B2 (ja) | 半導体装置及びその製造方法 | |
| KR100296133B1 (ko) | 반도체 장치의 금속 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |