JP3352246B2

JP3352246B2 - 半導体装置及びその製造方法

Info

Publication number: JP3352246B2
Application number: JP23625694A
Authority: JP
Inventors: 一明中嶋
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-09-30
Filing date: 1994-09-30
Publication date: 2002-12-03
Anticipated expiration: 2017-12-03
Also published as: JPH08102462A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高融点金属膜炭化ケイ
素膜及びケイ素膜を用いた電極あるいは配線を有する半
導体装置及びその製造方法に関する。

【０００２】

【従来の技術】これまでＬＳＩをはじめとした半導体デ
バイスの高速化は、微細化技術を軸とした素子寸法の縮
小化（スケーリング）によって進められてきた。しか
し、サブミクロン世代ではもはやスケーリングによる高
速化は限界であり、新材料の導入など内部配線抵抗の低
減が必須となる。

【０００３】とりわけＲＣ遅延が顕著に現れるワード線
では、高融点金属ケイ化物と多結晶ケイ素膜の２層から
なるポリサイドゲート構造を採用し、配線抵抗の低減を
図っている。特にこの種のゲート材料としてタングステ
ンケイ化物（ＷＳｉ_x ）が広く使われており、従来の多
結晶ケイ素膜に比べ１桁程度抵抗が低い。

【０００４】しかしながら、微細化が進められるにつ
れ、ポリサイドゲートの抵抗でさえも無視できなくな
る。仮に、ポリサイド構造によって配線幅０．２５μ
ｍ、シート抵抗１Ω／□以下のゲート電極を実現した場
合、シリサイド層の膜厚は１μｍ程度になり、ゲート電
極のアスペクト比は４〜５と非常に高くなる。その結
果、ゲート電極パターンの加工や電極上の層間膜の形成
が難しくなる為、ゲート電極材料には金属シリサイドよ
りも比抵抗の低い材料を用いる必要がある。

【０００５】抵抵抗化の試みとして、高融点金属膜と多
結晶ケイ素膜の２層構造からなるポリメタルゲートが注
目されている。例えば、タングステン（Ｗ）膜はそのケ
イ化物であるＷＳｉ_x に比べ抵抗が約１桁低く、ＲＣ遅
延の大幅な短縮が期待できる。

【０００６】図４（ａ）〜（ｃ）はゲート電極にタング
ステン膜／多結晶ケイ素膜の積層構造を用いたｎ型ＭＯ
ＳＦＥＴの工程別の断面図であり、以下にその製造方法
を説明する。

【０００７】まず、ケイ素基板１上にＬＯＣＯＳ（Ｌｏ
ｗｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ
法等によりフィールド絶縁膜１０を形成し、このフィー
ルド絶縁膜１０に囲まれた基板１表面に膜厚約７ｎｍの
酸化ケイ素膜２を熱酸化等により形成する。さらにＬＰ
ＣＶＤ（ＬｏｗＰｒｅｓｓｕｒｅＣｈｅｍｉｃａｌ
ＶａｐｏｕｒＤｅｐｏｓｉｔｉｏｎ）法等により、
多結晶ケイ素膜３を膜厚１００ｎｍ程度に形成する。こ
の後、気相拡散法等により、ｎ型の不純物、例えばＡ
ｓ、Ｐ等を多結晶ケイ素膜３に添加する。続いて図４
（ａ）に示すようにスパッタリング法により、ダングス
テン膜４を膜厚１００ｎｍ程度に形成する。次に図示せ
ぬレジストパターンをリソグラフィー工程により形成
し、これをマスクとしてタングステン膜４、多結晶ケイ
素膜３、及び酸化膜２をＲＩＥ（ＲｅａｃｔｉｖｅＩ
ｏｎＥｃｃｈｉｎｇ）法等によりゲート形状にパター
ニングする。このＲＩＥ法はＳＦ₆ とＣｌ₂ の混合ガス
を用い、高周波印加電力０．７Ｗ／ｃｍ² ，圧力１０ｍ
Ｔｏｒｒ，流量ＳＦ₆ ／Ｃｌ₂ ＝４０／１０ＳＣＣＭと
し電極を７０℃に保持して行う。

【０００８】この後、Ａｓ等のｎ型不純物を基板１表面
にイオン注入し、ＲＴＡ（ＲａｐｉｅｌＴｈｅｒｍａ
ｌＡｎｅａｌ）法による１０００℃、２０秒間の熱処
理を行うことにより、図４（ｂ）に示すようなソース・
ドレイン拡散層５を形成する。

【０００９】続いて、酸化膜等の絶縁膜をＣＶＤ法等に
より、基板１表面に形成し、ソース・ドレイン拡散層５
のコンタクト用の開口を形成する。そして図４（ｃ）に
示すようにこの開口部にＡｌ等の金属配線７を形成し、
従来のＭＯＳＦＥＴが完成する。

【００１０】ところが、Ｗなどの高融点金属膜は多結晶
ケイ素膜上に堆積し、ゲート電極加工後、ゲート絶縁膜
の端部を厚膜化するために６００℃程度以上の加熱を行
うとシリサイド化して、ＷＳｉ_x に変わり、抵抗が上昇
するという問題がある。このシリサイド化反応を防止す
るために高融点金属膜と多結晶ケイ素膜との間に窒化チ
タン（ＴｉＮ）などの金属化合物を反応防止層として挿
入した構造が提案されている。ところが、この３層構造
は、配線パターンに加工後、Ｗを酸化せずにケイ素だけ
を選択的に酸化する処理を行うと、ＴｉＮの側壁部に直
経１００〜１０００オングストロームの粒状の酸化チタ
ン（ＴｉＯ₂ ）が形成される。したがって、この上に酸
化ケイ素膜や窒化ケイ素膜などの絶縁膜を気相成長（Ｃ
ＶＤ）法で堆積する際に均一な成膜が困難になるという
問題があった。

【００１１】そこで、ポリメタルゲートを実現するため
に高融点金属ケイ素の反応を抑制する反応防止層が必要
である。この反応防止層は絶縁膜等の耐酸化性を有する
必要がある。ここで、絶縁膜がケイ素表面に存在する場
合、高融点金属とケイ素の反応が抑制されることが知ら
れている。しかし、酸化ケイ素をはじめとした絶縁物
は、電子や正孔にとって障壁として働き、金属−多結晶
ケイ素膜間の接触抵抗を増加させる原因となり得る。こ
の接触抵抗はＲＣ遅延の増大を招く危険性がある。

【００１２】したがって、反応防止層は、高融点金属と
多結晶ケイ素の反応を抑えるだけでなく、接触抵抗の低
い伝導性に優れた材料が望ましい。一方、素子の微細化
にともない寸法制御および加工形状が非常に問題となっ
ている。特に、ゲート電極の寸法は素子の性能自体に著
しく影響するため、加工の際に寸法変換差の少ない、形
状の優れた加工技術が必須である。

【００１３】上述した製造工程のうちＲＩＥ法等のドラ
イエッチング工程では被処理膜の実膜厚＋αに相当する
時間だけエッチングを行う。このαに相当する時間をオ
ーバーエッチングと称する。これは、実際の被処理基体
には段差があり、垂直方向に進行するドライエッチング
にとって段差部では見かけ上の膜厚が増加するためであ
る。必然的にこの段差部に起因した膜厚分だけオーバー
エッチングする必要がある。

【００１４】しかしながら、下地多結晶ケイ素膜３に対
しタングステン膜４の選択性がないため、タングステン
膜４のオーバーエッチング時に多結晶ケイ素膜３が大幅
に削られる。

【００１５】先に述べたタングステン膜４のエッチング
工程では、タングステン膜４は約１８０ｎｍ／ｍｉｎ
で、エッチングされ、一方、多結晶ケイ素膜３は約７０
０ｍｍ／ｍｉｎでエッチングされるため、タングステン
膜４と多結晶ケイ素膜３の選択比は約０．３であった。
又、ここでは多結晶ケイ素膜について説明したが、単結
晶ケイ素においても選択比は１以下の低い値である。こ
れでは、ＭＯＳトランジスタの良好な電極パターンを形
成することはできない。

【００１６】

【発明が解決しようとする課題】本発明は上記事情に鑑
みてなされたものであり、加工形状の優れた低抵抗の電
極もしくは半導体装置及びその製造方法を提供すること
を目的とする。

【００１７】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、ゲート絶縁膜上に形成されたケイ素膜、
前記ケイ素膜上に形成された金属膜及び前記ケイ素膜と
前記金属膜との間に形成された炭素原子を過剰に含む炭
化ケイ素膜の反応防止層からなる積層構造のゲート電極
を具備し、前記炭化ケイ素膜は炭素原子を５０ａｔｏｍ
ｉｃ％より多く、７５ａｔｏｍｉｃ％以下の範囲で含有
することを特徴とする半導体装置を提供する。

【００１８】前記炭化ケイ素膜は電気的に活性な不純物
を含有するようにしても良い。前記炭化ケイ素膜は膜厚
が５ｎｍ以上であるようにしても良い。前記金属膜はタ
ングステン膜であるようにしても良い。前記金属膜上に
シリコン窒化膜がさらに形成されているようにしても良
い。

【００１９】また、本発明は、半導体基板上にケイ素膜
を堆積する工程と、前記ケイ素膜の表面に炭素原子を５
０ａｔｏｍｉｃ％より多く、７５ａｔｏｍｉｃ％以下の
範囲で含む炭化ケイ素膜を形成する工程と、前記ケイ素
膜、前記炭化ケイ素膜及び前記金属膜を選択的に異方性
エッチングすることにより積層構造のゲート電極もしく
は配線を形成する工程とを具備したことを特徴とする半
導体装置の製造方法を提供する。前記炭化ケイ素膜を形
成する工程は、前記ケイ素膜上に炭素膜を形成し、この
炭素膜上からイオンを注入することにより、前記炭素膜
と前記ケイ素膜の界面で炭素原子とケイ素原子とを混合
させる工程を有するようにしても良い。前記イオンは、
電気的に活性な不純物であるようにしても良い。

【００２０】

【作用】このように構成されたものにおいては、高融点
金属膜とケイ素膜との間に炭化ケイ素膜を挿入すること
で耐熱性の十分かつ低抵抗な配線あるいは電極を実現す
ることが可能である。つまり、炭化ケイ素膜は熱的、化
学的に極めて安定な材料であり、炭化ケイ素中の拡散速
度はケイ素に比べ２桁程度小さいため、相互拡散を抑え
る反応防止層として用いることが期待できる。また、電
気的には半導体であるため、導電性の優れた反応防止層
となり得る。

【００２１】また、高融点金属膜／炭化ケイ素膜／ケイ
素膜の構造であれば、高融点金属膜を炭化ケイ素膜に対
し選択的にエッチングすることが可能であり、加工形状
の優れたエッチングを行うことが可能となる。

【００２２】

【実施例】以下に本発明の各実施例について説明する。
図１（ｈ）は、本発明の実施例をＭＯＳＦＥＴのゲート
電極に適用した場合の完成断面図である。ゲート部は多
結晶ケイ素膜１２ａ、炭化ケイ素膜１５ａ、タングステ
ン膜１３ａ及び窒化ケイ素膜１７ａ等からなる。このゲ
ート部は炭化ケイ素膜１５ａが多結晶ケイ素膜１２ａと
タングステン膜１３ａの間に挿入されていることで、加
熱処理が行われた多結晶ケイ素膜１２ａとタングステン
膜１３ａの反応防止層として働き、低抵抗化を達成して
いる。又、タングステン膜をエッチングする際に炭化ケ
イ素膜１５ａが存在することにより、多結晶ケイ素膜１
２ａがエッチングされることはなく、多結晶シリコン層
１２ａへの影響は少ないため、良好なゲート形状を有し
ている。

【００２３】ここで、図１（ａ）〜（ｈ）は、本実施例
をＭＯＳＦＥＴに適用した際の工程別断面図であり、以
下にその製造方法について説明する。まず、図１（ａ）
に示すように多結晶ケイ素膜１２を前記薄い酸化膜１１
（膜厚７ｎｍ）上に膜厚１００ｎｍに堆積し、気相拡散
法により多結晶シリコン膜１２に電気的活性な不純物を
添加する。

【００２４】この後、図１（ｂ）に示すようにＣ₂ 等の
炭素系ガスにＣ₃ Ｈ₈ ガス等炭化水素系のガス雰囲気中
で約８００℃に加熱することによって、多結晶シリコン
膜１２上に炭化ケイ素膜１５（膜厚１０ｎｍ）を形成し
た。

【００２５】さらに、図１（ｃ）に示すように、スパッ
タリング法によってタングステン膜１３（膜厚１００ｎ
ｍ）を堆積した。ここで、９００℃の加熱処理後に抵抗
を測定した結果、抵抗の上昇はみられず、逆に低下し
た。これは、前記炭化ケイ素膜１５が反応防止層として
働き、タングステン膜１３と多結晶ケイ素膜１２が反応
しないことを意味する。

【００２６】この後、ＣＶＤ法等により窒化ケイ素膜１
７（１５０ｎｍ）を堆積する。次に図１（ｄ）に示すよ
うにフォトレジストが窒化ケイ素膜１７上にスピンコー
ト法にて塗布され（膜厚約１μｍ）、フォトマスクを通
して露光し現像され、所定のレジストパターン１８が形
成される。

【００２７】次いで、ドライエッチング装置を用いて、
レジストパターン１８に沿って窒化ケイ素膜１７、タン
グステン膜１３および多結晶シリコン膜１２等をエッチ
ングする。

【００２８】装置は、図３に示すようにエッチング室１
００、導入予備室２００および排出予備室３００から構
成されており、エッチング室１００と導入予備室２００
および排出用予備室３００との間はゲートバルブにより
それぞれ仕切られている。そしてエッチング室１００を
真空に保持したまま導入用予備室２００に配置されたゲ
ートバルブ２０２から被エッチング基板１０１が導入さ
れ、排出用予備室３００に配置されたゲートバルブ３０
２から被エッチング基板１０１が排出されることによ
り、大気雰囲気の悪影響を避け、基板を一枚づつ短時間
でドライエッチングすることが可能になっている。ま
た、予備室２００、３００には、基板載置台２０２、３
０３がそれぞれ設置されている。

【００２９】エッチング室１００は、被エッチング基板
１０１を載置するための電極１０２を備え、この電極１
０２は被エッチング基板１０１を所望の温度に制御する
ための冷却管１０３を備えている。さらに、電極１０２
にはプラズマ励起のための１３．５６ＭＨｚの高周波電
力を印可すべく、ブロッキングキャパシタ１０４および
整合装置１０５を介して高周波電源１０６が接続されて
いる。

【００３０】また、反応ガス供給ライン４００からエッ
チング室１００内に反応ガスがバルブ４０１および流量
制御器４０２にて所望の流量値に調整されて導入され、
またコントロールバルブ４０３にてエッチング室１００
内が一定圧力に保持される。

【００３１】また、エッチング室１００の内壁（上壁）
は接地されており、電極１０２との間に高周波電圧が印
可されるようになっている。このエッチング室１００の
上壁上部には、永久磁石１０７が設置されており、電磁
モーターにより回転軸１０８のまわりで回転運動させら
れる。この永久磁石１０７の発する約２００ガウスの磁
界によって１０^-3Ｔｏｒｒ台の高真空でも高イオン密度
のプラズマを発生維持することが可能になるように構成
されている。このようにして生成された高イオン密度の
プラズマから大量のイオンが被エッチング基板１０１に
照射され、エッチングが行われる。

【００３２】このようなエッチング装置を用いて図１
（ｅ）に示すように前記レジストパターン１８をエッチ
ングマスクとして窒化ケイ素膜１７をＣＨＦ₃ とＣＦ₄
の混合ガスを用いエッチングし、その後、レジストパタ
ーン１８は酸素プラズマにより除去される。

【００３３】次に、図１（ｆ）に示すように窒化ケイ素
膜１７をエッチングマスクとして、タングステン膜１３
をＳＦ₆ と塩素の混合ガスを用い、異方性エッチングし
た。エッチング条件は高周波印加電力０．７Ｗ／ｃｍ
² 、圧力１０ｍＴｏｒｒ、流量ＳＦ₆ ／Ｃｌ₂ ＝４０／
１０ＳＣＣＭとし、電極を７０℃に保持した。このエッ
チング条件では、タングステン膜１３は約１８０ｎｍ／
分でエッチングされたのに対して、窒化ケイ素膜１７は
約６０ｎｍ／分でエッチングされ、タングステン膜１３
と窒化ケイ素膜１７の選択比は約３であった。一方、炭
化ケイ素膜１５は３５ｎｍ／分でエッチングされるた
め、タングステン膜３と炭化ケイ素膜１５の選択比は約
５であった。

【００３４】仮に、タングステン膜１３の膜厚（１００
ｎｍ）の３０％に相当する時間だけオーバーエッチング
を行った場合、タングステン膜１３の下層にある炭化ケ
イ素膜１５がエッチングされる膜厚は６ｎｍ程度であ
る。したがって、炭化ケイ素膜１５がタングステン膜１
３に対し選択性があるため、多結晶ケイ素膜は大幅に削
られることなはい。

【００３５】この後、図１（ｇ）に示すように窒化ケイ
素膜１７をエッチングマスクとして炭化ケイ素膜１５を
ＣＦ₄ とＨ₂ とＯ₂ の混合ガスを用いてエッチングす
る。エッチング条件は高周波印加電力０．７Ｗ／ｃｍ
² 、圧力１０ｍＴｏｒｒ、流量ＣＦ₄ ／Ｈ₂ ／Ｏ₂ ＝４
０／１０／１ＳＣＣＭで電極を７０℃に保持した。この
エッチング条件では、炭化ケイ素膜１５は約１８ｎｍ／
分でエッチングされたのに対して、窒化ケイ素膜１７は
約１００ｎｍ／分でエッチングされ、炭化ケイ素膜１５
と窒化ケイ素膜１７の選択比は約２であった。

【００３６】また、下層の多結晶ケイ素膜１２との選択
比は約２程度あるため、炭化ケイ素膜１５のオーバーエ
ッチングは多結晶ケイ素膜１２にさほど影響しない。さ
らに、窒化ケイ素膜１７、タングステン膜１３および炭
化ケイ素膜１５をエッチングマスクとして多結晶ケイ素
膜１２をＨＢｒとＯ₂ の混合ガスにより異方性エッチン
グし、ポリメタル構造（Ｗ／ＳｉＣ／ｐｏｌｙＳｉ）を
有するゲート電極パターンが形成される。最後にイオン
注入法等及び熱処理によりソース・ドレイン領域１８を
形成し、層間絶縁膜１９及びソース・ドレイン電極用配
線２０を形成することにより図１（ｈ）に示すような本
実施例によるＭＯＳＦＥＴが完成する。

【００３７】以上、高融点金属膜と多結晶ケイ素膜の間
に炭化ケイ素膜を挟むことにより、高融点金属膜を選択
的にかつ異方性エッチングすることが可能となる。本実
施例で挿入する炭化ケイ素膜について以下に詳しく説明
する。炭化ケイ素膜は、化学量論的に安定な組成（Ｓ
ｉ：Ｃ＝１：１）を持つ相と、過剰なＳｉ原子あるいは
Ｃ原子とＳｉＣ相が混在した状態からなる。

【００３８】上述のように、反応防止層として用いるに
は、Ｃ原子を過剰に含む膜が好ましい。なぜなら、Ｃ原
子の金属膜中における拡散定数が極めて小さく、Ｓｉ原
子に比べＷ等の高融点金属と反応しにくいためである。
又、Ｃ原子を過剰に含む膜の密度は高いため、高融点金
属と反応しやすいＳｉ原子の拡散防止効果も有するため
である。

【００３９】一方、膜中のＣ原子が７５ａｔｏｍｉｃ％
より多くなると、加熱される際、耐酸化性が劣化する性
質がある。以上から用いる炭化ケイ素膜は、炭素原子を
５０〜７５ａｔｏｍｉｃ％の範囲で含む膜が望ましい。
特に炭化原子が５０ａｔｏｍｉｃ％付近の膜が最も適し
ている。

【００４０】さらに、炭化ケイ素膜は半導体であるが電
気的に活性な不純物を添加することにより、その抵抗を
低下させることが可能となる。上述のようなＣ₃ Ｈ₈ ガ
ス雰囲気で加熱処理することにより炭化ケイ素膜を形成
する場合、Ｃ₃ Ｈ₈ ガスと共にＰＨ₃ ガスを導入するこ
とにより、炭化ケイ素膜の抵抗は１００〜数１０００Ω
／□程度の値が得られた。これは多結晶ケイ素膜とほぼ
同程度の抵抗値である。尚、電気的に活性な不純物とし
ては、ＰＨ₃ 中のＰのようなｎ型のＮ，Ａｓ，Ｓｂ等
が、Ｐ型ではＢ，Ａｌ，Ｇａ等がある。これら活性種を
含むガスをＣ₃ Ｈ₈ ガスと同時に導入することにより、
低抵抗な炭化ケイ素膜が形成可能である。さらに、下地
多結晶ケイ素膜にあらかじめ不純物を添加しておき、も
しくは含有した多結晶ケイ素膜を用いて熱拡散させるこ
とによっても可能である。

【００４１】なお、炭化ケイ素膜１５の形成方法は、前
述した方法に限らず、炭素を含むガスを放電させ、プラ
ズマを生成し、多結晶ケイ素膜１２表面をプラズマに曝
す方法でも可能である。また、炭素とケイ素を含む混合
ガス雰囲気中で、多結晶ケイ素膜１２上に炭化ケイ素膜
１５を堆積する方法でも可能である。

【００４２】次に、ＭＯＳ型電界効果トランジスタのタ
ングステン／炭化ケイ素／多結晶シリコン構造の電極の
他の形成方法の実施例について説明する。まず、図２
（ａ）に示すように単結晶シリコンからなる基板２０上
に薄いシリコン酸化膜２１（膜厚７ｎｍ）を形成し、そ
の上にＣＶＤ法により多結晶シリコン膜２２（膜厚１０
０ｎｍ）を堆積した。この後気相拡散法により、多結晶
シリコン膜２２に電気的活性な不純物を添加する。

【００４３】次いで、図２（ｂ）に示すように多結晶ケ
イ素膜２２上にスパッタ法により炭素膜２６（１００ｎ
ｍ）を堆積する。さらに、図２（ｃ）に示すように炭素
膜２６の上から、例えば加速電圧５０ｋｅＶ、注入量
５×１０¹⁵ｃｍ^-3の条件でケイ素イオン（Ｓｉ⁺ ）を
注入する。この加速電圧は多結晶ケイ素膜２２と炭素膜
２６の界面付近に注入イオン種の投影飛程が重なるよう
に設定する。イオン注入に伴い、多結晶ケイ素膜２２と
炭素膜２６界面で原子混合が起き、炭化ケイ素膜２５
（１０ｎｍ）が形成される。この膜の組成はＣ原子が約
６０％の割合で形成された。

【００４４】ここで、炭化ケイ素膜２５の膜厚はイオン
注入量に依存し、注入量が５×１０¹⁵ｃｍ^-3未満の場合
には、形成される膜厚が５ｎｍ以下となり、又、Ｃ原子
の割合が７５％より大きくなるため、上述の反応防止層
として利用できない。そこでケイ素（質量数約２８）イ
オンについて、必要な注入量は５×１０¹⁵ｃｍ^-3以上と
できる。これは注入イオン種の質量数にほぼ反比例し、
Ａｓ（質量数約７５）では約２×１０¹⁵ｃｍ^-3以上とな
る。

【００４５】一方、ケイ素イオンの注入量が１×１０¹⁷
ｃｍ^-3より多い場合には、深さ方向にＳｉ原子の濃度が
多くなるが、高融点金属膜直下のＣ原子の割合が５０％
〜７５％の範囲に入るため、反応防止層としては有効で
ある。

【００４６】その後、図２（ｄ）に示すように酸素プラ
ズマもしくは約６００℃の酸化雰囲気中で、炭素膜２６
は剥離される。ここで形成された炭化ケイ素膜２５は耐
酸化性が高く、上記酸化雰囲気に曝されても剥離されな
い。

【００４７】次いで、図２（ｅ）に示すようにスパッタ
リング法によってタングステン膜２３（膜厚１００ｎ
ｍ）を堆積した。この後、８００〜９００℃の加熱処理
を経ても、本構造の配線抵抗は劣化しなかった。よっ
て、イオン注入にともなう原子混合により形成した炭化
ケイ素膜２５が反応防止層として有効であることが判
る。

【００４８】なお、上記工程のうちイオン注入種として
電気的に活性な不純物イオンを選ぶことにより、多結晶
ケイ素膜２２へのドーピングと併用でき、不純物イオン
の導電型を選択することにより、所望の抵抗値を得るこ
とが可能である。さらに、イオン注入による原子混合
後、加熱処理を行うことにより緻密な炭化ケイ素膜２５
を形成することが可能であり、反応防止層の効果は上昇
する。

【００４９】この後、図２（ｅ）に続いて図１（ｄ）〜
（ｈ）に示した第１の実施例と同様のエッチングによる
ゲート電極の加工、ソース・ドレイン拡散層の形成、層
間絶縁膜等の形成等を行うことにより、本実施例のゲー
ト電極が形成される。ここでエッチングに用いるエッチ
ング装置、ガス種等は同じであるため、第１の実施例を
参照する。そしてエッチングの選択性の効果も第１の実
施例で述べたと同様に得られる。

【００５０】以上の各実施例で炭化ケイ素膜を挿入する
積層膜として、タングステン膜、多結晶ケイ素膜につい
て述べたが、タングステンに限らず、下地シリコン膜と
の選択比が小さく、約６００℃以上の熱処理により金属
ケイ化物を生成する金属すべてが適用可能であり、又多
結晶ケイ素膜に限らず、高融点金属に対し、耐熱性が少
なくエッチング選択比の小さい他のケイ素材料、例えば
単結晶ケイ素、アモルファスシリコン等からなる膜であ
っても上述の効果は十分得られる。

【００５１】さらに、上記各実施例においてはＭＯＳＦ
ＥＴのゲート電極について述べたが、バイポーラ等の他
のトランジスタの電極材として用いることもでき、又、
半導体記憶装置及び半導体集積回路等の配線材として用
いることが可能である。これらの装置は、特に微細化の
要求が高く、本発明のように低抵抗であり、加工制御性
の良好な構造はこれらの要求を充たすことが可能であ
る。

【００５２】

【発明の効果】本発明によれば、耐熱性に優れかつ低抵
抗な配線あるいはゲート電極を実現することができると
ともに、高融点金属膜を選択的に加工することができ、
寸法変換差のない良好な加工形状が得られる。以上によ
り、配線抵抗に起因したＲＣ遅延が大幅に短縮され、半
導体デバイスの微細化及び高速化が可能となる。

【図面の簡単な説明】

【図１】本発明の実施例を適用したＭＯＳＦＥＴの工
程別断面図。

【図２】本発明の他の実施例であるゲート電極の形成
方法を説明するための工程別断面図。

【図３】本発明の実施例で用いたエッチング装置を説
明するための構成図。

【図４】本発明の従来技術を説明するための工程別断
面図。

【符号の説明】

１，１０，２０…ケイ素基板２，１１，２１…酸化ケイ素膜３，１２，２２…多結晶ケイ素膜４，１３，２３…タングステン膜５，１０５…ソース・ドレイン拡散層１５，２５…炭化ケイ素膜７，１７…窒化ケイ素膜１８…レジストパターン６，１９…層間絶縁膜７，２０…ソース・ドレイン電極２６…炭素膜１００…エッチング室１０１…被エッチング基板１０２…電極１０３…冷却管１０６…高周波電源２００…導入予備室３００…排気予備室４００…ガス供給ライン４０５…流量制御器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872

Claims

(57)【特許請求の範囲】

【請求項１】ゲート絶縁膜上に形成されたケイ素膜、
前記ケイ素膜上に形成された金属膜及び前記ケイ素膜と
前記金属膜との間に形成された炭素原子を過剰に含む炭
化ケイ素膜の反応防止層からなる積層構造のゲート電極
を具備し、前記炭化ケイ素膜は炭素原子を５０ａｔｏｍｉｃ％より
多く、７５ａｔｏｍｉｃ％以下の範囲で含有することを
特徴とする半導体装置。
【請求項２】前記炭化ケイ素膜は電気的に活性な不純
物を含有することを特徴とする請求項１に記載の半導体
装置。
【請求項３】前記炭化ケイ素膜は膜厚が５ｎｍ以上で
あることを特徴とする請求項１に記載の半導体装置。
【請求項４】前記金属膜はタングステン膜であること
を特徴とする請求項１乃至請求項３のいずれかに記載の
半導体装置。
【請求項５】前記金属膜上にシリコン窒化膜がさらに
形成されていることを特徴とする請求項１乃至請求項４
のいずれかに記載の半導体装置。
【請求項６】半導体基板上にケイ素膜を堆積する工程
と、前記ケイ素膜の表面に炭素原子を５０ａｔｏｍｉｃ％よ
り多く、７５ａｔｏｍｉｃ％以下の範囲で含む炭化ケイ
素膜を形成する工程と、前記ケイ素膜、前記炭化ケイ素膜及び前記金属膜を選択
的に異方性エッチングすることにより積層構造のゲート
電極もしくは配線を形成する工程とを具備したことを特
徴とする半導体装置の製造方法。
【請求項７】前記炭化ケイ素膜を形成する工程は、前
記ケイ素膜上に炭素膜を形成し、この炭素膜上からイオ
ンを注入することにより、前記炭素膜と前記ケイ素膜の
界面で炭素原子とケイ素原子とを混合させる工程を有す
ることを特徴とする請求項６に記載の半導体装置の製造
方法。
【請求項８】前記イオンは、電気的に活性な不純物で
あることを特徴とする請求項７に記載の半導体装置。