JPH08264553A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08264553A JPH08264553A JP7066417A JP6641795A JPH08264553A JP H08264553 A JPH08264553 A JP H08264553A JP 7066417 A JP7066417 A JP 7066417A JP 6641795 A JP6641795 A JP 6641795A JP H08264553 A JPH08264553 A JP H08264553A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- junction
- semiconductor
- impurities
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】 半導体基板表面に形成された絶縁膜の所定位
置に拡散用の窓を開けておいて、互いに拡散速度の異な
る２種のイオン種を含む混合ガス雰囲気中にて基板上に
ポシリコン層を気相成長させた後、熱処理を行なって上
記ポリシリコン中の不純物を基板に拡散させることによ
り、接合を形成させるようにした。 【効果】 従来に比べて浅くしかも高濃度な接合を形成
することができる。また、バイポーラトランジスタのベ
ース，エミッタの形成やＭＯＳトランジスタの２重ソー
ス、２重ドレインの形成に適用した場合には、トランジ
スタの高速化、高性能化を図ることができる。さらに、
従来方法に比べて簡単なプロセスにより接合を形成する
ことができる。
置に拡散用の窓を開けておいて、互いに拡散速度の異な
る２種のイオン種を含む混合ガス雰囲気中にて基板上に
ポシリコン層を気相成長させた後、熱処理を行なって上
記ポリシリコン中の不純物を基板に拡散させることによ
り、接合を形成させるようにした。 【効果】 従来に比べて浅くしかも高濃度な接合を形成
することができる。また、バイポーラトランジスタのベ
ース，エミッタの形成やＭＯＳトランジスタの２重ソー
ス、２重ドレインの形成に適用した場合には、トランジ
スタの高速化、高性能化を図ることができる。さらに、
従来方法に比べて簡単なプロセスにより接合を形成する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路技術さ
らには二重拡散層の形成に適用して有効な技術に関し、
例えばバイポーラトランジスタのベース・エミッタ接合
の形成に利用して有効な技術に関する。
らには二重拡散層の形成に適用して有効な技術に関し、
例えばバイポーラトランジスタのベース・エミッタ接合
の形成に利用して有効な技術に関する。
【０００２】
【従来の技術】従来、半導体基板に不純物を導入してｐ
ｎ接合を形成する技術として熱拡散法やイオン注入法等
が知られている。また、バイポーラ集積回路において
は、ＳＳＴ（Ｓｕｐｅｒ Ｓｅｌｆ−ａｌｉｇｎｅｄ
Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ）と呼ばれてい
るトランジスタ形成技術があり、このＳＳＴによるトラ
ンジスタの形成においては、基板表面にイオン注入法で
ベース領域を形成した後、ノンドープのポリシリコン
（多結晶シリコン）を蒸着してからこれに不純物を注入
し、熱処理を行なってポリシリコンからの不純物拡散に
よってエミッタ領域を形成するようにしている（株式会
社倍風館 １９８５年１１月１５日発行、「超高速バイ
ポーラデバイス」第２７８頁〜第２８１頁参照）。
ｎ接合を形成する技術として熱拡散法やイオン注入法等
が知られている。また、バイポーラ集積回路において
は、ＳＳＴ（Ｓｕｐｅｒ Ｓｅｌｆ−ａｌｉｇｎｅｄ
Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ）と呼ばれてい
るトランジスタ形成技術があり、このＳＳＴによるトラ
ンジスタの形成においては、基板表面にイオン注入法で
ベース領域を形成した後、ノンドープのポリシリコン
（多結晶シリコン）を蒸着してからこれに不純物を注入
し、熱処理を行なってポリシリコンからの不純物拡散に
よってエミッタ領域を形成するようにしている（株式会
社倍風館 １９８５年１１月１５日発行、「超高速バイ
ポーラデバイス」第２７８頁〜第２８１頁参照）。
【０００３】さらに、半導体基板上に形成されたポリシ
リコンから不純物を２回に分けて拡散させることにより
ｐｎ接合を形成する技術として、いわゆるポリシリ２重
拡散法なるものも提案されている。このポリシリ２重拡
散法は、不純物を含んだポリシリコン層を堆積してから
熱処理を行なって不純物を基板へ拡散させた後、他の不
純物をポリシリコンへイオン注入して再び熱処理を行な
ってｐｎ接合を形成するというものである。
リコンから不純物を２回に分けて拡散させることにより
ｐｎ接合を形成する技術として、いわゆるポリシリ２重
拡散法なるものも提案されている。このポリシリ２重拡
散法は、不純物を含んだポリシリコン層を堆積してから
熱処理を行なって不純物を基板へ拡散させた後、他の不
純物をポリシリコンへイオン注入して再び熱処理を行な
ってｐｎ接合を形成するというものである。
【０００４】
【発明が解決しようとする課題】上記イオン注入法にあ
っては、不純物イオンを高電界で加速して基板に打ち込
むため、基板にダメージを与えてしまい、このダメージ
に沿ってイオンが深く打ち込まれてしまうとともに、上
記ダメージを回復するために行われるアニールによって
浅い拡散層を形成することが困難であるという欠点があ
る。
っては、不純物イオンを高電界で加速して基板に打ち込
むため、基板にダメージを与えてしまい、このダメージ
に沿ってイオンが深く打ち込まれてしまうとともに、上
記ダメージを回復するために行われるアニールによって
浅い拡散層を形成することが困難であるという欠点があ
る。
【０００５】ところで、バイポーラトランジスタにおい
てはベース・エミッタのｐｎ接合の深さが浅いほど高速
動作が可能となる。そのため、イオン注入法を使用した
従来のＳＳＴにより形成されたトランジスタにおいて
は、その高速化、高性能化に限界があることが明らかに
なった。
てはベース・エミッタのｐｎ接合の深さが浅いほど高速
動作が可能となる。そのため、イオン注入法を使用した
従来のＳＳＴにより形成されたトランジスタにおいて
は、その高速化、高性能化に限界があることが明らかに
なった。
【０００６】すなわち、バイポーラトランジスタの高速
化、高性能化を図るには、最大発振周波数（ｆmax）の
向上が必要である。最大発振周波数ｆmaxを向上させる
には、遮断周波数ｆTを高くすると共に、ベースの低抵
抗化、寄生容量の低減が必要となる。ここで、寄生容量
の低減には素子の微細化が有効であるが、素子のサイズ
は製造装置の最小加工寸法に依存しているため限界があ
る。一方、遮断周波数の向上およびベースの低抵抗化は
以下のようにして解決することが可能である。
化、高性能化を図るには、最大発振周波数（ｆmax）の
向上が必要である。最大発振周波数ｆmaxを向上させる
には、遮断周波数ｆTを高くすると共に、ベースの低抵
抗化、寄生容量の低減が必要となる。ここで、寄生容量
の低減には素子の微細化が有効であるが、素子のサイズ
は製造装置の最小加工寸法に依存しているため限界があ
る。一方、遮断周波数の向上およびベースの低抵抗化は
以下のようにして解決することが可能である。
【０００７】まず、遮断周波数の向上には、キャリアの
ベース走行時間の短縮が有効でありそのためには浅いベ
ースの形成が不可欠である。一方、ベースの低抵抗化に
は、ベース領域の不純物濃度を高くすることが有効であ
る。つまり、高濃度で薄いベース領域を形成することに
よってバイポーラトランジスタの高速化、高性能化を実
現することができる。
ベース走行時間の短縮が有効でありそのためには浅いベ
ースの形成が不可欠である。一方、ベースの低抵抗化に
は、ベース領域の不純物濃度を高くすることが有効であ
る。つまり、高濃度で薄いベース領域を形成することに
よってバイポーラトランジスタの高速化、高性能化を実
現することができる。
【０００８】また、ＭＯＳトランジスタにおいては、そ
の高速化を図るためにはゲート長の短縮が有効である
が、ゲートを短くすると短チャネル効果による不具合が
発生する。この短チャネル効果を抑制するためには、高
濃度で薄いソース、ドレイン領域の形成が有効である。
の高速化を図るためにはゲート長の短縮が有効である
が、ゲートを短くすると短チャネル効果による不具合が
発生する。この短チャネル効果を抑制するためには、高
濃度で薄いソース、ドレイン領域の形成が有効である。
【０００９】さらに、前記ポリシリ２重拡散法において
は、基板へのダメージは回避できるものの、ポリシリコ
ン層の堆積、アニール、イオン打ち込み、アニールの４
工程を必要とするため、プロセスが複雑になるという問
題点がある。
は、基板へのダメージは回避できるものの、ポリシリコ
ン層の堆積、アニール、イオン打ち込み、アニールの４
工程を必要とするため、プロセスが複雑になるという問
題点がある。
【００１０】この発明の目的は、従来に比べて浅くしか
も高濃度な接合を形成することができる半導体製造技術
を提供することにある。
も高濃度な接合を形成することができる半導体製造技術
を提供することにある。
【００１１】この発明の他の目的は、バイポーラトラン
ジスタのベース，エミッタの形成に適用した場合に、そ
の高速化、高性能化を図ることが可能な半導体製造技術
を提供することにある。
ジスタのベース，エミッタの形成に適用した場合に、そ
の高速化、高性能化を図ることが可能な半導体製造技術
を提供することにある。
【００１２】この発明のさらに他の目的は、簡単な工程
によりｐｎ接合を形成することが可能な半導体製造技術
を提供することにある。
によりｐｎ接合を形成することが可能な半導体製造技術
を提供することにある。
【００１３】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【００１５】すなわち、半導体基板表面に形成された絶
縁膜の所定位置に拡散用の窓を開けておいて、互いに拡
散速度の異なる２種のイオン種を含む混合ガス雰囲気中
にて基板上にポリシリコン層を気相成長させた後、熱処
理を行なって上記ポリシリコン中の不純物を基板に拡散
させることにより、接合を形成させるようにしたもので
ある。
縁膜の所定位置に拡散用の窓を開けておいて、互いに拡
散速度の異なる２種のイオン種を含む混合ガス雰囲気中
にて基板上にポリシリコン層を気相成長させた後、熱処
理を行なって上記ポリシリコン中の不純物を基板に拡散
させることにより、接合を形成させるようにしたもので
ある。
【００１６】
【作用】上記した手段によれば、イオン打ち込みを行う
必要がないため、イオン注入法で問題となっていた基板
へのダメージの発生を防止でき、これによってダメージ
に沿ってイオンが深く打ち込まれてしまうのを回避でき
るとともに、ダメージ回復のためのアニールが不要とな
って、浅くかつ高濃度な接合を得ることができるように
なる。
必要がないため、イオン注入法で問題となっていた基板
へのダメージの発生を防止でき、これによってダメージ
に沿ってイオンが深く打ち込まれてしまうのを回避でき
るとともに、ダメージ回復のためのアニールが不要とな
って、浅くかつ高濃度な接合を得ることができるように
なる。
【００１７】また、バイポーラトランジスタのベース・
エミッタのｐｎ接合の形成に適用すれば、浅くかつ高濃
度な接合が得られるため、遮断周波数を高くしかつベー
ス抵抗を低くすることができ、これによってバイポーラ
トランジスタの最大発振周波数を高め高速化、高性能化
を達成することが可能となる。
エミッタのｐｎ接合の形成に適用すれば、浅くかつ高濃
度な接合が得られるため、遮断周波数を高くしかつベー
ス抵抗を低くすることができ、これによってバイポーラ
トランジスタの最大発振周波数を高め高速化、高性能化
を達成することが可能となる。
【００１８】一方、ＭＯＳトランジスタのソース、ドレ
イン領域の形成に適用すると、短チャネル効果を有効に
抑制することができるため、ゲート長の短縮が可能とな
り、ＭＯＳトランジスタの高速化も可能となる。
イン領域の形成に適用すると、短チャネル効果を有効に
抑制することができるため、ゲート長の短縮が可能とな
り、ＭＯＳトランジスタの高速化も可能となる。
【００１９】さらに、上記手段によれば、ｐｎ接合を一
回の熱処理により同時に形成できるため、プロセスの簡
略化が可能となる。
回の熱処理により同時に形成できるため、プロセスの簡
略化が可能となる。
【００２０】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
て説明する。
【００２１】図１〜図３は、本発明をバイポーラトラン
ジスタのベース・エミッタのｐｎ接合の形成に適用した
場合の一実施例を工程順に示したものである。なお、本
実施例は、従来のＳＳＴの技術を利用したものであり、
ベース引き出し電極（ポリシリコン）および外部ベース
領域の形成の仕方はＳＳＴと同一であるので、その説明
を省略する。
ジスタのベース・エミッタのｐｎ接合の形成に適用した
場合の一実施例を工程順に示したものである。なお、本
実施例は、従来のＳＳＴの技術を利用したものであり、
ベース引き出し電極（ポリシリコン）および外部ベース
領域の形成の仕方はＳＳＴと同一であるので、その説明
を省略する。
【００２２】図１は、ベース引き出し電極５ａ，５ｂか
らの不純物拡散によって外部ベース領域６ａ，６ｂを形
成した直後の状態を示す。なお、図１において、１はシ
リコンのような半導体基板、２はコレクタ埋め込み層、
３はエピタキシャル成長層、４は素子分離用フィールド
酸化膜、７は酸化シリコンのような層間絶縁膜である。
本実施例では、図１の状態から、層間絶縁膜７のエミッ
タ領域となる部分にエミッタ形成用窓７ａをドライエッ
チングによって開ける。その後、互いに拡散速度の異な
る２種のイオン種を含む混合ガス雰囲気中において基板
上にポリシリコン層８を気相成長させた後、熱処理を行
なって上記ポリシリコン中の不純物を基板に拡散させ
る。ここで、混合ガス中に含ませる不純物としてＢ（ボ
ロン）とＡｓ（ヒ素）を用いる。
らの不純物拡散によって外部ベース領域６ａ，６ｂを形
成した直後の状態を示す。なお、図１において、１はシ
リコンのような半導体基板、２はコレクタ埋め込み層、
３はエピタキシャル成長層、４は素子分離用フィールド
酸化膜、７は酸化シリコンのような層間絶縁膜である。
本実施例では、図１の状態から、層間絶縁膜７のエミッ
タ領域となる部分にエミッタ形成用窓７ａをドライエッ
チングによって開ける。その後、互いに拡散速度の異な
る２種のイオン種を含む混合ガス雰囲気中において基板
上にポリシリコン層８を気相成長させた後、熱処理を行
なって上記ポリシリコン中の不純物を基板に拡散させ
る。ここで、混合ガス中に含ませる不純物としてＢ（ボ
ロン）とＡｓ（ヒ素）を用いる。
【００２３】すると、シリコン中におけるボロンの拡散
速度の方が、ヒ素の拡散速度よりも１桁以上速いため、
一回の熱処理によってベース・エミッタ接合となるｐ型
拡散領域９とｎ型拡散領域１０が同時に形成される（図
２参照）。
速度の方が、ヒ素の拡散速度よりも１桁以上速いため、
一回の熱処理によってベース・エミッタ接合となるｐ型
拡散領域９とｎ型拡散領域１０が同時に形成される（図
２参照）。
【００２４】その後、ポリシリコン層８をパターニング
してエミッタ下部電極８ａを形成した後、層間絶縁膜７
にベース・コンタクト穴７ｂ，７ｂを開けてから、アル
ミニウム等の金属膜を蒸着してパターニングを行なって
エミッタ上部電極１１ａ，ベース電極１１ｂ，１１ｂを
形成することで、図３に示すようなバイポーラトランジ
スタが得られる。
してエミッタ下部電極８ａを形成した後、層間絶縁膜７
にベース・コンタクト穴７ｂ，７ｂを開けてから、アル
ミニウム等の金属膜を蒸着してパターニングを行なって
エミッタ上部電極１１ａ，ベース電極１１ｂ，１１ｂを
形成することで、図３に示すようなバイポーラトランジ
スタが得られる。
【００２５】図４には、ボロンとヒ素の２つのイオン種
を含む混合ガスを用いて基板上にポリシリコン層を気相
成長させた後、熱処理を行なってポリシリコン中のボロ
ンとヒ素を基板に拡散させるシミュレーションを行なっ
た結果得られた不純物濃度プロファイルを示す。このシ
ミュレーション結果は、ボロンの濃度が１．５×１０19
ｃｍ-3、ヒ素の濃度が４×１０19ｃｍ-3となるようにポ
リシリコン層を厚さ０．１ミクロンに堆積して、８５０
℃で３０分間のアニールを行なった場合のものである。
を含む混合ガスを用いて基板上にポリシリコン層を気相
成長させた後、熱処理を行なってポリシリコン中のボロ
ンとヒ素を基板に拡散させるシミュレーションを行なっ
た結果得られた不純物濃度プロファイルを示す。このシ
ミュレーション結果は、ボロンの濃度が１．５×１０19
ｃｍ-3、ヒ素の濃度が４×１０19ｃｍ-3となるようにポ
リシリコン層を厚さ０．１ミクロンに堆積して、８５０
℃で３０分間のアニールを行なった場合のものである。
【００２６】同図において、横軸は基板の表面からの距
離、縦軸は濃度であり、点線は拡散後のヒ素の濃度分布
を、また一点鎖線はボロンの濃度分布をそれぞれ示す。
図４より、ｐ型拡散層の深さが約０．１ミクロンで、ｎ
型拡散層の深さが約０．０５ミクロンのｐｎ接合が得ら
れることが分かる。
離、縦軸は濃度であり、点線は拡散後のヒ素の濃度分布
を、また一点鎖線はボロンの濃度分布をそれぞれ示す。
図４より、ｐ型拡散層の深さが約０．１ミクロンで、ｎ
型拡散層の深さが約０．０５ミクロンのｐｎ接合が得ら
れることが分かる。
【００２７】図５は、本発明を、２重ドレイン構造を有
するＭＯＳトランジスタの形成に適用した場合の一実施
例を示したものである。
するＭＯＳトランジスタの形成に適用した場合の一実施
例を示したものである。
【００２８】本実施例では、基板１の表面にゲート酸化
膜２１を介してゲート電極２２を形成した後、絶縁膜２
３を形成してソース、ドレイン領域となる部分にコンタ
クト穴２３ａ，２３ｂをエッチングによって開ける。そ
の後、互いに拡散速度の異なる２種のイオン種を含む混
合ガス雰囲気中において基板上にポリシリコン層２５を
気相成長させた後、熱処理を行なって上記ポリシリコン
中の不純物を基板に拡散させて２重構造のソース、ドレ
イン領域２４ａ，２４ｂを形成する。ここで、混合ガス
中に含ませる不純物としてＰ（リン）とＡｓ（ヒ素）を
用いる。この場合、リンの拡散速度の方がヒ素の拡散速
度よりも速いため、リンをドナーとするｎ型拡散層の内
側にヒ素をドナーとするｎ型拡散層が形成された構造と
なる。
膜２１を介してゲート電極２２を形成した後、絶縁膜２
３を形成してソース、ドレイン領域となる部分にコンタ
クト穴２３ａ，２３ｂをエッチングによって開ける。そ
の後、互いに拡散速度の異なる２種のイオン種を含む混
合ガス雰囲気中において基板上にポリシリコン層２５を
気相成長させた後、熱処理を行なって上記ポリシリコン
中の不純物を基板に拡散させて２重構造のソース、ドレ
イン領域２４ａ，２４ｂを形成する。ここで、混合ガス
中に含ませる不純物としてＰ（リン）とＡｓ（ヒ素）を
用いる。この場合、リンの拡散速度の方がヒ素の拡散速
度よりも速いため、リンをドナーとするｎ型拡散層の内
側にヒ素をドナーとするｎ型拡散層が形成された構造と
なる。
【００２９】上記のような２重構造のソース、ドレイン
を有するＭＯＳトランジスタにあっては、短チャネル効
果を有効に抑制することができるため、ゲート長の短縮
が可能となり、ＭＯＳトランジスタの高速化も可能とな
る。２重構造のソース、ドレインを有するＭＯＳトラン
ジスタは既に公知であり、それによる短チャネル効果の
抑制メカニズムも良く知られているので、説明を省略す
る。
を有するＭＯＳトランジスタにあっては、短チャネル効
果を有効に抑制することができるため、ゲート長の短縮
が可能となり、ＭＯＳトランジスタの高速化も可能とな
る。２重構造のソース、ドレインを有するＭＯＳトラン
ジスタは既に公知であり、それによる短チャネル効果の
抑制メカニズムも良く知られているので、説明を省略す
る。
【００３０】なお、実施例においては、ｎチャネルＭＯ
Ｓトランジスタを例にとって説明したが、同様の方法に
より、イオン種を適宜選択することにより、２重ドレイ
ン構造のｐチャネルＭＯＳトランジスタも容易に形成す
ることができる。
Ｓトランジスタを例にとって説明したが、同様の方法に
より、イオン種を適宜選択することにより、２重ドレイ
ン構造のｐチャネルＭＯＳトランジスタも容易に形成す
ることができる。
【００３１】また、使用する不純物は実施例のボロンと
ヒ素の組合せやリンとヒ素の組合せに限定されるもので
なく、拡散速度の異なる不純物であればどのような組合
せであっても良い。
ヒ素の組合せやリンとヒ素の組合せに限定されるもので
なく、拡散速度の異なる不純物であればどのような組合
せであっても良い。
【００３２】以上説明したように、上記実施例は、半導
体基板表面に形成された絶縁膜の所定位置に拡散用の窓
を開けておいて、互いに拡散速度の異なる２種のイオン
種を含む混合ガス雰囲気中にて基板上にポリシリコン層
を気相成長させた後、熱処理を行なって上記ポリシリコ
ン中の不純物を基板に拡散させることにより、接合を形
成させるようにしたので、イオン打ち込みを行う必要が
なくなり、イオン注入法で問題となっていた基板へのダ
メージの発生を防止でき、これによってダメージに沿っ
てイオンが深く打ち込まれてしまうのを回避できるとと
もに、ダメージ回復のためのアニールが不要となって、
浅くかつ高濃度な接合を得ることができるという効果が
ある。
体基板表面に形成された絶縁膜の所定位置に拡散用の窓
を開けておいて、互いに拡散速度の異なる２種のイオン
種を含む混合ガス雰囲気中にて基板上にポリシリコン層
を気相成長させた後、熱処理を行なって上記ポリシリコ
ン中の不純物を基板に拡散させることにより、接合を形
成させるようにしたので、イオン打ち込みを行う必要が
なくなり、イオン注入法で問題となっていた基板へのダ
メージの発生を防止でき、これによってダメージに沿っ
てイオンが深く打ち込まれてしまうのを回避できるとと
もに、ダメージ回復のためのアニールが不要となって、
浅くかつ高濃度な接合を得ることができるという効果が
ある。
【００３３】また、バイポーラトランジスタのベース・
エミッタのｐｎ接合の形成に適用した場合には、浅くか
つ高濃度な接合が得られるため、遮断周波数を高くしか
つベース抵抗を低くすることができ、これによってバイ
ポーラトランジスタの最大発振周波数を高め高速化、高
性能化を達成することができるという効果がある。
エミッタのｐｎ接合の形成に適用した場合には、浅くか
つ高濃度な接合が得られるため、遮断周波数を高くしか
つベース抵抗を低くすることができ、これによってバイ
ポーラトランジスタの最大発振周波数を高め高速化、高
性能化を達成することができるという効果がある。
【００３４】一方、ＭＯＳトランジスタの２重ソース、
２重ドレイン領域の形成に適用した場合には、短チャネ
ル効果を有効に抑制することができるため、ゲート長の
短縮が可能となり、ＭＯＳトランジスタの高速化が可能
となるという効果がある。
２重ドレイン領域の形成に適用した場合には、短チャネ
ル効果を有効に抑制することができるため、ゲート長の
短縮が可能となり、ＭＯＳトランジスタの高速化が可能
となるという効果がある。
【００３５】さらに、ｐｎ接合を一回の熱処理により同
時に形成できるため、プロセスが簡単になるという効果
がある。
時に形成できるため、プロセスが簡単になるという効果
がある。
【００３６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、Ｍ
ＯＳトランジスタのソース、ドレインの２重構造は上記
実施例のように、同一導電型の拡散層に限定されず、ｐ
ｎ接合のような２重構造であっても良い。このような構
造にした場合、単一構造に比べてソース、ドレイン領域
を薄くすることが可能である。また、本発明はｐｎ接合
のように２つの拡散層の接合のみならず、ｐｎｐあるい
はｎｐｎのように３つの拡散層の接合の形成にも適用で
きるものである。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、Ｍ
ＯＳトランジスタのソース、ドレインの２重構造は上記
実施例のように、同一導電型の拡散層に限定されず、ｐ
ｎ接合のような２重構造であっても良い。このような構
造にした場合、単一構造に比べてソース、ドレイン領域
を薄くすることが可能である。また、本発明はｐｎ接合
のように２つの拡散層の接合のみならず、ｐｎｐあるい
はｎｐｎのように３つの拡散層の接合の形成にも適用で
きるものである。
【００３７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるトラン
ジスタの拡散層の形成に適用した場合について説明した
が、この発明はそれに限定されるものでなく、ダイオー
ド、容量その他の素子の拡散層の形成に利用することが
できる。
なされた発明をその背景となった利用分野であるトラン
ジスタの拡散層の形成に適用した場合について説明した
が、この発明はそれに限定されるものでなく、ダイオー
ド、容量その他の素子の拡散層の形成に利用することが
できる。
【００３８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００３９】すなわち、従来に比べて浅くしかも高濃度
な接合を形成することができる。また、バイポーラトラ
ンジスタのベース，エミッタの形成やＭＯＳトランジス
タの２重ソース、２重ドレインの形成に適用した場合に
は、トランジスタの高速化、高性能化を図ることができ
る。さらに、従来方法に比べて簡単なプロセスにより接
合を形成することができる。
な接合を形成することができる。また、バイポーラトラ
ンジスタのベース，エミッタの形成やＭＯＳトランジス
タの２重ソース、２重ドレインの形成に適用した場合に
は、トランジスタの高速化、高性能化を図ることができ
る。さらに、従来方法に比べて簡単なプロセスにより接
合を形成することができる。
【図１】本発明をバイポーラトランジスタのベース・エ
ミッタのｐｎ接合の形成に適用した場合の一実施例を工
程順に示す断面図である。
ミッタのｐｎ接合の形成に適用した場合の一実施例を工
程順に示す断面図である。
【図２】本発明をバイポーラトランジスタのベース・エ
ミッタのｐｎ接合の形成に適用した場合の一実施例を工
程順に示す断面図である。
ミッタのｐｎ接合の形成に適用した場合の一実施例を工
程順に示す断面図である。
【図３】本発明をバイポーラトランジスタのベース・エ
ミッタのｐｎ接合の形成に適用した場合の一実施例を工
程順に示す断面図である。
ミッタのｐｎ接合の形成に適用した場合の一実施例を工
程順に示す断面図である。
【図４】第１の実施例のシミュレーションを行なった結
果得られた不純物濃度プロファイルを示すグラフであ
る。
果得られた不純物濃度プロファイルを示すグラフであ
る。
【図５】本発明をＭＯＳトランジスタの２重ソース，２
重ドレインの形成に適用した場合の実施例を示す断面図
である。
重ドレインの形成に適用した場合の実施例を示す断面図
である。
１ 半導体基板 ２ コレクタ埋め込み層 ３ エピタキシャル成長層 ４ 素子分離用フィールド酸化膜 ５ａ，５ｂ ベース引き出し電極 ６ａ，６ｂ 外部ベース領域 ７ 層間絶縁膜 ８ ポリシリコン層 ８ａ エミッタ下部電極 ９ ｐ型拡散領域（ベース領域） １０ ｎ型拡散領域（エミッタ領域） １１ｂ，１１ｂ ベース電極 ２１ ゲート酸化膜 ２２ ゲート電極 ２３ 絶縁膜 ２４ａ，２４ｂ ソース、ドレイン領域
Claims (4)
- 【請求項１】 半導体基板表面に形成された絶縁膜の所
定位置に拡散用の窓を開けておいて、互いに拡散速度の
異なる２種のイオン種を含む混合ガス雰囲気中にて基板
上に半導体層を気相成長させた後、熱処理を行なって上
記半導体層中の不純物を基板に拡散させることにより、
接合を形成させるようにしたことを特徴とする半導体装
置の製造方法。 - 【請求項２】 上記２種のイオン種は基板半導体に対し
てアクセプタとなる不純物とドナーとなる不純物のイオ
ンであり、上記接合はバイポーラトランジスタのベース
・エミッタ接合であることを特徴とする請求項１に記載
の半導体装置の製造方法。 - 【請求項３】 上記２種のイオン種は基板半導体に対し
てアクセプタとなる不純物同士もしくはドナーとなる不
純物同士のイオンであり、上記接合はＭＯＳトランジス
タの２重ソース領域もしくは２重ドレイン領域であるこ
とを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項４】 上記半導体層は多結晶シリコン層である
ことを特徴とする請求項１，２または３に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7066417A JPH08264553A (ja) | 1995-03-24 | 1995-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7066417A JPH08264553A (ja) | 1995-03-24 | 1995-03-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264553A true JPH08264553A (ja) | 1996-10-11 |
Family
ID=13315206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7066417A Pending JPH08264553A (ja) | 1995-03-24 | 1995-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264553A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003513467A (ja) * | 1999-10-29 | 2003-04-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フラッシュメモリのソース／ドレインに対する固体ソースドーピング |
-
1995
- 1995-03-24 JP JP7066417A patent/JPH08264553A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003513467A (ja) * | 1999-10-29 | 2003-04-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フラッシュメモリのソース／ドレインに対する固体ソースドーピング |
| JP4895452B2 (ja) * | 1999-10-29 | 2012-03-14 | スパンション エルエルシー | フラッシュメモリのソース／ドレインに対する固体ソースドーピング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294129B1 (ko) | 고속이며 기생용량이 낮은 반도체 장치 및 그 제조방법 | |
| US5340753A (en) | Method for fabricating self-aligned epitaxial base transistor | |
| KR940003589B1 (ko) | BiCMOS 소자의 제조 방법 | |
| JPH0689900A (ja) | 自己整合型バイポーラトランジスタ製造方法 | |
| KR940000386B1 (ko) | 바이폴라트랜지스터의 제조방법 | |
| JPH01264253A (ja) | 半導体装置の製造方法 | |
| US7217628B2 (en) | High performance integrated vertical transistors and method of making the same | |
| US4994881A (en) | Bipolar transistor | |
| US5037768A (en) | Method of fabricating a double polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors | |
| US4983531A (en) | Method of fabricating a single polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors | |
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH0645343A (ja) | ボロシリケイトガラススペーサを有する半導体装置及びその製造方法 | |
| US6171894B1 (en) | Method of manufacturing BICMOS integrated circuits on a conventional CMOS substrate | |
| KR940006693B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH05283520A (ja) | 半導体装置の製造方法 | |
| JPH08264553A (ja) | 半導体装置の製造方法 | |
| JPH09232457A (ja) | 半導体装置の製造方法 | |
| US20030027383A1 (en) | Method for manufacturing a bipolar transistor in a CMOS integrated circuit | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JP4213298B2 (ja) | 半導体装置の製造方法 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPH03142843A (ja) | 半導体集積回路の製造方法 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 |