JPH08264604A - 電子回路装置の製造方法 - Google Patents
電子回路装置の製造方法Info
- Publication number
- JPH08264604A JPH08264604A JP8010660A JP1066096A JPH08264604A JP H08264604 A JPH08264604 A JP H08264604A JP 8010660 A JP8010660 A JP 8010660A JP 1066096 A JP1066096 A JP 1066096A JP H08264604 A JPH08264604 A JP H08264604A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electronic circuit
- field
- test
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】通常では発見されない潜在欠陥を発見し、フィ
ールド信頼性を大幅に向上した電子回路装置を提供す
る。 【解決手段】ＬＳＩウエハ１に、レンズ１３で集光した
レーザ光等を照射し、回路テストする。
ールド信頼性を大幅に向上した電子回路装置を提供す
る。 【解決手段】ＬＳＩウエハ１に、レンズ１３で集光した
レーザ光等を照射し、回路テストする。
Description
【０００１】
【発明の属する技術分野】本発明の利用分野は電子回路
装置の製造方法に関する。
装置の製造方法に関する。
【０００２】
【従来の技術】半導体素子は、微細化、高密度化が進む
に従って、欠陥の増大と生産時の歩留まり低下が進み、
量産時の大きな問題となっていた。これに対処するた
め、半導体メモリでは、歩留まり向上を目的としたチッ
プレベルでの冗長ビット技術という概念があった（電子
通信学会論文誌１９８３／１２月Ｖｏｌ.Ｊ６６−Ｃ，
Ｎｏ．１２ｐ９０３〜９１０）。これは同一チップ上に
予備のワード線またはデータ線を備えておき、メモリテ
スタによる検査の結果通常のメモリセル内に欠陥セルが
判明した場合、この欠陥セルをワードまたはデータ線単
位で予備の線に切り換える。
に従って、欠陥の増大と生産時の歩留まり低下が進み、
量産時の大きな問題となっていた。これに対処するた
め、半導体メモリでは、歩留まり向上を目的としたチッ
プレベルでの冗長ビット技術という概念があった（電子
通信学会論文誌１９８３／１２月Ｖｏｌ.Ｊ６６−Ｃ，
Ｎｏ．１２ｐ９０３〜９１０）。これは同一チップ上に
予備のワード線またはデータ線を備えておき、メモリテ
スタによる検査の結果通常のメモリセル内に欠陥セルが
判明した場合、この欠陥セルをワードまたはデータ線単
位で予備の線に切り換える。
【０００３】図２はこの一実施例を示す。図２（ａ）
で、製造工程を終ったＬＳＩのウエハ１はＸＹテーブル
２に乗せられ、位置決めされて所定の位置に停止され
る。そして指定されたＬＳＩチップのパッド３に複数の
プローブ針４が接触し、メモリテスタ５により、メモリ
セルがすべて正常に動作するかどうかを電気的にテスト
する。そしてその結果をテスト結果記憶部６に収納す
る。そして、欠陥があり、正常に動作しないメモリが発
見されるとこのテスト結果をもとにメモリ救済装置（図
示せず）での救済に入り、欠陥メモリを切離し、予備の
メモリセルに切り換える。図２（ｂ）はその概念図を示
す。正規のメモリセルの列Ａ，Ｂ，Ｃ……７のうち、Ｂ
の列に欠陥メモリセル８が発見されると、回路切換素子
９に切換操作をし、Ｂの列を切り離して、予備のメモリ
セル列Ｚ１０に接続する。このようにして、欠陥セルが
あってもＬＳＩチップは予備のセルを代わりに用いるこ
とにより、欠陥のないチップとして使用できるようにす
ることができる。このようにすることにより、不良チッ
プとなるものを救済し、歩留まりの悪化を大幅に改善す
ることができる。
で、製造工程を終ったＬＳＩのウエハ１はＸＹテーブル
２に乗せられ、位置決めされて所定の位置に停止され
る。そして指定されたＬＳＩチップのパッド３に複数の
プローブ針４が接触し、メモリテスタ５により、メモリ
セルがすべて正常に動作するかどうかを電気的にテスト
する。そしてその結果をテスト結果記憶部６に収納す
る。そして、欠陥があり、正常に動作しないメモリが発
見されるとこのテスト結果をもとにメモリ救済装置（図
示せず）での救済に入り、欠陥メモリを切離し、予備の
メモリセルに切り換える。図２（ｂ）はその概念図を示
す。正規のメモリセルの列Ａ，Ｂ，Ｃ……７のうち、Ｂ
の列に欠陥メモリセル８が発見されると、回路切換素子
９に切換操作をし、Ｂの列を切り離して、予備のメモリ
セル列Ｚ１０に接続する。このようにして、欠陥セルが
あってもＬＳＩチップは予備のセルを代わりに用いるこ
とにより、欠陥のないチップとして使用できるようにす
ることができる。このようにすることにより、不良チッ
プとなるものを救済し、歩留まりの悪化を大幅に改善す
ることができる。
【０００４】この切り換える方法に電気ヒューズ方式の
溶段または短絡をするものと、レーザ・パルスにより配
線の切断をするものが知られており、本発明は第３の方
法としてレーザ加熱拡散接続方式を提案、検討したもの
である。いずれの切換方式も、回路装置を常温、通常の
使用条件でテストして欠陥を検査し、メモリチップを救
済するものである。
溶段または短絡をするものと、レーザ・パルスにより配
線の切断をするものが知られており、本発明は第３の方
法としてレーザ加熱拡散接続方式を提案、検討したもの
である。いずれの切換方式も、回路装置を常温、通常の
使用条件でテストして欠陥を検査し、メモリチップを救
済するものである。
【０００５】しかし、このような従来の検査、救済方法
では、より高密度化、微細化、極薄膜化、立体構造化が
進みつつある現代のｕＬＳＩ等の、フィールドで一定の
確率で発生する可能性のある潜在的欠陥の発見およびこ
れらのチップの救済は不可能ないしは著しく困難であ
る。
では、より高密度化、微細化、極薄膜化、立体構造化が
進みつつある現代のｕＬＳＩ等の、フィールドで一定の
確率で発生する可能性のある潜在的欠陥の発見およびこ
れらのチップの救済は不可能ないしは著しく困難であ
る。
【０００６】
【発明が解決しようとする課題】従来技術の問題点であ
る潜在欠陥の抽出の困難さを解決し、電子回路装置のフ
ィールドでの信頼性を向上させる電子回路装置の製造方
法を提供するのが本発明の目的である。
る潜在欠陥の抽出の困難さを解決し、電子回路装置のフ
ィールドでの信頼性を向上させる電子回路装置の製造方
法を提供するのが本発明の目的である。
【０００７】
【課題を解決するための手段】通常の使用状態より少し
過酷な環境条件を被検査物に与えた状態で回路テストを
行い、フィルド異常の可能性を推測し、その原因を特定
して救済処理をすることにより、信頼性の高いデバイス
を製造し、供給する。
過酷な環境条件を被検査物に与えた状態で回路テストを
行い、フィルド異常の可能性を推測し、その原因を特定
して救済処理をすることにより、信頼性の高いデバイス
を製造し、供給する。
【０００８】レーザ光またはその他の物理的量を、回路
をテストする際に与えることにより、通常の物理状態よ
りも厳しい状態を作り出し、ＬＳＩ回路に正常動作より
も少し過酷な状態とし、テストすることにより、正常動
作では見付けられない潜在的欠陥を見付け出し、これを
取り除くことにより、出荷前に正常であって、フィルド
に出てから欠陥となり得る欠陥を有する製品を、予防修
理して出荷することができるようにする。
をテストする際に与えることにより、通常の物理状態よ
りも厳しい状態を作り出し、ＬＳＩ回路に正常動作より
も少し過酷な状態とし、テストすることにより、正常動
作では見付けられない潜在的欠陥を見付け出し、これを
取り除くことにより、出荷前に正常であって、フィルド
に出てから欠陥となり得る欠陥を有する製品を、予防修
理して出荷することができるようにする。
【０００９】
【発明の実施の形態】図１は本発明の一実施例の説明図
である。製造工程を終って完成したＬＳＩのウエハ１は
ＸＹテーブル２に乗せられ、位置決めされて所定の位置
に停止される。そして指定されたＬＳＩチップのパッド
３にプローブ針４が接触する。そしてメモリテスタ５に
より、メモリセルがすべて正常に動作するかどうかを電
気的にテストする。そしてその結果をテスト結果記憶部
６に収納する。この電気的テストの際、テストされるチ
ップにレーザ発振器１１から出たレーザ光１２を集光レ
ンズ１３で集光し、テストされるチップ上に照射し、テ
スト時瞬間的に１００℃前後の高温にチップ表面の能度
部分を上昇させる。このようにすることにより、通常の
条件では発見されない潜在欠陥を発見することができる
ようになり、対策修理することにより、出荷製品のフィ
ルド信頼性を大幅に向上できるようになった。
である。製造工程を終って完成したＬＳＩのウエハ１は
ＸＹテーブル２に乗せられ、位置決めされて所定の位置
に停止される。そして指定されたＬＳＩチップのパッド
３にプローブ針４が接触する。そしてメモリテスタ５に
より、メモリセルがすべて正常に動作するかどうかを電
気的にテストする。そしてその結果をテスト結果記憶部
６に収納する。この電気的テストの際、テストされるチ
ップにレーザ発振器１１から出たレーザ光１２を集光レ
ンズ１３で集光し、テストされるチップ上に照射し、テ
スト時瞬間的に１００℃前後の高温にチップ表面の能度
部分を上昇させる。このようにすることにより、通常の
条件では発見されない潜在欠陥を発見することができる
ようになり、対策修理することにより、出荷製品のフィ
ルド信頼性を大幅に向上できるようになった。
【００１０】図３は本発明の第二実施例を示す説明図で
ある。製造工程を終って完成したＬＳＩのウエハ１はＸ
Ｙテーブル２に乗せられて位置決めされ、所定の位置に
停止される。そして指定されたＬＳＩチップのパッド３
にプローブ針４が接触する。そしてメモリテスタ５によ
り、メモリセルがすべて正常に動作するかどうかを電気
的にテストする。そしてその結果をテスト記憶部６に収
納する。この電気テストの際、テストされるチップに、
磁力線発生器２１から出た磁力線２２をテストされるチ
ップに照射し、有磁場状態とする。
ある。製造工程を終って完成したＬＳＩのウエハ１はＸ
Ｙテーブル２に乗せられて位置決めされ、所定の位置に
停止される。そして指定されたＬＳＩチップのパッド３
にプローブ針４が接触する。そしてメモリテスタ５によ
り、メモリセルがすべて正常に動作するかどうかを電気
的にテストする。そしてその結果をテスト記憶部６に収
納する。この電気テストの際、テストされるチップに、
磁力線発生器２１から出た磁力線２２をテストされるチ
ップに照射し、有磁場状態とする。
【００１１】このようにすることにより、通常の電気テ
ストでは発見されない潜在的欠陥を発見することができ
るようになり、対策、修正、選別することにより、出荷
製品のフィールドでの信頼性を大幅に向上できるように
なった。
ストでは発見されない潜在的欠陥を発見することができ
るようになり、対策、修正、選別することにより、出荷
製品のフィールドでの信頼性を大幅に向上できるように
なった。
【００１２】図４は本発明の第三の実施例を示す説明図
である。製造工程を終って完成したＬＳＩのウエハ１は
ＸＹテーブル２に乗せられて位置決めされ、所定の位置
に停止される。そして指定されたＬＳＩチップのパッド
３にプローブ針４が接触する。そしてメモリテスタ５に
より、メモリセルがすべて正常に動作するかどうかを電
気的にテストする。そしてその結果をテスト記憶部６に
収納する。この電気テストの際、テストされるチップ
に、高電圧または高周波発生装置３１で発生させた高電
圧場または高周波場３２を印加する。３３，３４は高電
圧場または高周波場を印加するための電極である。
である。製造工程を終って完成したＬＳＩのウエハ１は
ＸＹテーブル２に乗せられて位置決めされ、所定の位置
に停止される。そして指定されたＬＳＩチップのパッド
３にプローブ針４が接触する。そしてメモリテスタ５に
より、メモリセルがすべて正常に動作するかどうかを電
気的にテストする。そしてその結果をテスト記憶部６に
収納する。この電気テストの際、テストされるチップ
に、高電圧または高周波発生装置３１で発生させた高電
圧場または高周波場３２を印加する。３３，３４は高電
圧場または高周波場を印加するための電極である。
【００１３】このようにすることにより、通常の電気テ
ストでは発見されない潜在的欠陥を発見することができ
るようになり、対策、修正、選別することにより、出荷
製品のフィールドでの信頼性を大幅に向上できるように
なった。
ストでは発見されない潜在的欠陥を発見することができ
るようになり、対策、修正、選別することにより、出荷
製品のフィールドでの信頼性を大幅に向上できるように
なった。
【００１４】図５は本発明の第四実施例を示す説明図で
ある。製造工程を終って完成したＬＳＩのウエハ１はＸ
Ｙテーブル２に乗せられて位置決めされ、所定の位置に
停止される。そして指定されたＬＳＩチップのパッド３
にプローブ針４が接触する。そしてメモリテスタ５によ
り、メモリセルがすべて正常に動作するかどうかを電気
的にテストする。そしてその結果をテスト記憶部６に収
納する。この電気テストの際、テストされるチップに、
超音波ソース４１から収束型ホーン４２を介して出射さ
れた超音波４３を照射し、チップを加振する。
ある。製造工程を終って完成したＬＳＩのウエハ１はＸ
Ｙテーブル２に乗せられて位置決めされ、所定の位置に
停止される。そして指定されたＬＳＩチップのパッド３
にプローブ針４が接触する。そしてメモリテスタ５によ
り、メモリセルがすべて正常に動作するかどうかを電気
的にテストする。そしてその結果をテスト記憶部６に収
納する。この電気テストの際、テストされるチップに、
超音波ソース４１から収束型ホーン４２を介して出射さ
れた超音波４３を照射し、チップを加振する。
【００１５】このようにすることにより、通常の電気テ
ストでは発見されない潜在的欠陥を発見することができ
るようになり、対策、修正、選別することにより、出荷
製品のフィールドでの信頼性を大幅に向上できるように
なった。
ストでは発見されない潜在的欠陥を発見することができ
るようになり、対策、修正、選別することにより、出荷
製品のフィールドでの信頼性を大幅に向上できるように
なった。
【００１６】図６は本発明の第五実施例を示す説明図で
ある。製造工程を終って完成したＬＳＩのウエハ１はＸ
Ｙテーブル２に乗せられて位置決めされ、所定の位置に
停止される。そして指定されたＬＳＩチップのパッド３
にプローブ針４が接触する。そしてメモリテスタ５によ
り、メモリセルがすべて正常に動作するかどうかを電気
的にテストする。そしてその結果をテスト記憶部６に収
納する。この電気テストの際、テストされるチップに、
Ｘ線源５７より出射されたＸ線５２を照射する。この
際、Ｘ線が外部に漏れないように、鉛筆で囲った防禦箱
５３に必要な部分を収納する必要がある。
ある。製造工程を終って完成したＬＳＩのウエハ１はＸ
Ｙテーブル２に乗せられて位置決めされ、所定の位置に
停止される。そして指定されたＬＳＩチップのパッド３
にプローブ針４が接触する。そしてメモリテスタ５によ
り、メモリセルがすべて正常に動作するかどうかを電気
的にテストする。そしてその結果をテスト記憶部６に収
納する。この電気テストの際、テストされるチップに、
Ｘ線源５７より出射されたＸ線５２を照射する。この
際、Ｘ線が外部に漏れないように、鉛筆で囲った防禦箱
５３に必要な部分を収納する必要がある。
【００１７】このようにすることにより、通常の電気テ
ストでは発見されない潜在的欠陥を発見することができ
るようになり、対策、修正、選別することにより、出荷
製品のフィールドでの信頼性を大幅に向上できるように
なった。
ストでは発見されない潜在的欠陥を発見することができ
るようになり、対策、修正、選別することにより、出荷
製品のフィールドでの信頼性を大幅に向上できるように
なった。
【００１８】図７は本発明の第六実施例を示す説明図で
ある。製造工程を終って完成したＬＳＩのウエハ１はＸ
Ｙテーブル２に乗せられて位置決めされ、所定の位置に
停止され、指定されたＬＳＩチップのパッド３にプロー
ブ針４が接触する。そしてメモリテスタ５により、メモ
リセルがすべて正常に動作するかどうかを電気的にテス
トする。その結果をテスト記憶部６に収納する。この電
気テストの際、テストされるチップに、α線またはβ線
またはγ線等の放射線源６１から出た放射線６２を照射
してやる。この際、放射線が外に漏れないよう、必要な
部分を遮蔽容器６３に収納する必要がある。
ある。製造工程を終って完成したＬＳＩのウエハ１はＸ
Ｙテーブル２に乗せられて位置決めされ、所定の位置に
停止され、指定されたＬＳＩチップのパッド３にプロー
ブ針４が接触する。そしてメモリテスタ５により、メモ
リセルがすべて正常に動作するかどうかを電気的にテス
トする。その結果をテスト記憶部６に収納する。この電
気テストの際、テストされるチップに、α線またはβ線
またはγ線等の放射線源６１から出た放射線６２を照射
してやる。この際、放射線が外に漏れないよう、必要な
部分を遮蔽容器６３に収納する必要がある。
【００１９】このようにすることにより、通常の電気テ
ストでは発見されない潜在的欠陥を発見することができ
るようになり、対策、修正、選別することにより、出荷
製品のフィールドでの信頼性を大幅に向上できるように
なった。
ストでは発見されない潜在的欠陥を発見することができ
るようになり、対策、修正、選別することにより、出荷
製品のフィールドでの信頼性を大幅に向上できるように
なった。
【００２０】図８は本発明の第七実施例を示す説明図で
ある。製造工程を終って完成したＬＳＩのウエハ１はＸ
Ｙテーブル２に乗せられて位置決めされ、所定の位置に
停止される。そして指定されたＬＳＩチップのパッド３
にプローブ針４が接触する。そしてメモリテスタ５によ
り、メモリセルがすべて正常に動作するかどうかを電気
的にテストする。そしてその結果をテスト記憶部６に収
納する。この電気テストの際、テストされるチップに、
レーザ光源１１、磁力線発生器２１、超音波リース４
１、Ｘ線源５１、放射線源６１から出たレーザ光１２、
磁力線２２、超音波４３、Ｘ線、放射線６２を照射す
る。また、その際、防護用をかねた耐圧容器８１に入
れ、減圧口８２から真空ポンプ８３により排気し減圧状
態にしたり、ガス導入口８４から空気等を送り込んで加
圧状態にする。
ある。製造工程を終って完成したＬＳＩのウエハ１はＸ
Ｙテーブル２に乗せられて位置決めされ、所定の位置に
停止される。そして指定されたＬＳＩチップのパッド３
にプローブ針４が接触する。そしてメモリテスタ５によ
り、メモリセルがすべて正常に動作するかどうかを電気
的にテストする。そしてその結果をテスト記憶部６に収
納する。この電気テストの際、テストされるチップに、
レーザ光源１１、磁力線発生器２１、超音波リース４
１、Ｘ線源５１、放射線源６１から出たレーザ光１２、
磁力線２２、超音波４３、Ｘ線、放射線６２を照射す
る。また、その際、防護用をかねた耐圧容器８１に入
れ、減圧口８２から真空ポンプ８３により排気し減圧状
態にしたり、ガス導入口８４から空気等を送り込んで加
圧状態にする。
【００２１】このようにすることにより、通常の電気テ
ストでは発見されない潜在的欠陥を発見することがで
き、対策、修正、選別することにより、出荷製品のフィ
ールドでの信頼性が向上する。
ストでは発見されない潜在的欠陥を発見することがで
き、対策、修正、選別することにより、出荷製品のフィ
ールドでの信頼性が向上する。
【００２２】
【発明の効果】本発明によれば、従来は発見できなかっ
た、潜在欠陥を効率良く発見できるようになり、フィル
ドでの電子回路装置の信頼性を大幅に向上できる。
た、潜在欠陥を効率良く発見できるようになり、フィル
ドでの電子回路装置の信頼性を大幅に向上できる。
【図１】本発明の一実施例を示す説明図。
【図２】従来の回路テストの一例を示す説明図。
【図３】本発明の第二実施例を示す説明図。
【図４】本発明の第三実施例を示す説明図。
【図５】本発明の第四実施例を示す説明図。
【図６】本発明の第五実施例を示す説明図。
【図７】本発明の第六実施例を示す説明図。
【図８】本発明の第七実施例を示す説明図。
１…ウエハ、 ２…ＸＹテーブル、 ３…パッド、 ４…プローブ針、 ５…メモリテスタ、 ６…テスト結果記憶部、 １１…レーザ発振器、 １２…レーザ光、 １３…集光レンズ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/326 Ｈ０１Ｌ 21/326 (72)発明者 伊藤 文和 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内
Claims (3)
- 【請求項１】電子回路をテストする際に通常の物理条件
より少し過酷な条件を与えた状態でテストすることを特
徴とする電子回路装置の製造方法。 - 【請求項２】請求項１において、テスト時にレーザ光を
照射してＬＳＩチップ表面を瞬間的に１００度Ｃに上昇
させる電子回路装置の製造方法。 - 【請求項３】請求項１において、テスト時に磁力線、ま
たは高電圧場や高周波場、または超高波振動、またはＸ
線、または放射線、または減圧、または加圧、またはこ
れらにレーザ光を加えたもののうちから単独または複数
個を同時に与える電子回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8010660A JPH08264604A (ja) | 1995-01-25 | 1996-01-25 | 電子回路装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-9531 | 1995-01-25 | ||
| JP953195 | 1995-01-25 | ||
| JP8010660A JPH08264604A (ja) | 1995-01-25 | 1996-01-25 | 電子回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264604A true JPH08264604A (ja) | 1996-10-11 |
Family
ID=26344274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8010660A Pending JPH08264604A (ja) | 1995-01-25 | 1996-01-25 | 電子回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264604A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193079A (ja) * | 2007-01-31 | 2008-08-21 | Internatl Business Mach Corp <Ibm> | Ｓｐｑｌ、信頼性、および歩留まり性能を向上させたｉｃデバイス試験の実施のための方法および装置 |
| JP2010091334A (ja) * | 2008-10-06 | 2010-04-22 | Toyota Motor Corp | 半導体装置の放射線照射試験方法 |
| CN101881809A (zh) * | 2010-06-29 | 2010-11-10 | 上海大学 | 20倍聚光电池测试系统装置 |
| FR3046695A1 (fr) * | 2016-01-11 | 2017-07-14 | Centre Nat Rech Scient | Generateur de champ magnetique |
-
1996
- 1996-01-25 JP JP8010660A patent/JPH08264604A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193079A (ja) * | 2007-01-31 | 2008-08-21 | Internatl Business Mach Corp <Ibm> | Ｓｐｑｌ、信頼性、および歩留まり性能を向上させたｉｃデバイス試験の実施のための方法および装置 |
| JP2010091334A (ja) * | 2008-10-06 | 2010-04-22 | Toyota Motor Corp | 半導体装置の放射線照射試験方法 |
| CN101881809A (zh) * | 2010-06-29 | 2010-11-10 | 上海大学 | 20倍聚光电池测试系统装置 |
| FR3046695A1 (fr) * | 2016-01-11 | 2017-07-14 | Centre Nat Rech Scient | Generateur de champ magnetique |
| WO2017121947A1 (fr) * | 2016-01-11 | 2017-07-20 | Centre National De La Recherche Scientifique | Generateur de champ magnetique |
| CN108885932A (zh) * | 2016-01-11 | 2018-11-23 | 国家科学研究中心 | 磁场生成器 |
| US11139099B2 (en) | 2016-01-11 | 2021-10-05 | Centre National De La Recherche Scientifique | Magnetic field generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5506499A (en) | Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad | |
| US5657284A (en) | Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices | |
| US6788993B2 (en) | Sorting a group of integrated circuit devices for those devices requiring special testing | |
| US7170091B2 (en) | Probe look ahead: testing parts not currently under a probehead | |
| TW201413729A (zh) | 儲存修復資料的方法及系統 | |
| US7254757B2 (en) | Flash memory test system and method capable of test time reduction | |
| JPH08264604A (ja) | 電子回路装置の製造方法 | |
| US7076699B1 (en) | Method for testing semiconductor devices having built-in self repair (BISR) memory | |
| JP2000323539A (ja) | 半導体装置をウエーハ面上でバーンイン処理するための装置 | |
| CN104409104B (zh) | 芯片存储单元扰码地址的验证方法 | |
| US20070124628A1 (en) | Methods of memory bitmap verification for finished product | |
| JP3558411B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR910002829B1 (ko) | 반도체장치 | |
| JP3168766B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2888999B2 (ja) | 半導体集積回路の検査装置 | |
| JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
| JP2808988B2 (ja) | メモリーｉｃ試験システム | |
| JPH0730068A (ja) | 半導体記憶装置 | |
| JP2000322898A (ja) | 半導体集積回路装置 | |
| JPH07230698A (ja) | 半導体装置及びその検査装置 | |
| JPS58165338A (ja) | 半導体製造装置 | |
| JPH11135591A (ja) | 半導体集積回路装置の製造方法およびそれに用いる欠陥検査装置 | |
| CN118737246A (zh) | 用于测试存储器装置的设备及方法 | |
| CN118471306A (zh) | 存储器内建自测试方法、装置、设备及介质 | |
| Swenson | Laser redundancy: past, present, and future |