JPS58165338A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPS58165338A JPS58165338A JP57047210A JP4721082A JPS58165338A JP S58165338 A JPS58165338 A JP S58165338A JP 57047210 A JP57047210 A JP 57047210A JP 4721082 A JP4721082 A JP 4721082A JP S58165338 A JPS58165338 A JP S58165338A
- Authority
- JP
- Japan
- Prior art keywords
- station
- processing
- memorized
- laser beam
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体製造装置に関し、４１に冗長ビットを有
する半導体メモリの製造に有効な半導体製造装置に関す
るものである。
する半導体メモリの製造に有効な半導体製造装置に関す
るものである。
近年、半導体集積回路装置や高集積化は益々進められる
傾向にあるが、高集積化に伴なうパメーンの微細化によ
り、製造上の微細な欠陥によりても集積回路装置全体が
不良にされることが多くなる。４１Ｋ”Ｐ導体メモリで
はパターン幅が２〜１．５声諷ないしはそれ以下となっ
ており、従来許容されていた種度のパター７欠陥でも一
路上の欠陥を生ずることｋなる。このため、最近の半導
体メモリでは所■冗長ビットと称する予備回路を本来の
■賂と共ＫＩＩＩＩＬ、、てお會、本来の１路の−ＩＢ
ｋ欠陥が生じたときにはこの一路と冗長ビットとを接続
交換し、これｋより亀駿■路装置食体の不良化を防止す
る試みがなされている。
傾向にあるが、高集積化に伴なうパメーンの微細化によ
り、製造上の微細な欠陥によりても集積回路装置全体が
不良にされることが多くなる。４１Ｋ”Ｐ導体メモリで
はパターン幅が２〜１．５声諷ないしはそれ以下となっ
ており、従来許容されていた種度のパター７欠陥でも一
路上の欠陥を生ずることｋなる。このため、最近の半導
体メモリでは所■冗長ビットと称する予備回路を本来の
■賂と共ＫＩＩＩＩＬ、、てお會、本来の１路の−ＩＢ
ｋ欠陥が生じたときにはこの一路と冗長ビットとを接続
交換し、これｋより亀駿■路装置食体の不良化を防止す
る試みがなされている。
第１量はこの試みを行なうための従来装置であり、１は
所定の工程を礒てｌＩ！画に多数個の集積回路素子を形
成した半導体つ凰−ハである。この半導体り２−ハｌは
ＸＹテーブル２上に設置され、各素子（ベレット）の電
極パッドには複数重のプローブ３を夫々綴触させ番。こ
のプローブ３は検査機４Ｋｍ！Ｉ！しておつ、所定の通
電試験を行なうことにより素子の良否、更に欠陥回路部
分を検出できる。一方、つ２−ハｌの上方にはレーず光
発生ｉｌｓや集束レンズ６を軟けており、つ！−ハ表面
にレーず光束を鶴東曽−するようにＱ工いる。
所定の工程を礒てｌＩ！画に多数個の集積回路素子を形
成した半導体つ凰−ハである。この半導体り２−ハｌは
ＸＹテーブル２上に設置され、各素子（ベレット）の電
極パッドには複数重のプローブ３を夫々綴触させ番。こ
のプローブ３は検査機４Ｋｍ！Ｉ！しておつ、所定の通
電試験を行なうことにより素子の良否、更に欠陥回路部
分を検出できる。一方、つ２−ハｌの上方にはレーず光
発生ｉｌｓや集束レンズ６を軟けており、つ！−ハ表面
にレーず光束を鶴東曽−するようにＱ工いる。
そして、前記検査機４の検出結果に基づいてＸＹテーブ
ル２やレーザ覚発生源５な制御することにより、素子の
欠陥回路部分の接続線部をレーず光にて焼き切り、こｆ
ＬＫより冗長ビットの動作を可能にして素子の救済を図
るよ’ＳＫしているのである。
ル２やレーザ覚発生源５な制御することにより、素子の
欠陥回路部分の接続線部をレーず光にて焼き切り、こｆ
ＬＫより冗長ビットの動作を可能にして素子の救済を図
るよ’ＳＫしているのである。
ところでこの装置ではレーザ光を集束レンズ６にて集束
し、レーザ光束を細径にして素子表面に尚射させている
が、前述したようにパターン−の微細化が進められてい
る現状ではレーず光束を更に１Ｉｌｌ径化して素子回路
の黴細な修正な可能にすることが望まれる。レーザ光束
の細径化を進めるために１ｔ１集東レンズ６のＮＡ（開
口数）を大きくすればよいが、開口数の増大に伴なって
レンズと素子との対向間隔な小さくする必要がある。し
かしながら、従来装置では素子の表面に複数本のプロー
ブ３を配設している□ため集束レンズ６な素子に近接す
るには限度があり、したがってレーザ光束の細径化、更
には救済のための加工の微細化には限度が生じている。
し、レーザ光束を細径にして素子表面に尚射させている
が、前述したようにパターン−の微細化が進められてい
る現状ではレーず光束を更に１Ｉｌｌ径化して素子回路
の黴細な修正な可能にすることが望まれる。レーザ光束
の細径化を進めるために１ｔ１集東レンズ６のＮＡ（開
口数）を大きくすればよいが、開口数の増大に伴なって
レンズと素子との対向間隔な小さくする必要がある。し
かしながら、従来装置では素子の表面に複数本のプロー
ブ３を配設している□ため集束レンズ６な素子に近接す
るには限度があり、したがってレーザ光束の細径化、更
には救済のための加工の微細化には限度が生じている。
したがりて本実−の１的は、素子を検査するテストステ
ーシーンと、救済加工を行なう加工ステーシ謬ンとを夫
身酸ける一方、これら両ステーシーン間に！イクＩＩコ
ンビシータを一続して検査結果を記憶しかつこの記憶情
報に基づいて加工パターン１ンを作−一御し得るよう構
成することにより、加工パターン１／に＃いて高開口数
の集束レンズの使用な可能とし、とｎＫよりレーず光束
のｓｌｌ化を閣りて黴−な加工を行なうことができる半
導体製造装置を畿供することを目的としている。
ーシーンと、救済加工を行なう加工ステーシ謬ンとを夫
身酸ける一方、これら両ステーシーン間に！イクＩＩコ
ンビシータを一続して検査結果を記憶しかつこの記憶情
報に基づいて加工パターン１ンを作−一御し得るよう構
成することにより、加工パターン１／に＃いて高開口数
の集束レンズの使用な可能とし、とｎＫよりレーず光束
のｓｌｌ化を閣りて黴−な加工を行なうことができる半
導体製造装置を畿供することを目的としている。
以下、本慟−を図示の実施例により説明すゐ。
ｆｌｌｋ２ｒｌＡは本実−の半導体製造装置の金体構成
図であり、両儒位置に歇けたローダ１０とアンローダ１
１との間には搬送機１２を挾んでテストステ−シーン１
３と加エステーシ１ン１４を配設し、−一ダ１ｏｅｃ収
納されている半導体つ２−ノ・（所定の工１を鏝てその
表面には複数個の桑積回路素子＆形成していｈ＞ｌｓ＊
ｔテストステージ謬ン１３から加工ステーシーン１４へ
移送し、更にアンローダ１１へ収納するようになってい
る。なお、前記搬送機１２にはベルトコンベヤ手段等の
公知−造が採用される。
図であり、両儒位置に歇けたローダ１０とアンローダ１
１との間には搬送機１２を挾んでテストステ−シーン１
３と加エステーシ１ン１４を配設し、−一ダ１ｏｅｃ収
納されている半導体つ２−ノ・（所定の工１を鏝てその
表面には複数個の桑積回路素子＆形成していｈ＞ｌｓ＊
ｔテストステージ謬ン１３から加工ステーシーン１４へ
移送し、更にアンローダ１１へ収納するようになってい
る。なお、前記搬送機１２にはベルトコンベヤ手段等の
公知−造が採用される。
前記テストステージ曹ン１３は前□記つェーハ１５を載
置可能なＸＹテーブル１６を有する一方、ＸＹテーブル
、１６上には複数本のプローブ１７１’配置し、ウェー
八に形成した素子の各電極に一餉させることができる。
置可能なＸＹテーブル１６を有する一方、ＸＹテーブル
、１６上には複数本のプローブ１７１’配置し、ウェー
八に形成した素子の各電極に一餉させることができる。
また、このプローブ１７は検査機１８に電気的に接続し
、プローブを介して前記素子に通電する一方で素子内に
形成された回路（メモリビット）の欠陥な検出する。前
記検査機１８は制御部としてのマイクロコンビ、−タ１
９に接続しており、前記素子の検査結果出力なＸＹテー
ブル１６からの位置出力と共に制御部１１Ｃ入力させ、
ここに記憶させる。
、プローブを介して前記素子に通電する一方で素子内に
形成された回路（メモリビット）の欠陥な検出する。前
記検査機１８は制御部としてのマイクロコンビ、−タ１
９に接続しており、前記素子の検査結果出力なＸＹテー
ブル１６からの位置出力と共に制御部１１Ｃ入力させ、
ここに記憶させる。
前記加エステーシ雪ン１４は前述と同様なＸＹテーブル
２０な有する一方、このＸＹテーブル２０上にはレーザ
光線発生源２１と集束し／ズ２２を配置し、レー望党線
発生源２１から出力されるレーず光の光束を集束レンズ
２２にて集束してＸＹテーブル２０上に載置したクエー
ハ表面（素子表面）に曽曽させる。この場合、集束レン
ズ８２４ｔ？、−ハ貴画の極めて近□い位置に設置でき
、したがりてその−口数を大会なものにで参る。また、
前記レーず光−１１！ＩＥｉｌ！１は前記マイタロコン
ビ為−１１９に秦繞しマイクロコンビ＆−Ｉｇ：） ７
１ 示によりレーず光を発生書せる。同様ＫＸＹテープ
ｈ２ｍ＊ｗ４１ｗ＝ｒｙＬ’ａ−１１ｌｌＫｍｍしｗイ
／１１５ンビ−−ｐｏ＠示により駆動させることにより
蜜２−ハ上の任意の素子を前記県東レンズ！２に対向位
置す番ことがで會る。
２０な有する一方、このＸＹテーブル２０上にはレーザ
光線発生源２１と集束し／ズ２２を配置し、レー望党線
発生源２１から出力されるレーず光の光束を集束レンズ
２２にて集束してＸＹテーブル２０上に載置したクエー
ハ表面（素子表面）に曽曽させる。この場合、集束レン
ズ８２４ｔ？、−ハ貴画の極めて近□い位置に設置でき
、したがりてその−口数を大会なものにで参る。また、
前記レーず光−１１！ＩＥｉｌ！１は前記マイタロコン
ビ為−１１９に秦繞しマイクロコンビ＆−Ｉｇ：） ７
１ 示によりレーず光を発生書せる。同様ＫＸＹテープ
ｈ２ｍ＊ｗ４１ｗ＝ｒｙＬ’ａ−１１ｌｌＫｍｍしｗイ
／１１５ンビ−−ｐｏ＠示により駆動させることにより
蜜２−ハ上の任意の素子を前記県東レンズ！２に対向位
置す番ことがで會る。
以上の榔威によれば、所定の工程を騒て亀積回路が形成
された？凰−ハＩＩは先ずローダ１０からテストステー
ジ冒／１３のＸＹテーブル１６上Ｋｌｌ置され、ここで
桝■状に配列形成された素子な躯序釣にプローブ１丁位
置に移動設定し、夫々回路の検査を行なう。これにより
、ＸＹテーブル１・からの位置１希とプローブ１７から
の検査１号によって各素子の良否、養に否の場合には欠
陥■賂部位の情報が検量−１＄からマイクロコンビａ
−ｊｌ １９ Ｋ人力害れかつ記憶される。
された？凰−ハＩＩは先ずローダ１０からテストステー
ジ冒／１３のＸＹテーブル１６上Ｋｌｌ置され、ここで
桝■状に配列形成された素子な躯序釣にプローブ１丁位
置に移動設定し、夫々回路の検査を行なう。これにより
、ＸＹテーブル１・からの位置１希とプローブ１７から
の検査１号によって各素子の良否、養に否の場合には欠
陥■賂部位の情報が検量−１＄からマイクロコンビａ
−ｊｌ １９ Ｋ人力害れかつ記憶される。
次にウェーハ１５は搬送機１２．・によりて加工ステー
シーン１４のＸＹテーブル２０上に設置される。すると
、マイクロコンビ為−タ１９からは前ステージ曹ン１３
において記憶された情報に基づく指令がＸＹテーブル２
０とレーず光−発生源■に出力され、これＫより欠陥回
路を有する素子が順次集束レンズ２２に対向位置される
。そして、レーザ光線をウェーハに轟射すれば、高開口
数によって極めてｌｌＡ径にされたレーず光束によりて
欠陥回路部位や冗長ビット部位のパターンを加工し、素
子の救済を図ることがで幹るのである。このとき、集束
レンズの高開口数化により、パターン幅が２〜１．５声
虱ないしそれ以下の寸法のパターンの加工が可能とされ
、微細パターンに対応するこ□ とができる。 ・、１弓１ ここで、本実施例におい？）’！：、テストステージ廖
１：１ ン１３と加エステーシ■／１４とを一体的に構成してい
るが、両ステージ冒ンを別体に構成しつ菰−ハの検査と
加工とを時間的に離して行なうようにしてもよい。
シーン１４のＸＹテーブル２０上に設置される。すると
、マイクロコンビ為−タ１９からは前ステージ曹ン１３
において記憶された情報に基づく指令がＸＹテーブル２
０とレーず光−発生源■に出力され、これＫより欠陥回
路を有する素子が順次集束レンズ２２に対向位置される
。そして、レーザ光線をウェーハに轟射すれば、高開口
数によって極めてｌｌＡ径にされたレーず光束によりて
欠陥回路部位や冗長ビット部位のパターンを加工し、素
子の救済を図ることがで幹るのである。このとき、集束
レンズの高開口数化により、パターン幅が２〜１．５声
虱ないしそれ以下の寸法のパターンの加工が可能とされ
、微細パターンに対応するこ□ とができる。 ・、１弓１ ここで、本実施例におい？）’！：、テストステージ廖
１：１ ン１３と加エステーシ■／１４とを一体的に構成してい
るが、両ステージ冒ンを別体に構成しつ菰−ハの検査と
加工とを時間的に離して行なうようにしてもよい。
以上のように本発明の半導体製造装置によれば、素子を
検査するテストスデーシーンと、回路の救済加工を行な
う加工ステーシーンとを夫々設ける一方、これら両ステ
ージ磨ン聞にはテストステージーンの検査結果を記憶し
かつこの記憶情報に基づいて加工ステーシーンを作動制
御する制一部を設けているので、加工ステーシ冒ンにお
いては高開口数の集束レンズを用いることができ、これ
によりレーず光束のｌＡ径化を■りて黴細なパターンの
救済加工を行なうことができるという効果を奏する。
検査するテストスデーシーンと、回路の救済加工を行な
う加工ステーシーンとを夫々設ける一方、これら両ステ
ージ磨ン聞にはテストステージーンの検査結果を記憶し
かつこの記憶情報に基づいて加工ステーシーンを作動制
御する制一部を設けているので、加工ステーシ冒ンにお
いては高開口数の集束レンズを用いることができ、これ
によりレーず光束のｌＡ径化を■りて黴細なパターンの
救済加工を行なうことができるという効果を奏する。
第ｉｌｌは従来装置の概略構成図、第２１１は本発明装
置の概略構成図である。 、ｉ： ｌＯ・・・ローダ、１１１１・・・アンローダ、１ト・
・搬送機、１３・・・テストスダ、−シ１ン、１４・・
・加工ステータ１ン、１５・・・ウェニハ、１６・・・
ＸＹテーブル。 １７・・・プローブ、１ｇ・・・検査機、１９・・・マ
イクロコンビ、−タ、２０・・・ＸＹテーブル、２１・
・・レーザ光線発生源、２２・・・集束レンズ。
置の概略構成図である。 、ｉ： ｌＯ・・・ローダ、１１１１・・・アンローダ、１ト・
・搬送機、１３・・・テストスダ、−シ１ン、１４・・
・加工ステータ１ン、１５・・・ウェニハ、１６・・・
ＸＹテーブル。 １７・・・プローブ、１ｇ・・・検査機、１９・・・マ
イクロコンビ、−タ、２０・・・ＸＹテーブル、２１・
・・レーザ光線発生源、２２・・・集束レンズ。
Claims (1)
- １、半導体り２−ハ等の表面に所定の工程を経て形成さ
れた集積回路素子を検査するテストステージ冒ンと、こ
の素子内の欠陥回路や冗長ビット等の予備−路パターン
をレーザ光にて加工して素子の救済を図る加工ステーシ
謬ノとを夫々設けると共に、これら両ステージ欝ン間に
は前記テストステージ■ンの検査結果を記憶しかつこの
記憶情報に基づいて前記加工ステーン冒イを作動制御す
る制御部を設けた二とｖ４Ｉ黴とｙる半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57047210A JPS58165338A (ja) | 1982-03-26 | 1982-03-26 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57047210A JPS58165338A (ja) | 1982-03-26 | 1982-03-26 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58165338A true JPS58165338A (ja) | 1983-09-30 |
Family
ID=12768786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57047210A Pending JPS58165338A (ja) | 1982-03-26 | 1982-03-26 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58165338A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184845A (ja) * | 1984-10-02 | 1986-04-30 | Toshiba Corp | 半導体ペレツトマウント方法 |
| JPS62152138A (ja) * | 1985-12-25 | 1987-07-07 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JPS6315550U (ja) * | 1986-07-16 | 1988-02-01 |
-
1982
- 1982-03-26 JP JP57047210A patent/JPS58165338A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184845A (ja) * | 1984-10-02 | 1986-04-30 | Toshiba Corp | 半導体ペレツトマウント方法 |
| JPS62152138A (ja) * | 1985-12-25 | 1987-07-07 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JPS6315550U (ja) * | 1986-07-16 | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0423453A (ja) | レーザによる配線切断加工方法及びレーザ加工装置 | |
| KR102621609B1 (ko) | 프로브 핀 본딩 방법, 프로브 핀 본딩 유니트 및 듀얼 타입 프로브 핀 본딩 장치 | |
| JP3238246B2 (ja) | 半導体ウエハの検査リペア装置及びバーンイン検査装置 | |
| JP3193678B2 (ja) | 半導体ウエハリペア装置及び方法 | |
| US6037790A (en) | In-situ contact resistance measurement for electroprocessing | |
| JPS58165338A (ja) | 半導体製造装置 | |
| JPH0682801A (ja) | 欠陥検査修正装置 | |
| JP3016992B2 (ja) | 半導体ウエハの検査リペア装置及びバーンイン検査装置 | |
| KR20090031663A (ko) | 기판 검사 방법 및 기판 검사 장치 | |
| JPS5967645A (ja) | 半導体装置の欠陥救済装置 | |
| JP2970855B2 (ja) | 半導体記憶装置の検査方法 | |
| JP2005332839A (ja) | 試験装置 | |
| JP2008117897A (ja) | プローバ及びプロービング検査方法 | |
| JPS58155734A (ja) | ウエハプロ−ビング装置 | |
| JP3558411B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH08204137A (ja) | 半導体装置及びバーンイン方法 | |
| JP2020128881A (ja) | 短絡検査システム、及び短絡検査方法 | |
| JP3934665B2 (ja) | 回路基板の検査装置および検査方法 | |
| JPH0346246A (ja) | 検査装置 | |
| KR19990071141A (ko) | 이디에스 공정설비를 사용한 반도체장치 이디에스방법 | |
| JPH0566736B2 (ja) | ||
| JP2965687B2 (ja) | 配線検査装置及び液晶表示装置の製造方法 | |
| JPH08264604A (ja) | 電子回路装置の製造方法 | |
| JPS624334A (ja) | ウェハプローバ | |
| JP3300264B2 (ja) | 半導体チップ認識方法 |