JPH08264706A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08264706A
JPH08264706A JP7060636A JP6063695A JPH08264706A JP H08264706 A JPH08264706 A JP H08264706A JP 7060636 A JP7060636 A JP 7060636A JP 6063695 A JP6063695 A JP 6063695A JP H08264706 A JPH08264706 A JP H08264706A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
adhesive tape
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7060636A
Other languages
English (en)
Inventor
Mitsunari Takano
晃成 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7060636A priority Critical patent/JPH08264706A/ja
Publication of JPH08264706A publication Critical patent/JPH08264706A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明は、半導体チップの表面に接着テープを
介してリードフレームを接合してなるＬＯＣ構造の半導
体装置およびその製造方法において、組み立てを簡素化
できるようにすることを最も主要な特徴とする。 【構成】たとえば、半導体チップ１１とリードフレーム
１３との接合に用いられる接着テープ１２に、リードフ
レーム１３のインナリード１３ａと半導体チップ１１上
の電極パッド１１ａとの間を導通させるための配線１４
を設ける。そして、この接着テープ１２を介して、半導
体チップ１１の表面にリードフレーム１３を接合すると
同時に、接着テープ１２に設けられた配線１４を介し
て、インナリード１３ａと電極パッド１１ａとの間を電
気的に接続する構成となっている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえば半導体チッ
プの表面に接着テープを介してリードフレームを接合す
るようにしてなる半導体装置およびその製造方法に関す
るもので、特にＬＯＣ（リード・オン・チップ）構造の
半導体装置に用いられるものである。
【０００２】
【従来の技術】図６は、ＬＯＣ構造を有する従来の半導
体装置の概略構成を示すものである。この半導体装置
は、たとえば、半導体チップ１の表面に接着テープ２を
用いてリードフレームのインナリード３ａ側を接合し、
そのインナリード３ａと電極パッド１ａとの間を、導電
性を有する金属細線４を介して電気的に接続してなる構
成とされている。
【０００３】この半導体装置の場合、上記半導体チップ
１として、チップ表面の中央部に電極パッド１ａが配列
された、ＬＯＣ特有のセンタパッド構造のものが使用さ
れている。
【０００４】また、上記接着テープ２としては、エポキ
シ系のポリイミドなどの絶縁性テープ２ａの上下の面に
それぞれ接着剤２ｂが塗布された３層構造のものが用い
られている。
【０００５】このような構成の半導体装置によれば、チ
ップとほぼ同等サイズのパッケージ製品を実現できるメ
リットがある。しかしながら、上記した半導体装置の製
造に際しては、半導体チップ１の表面へのリードフレー
ムの接合、およびインナリード３ａと電極パッド１ａと
の間の電気的な接続が、異なる製造装置を用いて、それ
ぞれ別の工程により行われるようになっている。このた
め、工程数が多く、半導体装置の組み立てに時間を要す
るなどの問題があった。
【０００６】
【発明が解決しようとする課題】上記したように、従来
においては、半導体チップの表面へリードフレームを接
合する工程、およびインナリードと電極パッドとの間を
電気的に接続する工程がそれぞれ独立していたため、工
程数が多く、半導体装置の組み立てに時間を要するとい
った問題があった。
【０００７】そこで、この発明は、組み立ての工程数を
削減でき、組み立て時間の短縮化を図ることが可能な半
導体装置およびその製造方法を提供することを目的とし
ている。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、表面に電極が
配された半導体チップと、この半導体チップの前記電極
と接続されるインナリードを有するリードフレームと、
このリードフレームを前記半導体チップの表面に接合す
るとともに、その接合の際に、前記リードフレームのイ
ンナリードと前記半導体チップの電極との間を導通させ
るための配線が設けられてなる接着テープとから構成さ
れている。
【０００９】また、この発明の半導体装置の製造方法に
あっては、半導体チップの表面に接着テープを介してリ
ードフレームを接合するようにしてなる場合において、
前記接着テープに、前記リードフレームのインナリード
と前記半導体チップの電極との間を導通させるための配
線を設け、前記接着テープによる前記半導体チップと前
記リードフレームとの接合と同時に、前記リードフレー
ムのインナリードと前記半導体チップの電極とを前記配
線を介して電気的に接続するようになっている。
【００１０】
【作用】この発明は、上記した手段により、半導体チッ
プの表面へのリードフレームの接合と同時に、インナリ
ードと電極との間を電気的に接続できるようになるた
め、独立した２つの工程を１つにまとめることが可能と
なるものである。
【００１１】
【実施例】以下、この発明の実施例について図面を参照
して説明する。図１は、本発明にかかるＬＯＣ構造を有
する半導体装置の構成を概略的に示すものである。な
お、同図（ａ）は半導体装置の平面図であり、同図
（ｂ）は同じくＡ−Ａ線に沿う断面図である。
【００１２】すなわち、この半導体装置は、たとえば、
半導体チップ１１の表面に接着テープ１２を用いてリー
ドフレーム１３のインナリード１３ａ側を接合するとと
もに、そのインナリード１３ａと電極パッド１１ａとの
間を、上記接着テープ１２に設けられた配線１４を介し
て電気的に接続してなる構成とされている。
【００１３】上記半導体チップ１１は、たとえばチップ
表面の端部に複数の電極パッド１１ａが配された、一般
的な構造のものが使用されている。上記各電極パッド１
１ａは、金やアルミニウムなどの金属により形成され
て、半導体チップ１１の表面が平坦となるように埋め込
まれた構成となっている。
【００１４】上記接着テープ１２は、たとえば絶縁性を
有するエポキシ系のポリイミドテープ１２ａ、およびこ
のテープ１２ａの上下の面にそれぞれ接着剤１２ｂが塗
布された３層構造とされている。上記接着テープ１２と
しては、たとえば上記ポリイミドテープ１２ａのみから
なる１層構造のものを用いることもできる。
【００１５】そして、その接着テープ１２の所定部位、
つまり、上記インナリード１３ａと上記電極パッド１１
ａとの各相互間には、それぞれ上記配線１４が施された
構成となっている。上記各配線１４は、上記電極パッド
１１ａとの結合性の良い導電材料、たとえば金やアルミ
ニウムといった金属または金と錫とからなる合金などに
より形成されている。
【００１６】このような構造の接着テープ１２は、たと
えば、ポリイミドテープ１２ａに貫通孔を開口し、その
貫通孔内に配線１４の形状に加工された導電材料を埋め
込むことにより形成できる。または、ポリイミドテープ
１２ａに開口された貫通孔内に導電材料を液化して流し
込み、それを配線１４の形状に固めることにより形成す
ることも、もしくは、配線１４の形状に加工された導電
材料の周囲にポリイミドを液化して流し込み、それをテ
ープ１２ａの形状に固めるなどの方法によっても形成す
ることが可能である。
【００１７】上記リードフレーム１３は、上記インナリ
ード１３ａおよびアウタリード１３ｂからなる複数のリ
ードを有した構成とされている。このリードフレーム１
３は、鉄−ニッケル合金（４２−Ａｌｌｏｙ）や銅など
の金属薄板をエッチングまたはプレス加工することで、
各リードの相互が接続されて一体的に形成されるように
なっている。そして、各リードは、それぞれのアウタリ
ード１３ｂが所定の形状にフォーミングされた後、個々
に切り離される。
【００１８】図２を参照して、上記した構成の半導体装
置の製造プロセスについて簡単に説明する。たとえば、
リードフレーム１３の形成工程においては、リードフレ
ーム１３を所定の形状に形成するとともに、形成したリ
ードフレーム１３に、別工程より供給される接着テープ
１２を位置合わせして貼り付ける。こうして、リードフ
レーム１３の各インナリード１３ａと接着テープ１２の
各配線１４とを、それぞれ電気的に接続する。そして、
接着テープ１２を貼り付けた形で、リードフレーム１３
を次段の組み立て工程に供給する。
【００１９】組み立て工程では、別工程より供給される
半導体チップ１１に、接着テープ１２の貼り付けられた
リードフレーム１３を位置合わせして貼り合わせる。た
とえば、圧着によって、上記リードフレーム１３と上記
半導体チップ１１とが上記接着テープ１２を介して接合
されると、その接合と同時に、上記配線１４が上記電極
パッド１１ａと接触されることにより、上記インナリー
ド１３ａと上記電極パッド１１ａとの相互が電気的に接
続される。
【００２０】また、リードフレーム１３と半導体チップ
１１とを熱圧着により接合するようにした場合には、た
とえば上記配線１４および上記電極パッド１１ａがとも
に金からなるとすると、その接合の際に、上記配線１４
と上記電極パッド１１ａとが固相拡散により結合される
ことにより、上記インナリード１３ａと上記電極パッド
１１ａとの相互が電気的に接続される。
【００２１】同様に、リードフレーム１３と半導体チッ
プ１１とを熱圧着により接合するようにした場合におい
て、たとえば上記配線１４および上記電極パッド１１ａ
の一方が金からなり、他方がアルミニウムからなるとす
ると、その接合の際に、上記配線１４と上記電極パッド
１１ａとが共晶結合されることにより、上記インナリー
ド１３ａと上記電極パッド１１ａとの相互が電気的に接
続される。
【００２２】このように、１つの組み立て工程におい
て、リードフレーム１３と半導体チップ１１との接合
と、インナリード１３ａと電極パッド１１ａとの接続と
を、同時に行うことができる。
【００２３】しかる後、上記リードフレーム１３の各リ
ードのアウタリード１３ｂをフォーミングし、そして、
各リードごとに切り離すことで、図１に示した、ＬＯＣ
構造の半導体装置が製造される。
【００２４】また、半導体チップ１１の周辺部をポッテ
ィングまたはモールディングによって樹脂封止すること
により、チップサイズとほぼ同等サイズの半導体パッケ
ージが形成される。
【００２５】このような構造の半導体装置によれば、リ
ードフレーム１３と半導体チップ１１との接合、および
インナリード１３ａと電極パッド１１ａとの相互の電気
的な接続を、１つの組み立て工程により同時に行うこと
が可能となる。
【００２６】しかも、インナリード１３ａと電極パッド
１１ａとの間を、金属細線を用いることなしに電気的に
接続できるようになる。上記したように、半導体チップ
の表面へのリードフレームの接合と同時に、インナリー
ドと電極との間を電気的に接続できるようにしている。
【００２７】すなわち、リードフレームのインナリード
と半導体チップ上の電極パッドとの間を導通させるため
の配線を設けてなる接着テープを用いて、半導体チップ
とリードフレームとの接合を行うようにしている。これ
により、半導体チップの表面へのリードフレームの接合
およびインナリードの電極パッドとの電気的な接続を１
度に行えるようになるため、独立した２つの工程を１つ
にまとめることが可能となる。したがって、ＬＯＣ構造
の半導体装置を製造する際の組み立ての工程数を削減で
き、組み立てに要する時間を大幅に短縮することが可能
となるものである。
【００２８】また、インナリードと電極パッドとの間の
接続に金属細線を用いていないために、金属細線の接触
や断線といった問題がなく、半導体装置としての信頼性
の向上も図れる。
【００２９】特に、パッケージングする場合において
は、金属細線がインナリードの上方にまで達する従来装
置（図６参照）に比べ、チップ上部での樹脂厚を薄くで
きる分、より半導体パッケージの薄型化が可能となるも
のである。
【００３０】さらには、ＬＯＣ独特の技術を採用した
り、ＬＯＣ特有のセンタパッド構造の半導体チップを特
に用意することなく、容易にＬＯＣ構造の半導体装置を
実現することが可能である。この結果、半導体チップの
構造を、表面の端部にパッドが配列された構造のものに
略統一させることが可能となり、インナリードや接着テ
ープのデザインを大筋で共有できるようになるため、チ
ップのパッド配列に合わせてリードフレームや接着テー
プを設計しなければならないといった不都合を解決でき
る。
【００３１】なお、上記実施例においては、半導体チッ
プの左右においてそれぞれ独立した接着テープを用いて
リードフレームを接合するようにした場合について説明
したが、これに限らず、たとえば一体的に形成された接
着テープによってリードフレームのチップ表面への接合
を行うようにすることも可能である。
【００３２】また、リードフレームの製造過程におい
て、あらかじめ接着テープを貼り付ける場合に限らず、
たとえば半導体チップとの接合を行う直前にリードフレ
ームに貼り付けるようにしても良いし、半導体チップの
表面にあらかじめ接着テープを貼り付けておき、そこに
リードフレームを貼り付けるようにすることなども可能
である。
【００３３】また、上記実施例においては、パッド表面
がチップ表面と同一面になるように構成された半導体チ
ップを例に説明したが、たとえば図３に示すように、チ
ップ表面の凹部１１´内に電極パッド１１ａが埋め込ま
れてなる半導体チップ１１にも同様に適用できる。
【００３４】この場合、たとえば図示の如く、配線１４
が接着テープ１２の下面より突出するようにレジスト
（図示していない）などを用いて形成し、その接着テー
プ１２の下面より突出する配線１４を上記凹部１１´内
に挿入する形で、配線１４と電極パッド１１ａとを電気
的に接続するようにすれば良い。
【００３５】このような構成によれば、上記実施例と同
様な効果が期待できるとともに、配線１４と電極パッド
１１ａとの位置合わせが容易で、かつ、より確実な接続
が可能となる。
【００３６】同様に、たとえば図４に示すように、電極
パッド１１ａがパンプ状に形成されてなる半導体チップ
１１にも適用できる。この場合、たとえば図示の如く、
接着テープ１２の下面に設けられる接着剤１２ｂを厚く
形成し、その接着剤１２ｂの空間が電極パッド１１ａの
周囲を覆うように位置合わせして、配線１４と電極パッ
ド１１ａとの接続を行うようにすれば良い。
【００３７】このような構成によれば、接着テープ１２
の下面に設けられる接着剤１２ｂをクッションとして働
かせることで、上記実施例と同様な効果が期待できると
ともに、耐湿性の向上も図れる。
【００３８】さらには、１層構造の接着テープ１２を用
いる例としては、たとえば図５に示すように、半導体チ
ップ１１の各電極パッド１１ａ上に配線１４となる導電
性材料を配置し、その周囲に絶縁性を有する熱可塑性ま
たは熱硬化性の接着剤層を流し込みまたは塗布して乾燥
させてなる構成とすることも可能である。その他、この
発明の要旨を変えない範囲において、種々変形実施可能
なことは勿論である。
【００３９】
【発明の効果】以上、詳述したようにこの発明によれ
ば、組み立ての工程数を削減でき、組み立て時間の短縮
化を図ることが可能な半導体装置およびその製造方法を
提供できる。
【図面の簡単な説明】
【図１】この発明の一実施例にかかるＬＯＣ構造の半導
体装置を概略的に示す構成図。
【図２】同じく、製造プロセスを説明するために示す半
導体装置の概略断面図。
【図３】この発明の他の構成例を示す半導体装置の概略
断面図。
【図４】同じく、半導体装置の他の構成例を示す概略断
面図。
【図５】この発明の他の実施例にかかる半導体装置の概
略構成図。
【図６】従来技術とその問題点を説明するために示す半
導体装置の概略断面図。
【符号の説明】
１１…半導体チップ、１１ａ…電極パッド、１２…接着
テープ、１２ａ…ポリイミドテープ、１２ｂ…接着剤、
１３…リードフレーム、１３ａ…インナリード、１３ｂ
…アウタリード、１４…配線。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 表面に電極が配された半導体チップと、 この半導体チップの前記電極と接続されるインナリード
    を有するリードフレームと、 このリードフレームを前記半導体チップの表面に接合す
    るとともに、その接合の際に、前記リードフレームのイ
    ンナリードと前記半導体チップの電極との間を導通させ
    るための配線が設けられてなる接着テープとを具備した
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記電極が半導体チップ表面より突出ま
    たは窪んだ位置に形成され、一方、前記配線が接着テー
    プ下面より窪んだまたは突出した位置に形成されてお
    り、前記電極と前記配線とが嵌合された状態になってい
    ることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記接着テープは、絶縁材料の上下の面
    にそれぞれ接着剤層が設けられた３層構造を有してなる
    ことを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 前記配線は、前記接着テープを貫通する
    ように設けられた導電材料からなることを特徴とする請
    求項１に記載の半導体装置。
  5. 【請求項５】 半導体チップの表面に接着テープを介し
    てリードフレームを接合するようにしてなる半導体装置
    の製造方法において、 前記接着テープに、前記リードフレームのインナリード
    と前記半導体チップの電極との間を導通させるための配
    線を設け、 前記接着テープによる前記半導体チップと前記リードフ
    レームとの接合と同時に、前記リードフレームのインナ
    リードと前記半導体チップの電極とを前記配線を介して
    電気的に接続するようにしたことを特徴とする半導体装
    置の製造方法。
  6. 【請求項６】 前記接着テープによる、前記リードフレ
    ームと前記半導体チップとの接合は、熱圧着により行わ
    れることを特徴とする請求項５に記載の半導体装置の製
    造方法。
  7. 【請求項７】 前記熱圧着により、前記配線と前記電極
    との間が固相拡散により接続されることを特徴とする請
    求項６に記載の半導体装置の製造方法。
  8. 【請求項８】 前記熱圧着により、前記配線と前記電極
    との間が共晶結合により接続されることを特徴とする請
    求項６に記載の半導体装置の製造方法。
JP7060636A 1995-03-20 1995-03-20 半導体装置およびその製造方法 Pending JPH08264706A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7060636A JPH08264706A (ja) 1995-03-20 1995-03-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7060636A JPH08264706A (ja) 1995-03-20 1995-03-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08264706A true JPH08264706A (ja) 1996-10-11

Family

ID=13148010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7060636A Pending JPH08264706A (ja) 1995-03-20 1995-03-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08264706A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1094518A1 (en) * 1999-09-30 2001-04-25 Ming-Tung Shen Semiconductor device comprising a lead frame and method for fabricating the same
US6246109B1 (en) 1999-08-05 2001-06-12 Ming-Tung Shen Semiconductor device and method for fabricating the same
US6518652B2 (en) * 2000-09-04 2003-02-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor package
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246109B1 (en) 1999-08-05 2001-06-12 Ming-Tung Shen Semiconductor device and method for fabricating the same
EP1094518A1 (en) * 1999-09-30 2001-04-25 Ming-Tung Shen Semiconductor device comprising a lead frame and method for fabricating the same
US6518652B2 (en) * 2000-09-04 2003-02-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor package
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JP2816239B2 (ja) 樹脂封止型半導体装置
JP3176542B2 (ja) 半導体装置及びその製造方法
JP2547697B2 (ja) 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
US6087718A (en) Stacking type semiconductor chip package
US7148080B2 (en) Method for joining lead frames in a package assembly, method for forming a chip stack package, and a chip stack package
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US7473584B1 (en) Method for fabricating a fan-in leadframe semiconductor package
JP2002110898A (ja) 半導体装置
JPH0797594B2 (ja) 半導体集積回路装置
JP2001196504A (ja) 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
JP3684434B2 (ja) チップサイズ半導体パッケージ及びその製造方法
JPH08264706A (ja) 半導体装置およびその製造方法
JP2001332580A (ja) 半導体装置及びその製造方法
US7315086B2 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP2004079923A (ja) 半導体装置及びその製造方法
JP2879629B2 (ja) リードフレームおよびその製造方法
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JP2009141229A (ja) 半導体装置およびその製造方法
JP3169072B2 (ja) 半導体装置
JPH10270491A (ja) 半導体装置およびその製造方法
JPH07273275A (ja) 半導体装置
KR940010535B1 (ko) 반도체 패키지 및 그 제조방법
JPH10125850A (ja) リードフレーム、半導体装置およびその製造方法