JPH08265219A - クロック信号再生回路 - Google Patents
クロック信号再生回路Info
- Publication number
- JPH08265219A JPH08265219A JP7062343A JP6234395A JPH08265219A JP H08265219 A JPH08265219 A JP H08265219A JP 7062343 A JP7062343 A JP 7062343A JP 6234395 A JP6234395 A JP 6234395A JP H08265219 A JPH08265219 A JP H08265219A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- circuit
- clock signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001172 regenerating effect Effects 0.000 title claims abstract description 14
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000011084 recovery Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 abstract description 5
- 230000008030 elimination Effects 0.000 abstract 2
- 238000003379 elimination reaction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 雑音によるクロック信号のジッタを防ぐ。
【構成】 ホッピングする周期に同期した雑音が重畳さ
れている復調信号103を元に、搬送周波数切換えタイ
ミングに応答して立上がるホッピングクロック105を
生成する。このクロック105の遷移タイミングに応答
して一定パルス幅の制御信号106を生成する。制御信
号106のパルス幅を復調信号103の雑音重畳期間部
分に一致させ、この制御信号106がハイレベルである
期間のみスイッチ回路をオフ制御する。これにより雑音
部分が除去された信号107が得られ、この信号107
を全波整流、帯域ろ波を経てリミッタによりディジタル
信号に変換すれば、ジッタのないクロック信号110が
再生される。 【効果】 このクロック信号110を用いれば、送信装
置からのデータを正しく検出できる。
れている復調信号103を元に、搬送周波数切換えタイ
ミングに応答して立上がるホッピングクロック105を
生成する。このクロック105の遷移タイミングに応答
して一定パルス幅の制御信号106を生成する。制御信
号106のパルス幅を復調信号103の雑音重畳期間部
分に一致させ、この制御信号106がハイレベルである
期間のみスイッチ回路をオフ制御する。これにより雑音
部分が除去された信号107が得られ、この信号107
を全波整流、帯域ろ波を経てリミッタによりディジタル
信号に変換すれば、ジッタのないクロック信号110が
再生される。 【効果】 このクロック信号110を用いれば、送信装
置からのデータを正しく検出できる。
Description
【0001】
【産業上の利用分野】本発明はクロック信号再生回路に
関し、特に周波数ホッピング通信における受信信号から
クロック信号を再生するクロック信号再生回路に関す
る。
関し、特に周波数ホッピング通信における受信信号から
クロック信号を再生するクロック信号再生回路に関す
る。
【0002】
【従来の技術】搬送周波数を頻繁に切換えて送信するこ
とによって妨害の影響を受けないようにする周波数ホッ
ピング(FH;Frequency Hopping)
通信が従来から知られている(例えば、特開平3―16
7928号公報)。この周波数ホッピング通信は、ディ
ジタル変調方式による無線通信一般に用いられる。
とによって妨害の影響を受けないようにする周波数ホッ
ピング(FH;Frequency Hopping)
通信が従来から知られている(例えば、特開平3―16
7928号公報)。この周波数ホッピング通信は、ディ
ジタル変調方式による無線通信一般に用いられる。
【0003】この周波数ホッピング通信では、周波数を
疑似ランダム的に変化させる場合が多く、その疑似ラン
ダムのための疑似乱数発生機能が送信装置側及び受信装
置側に設けられている。そして、送信装置及び受信装置
において同一の乱数(符号)を発生させることにより、
データの送受信が行われる。
疑似ランダム的に変化させる場合が多く、その疑似ラン
ダムのための疑似乱数発生機能が送信装置側及び受信装
置側に設けられている。そして、送信装置及び受信装置
において同一の乱数(符号)を発生させることにより、
データの送受信が行われる。
【0004】その周波数ホッピング通信における受信装
置では、受信信号からクロック信号を再生するクロック
信号再生回路が設けられている。この従来のクロック信
号再生回路について図3を参照して説明する。
置では、受信信号からクロック信号を再生するクロック
信号再生回路が設けられている。この従来のクロック信
号再生回路について図3を参照して説明する。
【0005】図において、クロック信号再生回路は、入
力端子1に印加される受信信号101について周波数ホ
ッピングの逆拡散を行う逆拡散回路2と、この出力信号
102の復調を行う復調回路3と、この復調信号103
からクロック信号110によってデータ104を検出す
る検出器4とを含んで構成されている。なお、5はデー
タ104の出力端子である。
力端子1に印加される受信信号101について周波数ホ
ッピングの逆拡散を行う逆拡散回路2と、この出力信号
102の復調を行う復調回路3と、この復調信号103
からクロック信号110によってデータ104を検出す
る検出器4とを含んで構成されている。なお、5はデー
タ104の出力端子である。
【0006】また、従来のクロック信号再生回路は、復
調信号103の搬送周波数切換えタイミングに同期した
ホッピングクロック105を生成する同期回路8と、こ
のホッピングクロック105の遷移タイミングに応答し
て上述した乱数(符号)を発生させる拡散符号発生器7
と、この発生器7の出力に応じて逆拡散回路2における
逆拡散のための周波数を有する信号を発生するFHシン
セサイザ6とを含んで構成されている。
調信号103の搬送周波数切換えタイミングに同期した
ホッピングクロック105を生成する同期回路8と、こ
のホッピングクロック105の遷移タイミングに応答し
て上述した乱数(符号)を発生させる拡散符号発生器7
と、この発生器7の出力に応じて逆拡散回路2における
逆拡散のための周波数を有する信号を発生するFHシン
セサイザ6とを含んで構成されている。
【0007】さらにまた、従来のクロック信号再生回路
は、復調信号103を全波整流する全波整流回路9と、
この出力信号108からクロック信号110の周波数成
分を抽出するための帯域ろ波器10と、このろ波出力信
号109をディジタル信号であるクロック信号110に
変換するリミッタ11とを含んで構成されている。
は、復調信号103を全波整流する全波整流回路9と、
この出力信号108からクロック信号110の周波数成
分を抽出するための帯域ろ波器10と、このろ波出力信
号109をディジタル信号であるクロック信号110に
変換するリミッタ11とを含んで構成されている。
【0008】かかる構成からなる従来のクロック信号再
生回路の動作について図4をも参照して説明する。図4
は図3の各部の動作を示す波形図であり、図3と同等部
分は同一符号により示されている。
生回路の動作について図4をも参照して説明する。図4
は図3の各部の動作を示す波形図であり、図3と同等部
分は同一符号により示されている。
【0009】同図には、復調回路3の出力である復調信
号103と、全波整流回路9の出力信号108と、帯域
ろ波器10のろ波出力信号109と、リミッタ11の出
力であるクロック信号110とが示されている。なお、
図に示されているように、搬送周波数はf1→f2→f
3の順に変化するものとする。
号103と、全波整流回路9の出力信号108と、帯域
ろ波器10のろ波出力信号109と、リミッタ11の出
力であるクロック信号110とが示されている。なお、
図に示されているように、搬送周波数はf1→f2→f
3の順に変化するものとする。
【0010】まず、図中の復調信号103は、ディジタ
ル変調における復調波形にf1、f2、f3とホッピン
グする周期に同期した雑音が重畳された波形になってい
る。つまり、周波数ホッピングの周波数切換タイミング
点において雑音が重畳されるているのである。この雑音
は、ホッピングに関する同期のわずかなタイミングのず
れや、送信装置や受信装置の高周波回路の位相歪みによ
って生じる。
ル変調における復調波形にf1、f2、f3とホッピン
グする周期に同期した雑音が重畳された波形になってい
る。つまり、周波数ホッピングの周波数切換タイミング
点において雑音が重畳されるているのである。この雑音
は、ホッピングに関する同期のわずかなタイミングのず
れや、送信装置や受信装置の高周波回路の位相歪みによ
って生じる。
【0011】この復調信号103からクロック成分を取
出すために全波整流回路9を通した結果が出力信号10
8の波形である。この出力信号108は、復調信号10
3に同期したクロック成分が含まれた信号になってい
る。
出すために全波整流回路9を通した結果が出力信号10
8の波形である。この出力信号108は、復調信号10
3に同期したクロック成分が含まれた信号になってい
る。
【0012】この出力信号108からクロック成分を取
出すために帯域ろ波器10を通して得られた信号がろ波
出力信号109である。このろ波出力信号109は、ク
ロック成分のみが含まれている。
出すために帯域ろ波器10を通して得られた信号がろ波
出力信号109である。このろ波出力信号109は、ク
ロック成分のみが含まれている。
【0013】このろ波出力信号109をリミッタ11に
よってディジタル信号に変換することにより、クロック
信号110が再生される。この再生されたクロック信号
110を用いて復調信号103を検出器4で判定するこ
とにより、復調データ104を得ることができるのであ
る。
よってディジタル信号に変換することにより、クロック
信号110が再生される。この再生されたクロック信号
110を用いて復調信号103を検出器4で判定するこ
とにより、復調データ104を得ることができるのであ
る。
【0014】
【発明が解決しようとする課題】上述した従来のクロッ
ク信号再生回路では、ホッピングに関する同期のわずか
なタイミングのずれや、送信装置や受信装置の高周波回
路の位相歪みによって発生する、ホッピング変化点に重
畳される雑音の影響を受けてクロック信号110にジッ
タが発生するという欠点があった。このジッタは、図4
中のクロック信号110に示されている矢印Jのよう
に、信号の遷移タイミングが時間軸方向に変動するもの
である。
ク信号再生回路では、ホッピングに関する同期のわずか
なタイミングのずれや、送信装置や受信装置の高周波回
路の位相歪みによって発生する、ホッピング変化点に重
畳される雑音の影響を受けてクロック信号110にジッ
タが発生するという欠点があった。このジッタは、図4
中のクロック信号110に示されている矢印Jのよう
に、信号の遷移タイミングが時間軸方向に変動するもの
である。
【0015】この発生ジッタするジッタが大きい場合に
は、検出器4において送信装置からのデータを正しく検
出することができないことがあるという欠点があった。
は、検出器4において送信装置からのデータを正しく検
出することができないことがあるという欠点があった。
【0016】なお、上述した特開平3―167928号
公報では回線品質が悪い領域でも安定した同期を行うこ
とを目的としており、上述したジッタの発生を防ぐこと
はできない。また、特開昭61―198835号公報で
は同期信号の捕捉性と耐妨害性とを両立することを目的
としており、やはりジッタの発生を防ぐことはできな
い。さらにまた、特開平4―259168号公報ではジ
ッタや遅延時間のばらつきがある場合でも同期信号を得
ることを目的としており、ジッタ自体の発生を防ぐこと
はできない。
公報では回線品質が悪い領域でも安定した同期を行うこ
とを目的としており、上述したジッタの発生を防ぐこと
はできない。また、特開昭61―198835号公報で
は同期信号の捕捉性と耐妨害性とを両立することを目的
としており、やはりジッタの発生を防ぐことはできな
い。さらにまた、特開平4―259168号公報ではジ
ッタや遅延時間のばらつきがある場合でも同期信号を得
ることを目的としており、ジッタ自体の発生を防ぐこと
はできない。
【0017】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は周波数ホッピ
ングの周波数切換タイミング点における雑音によるジッ
タの発生を防ぐことのできるクロック信号再生回路を提
供することである。
るためになされたものであり、その目的は周波数ホッピ
ングの周波数切換タイミング点における雑音によるジッ
タの発生を防ぐことのできるクロック信号再生回路を提
供することである。
【0018】
【課題を解決するための手段】本発明によるクロック信
号再生回路は、周波数ホッピング通信における受信信号
からクロック信号を再生するクロック信号再生回路であ
って、前記受信信号のうち搬送周波数切換えタイミング
部分を該受信信号から除去する除去手段と、この除去後
の受信信号から前記クロック信号を再生するクロック再
生手段とを含むことを特徴とする。
号再生回路は、周波数ホッピング通信における受信信号
からクロック信号を再生するクロック信号再生回路であ
って、前記受信信号のうち搬送周波数切換えタイミング
部分を該受信信号から除去する除去手段と、この除去後
の受信信号から前記クロック信号を再生するクロック再
生手段とを含むことを特徴とする。
【0019】
【作用】周波数ホッピング通信における受信信号からク
ロック信号を再生するクロック信号再生回路において、
受信信号のうち搬送周波数切換えタイミング部分をその
受信信号から除去する。具体的には、受信信号から搬送
周波数切換えタイミングに同期した同期信号を生成し、
この生成された同期信号に応じてスイッチを制御して搬
送周波数切換えタイミング部分を受信信号から除去す
る。このスイッチには、アナログスイッチを用いる。
ロック信号を再生するクロック信号再生回路において、
受信信号のうち搬送周波数切換えタイミング部分をその
受信信号から除去する。具体的には、受信信号から搬送
周波数切換えタイミングに同期した同期信号を生成し、
この生成された同期信号に応じてスイッチを制御して搬
送周波数切換えタイミング部分を受信信号から除去す
る。このスイッチには、アナログスイッチを用いる。
【0020】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0021】図1は本発明によるクロック信号再生回路
の一実施例の構成を示すブロック図であり、図3と同等
部分は同一符号により示されている。本実施例のクロッ
ク信号再生回路が従来の回路(図3)と異なる点は、復
調信号103が入力される全波整流回路9の入力段にス
イッチ回路SWと、このスイッチ回路SWを駆動制御す
るための制御信号106を生成するためのパルス発生回
路12とが追加された点である。つまり、パルス発生回
路12によりホッピングクロック105の遷移タイミン
グに応答して一定パルス幅の制御信号106を生成し、
この制御信号106でスイッチ回路SWを断制御して復
調信号103からジッタを除去する構成である。
の一実施例の構成を示すブロック図であり、図3と同等
部分は同一符号により示されている。本実施例のクロッ
ク信号再生回路が従来の回路(図3)と異なる点は、復
調信号103が入力される全波整流回路9の入力段にス
イッチ回路SWと、このスイッチ回路SWを駆動制御す
るための制御信号106を生成するためのパルス発生回
路12とが追加された点である。つまり、パルス発生回
路12によりホッピングクロック105の遷移タイミン
グに応答して一定パルス幅の制御信号106を生成し、
この制御信号106でスイッチ回路SWを断制御して復
調信号103からジッタを除去する構成である。
【0022】なお、スイッチ回路SW及びパルス発生回
路12以外の部分については図3の回路と同様の構成で
あるため、その説明は省略する。
路12以外の部分については図3の回路と同様の構成で
あるため、その説明は省略する。
【0023】かかる構成からなる本実施例のクロック信
号再生回路の動作について図2をも参照して説明する。
図2は図1の各部の動作を示す波形図であり、図1、図
3及び図4と同等部分は同一符号により示されている。
号再生回路の動作について図2をも参照して説明する。
図2は図1の各部の動作を示す波形図であり、図1、図
3及び図4と同等部分は同一符号により示されている。
【0024】同図には、復調回路3の出力である復調信
号103と、同期回路8の出力であるホッピングクロッ
ク105と、パルス発生回路12の出力である制御信号
106と、全波整流回路9への入力信号107と、リミ
ッタ11の出力であるクロック信号110とが示されて
いる。なお、図に示されているように、図4の場合と同
様、搬送周波数はf1→f2→f3の順に変化するもの
とする。
号103と、同期回路8の出力であるホッピングクロッ
ク105と、パルス発生回路12の出力である制御信号
106と、全波整流回路9への入力信号107と、リミ
ッタ11の出力であるクロック信号110とが示されて
いる。なお、図に示されているように、図4の場合と同
様、搬送周波数はf1→f2→f3の順に変化するもの
とする。
【0025】まず、図中の復調信号103は、図4の場
合と同様に、復調波形にf1、f2、f3とホッピング
する周期に同期した雑音が重畳された波形になってい
る。この復調信号103を入力とする同期回路8は、図
示されているように搬送周波数切換えタイミングに応答
して立上がるホッピングクロック105を生成する。
合と同様に、復調波形にf1、f2、f3とホッピング
する周期に同期した雑音が重畳された波形になってい
る。この復調信号103を入力とする同期回路8は、図
示されているように搬送周波数切換えタイミングに応答
して立上がるホッピングクロック105を生成する。
【0026】このホッピングクロック105はパルス発
生回路12に入力され、その遷移タイミングに応答して
一定パルス幅の制御信号106が生成される。このと
き、制御信号106のパルス幅(図中のハイレベル部
分)を復調信号103の雑音重畳期間部分に一致させ
る。そして、この制御信号106がハイレベルである期
間はスイッチ回路SWを断制御(オフ制御)し、それ以
外の期間はスイッチ回路SWを入制御(オン制御)す
る。
生回路12に入力され、その遷移タイミングに応答して
一定パルス幅の制御信号106が生成される。このと
き、制御信号106のパルス幅(図中のハイレベル部
分)を復調信号103の雑音重畳期間部分に一致させ
る。そして、この制御信号106がハイレベルである期
間はスイッチ回路SWを断制御(オフ制御)し、それ以
外の期間はスイッチ回路SWを入制御(オン制御)す
る。
【0027】このようにスイッチ回路SWを制御するこ
とによって、全波整流回路9への入力信号107は、復
調信号103から雑音部分が除去された波形になる。つ
まり、周波数の切換点からある一定時間だけスイッチ回
路SWを断制御することにより、復調信号103のうち
の搬送周波数切換えタイミング部分を、復調信号103
から除去しているのである。
とによって、全波整流回路9への入力信号107は、復
調信号103から雑音部分が除去された波形になる。つ
まり、周波数の切換点からある一定時間だけスイッチ回
路SWを断制御することにより、復調信号103のうち
の搬送周波数切換えタイミング部分を、復調信号103
から除去しているのである。
【0028】よって、この雑音部分除去後の信号107
が全波整流回路9及び帯域ろ波器10を経てリミッタ1
1においてディジタル信号に変換することにより、ジッ
タのないクロック信号110が再生されるのである。し
たがって、このクロック信号110を用いれば、検出器
4において送信装置からのデータを正しく検出すること
ができるのである。
が全波整流回路9及び帯域ろ波器10を経てリミッタ1
1においてディジタル信号に変換することにより、ジッ
タのないクロック信号110が再生されるのである。し
たがって、このクロック信号110を用いれば、検出器
4において送信装置からのデータを正しく検出すること
ができるのである。
【0029】なお、パルス発生回路12には周知の単安
定マルチバイブレータを用い、その時定数を調節し、復
調信号103の雑音部分を除去するのに適切なパルス幅
を得れば良い。
定マルチバイブレータを用い、その時定数を調節し、復
調信号103の雑音部分を除去するのに適切なパルス幅
を得れば良い。
【0030】また、スイッチ回路SWの具体例としてリ
レースイッチ等、種々のスイッチが考えられるが、スイ
ッチング速度等の点から周知のアナログスイッチを用い
ることが望ましい。
レースイッチ等、種々のスイッチが考えられるが、スイ
ッチング速度等の点から周知のアナログスイッチを用い
ることが望ましい。
【0031】
【発明の効果】以上説明したように本発明は、受信信号
のうち搬送周波数切換えタイミング部分をその受信信号
から除去し、この除去後の受信信号からクロック信号を
再生することにより、送信装置からのデータを正しく検
出することができるという効果がある。
のうち搬送周波数切換えタイミング部分をその受信信号
から除去し、この除去後の受信信号からクロック信号を
再生することにより、送信装置からのデータを正しく検
出することができるという効果がある。
【図1】本発明の実施例によるクロック信号再生回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図2】図1のクロック信号再生回路の各部の動作を示
す波形図である。
す波形図である。
【図3】従来のクロック信号再生回路の構成を示すブロ
ック図である。
ック図である。
【図4】図3のクロック信号再生回路の各部の動作を示
す波形図である。
す波形図である。
1 入力端子 2 逆拡散回路 3 復調回路 4 検出器 5 出力端子 6 FHシンセサイザ 7 拡散符号発生器 8 同期回路 9 全波整流回路 10 帯域ろ波器 11 リミッタ 12 パルス発生回路 SW スイッチ回路
Claims (3)
- 【請求項1】 周波数ホッピング通信における受信信号
からクロック信号を再生するクロック信号再生回路であ
って、前記受信信号のうち搬送周波数切換えタイミング
部分を該受信信号から除去する除去手段と、この除去後
の受信信号から前記クロック信号を再生するクロック再
生手段とを含むことを特徴とするクロック信号再生回
路。 - 【請求項2】 前記除去手段は、前記クロック再生手段
の前記受信信号入力段に設けられたスイッチング手段
と、前記受信信号から搬送周波数切換えタイミングに同
期した同期信号を生成する同期信号生成手段とを含み、
この生成された同期信号に応じて前記スイッチング手段
を断制御するようにしたことを特徴とする請求項1記載
のクロック信号再生回路。 - 【請求項3】 前記スイッチング手段は、アナログスイ
ッチであることを特徴とする請求項2記載のクロック信
号再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062343A JPH08265219A (ja) | 1995-03-22 | 1995-03-22 | クロック信号再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062343A JPH08265219A (ja) | 1995-03-22 | 1995-03-22 | クロック信号再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08265219A true JPH08265219A (ja) | 1996-10-11 |
Family
ID=13197389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7062343A Pending JPH08265219A (ja) | 1995-03-22 | 1995-03-22 | クロック信号再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08265219A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8374265B2 (en) | 2008-02-04 | 2013-02-12 | Nec Corporation | Signal processing circuit, signal processing method and recording medium |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05130071A (ja) * | 1991-11-05 | 1993-05-25 | Matsushita Electric Ind Co Ltd | 雑音除去装置 |
-
1995
- 1995-03-22 JP JP7062343A patent/JPH08265219A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05130071A (ja) * | 1991-11-05 | 1993-05-25 | Matsushita Electric Ind Co Ltd | 雑音除去装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8374265B2 (en) | 2008-02-04 | 2013-02-12 | Nec Corporation | Signal processing circuit, signal processing method and recording medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4918707A (en) | Spread spectrum demodulating device for spread spectrum communication system | |
| JPH08265219A (ja) | クロック信号再生回路 | |
| JP2850643B2 (ja) | ディジタル色信号復調装置 | |
| CA2314879C (en) | Digital demodulator | |
| EP0134860B1 (en) | Improved modem signal acquisition technique | |
| JP3622895B2 (ja) | スペクトラム拡散通信装置 | |
| JP2683121B2 (ja) | スペクトラム拡散通信用受信装置 | |
| JPH04347944A (ja) | スペクトル拡散復調装置 | |
| JP3594362B2 (ja) | クロック再生装置 | |
| JPH02228849A (ja) | 4相位相シフトキーイング検波回路 | |
| JPH10150385A (ja) | フレーム同期方法及び受信機 | |
| JPH04172728A (ja) | スペクトラム拡散信号受信装置 | |
| JPS63196129A (ja) | スペクトラム拡散通信受信装置 | |
| JPS61150428A (ja) | デ−タ受信装置 | |
| JPH077686A (ja) | Am復調器 | |
| JPH0211034A (ja) | スペクトル拡散通信用受信装置 | |
| KR950013439B1 (ko) | 직접확산 시스템의 수신기 | |
| JPS6388943A (ja) | 復調器制御方式 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JP3214149B2 (ja) | 復調装置 | |
| JPS59182660A (ja) | 搬送波再生回路 | |
| JPS60130246A (ja) | 搬送波再生装置 | |
| JPH01152846A (ja) | Tdmaデータ伝送方式の位相復調方式 | |
| JPH0453139B2 (ja) | ||
| JPS6229948B2 (ja) |