JPH08265366A - パケット転送システム - Google Patents

パケット転送システム

Info

Publication number
JPH08265366A
JPH08265366A JP7059598A JP5959895A JPH08265366A JP H08265366 A JPH08265366 A JP H08265366A JP 7059598 A JP7059598 A JP 7059598A JP 5959895 A JP5959895 A JP 5959895A JP H08265366 A JPH08265366 A JP H08265366A
Authority
JP
Japan
Prior art keywords
packet
transfer
priority
processing device
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7059598A
Other languages
English (en)
Inventor
Kenichi Ishizaka
賢一 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7059598A priority Critical patent/JPH08265366A/ja
Publication of JPH08265366A publication Critical patent/JPH08265366A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 優先度の高いパケットほど、早く転送できる
パケット転送システムを提供する。 【構成】 転送順位を表す優先度が設けられたパケット
を処理する複数の処理装置10−1〜10−Nと、処理
装置間でパケットを転送制御するネットワーク装置20
とを備えて構成されるパケット転送システムにおいて、
ネットワーク装置は、処理装置から受信したパケット
を、転送元の処理装置毎にかつ優先度毎に格納する複数
の受信バッファ21−1〜21−Nと、処理装置に送信
するパケットを、転送先の処理装置毎にかつ優先度毎に
格納する複数の送信バッファ22と、受信バッファに格
納されたパケットを、その優先度及び転送先に基づい
て、対応する送信バッファに転送制御する転送制御部2
3を備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パケット転送システム
に関し、特に、転送順位を表す優先度が設けられたパケ
ットを処理する複数の処理装置と、前記処理装置間でパ
ケットを転送制御するネットワーク装置とを備えて構成
されるパケット転送システムに関する。
【0002】
【従来の技術】複数の処理装置と、それらの処理装置間
で転送されるパケットをスイッチングするネットワーク
装置とを備えて構成されるシステム、例えば、並列計算
機システムにおいて、ネットワーク装置は、受信時間順
にパケットを転送している。
【0003】
【発明が解決しようとする課題】ところで、従来のシス
テムでは、パケットの優先度や種類を考慮して転送して
いないため、優先度の低いパケット(以下、低優先度パ
ケット)を送信中に、OS(オペレーティングシステ
ム)制御用等の優先度の高いパケット(以下、高優先度
パケット)を送信する必要が生じた場合、低優先度パケ
ットを送信した後でないと、高優先度パケットを送信で
きなかった。
【0004】特に低優先度パケットの長さが長い場合
に、長時間高優先度パケットの転送が待たされるため問
題となっている。更に、システム全体のスループットが
低下する問題も生じている。これに対し、例えばOS制
御用のネットワークを別に設けることも考えられるが、
ハードウェア量が増大するので実用的ではない。
【0005】また、このような問題はネットワーク装置
内でも起こりうる。つまり、同一の相手処理装置に対し
て、異なる処理装置から優先度の異なるパケット転送要
求があった場合、低優先度パケットの方が高優先度パケ
ットよりも時間的に早く転送要求されて、低優先度パケ
ットの転送が開始された後に高優先度パケットの転送要
求があると、低優先度パケットの転送を終了した後でな
いと、高優先度パケットの転送が行えなかった。
【0006】本発明はこのような事情に鑑みてなされた
もので、優先度の高いパケットほど、早く転送すること
のできるパケット転送システムを提供することを課題と
する。
【0007】
【課題を解決するための手段】
《本発明のパケット転送システム》本発明のパケット転
送システムは、前述した課題を解決するため、転送順位
を表す優先度が設けられた可変長のパケットを処理する
複数の処理装置10と、前記複数の処理装置10間でパ
ケットを転送制御するネットワーク装置20とを備えて
構成されるパケット転送システムにおいて、前記ネット
ワーク装置20は、複数の受信バッファ21、複数の送
信バッファ22及び転送制御部23を必須構成要素とし
て備えて構成されている(請求項2に対応)。以下、こ
の構成を本発明のパケット転送システムの第1の構成と
呼ぶ。図1は、第1の構成のパケット転送システムの原
理ブロック図である。
【0008】(受信バッファ21)受信バッファ21
は、前記処理装置10から受信したパケットを、転送元
の処理装置10毎にかつ優先度毎に格納する。即ち、シ
ステム内の処理装置台数をM、パケットの優先度レベル
をNとした場合に、受信バッファ21は、M×N個設け
られる。
【0009】(送信バッファ22)送信バッファ22
は、前記処理装置10に送信するパケットを、転送先の
処理装置10毎にかつ優先度毎に格納する。即ち、シス
テム内の処理装置台数をM、パケットの優先度レベルを
Nとした場合に、送信バッファ22は、M×N個設けら
れる。
【0010】(転送制御部23)転送制御部23は、前
記受信バッファ21に格納されたパケットを、その優先
度及び転送先に基づいて、対応する前記送信バッファ2
2に転送制御する。
【0011】第1の構成のパケット転送システムを以下
の(イ)〜(ロ)のように構成しても良い。 (イ)前述した課題を解決するため、前記転送制御部2
3は、パケットを転送制御中に、そのパケットの転送元
処理装置10からより優先度が高いパケットが転送さ
れ、しかも既に転送していたパケットの転送先と優先度
が高いパケットの転送先が同一である場合に、優先度が
低い方のパケットの転送制御を中断する一方、優先度が
高い方のパケットの転送制御を優先して行い、優先度が
高い方の転送制御が終了した後、中断していた転送制御
を再開することである(請求項2に対応)。以下、この
構成を本発明のパケット転送システムの第2の構成と呼
ぶ。
【0012】(ロ)前述した課題を解決するため、前記
転送制御部23は、パケットを転送制御中に、そのパケ
ットの転送元処理装置10からより優先度が高いパケッ
トが転送され、しかも既に転送していたパケットの転送
先と優先度が高いパケットの転送先が異なる場合に、優
先度が低い方のパケットの転送制御と優先度が高い方の
パケットの転送制御を並列に行うことである(請求項3
に対応)。以下、この構成を本発明のパケット転送シス
テムの第3の構成と呼ぶ。
【0013】(ハ)前述した課題を解決するため、前記
転送制御部23は、パケットを転送制御中に、そのパケ
ットの転送元と異なる処理装置10からより優先度が高
いパケットが転送され、しかも既に転送していたパケッ
トの転送先と優先度が高いパケットの転送先が同一であ
る場合に、優先度が低い方のパケットの転送制御を中断
する一方、優先度が高い方のパケットの転送制御を優先
して行い、優先度が高い方の転送制御が終了した後、中
断していた転送制御を再開することである(請求項4に
対応)。以下、この構成を本発明のパケット転送システ
ムの第4の構成と呼ぶ。
【0014】(ニ)前述した課題を解決するため、前記
処理装置10は、前記ネットワーク装置に転送するパケ
ットを、優先度毎に格納する複数のバッファ11と、前
記ネットワーク装置20に前記パケットを転送中に、よ
り優先度が高いパケットを転送する必要が生じた場合
に、優先度が低い方のパケットの転送制御を中断する一
方、優先度が高い方のパケットの転送制御を優先して行
い、優先度が高い方の転送が終了した後、中断していた
転送制御を再開する転送処理部12とを有することであ
る(請求項5に対応)。以下、この構成を本発明のパケ
ット転送システムの第5の構成と呼ぶ。
【0015】
【作用】第1の構成のパケット転送システムによれば、
転送制御部23により、受信バッファ21に格納された
可変長のパケットが、その優先度及び転送先に基づい
て、対応する送信バッファ22に転送制御される。
【0016】第2の構成のパケット転送システムによれ
ば、パケットを転送制御中に、そのパケットの転送元処
理装置10からより優先度が高いパケットが転送され、
しかも既に転送していたパケットの転送先と優先度が高
いパケットの転送先が同一である場合に、優先度が低い
方のパケットの転送制御が中断される。そして、優先度
が高い方のパケットの転送制御が優先して行われる。さ
らに、優先度が高い方の転送制御が終了した後、中断し
ていた転送制御が再開される。
【0017】第3の構成のパケット転送システムによれ
ば、パケットを転送制御中に、そのパケットの転送元処
理装置10からより優先度が高いパケットが転送され、
しかも既に転送していたパケットの転送先と優先度が高
いパケットの転送先が異なる場合に、優先度が低い方の
パケットの転送制御と優先度が高い方のパケットの転送
制御が並列に行われる。
【0018】第4の構成のパケット転送システムによれ
ば、パケットを転送制御中に、そのパケットの転送元と
異なる処理装置10からより優先度が高いパケットが転
送され、しかも既に転送していたパケットの転送先と優
先度が高いパケットの転送先が同一である場合に、優先
度が低い方のパケットの転送制御が中断される。そし
て、優先度が高い方のパケットの転送制御が優先して行
われる。更に、優先度が高い方の転送制御が終了した
後、中断していた転送制御が再開される。
【0019】第5の構成のパケット転送システムによれ
ば、ネットワーク装置20にパケットを転送中に、より
優先度が高いパケットを転送する必要が生じた場合に、
優先度が低い方のパケットの転送制御が中断される。そ
して、優先度が高い方のパケットの転送制御が優先して
行われる。さらに、優先度が高い方の転送制御が終了し
た後、中断していた転送制御が再開される。
【0020】
【実施例】以下、本発明の実施例を図面を参照して説明
する。 《実施例のパケット転送システムの構成》図2は、実施
例のパケット転送システムの構成ブロック図である。同
図に示すように、本実施例は、複数の処理装置10と、
これらの処理装置に接続するネットワーク装置20とを
備えて構成されている。
【0021】なお、図2中では、ネットワーク装置20
にデータを出力する処理装置10の台数は3台になって
いるが、この台数に限られるものでないことは勿論であ
る。また、ネットワーク装置10からデータを入力する
処理装置10の台数は1台となっているが、この台数に
限られるものでないことも勿論である。
【0022】また、処理装置10は複数台設けられてい
るため、個々の処理装置を特定するために、図面中では
“−”の後に“1”、“2”、・・・、“N”等の識別
子を付して表す。また、明細書中では、処理装置#1、
処理装置#2、・・・、処理装置#Nのように表す。
【0023】以下、実施例の構成要素を説明する。 (処理装置10)処理装置10は、図3に示すように、
(a)命令処理部13、(b)主記憶装置14、(c)
転送処理部12を備えて構成されている。
【0024】(a)命令処理部13 命令処理部13は、主記憶装置14に格納されている命
令語(プログラム)を読み出して、その指令に従った処
理を行う。即ち、一般的なプロセッサの役割を果たす。
そして、転送処理部12に対してプログラムの指令によ
って、データ転送の指示を行う。指示内容には、宛先処
理装置番号、転送データの転送もと主記憶アドレス、デ
ータ長、宛先処理装置上の転送先主記憶アドレスが含ま
れる。
【0025】(b)主記憶装置14 主記憶装置14は、処理装置10内の命令処理部13が
実行すべきプログラムや演算処理に使用するデータ等を
格納する。
【0026】(c)転送処理部12 転送処理部12は、送信部と受信部からなる。送信部
は、命令処理部13の指示に従い、ネットワーク装置2
0にデータを送信する。送信するデータは、ヘッダ部と
ボディ部からなるパケットである。ここで、ヘッダ部
は、宛先処理装置番号、宛先処理装置内でデータを格納
すべきアドレス、データ長などを含む制御情報であり、
ボディ部は主記憶装置14から読み出したデータ本体で
ある。そして、受信部は、ネットワーク装置20から受
信したパケットを、パケットのヘッダ部に指定された主
記憶内アドレスに格納する。
【0027】図4は、転送処理部12の詳細ブロック図
である。同図に示すように、転送処理部12は、送信バ
ッファ12a、送信制御部12b、主記憶アクセス制御
部12c、受信バッファ12d及び受信制御部12eを
備えている。
【0028】(c−1)送信バッファ12a 送信バッファ12aは、送信すべきパケットのデータを
格納するもので、優先度0のデータを格納する低優先度
送信バッファと優先度1のデータを格納する高優先度送
信バッファの2種類がある。
【0029】送信バッファ12aでは、ネットワーク装
置20へ送信される制御情報(ヘッダ)を作成してネッ
トワーク装置20に送信する。その後、命令処理部13
の指示に従って主記憶装置14から取り出したデータを
ネットワーク装置20に送出するまで一時格納する。
【0030】そして、低優先度(優先度0)のデータ送
信中に、高優先度(優先度1)のデータ送信を行う場合
には、低優先度送信バッファからネットワーク装置20
への送出を中断し、高優先度送信バッファに格納された
優先度1のパケットを送信する。優先度1のパケットの
送信が終了したら、中断していた低優先度送信バッファ
からの優先度0のパケットのデータ送出を再開する。
【0031】(c−2)送信制御部12b 送信制御部12bは、ネットワーク装置20へのデータ
送信を制御する。また、ネットワーク装置20から送ら
れてくるバッファフル信号(ネットワーク装置20側の
受信バッファの状態を示す信号)や、主記憶アクセス制
御部12cから送られてくる信号(バッファにデータが
格納されたことを示す信号)により、現在バッファ中に
未送出データが何個あるかを管理し、これらをネットワ
ーク装置20に送出可能であれば、送信バッファ12a
に送出の指示を行う。
【0032】(c−3)主記憶アクセス制御部12c 主記憶アクセス制御部12cは、ネットワーク装置20
へ送出するデータを主記憶装置14から読み出す制御を
行うとともに、ネットワーク装置20から受信したデー
タを主記憶装置14に書き出す制御を行う。そして、命
令処理部13からの送信の指示又はネットワーク装置2
0から受信したパケット内のヘッダ部に指示された、デ
ータ本体(ボディ部)の先頭アドレス及びデータ長か
ら、アクセスすべき主記憶アドレスを順次発生し、主記
憶装置14にアクセスリクエストを発行する。
【0033】(c−4)受信バッファ12d 受信バッファ12dは、ネットワーク装置20から受け
取ったデータを格納するもので、優先度0のデータを格
納する低優先度受信バッファと優先度1のデータを格納
する高優先度受信バッファの2種類がある。
【0034】受信バッファ12dでは、ネットワーク装
置20から受け取ったヘッダ部から、データ本体(ボデ
ィ部)を格納すべきアドレス情報を取り出す。そして、
ネットワーク装置20から受信したボディデータを一時
格納した後、主記憶の所定のアドレスに格納してゆく。
【0035】そして、低優先度(優先度0)のデータ受
信中に、高優先度(優先度1)のデータ受信を行う場
合、即ち低優先度バッファを使用して低優先度のパケッ
ト受信中に、そのパケットの最終データ到着前に、高優
先度のパケットが到着した場合には、低優先度バッファ
から主記憶へのストアを中断し、高優先度バッファを使
用して、高優先度のパケットの受信動作を再開する。そ
して、高優先度パケットの受信が終了したら、中断して
いた低優先度バッファからの低優先度パケットのデータ
の主記憶ストアを再開する。
【0036】(c−5)受信制御部12e 受信制御部12eは、ネットワーク装置20からのデー
タ受信を制御する。受信バッファ12dが一杯になった
ら、ネットワーク装置20にバッファ状態を示す信号を
送出する。そして、現在バッファ中に未送出データが何
個あるかを管理し、これらを順次主記憶に送出するよう
処理する。
【0037】(ネットワーク装置20)ネットワーク装
置20は、図2に示すように、(a)入力バッファ部2
1、(b)入力バッファ制御回路24、(c)スイッチ
回路25、(d)優先制御回路26及び(e)出力バッ
ファ部22を備えて構成されている。
【0038】(a)入力バッファ部21 図5は、入力バッファ部21の詳細構成図である。同図
に示すように、入力バッファ部21は、入力レジスタ2
1a、転送用バッファ21b、バッファ読み出しレジス
タ21c、制御回路21dを備えている。
【0039】(a−1)入力レジスタ21a 入力レジスタ21aは、処理装置10の転送処理部12
からの送信データを受信する。また、データとともに送
られてくる優先度信号(priority-level)信号により、
どの転送バッファにデータを格納するかを選択する。即
ち、優先度信号が“0”の場合には低優先度バッファに
データを送り、優先度信号が“1”の場合には、高優先
度バッファにデータを送る。
【0040】(a−2)転送用バッファ21b 転送用バッファ21bは、処理装置10からの転送デー
タを、転送の優先度毎に格納する。
【0041】(a−3)バッファ読み出しレジスタ21
c バッファ読み出しレジスタ21cは、使用中の転送用バ
ッファのなかで最も優先度の高いバッファからのデータ
を読み出し、制御回路21d及び宛先選択回路21eに
送る。
【0042】(a−4)制御回路21d 制御回路21dは、転送するパケットの先頭に含まれて
いる宛先情報を読み宛先レジスタに保持する。この宛先
情報レジスタのうち最も優先度の高いものの情報によっ
て、宛先選択回路21eの経路(即ち、バッファ読み出
しレジスタからどのSWへの出力を開くかの選択)を有
効にし、SWへ転送要求信号(SWへのデータ転送信号
線に含まれる)を送出する。
【0043】SWから送出許可信号(SWへのデータ転
送信号線に含まれる)を受信すると転送バッファから順
次データを読み出して、バッファ読み出しレジスタ21
c、宛先選択回路21eを経由してSWへ送るよう制御
する。
【0044】低優先のパケットを送信中に、処理装置1
0から高優先度のパケットが到着した場合には、SWへ
のデータ送信を中断して、高優先度バッファからの転送
を行う。高優先度のパケット送信が終わった後、低優先
度の転送を再開する。
【0045】SWから送出中断信号を受け取った場合に
は、バッファからのデータ読み出し、SWへのデータ送
出を中断する。このあと、SWからの送出中断解除信号
がくるまでは、バッファからのデータ送出を停止する。
【0046】(b)入力バッファ制御回路24 図6は、入力バッファ制御回路24の詳細構成図であ
る。同図に示すように、入力バッファ制御回路24は、
宛先解読部24a、優先度0の宛先レジスタ24b、優
先度1の宛先レジスタ24c、FF24d、FF24
e、FF24f及び制御論理回路24gを備えている。
【0047】(b−1)宛先解読部24a・優先度0の
宛先レジスタ24b・優先度1の宛先レジスタ24c 宛先解読部24aは、バッファ読み出しレジスタに格納
されているデータを入力して、その宛先を解読する。そ
して、データの優先度が0の場合には、優先度0の宛先
レジスタ24bに格納する一方、データの優先度が1の
場合には、優先度1の宛先レジスタ24cに格納する (b−2)FF24d FF24dは、SW部からの送出中断要求によってse
tされる一方、SW部からの送出中断解除によってre
setされ、バッファからのデータ送出を中断している
か否かの情報を示す「送出フラグ」を出力する。
【0048】(b−3)FF24e FF24eは、増減可能な値を保持しており、その値
は、入力レジスタからの出力によって増加し、優先度0
データ送出信号によって減少する。そして、優先度0の
転送データがバッファにいくつあるかという情報を示す
「優先度0転送用バッファデータカウンタ」を出力す
る。
【0049】(b−4)FF24f FF24fは、増減可能な値を保持しており、その値
は、入力レジスタからの出力によって増加し、優先度1
データ送出信号によって減少する。そして、優先度1の
転送データがバッファにいくつあるかという情報を示す
「優先度1転送用バッファデータカウンタ」を出力す
る。
【0050】(b−5)制御論理回路24g 制御論理回路24gは、「送出フラグ」、「優先度0転
送用バッファデータカウンタ」及び「優先度1転送用バ
ッファデータカウンタ」に基づいて、バッファからのデ
ータ読み出し、SW部へのデータ送出を制御する。
【0051】(c)スイッチ回路25 図7は、スイッチ回路25の詳細構成図である。同図に
示すように、スイッチ回路25は、セレクタ25a及び
優先制御回路26を備えている。
【0052】(c−1)セレクタ25a セレクタ25aは、優先制御回路26からの経路選択信
号に従って、どれか1つの入力と出力との間のパスを有
効にする。
【0053】(c−2)優先制御回路26 優先制御回路26は、入力バッファ部21または前段S
W部からの要求(データ経路に含まれる)により、1つ
の出力に対して唯一の入力の経路を選択して有効にす
る。また、入力からデータ経路を使用して受け取られる
要求信号により、要求フラグをオンとする。そして、多
数の要求信号のうち1つを選択して転送フラグをオンと
する。さらに、転送フラグから経路選択信号を作成しセ
レクタへ送る。
【0054】(d)優先制御回路26 図9は、優先制御回路26の詳細構成図である。同図に
示すように、優先制御回路26では、要求フラグ、転送
フラグ、中断フラグ、送出中断要求信号、送出中断解除
信号が使用されている。
【0055】(d−1)要求フラグ 要求フラグは、各入力毎に、また各優先度毎に1ビット
ずつ設けられたフラグであり、前段のSW部または入力
バッファ部21からの転送要求によりセットされる。
【0056】(d−2)転送フラグ 転送フラグは、各入力毎に、また各優先度毎に1ビット
ずつ設けられたフラグであり、このフラグがオンとなっ
たビットに対応する経路がデータ転送可能経路となる。
ただし、対応する中断フラグがオンになっている場合に
は、その経路を使用した転送が中断中であることを示
す。
【0057】(d−3)中断フラグ 中断フラグは、最高の優先度を除く各優先度の転送フラ
グに対応して設けられている。上位の優先度の転送を行
うために、この経路を使用中の転送を中断していること
を示す。転送中の優先度より高い優先度の要求フラグ
(どの入力でも)がオンになった場合に、このフラグを
オンとして転送の中断を示す。そして、優先度の高い転
送が終了したら、このフラグをオフとして転送を再開す
る。
【0058】(d−4)送出中断要求信号 送出中断要求信号は、転送を中断するために入力バッフ
ァ部21にデータの送出を中断させる信号である。中断
フラグがオンになると、この信号が入力バッファ部21
へ送られる。なお、前段のSW回路を経由することもあ
る。
【0059】この信号がオンになったら、入力バッファ
部21では転送中の優先度バッファ及びその優先度より
さらに下の優先度バッファからの読み出し及び送出を中
断する。
【0060】(d−5)送出中断解除信号 送出中断解除信号は、転送を中断するために入力バッフ
ァ部21にデータの送出の中断を解除させる信号であ
る。中断フラグがオフになると、この信号が入力バッフ
ァ部21へ送られる。なお、前段のSW回路を経由する
こともある。
【0061】この信号がオンになったら、入力バッファ
部21では中断中の優先度バッファからの読み出し及び
送出を再開する。 (e)出力バッファ部22 図8は、出力バッファ部22の詳細構成図である。同図
に示すように、出力バッファ部22は、転送用バッファ
22a、出力レジスタ22bを備えている。
【0062】(e−1)転送用バッファ22a 転送用バッファ22aは、スイッチ回路25から処理装
置10への転送データを転送の優先度毎に格納する。
【0063】(e−2)出力レジスタ22b 出力レジスタ22bには、処理装置10の転送処理部1
2へ送信するデータとともに、送信する優先度信号によ
りどちらの優先度バッファから出力しているのかを示す
情報が格納される。
【0064】《処理装置10とネットワーク装置20間
のインタフェース信号例》次に、図10を参照して、処
理装置10とネットワーク装置20間でやりとりされる
インタフェース信号を説明する。
【0065】“Data”は、送信するデータ本体を示す信
号である。複数ビットの信号線群からなり、データエラ
ーチェックのためのパリティビットを含むこともある。
“Data-Valid” は、この信号がオンの時に、送信デー
タが有効であることを示す信号である。
【0066】“Data-End” は、パケットの最終データ
の送信時にオンとなる信号である。“Priority-level”
は、転送している送信データを含むパケットの優先度を
示す信号である。なお、優先度が0、1の二種類の場合
には、1ビットの信号である。
【0067】“Buffer-Full” は、受信バッファが一杯
となったため送信の停止を要求する信号である。この信
号の代わりに“Data-Req”信号を使用することも可能で
ある。
【0068】“Data-Req”は、この信号がオンであるサ
イクル数と同じ数のデータ送信が可能であることを受信
側から送信側に通知する信号である。“Priolity-level
of Buff-ful”は、“Buffer-Full” がどの優先度の受
信バッファに関するものかを示す信号である。
【0069】《第1転送例》第1転送例は、処理装置1
0−0から処理装置10−1に優先度0のパケットAを
転送中に、処理装置10−0から処理装置10−1に優
先度1のパケットBを優先して転送する例である。
【0070】図11は、処理装置10−0から処理装置
10−1に優先度0のパケットAを転送する状態を示し
ている。同図に示すように、処理装置10−0から出力
されたパケットAは、ネットワーク装置20の受信バッ
ファ21−0−0に順次格納される。次いでパケットA
は、スイッチ23A・23Bに導かれて送信バッファ2
2−1−0に順次格納された後、処理装置10−1に順
次出力される。
【0071】図12は、図11に示すパケットAの転送
中にパケットBを優先して転送する状態を示している。
同図に示すように、処理装置10−0は、パケットAの
送信中にパケットBを送信する必要が生じると、パケッ
トAの送信を中断してパケットBを出力する。このパケ
ットBは、受信バッファ21−0−1に順次格納され
る。ここで、受信バッファ21−0−0には、それまで
に出力されたパケットAが格納されている。
【0072】次に、パケットBは、パケットAよりも優
先度が高いので、スイッチ23A・23Bに導かれて送
信バッファ22−0−1に順次格納される。この状態
で、送信バッファ22−0−0には、それまでに出力さ
れたパケットAが格納されていることになる。
【0073】次に、パケットBは、パケットAよりも優
先度が高く、かつパケットBとパケットAの転送先(=
処理装置10−1)が同じなので、パケットAに優先し
て処理装置10−1に順次出力される。
【0074】パケットBの転送が終了すると、処理装置
10−0はパケットAの転送を再開し、再び図11に示
す状態となる。 《第2転送例》第2転送例は、処理装置10−0から処
理装置10−1に優先度0のパケットAを転送中に、処
理装置10−0から処理装置10−2に優先度1のパケ
ットBを優先して転送する例である。
【0075】処理装置10−0から処理装置10−1に
優先度0のパケットAを転送する状態は、図11と同様
である。図13は、図11に示すパケットAの転送中に
パケットBを優先して転送する状態を示している。同図
に示すように、処理装置10−0は、パケットAの送信
中にパケットBを送信する必要が生じると、パケットA
の送信を中断してパケットBを出力する。このパケット
Bは、受信バッファ21−0−1に順次格納される。こ
こで、受信バッファ21−0−0には、それまでに出力
されたパケットAが格納されている。
【0076】パケットBは、パケットAよりも優先度が
高いが、パケットBとパケットAの転送先が異なるの
で、下記の1)及び2)が並列に処理される。 1)受信バッファ21−0−0に格納されているパケッ
トAは、スイッチ23A・23Bに導かれて送信バッフ
ァ22−1−0に順次格納された後、処理装置10−1
に順次出力される。
【0077】2)受信バッファ21−0−1に格納され
ているパケットBは、スイッチ23C・23Dに導かれ
て送信バッファ22−2−1に順次格納された後、処理
装置10−2に順次出力される。
【0078】パケットBの転送が終了すると、処理装置
10−0はパケットAの転送を再開し、再び図11に示
す状態となる。 《第3転送例》第3転送例は、処理装置10−0から処
理装置10−2に優先度0のパケットAを転送中に、処
理装置10−1から処理装置10−2に優先度1のパケ
ットBを優先して転送する例である。
【0079】図14は、処理装置10−0から処理装置
10−1に優先度0のパケットAを転送する状態を示し
ている。同図に示すように、処理装置10−0から出力
されたパケットAは、ネットワーク装置20の受信バッ
ファ21−0−0に順次格納される。次いでパケットA
は、スイッチ23A・23Bに導かれて送信バッファ2
2−2−0に順次格納された後、処理装置10−2に順
次出力される。
【0080】図15は、図14に示すパケットAの転送
中にパケットBを優先して転送する状態を示している。
パケットBは、パケットAよりも優先度が高いが、パケ
ットBとパケットAの転送元が異なるので、下記の1)
及び2)が並列に処理される。
【0081】1)処理装置10−0から出力されたパケ
ットAは、ネットワーク装置20の受信バッファ21−
0−0に順次格納される。 2)処理装置10−1から出力されたパケットBは、受
信バッファ21−1−1に順次格納される。
【0082】次に、パケットBは、パケットAと転送先
が同一でありパケットAよりも優先度が高いので、スイ
ッチ23B・23Cに導かれて送信バッファ22−2−
1に順次格納された後、処理装置10−2に優先して出
力される。
【0083】パケットBの転送が終了すると、スイッチ
23A・23Bは、受信バッファ21−0−0に格納さ
れたパケットAを送信バッファ10−2−0に導く処理
を再開する。そして、パケットAは、送信バッファ10
−2−0を経て処理装置10−2に順次出力される。
【0084】《第4転送例》第4転送例は、複合したパ
ケット転送例であり、下記の1)及び2)の転送が行わ
れている最中に、下記の3)及び4)が転送が行われる
例である。
【0085】1)処理装置10−0から処理装置10−
3に優先度0のパケットAを転送する。以下、この処理
を第1の転送という。 2)処理装置10−1から処理装置10−4に優先度0
のパケットBを転送する。以下、この処理を第2の転送
という。
【0086】3)処理装置10−1から処理装置10−
5に優先度1のパケットCを転送する。以下、この処理
を第3の転送という。 4)処理装置10−0から処理装置10−4に優先度1
のパケットDを転送する。以下、この処理を第4の転送
という。
【0087】図16は、第1及び第2の転送を行ってい
る状態を示している。同図に示すように、処理装置10
−0から出力されたパケットAは、ネットワーク装置2
0の受信バッファ21−0−0に順次格納される。次い
でパケットAは、スイッチ23A・23Bに導かれて送
信バッファ22−3−0に順次格納された後、処理装置
10−3に順次出力される。
【0088】また、処理装置10−1から出力されたパ
ケットBは、ネットワーク装置20の受信バッファ21
−1−0に順次格納される。次いでパケットBは、スイ
ッチ23C・23Dに導かれて送信バッファ22−4−
0に順次格納された後、処理装置10−4に順次出力さ
れる。
【0089】図17は、図16に示す前記第1及び第2
の転送中に、前記第3及び第4の転送を優先して行う状
態を示している。まず、処理装置10−0は、パケット
Aの送信を中断してパケットDを出力する。このパケッ
トDは、受信バッファ21−0−1に順次格納される。
ここで、受信バッファ21−0−0には、それまでに出
力されたパケットAが格納されている。
【0090】また、処理装置10−1は、パケットBの
送信を中断してパケットCを出力する。このパケットC
は、受信バッファ21−1−1に順次格納される。ここ
で、受信バッファ21−1−0には、それまでに出力さ
れたパケットBが格納されている。
【0091】ここで、パケットAは、パケットB、パケ
ットC及びパケットDと転送先が異なるので、スイッチ
23A・23Bに導かれて送信バッファ22−3−0に
順次格納された後、処理装置10−3に順次出力され
る。
【0092】そして、パケットBは、パケットDと転送
先が同一であり、しかもパケットDよりも優先度が低い
ので、パケットDが転送終了するまで、受信バッファ2
1−1−0に格納されたままとなる。
【0093】また、パケットCは、パケットA、パケッ
トB及びパケットDと転送先が異なるので、スイッチ2
3E・23Fに導かれて送信バッファ22−5−1に順
次格納された後、処理装置10−5に順次出力される。
【0094】更に、パケットDは、パケットBと転送先
が同一であるが、パケットBよりも優先度が高いので、
スイッチ23C・23DによりパケットBに優先して送
信バッファ22−4−1に順次格納された後、処理装置
10−4に順次出力される。
【0095】次に、パケットCの転送が終了すると、処
理装置10−1はパケットBの送信を再開する。また、
パケットDの転送が終了すると、処理装置10−0はパ
ケットAの送信を再開する。また、スイッチ23C・2
3Dは、受信バッファ21−1−0に格納されたバケッ
トBを送信バッファ22−4−0に導く処理を再開す
る。
【0096】
【発明の効果】第1から第5の構成のパケット転送シス
テムによれば、入力バッファに格納されたパケットが、
転送制御部により、その優先度及び転送先に基づいて、
対応する出力バッファに転送制御されるため、優先度の
高いパケットほど、早く転送することが可能となる。
【0097】しかも、入力バッファは転送元の処理装置
毎にかつ優先度毎に設けられているとともに、出力バッ
ファは転送先の処理装置毎にかつ優先度毎に設けられて
いるため、転送元や転送先が異なれば、入力バッファか
ら出力バッファへの転送制御は並列に行われるようにな
るため、システム全体の転送効率の向上が期待される。
【図面の簡単な説明】
【図1】 本発明のパケット転送システムの原理ブロッ
ク図である。
【図2】 実施例のパケット転送システムの構成ブロッ
ク図である。
【図3】 実施例の処理装置のブロック図である。
【図4】 実施例の処理装置内のデータ転送処理部のブ
ロック図である。
【図5】 実施例のネットワーク装置の入力バッファ部
のブロック図である。
【図6】 実施例のネットワーク装置の入力バッファ制
御回路のブロック図である。
【図7】 実施例のネットワーク装置のスイッチ回路の
ブロック図である。
【図8】 実施例のネットワーク装置の出力バッファ部
のブロック図である。
【図9】 実施例のネットワーク装置の優先制御回路の
ブロック図である。
【図10】 実施例の処理装置とネットワーク装置間の
インタフェース信号例である。
【図11】 第1転送例の動作概念図(その1)であ
る。
【図12】 第1転送例の動作概念図(その2)であ
る。
【図13】 第2転送例の動作概念図である。
【図14】 第3転送例の動作概念図(その1)であ
る。
【図15】 第3転送例の動作概念図(その2)であ
る。
【図16】 第4転送例の動作概念図(その1)であ
る。
【図17】 第4転送例の動作概念図(その2)であ
る。
【符号の説明】
10・・・処理装置 11・・・バッファ 12・・・転送処理部 20・・・ネットワーク装置 21・・・受信バッファ(入力バッファ部) 22・・・送信バッファ(出力バッファ部) 23・・・転送制御部 24・・・入力バッファ制御回路 25・・・スイッチ回路 26・・・優先制御回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】転送順位を表す優先度が設けられた可変長
    のパケットを処理する複数の処理装置と、前記複数の処
    理装置間でパケットを転送制御するネットワーク装置と
    を備えて構成されるパケット転送システムにおいて、 前記ネットワーク装置は、 前記処理装置から受信したパケットを、転送元の処理装
    置毎にかつ優先度毎に格納する複数の受信バッファと、 前記処理装置に送信するパケットを、転送先の処理装置
    毎にかつ優先度毎に格納する複数の送信バッファと、 前記受信バッファに格納されたパケットを、その優先度
    及び転送先に基づいて、対応する前記送信バッファに転
    送制御する転送制御部とを備えたことを特徴とするパケ
    ット転送システム。
  2. 【請求項2】前記転送制御部は、パケットを転送制御中
    に、そのパケットの転送元処理装置からより優先度が高
    いパケットが転送され、しかも既に転送していたパケッ
    トの転送先と優先度が高いパケットの転送先が同一であ
    る場合に、優先度が低い方のパケットの転送制御を中断
    する一方、優先度が高い方のパケットの転送制御を優先
    して行い、優先度が高い方の転送制御が終了した後、中
    断していた転送制御を再開することを特徴とする請求項
    1に記載のパケット転送システム。
  3. 【請求項3】前記転送制御部は、パケットを転送制御中
    に、そのパケットの転送元処理装置からより優先度が高
    いパケットが転送され、しかも既に転送していたパケッ
    トの転送先と優先度が高いパケットの転送先が異なる場
    合に、優先度が低い方のパケットの転送制御と優先度が
    高い方のパケットの転送制御を並列に行うことを特徴と
    する請求項1に記載のパケット転送システム。
  4. 【請求項4】前記転送制御部は、パケットを転送制御中
    に、そのパケットの転送元と異なる処理装置からより優
    先度が高いパケットが転送され、しかも既に転送してい
    たパケットの転送先と優先度が高いパケットの転送先が
    同一である場合に、優先度が低い方のパケットの転送制
    御を中断する一方、優先度が高い方のパケットの転送制
    御を優先して行い、優先度が高い方の転送制御が終了し
    た後、中断していた転送制御を再開することを特徴とす
    る請求項1に記載のパケット転送システム。
  5. 【請求項5】前記処理装置は、 前記ネットワーク装置に転送するパケットを、優先度毎
    に格納する複数のバッファと、 前記ネットワーク装置に前記パケットを転送中に、より
    優先度が高いパケットを転送する必要が生じた場合に、
    優先度が低い方のパケットの転送制御を中断する一方、
    優先度が高い方のパケットの転送制御を優先して行い、
    優先度が高い方の転送制御が終了した後、中断していた
    転送制御を再開する転送処理部とを有することを特徴と
    する請求項1に記載のパケット転送システム。
JP7059598A 1995-03-20 1995-03-20 パケット転送システム Withdrawn JPH08265366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7059598A JPH08265366A (ja) 1995-03-20 1995-03-20 パケット転送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7059598A JPH08265366A (ja) 1995-03-20 1995-03-20 パケット転送システム

Publications (1)

Publication Number Publication Date
JPH08265366A true JPH08265366A (ja) 1996-10-11

Family

ID=13117853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7059598A Withdrawn JPH08265366A (ja) 1995-03-20 1995-03-20 パケット転送システム

Country Status (1)

Country Link
JP (1) JPH08265366A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271253A (ja) * 2001-03-09 2002-09-20 Sharp Corp データ通信装置、データ転送装置、データ通信システム、およびデータ通信方法
JP2006279188A (ja) * 2005-03-28 2006-10-12 Nec Corp 優先制御を行う送信制御装置、通信制御装置、通信システム、通信ネットワーク、及び送信方法
JP2007306221A (ja) * 2006-05-10 2007-11-22 Tohoku Univ ネットワークスイッチ及び通信ネットワーク
JP2009544174A (ja) * 2006-02-11 2009-12-10 サムスン エレクトロニクス カンパニー リミテッド カットスルー方式でパケットネットワークにおける送受信ノード間の伝搬遅延及び距離を正確且つ安全に測定する方法、及びこの方法を実行するためのパケットネットワークノード
JP2015053568A (ja) * 2013-09-06 2015-03-19 日立オートモティブシステムズ株式会社 通信制御装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271253A (ja) * 2001-03-09 2002-09-20 Sharp Corp データ通信装置、データ転送装置、データ通信システム、およびデータ通信方法
JP2006279188A (ja) * 2005-03-28 2006-10-12 Nec Corp 優先制御を行う送信制御装置、通信制御装置、通信システム、通信ネットワーク、及び送信方法
JP2009544174A (ja) * 2006-02-11 2009-12-10 サムスン エレクトロニクス カンパニー リミテッド カットスルー方式でパケットネットワークにおける送受信ノード間の伝搬遅延及び距離を正確且つ安全に測定する方法、及びこの方法を実行するためのパケットネットワークノード
US8018973B2 (en) 2006-02-11 2011-09-13 Samsung Electronics Co., Ltd. Method to accurately and securely determine propagation delay and distance between sending and receiving node in packet network using cut-through approach and packet network node for executing the method
US8879564B2 (en) 2006-02-11 2014-11-04 Samsung Electronics Co., Ltd. Method to accurately and securely determine propagation delay and distance between sending and receiving node in packet network using cut-through approach and packet network node for executing the method
JP2007306221A (ja) * 2006-05-10 2007-11-22 Tohoku Univ ネットワークスイッチ及び通信ネットワーク
JP2015053568A (ja) * 2013-09-06 2015-03-19 日立オートモティブシステムズ株式会社 通信制御装置

Similar Documents

Publication Publication Date Title
KR100268565B1 (ko) 다중 처리 시스템에서 타스크를 큐잉하기 위한 시스템 및 방법
US7328277B2 (en) High-speed data processing using internal processor memory space
KR100219350B1 (ko) 분산된 노드 사이 스위칭과 분리된 데이터/제어 메시지 처리를 갖는 다중 노드 네트워크
US20020091826A1 (en) Method and apparatus for interprocessor communication and peripheral sharing
US8245014B2 (en) Thread interleaving in a multithreaded embedded processor
US7080238B2 (en) Non-blocking, multi-context pipelined processor
US7360064B1 (en) Thread interleaving in a multithreaded embedded processor
US5625846A (en) Transfer request queue control system using flags to indicate transfer request queue validity and whether to use round-robin system for dequeuing the corresponding queues
US5020020A (en) Computer interconnect system with transmit-abort function
US7676588B2 (en) Programmable network protocol handler architecture
US20050243734A1 (en) Multi-threaded packet processing engine for stateful packet processing
US7836195B2 (en) Preserving packet order when migrating network flows between cores
JP3553634B2 (ja) 相互接続インターフェース
EP2198570A1 (en) High performance network adapter (hpna)
US20180183733A1 (en) Receive buffer architecture method and apparatus
US5878226A (en) System for processing early arrival messages within a multinode asynchronous data communications system
JP3641834B2 (ja) 並列プロセッサシステムおよびそれに適したパケット廃棄方法
US20050041637A1 (en) Method and system for a multi-stage interconnect switch
JPH10228445A (ja) リングバス入出力制御装置
JP2001325212A (ja) マルチプロセッサシステムにおけるソースプロセッサから宛先プロセッサにデータブロックを送信する方法と装置
JP3115801B2 (ja) 並列計算機システム
US6055607A (en) Interface queue with bypassing capability for main storage unit
KR100681371B1 (ko) 듀얼 클럭 시스템의 포스트 라이트 버퍼, 컴퓨터 시스템 및 데이터 전송 방법
JP3982077B2 (ja) マルチプロセッサシステム
JPH0342723A (ja) データ処理装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020604