JPH0342723A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0342723A JPH0342723A JP17703489A JP17703489A JPH0342723A JP H0342723 A JPH0342723 A JP H0342723A JP 17703489 A JP17703489 A JP 17703489A JP 17703489 A JP17703489 A JP 17703489A JP H0342723 A JPH0342723 A JP H0342723A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- branching
- address
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はデータ処理装置のブランチ命令方式に関し、特
にブランチ命令によるブランチ先の先取り方式に関する
。
にブランチ命令によるブランチ先の先取り方式に関する
。
［従来の技術］
従来、データ処理装置においては命令実行速度を上げる
ため命令読出しの先取りを行なっている。
ため命令読出しの先取りを行なっている。
これはブランチ命令時ブランチ先の命令を先取りして読
出しておき、ブランチ条件が成立した場合。
出しておき、ブランチ条件が成立した場合。
即ブランチ先の命令が実行できるよう禍成されている。
［発明が解決しようとする課題］
前述した従来のブランチ先の命令の先取りは。
ブランチ命令におけるブランチ条件が成立した場合、最
も有効に動作する。しかし、ブランチ条件が不成立の場
合、改めてブランチ命令の次の命令の読出しを始めなけ
ればならないという欠点かある。即ち、ブランチ命令が
読出された場合必ずブランチ先の命令を読出すため、ブ
ランチ条件が成立する確率が高い場合は有効であるが、
ブランチ条件が成立する確率が低い場合は効率が悪くな
る。
も有効に動作する。しかし、ブランチ条件が不成立の場
合、改めてブランチ命令の次の命令の読出しを始めなけ
ればならないという欠点かある。即ち、ブランチ命令が
読出された場合必ずブランチ先の命令を読出すため、ブ
ランチ条件が成立する確率が高い場合は有効であるが、
ブランチ条件が成立する確率が低い場合は効率が悪くな
る。
［課題を解決するための手段］
本発明によるデータ処理装置は、命令にてセット／リセ
ットできるブランチ成立／不成立の予想のためのフリッ
プフロップと、ブランチ命令を検出する回路と、メモリ
リクエストアドレスとしてブランチ命令で、かつ前記予
想フリップフロップがセットされている場合ブランチ命
令によるブランチ先のアドレスを選択し、前記予想フリ
ップフロップがセットされていない場合通常シーケンス
の命令のアドレスを選択する選択回路とを有している。
ットできるブランチ成立／不成立の予想のためのフリッ
プフロップと、ブランチ命令を検出する回路と、メモリ
リクエストアドレスとしてブランチ命令で、かつ前記予
想フリップフロップがセットされている場合ブランチ命
令によるブランチ先のアドレスを選択し、前記予想フリ
ップフロップがセットされていない場合通常シーケンス
の命令のアドレスを選択する選択回路とを有している。
［実施例］
次に１本発明について図面を参照して説明する。
第１図は本発明の実施例を示す図である。この図におい
て、主記憶装置１に格納されているプログラムはプログ
ラムバッファ２に読出され１通常プログラムバッファ３
，４を経て命令レジスタ５へ格納される。命令レジスタ
５の内容はデータ処理部６へ送られて解読 実行に移さ
れデータ処理される。また、プログラムバッファ２．３
．４及び命令レジスタ５に対応してプログラムの主記憶
上のアドレスを保持するためのレジスタ７．８９．１０
が存在し、命令先取りのアドレスレジスタとして利用さ
れる。
て、主記憶装置１に格納されているプログラムはプログ
ラムバッファ２に読出され１通常プログラムバッファ３
，４を経て命令レジスタ５へ格納される。命令レジスタ
５の内容はデータ処理部６へ送られて解読 実行に移さ
れデータ処理される。また、プログラムバッファ２．３
．４及び命令レジスタ５に対応してプログラムの主記憶
上のアドレスを保持するためのレジスタ７．８９．１０
が存在し、命令先取りのアドレスレジスタとして利用さ
れる。
今、ブランチ命令でない通常の命令の場合、命令レジス
タ５に読出されたデータ処理部６で処理されるが、プロ
グラム先取りのため現在の命令のアドレスレジスタ１０
に数命令分（プログラムバッファ２，３．４の格納状況
により変化）の先のアドレス１１を加え、アドレス選択
回路１２，１３を介して主記憶装置１へ送り読出しリク
エストを行う。
タ５に読出されたデータ処理部６で処理されるが、プロ
グラム先取りのため現在の命令のアドレスレジスタ１０
に数命令分（プログラムバッファ２，３．４の格納状況
により変化）の先のアドレス１１を加え、アドレス選択
回路１２，１３を介して主記憶装置１へ送り読出しリク
エストを行う。
次に、ブランチ命令の場合、プログラムバッファ２に読
出された命令の命令コードが命令解読回路１４に送られ
るとブランチ命令であるため信号線］７が駆動される。
出された命令の命令コードが命令解読回路１４に送られ
るとブランチ命令であるため信号線］７が駆動される。
ここで、他の命令にてセット／リセットできるブランチ
予想フリップフロップ１５がセットされている場合アン
ドゲート］８が駆動され、アドレス選択回路１３は通常
命令アドレス選択回路１２の出力は選択せず、ブランチ
命令の下位に指示されているブランチアドレス１６を選
択して主記憶装置１に送りブランチ先の命令先取りを行
う。一方、ブランチ予想フリップフロップ１５がセット
されていない場合、あるいはブランチ命令でない場合は
アンドゲート１８は駆動されず２通常命令アドレス選択
回路１２が選択され通常シーケンスの先取りが行われる
。
予想フリップフロップ１５がセットされている場合アン
ドゲート］８が駆動され、アドレス選択回路１３は通常
命令アドレス選択回路１２の出力は選択せず、ブランチ
命令の下位に指示されているブランチアドレス１６を選
択して主記憶装置１に送りブランチ先の命令先取りを行
う。一方、ブランチ予想フリップフロップ１５がセット
されていない場合、あるいはブランチ命令でない場合は
アンドゲート１８は駆動されず２通常命令アドレス選択
回路１２が選択され通常シーケンスの先取りが行われる
。
次に、第２図のタイミングチャートを参照して本発明の
効果を従来別と比較しながら説明する。
効果を従来別と比較しながら説明する。
第２図において、命令はＡ、（Ａ＋１）、（Ａ＋２）、
・・・と続き、（Ａ＋２）なる命令はブランチ命令で、
ブランチ先の命令はＢと仮定している。
・・・と続き、（Ａ＋２）なる命令はブランチ命令で、
ブランチ先の命令はＢと仮定している。
第２図（ａ）は従来の方式で命令の先取りはあるが ブ
ランチ先の先取りはない場合でブランチ命令（Ａ＋２）
が条件成立するタイミングチャートである。メモリリク
エストアドレスとプログラムバッファ２，３．４および
命令レジスタ５には図で示したようなアドレス及びアド
レスの内容がセットされる。
ランチ先の先取りはない場合でブランチ命令（Ａ＋２）
が条件成立するタイミングチャートである。メモリリク
エストアドレスとプログラムバッファ２，３．４および
命令レジスタ５には図で示したようなアドレス及びアド
レスの内容がセットされる。
一方、第２図（ａ）においてＡ、、（Ａ＋１）、Ｂは２
ステ一ジ時間か必要な命令であり、（Ａ＋２）はブラン
チ命令で１ステージで終了する。命令レジスタ５に（Ａ
＋２）かセットされた時点ては既に（Ａ＋５）の読出し
リクエストが出されていてプログラムバッファには（Ａ
＋３）なる命令がセットされており、さらに（Ａ＋４）
、（Ａ＋５）が読出されてくる。しかし、（Ａ＋２）な
るブランチ命令がブランチする場合Ｂなる命令を読出す
必要があり、（Ａ＋３）、（Ａ＋４）、（Ａ＋５）の命
令を捨て、Ｂが命令レジスタ５にセットされるまで処理
を中断しなければならない。即ち、このタイムチャート
の場合、４ステージウエイトさせる必要がある。
ステ一ジ時間か必要な命令であり、（Ａ＋２）はブラン
チ命令で１ステージで終了する。命令レジスタ５に（Ａ
＋２）かセットされた時点ては既に（Ａ＋５）の読出し
リクエストが出されていてプログラムバッファには（Ａ
＋３）なる命令がセットされており、さらに（Ａ＋４）
、（Ａ＋５）が読出されてくる。しかし、（Ａ＋２）な
るブランチ命令がブランチする場合Ｂなる命令を読出す
必要があり、（Ａ＋３）、（Ａ＋４）、（Ａ＋５）の命
令を捨て、Ｂが命令レジスタ５にセットされるまで処理
を中断しなければならない。即ち、このタイムチャート
の場合、４ステージウエイトさせる必要がある。
次に、第２図（ｂ）のタイムチャートはブランチ先の先
取りがあり、ブランチ命令（Ａ＋２）の条件成立の場合
である。この場合、プログラムバッファ２にブランチ命
令（Ａ＋２）がセットされるとＢの読出しリクエストを
行うため１ステージのウェイトで済む。
取りがあり、ブランチ命令（Ａ＋２）の条件成立の場合
である。この場合、プログラムバッファ２にブランチ命
令（Ａ＋２）がセットされるとＢの読出しリクエストを
行うため１ステージのウェイトで済む。
次に、第２図（Ｃ）のタイムチャートはブランチ先の先
取りはあるがブランチ条件不成立の場合てプログラムバ
ッファ２にブランチ命令（Ａ＋２）かセットされたＢ２
ｉ、Ｈの読出しリクエストを行いさらに命令（Ｂ＋１）
もリクエストするが、命令レジスタ５における（Ａ＋２
）のブランチ条件が不成立のためＢ、（Ｂ＋１）を捨て
、（Ａ＋４）以降の読出しが必要となり、３ステージの
ウェイトが必要となる。
取りはあるがブランチ条件不成立の場合てプログラムバ
ッファ２にブランチ命令（Ａ＋２）かセットされたＢ２
ｉ、Ｈの読出しリクエストを行いさらに命令（Ｂ＋１）
もリクエストするが、命令レジスタ５における（Ａ＋２
）のブランチ条件が不成立のためＢ、（Ｂ＋１）を捨て
、（Ａ＋４）以降の読出しが必要となり、３ステージの
ウェイトが必要となる。
第３図は第２図のウェイト数をまとめたもので従来のウ
ェイト数と本発明のブランチ予想フリップフロップ１５
を使用した場合のウェイト数の比較である。
ェイト数と本発明のブランチ予想フリップフロップ１５
を使用した場合のウェイト数の比較である。
この図において、ブランチ予想フリップフロップ１５か
セットされている場合はブランチ成立／不成立のウェイ
ト数は従来と同様１ウエイト７３ウエイトで同じである
が、ブランチ予想フリップフロップ１５がセットされて
いない場合は４ウエイト７０ウエイトである。即ち、ブ
ランチが成立する場合は本発明は従来と同じか遅くなる
（ブランチ予想なしの時）が、ブランチ不成立の場合は
本発明の場合は従来と同じか早くなる。従って。
セットされている場合はブランチ成立／不成立のウェイ
ト数は従来と同様１ウエイト７３ウエイトで同じである
が、ブランチ予想フリップフロップ１５がセットされて
いない場合は４ウエイト７０ウエイトである。即ち、ブ
ランチが成立する場合は本発明は従来と同じか遅くなる
（ブランチ予想なしの時）が、ブランチ不成立の場合は
本発明の場合は従来と同じか早くなる。従って。
プログラマがブランチしないと予想した時にブランチす
る場合とブランチしない場合の比較となるが、これは一
般にプログラマがプログラミングするときある程度の確
率で予想できるので ブランチしない確率が高いと予測
した時にブランチする場合よりもブランチしない確率か
圧倒的に多いと考えられる。従って、ブランチ不成立を
予想してブランチ不成立の場合、従来より３ウエイト無
駄を省けることになる。
る場合とブランチしない場合の比較となるが、これは一
般にプログラマがプログラミングするときある程度の確
率で予想できるので ブランチしない確率が高いと予測
した時にブランチする場合よりもブランチしない確率か
圧倒的に多いと考えられる。従って、ブランチ不成立を
予想してブランチ不成立の場合、従来より３ウエイト無
駄を省けることになる。
第４図はブランチ命令が成立／不成立する確率を具体的
に設定した時の平均ウェイト数を算出した図である。
に設定した時の平均ウェイト数を算出した図である。
ブランチ命令Ｂｌ、Ｂ２．Ｂ３．Ｂ４の各々のブランチ
する／しないの確率と、ブランチ予想フリップフロップ
１５を使用した本発明の場合とブランチ予想フリップフ
ロップを使用しない従来の平均ウェイト数は、ブランチ
予想フリップフロップを立てた場合は同じであるが、ブ
ランチ予想フリップフロップを立てない場合は本発明の
方が少ない。叩ち、ブランチ命令Ｂ１〜Ｂ４を経る平均
ウ エイト ５、４となり明らかに効果がわかる。
する／しないの確率と、ブランチ予想フリップフロップ
１５を使用した本発明の場合とブランチ予想フリップフ
ロップを使用しない従来の平均ウェイト数は、ブランチ
予想フリップフロップを立てた場合は同じであるが、ブ
ランチ予想フリップフロップを立てない場合は本発明の
方が少ない。叩ち、ブランチ命令Ｂ１〜Ｂ４を経る平均
ウ エイト ５、４となり明らかに効果がわかる。
［発明の効果］
本発明ではブランチ成立または不成立をプログラマが予
想し，命令にてフリップフロップに指定しておくことに
より，命令先取りを効率よく行える効果がある。
想し，命令にてフリップフロップに指定しておくことに
より，命令先取りを効率よく行える効果がある。
第１図は本発明の一実施例のブロック図，第２図は本発
明の効果を従来例との比較で説明するためのタイミング
チャート、第３図は第２図のタイミングチャートをまと
めたウェイト数を示す図。 第４図は具体的ブランチ命令実行時の平均ウェイト数を
算出した図である。 図において，１・・・主記憶装置，２，３．４・・・プ
ログラムバッファ、５・・・命令レジスタ、６・・・デ
ータ処理部，７，８，９，１．０・・・アドレスレジス
タ。 １１・・・命令先取りカウンタ，１２・・・通常命令ア
ドレス選択回路，１３・・・アドレス選択回路，１．４
・・・命令解読回路。 ５・・・ブランチ予想フリップフロ ップ。
明の効果を従来例との比較で説明するためのタイミング
チャート、第３図は第２図のタイミングチャートをまと
めたウェイト数を示す図。 第４図は具体的ブランチ命令実行時の平均ウェイト数を
算出した図である。 図において，１・・・主記憶装置，２，３．４・・・プ
ログラムバッファ、５・・・命令レジスタ、６・・・デ
ータ処理部，７，８，９，１．０・・・アドレスレジス
タ。 １１・・・命令先取りカウンタ，１２・・・通常命令ア
ドレス選択回路，１３・・・アドレス選択回路，１．４
・・・命令解読回路。 ５・・・ブランチ予想フリップフロ ップ。
Claims (1)
- １）主記憶中の命令先取りを行うデータ処理装置におい
て、命令にてセット／リセットされるフリップフロップ
と、先取り命令読出しリクエストアドレスとしてブラン
チ命令で、かつ前記フリップフロップがセットされてい
る場合前記ブランチ命令によるブランチ先のアドレスを
選択し、前記フリップフロップがセットされていない場
合ブランチしない命令シーケンスのアドレスを選択する
選択回路とを有することを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17703489A JPH0342723A (ja) | 1989-07-11 | 1989-07-11 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17703489A JPH0342723A (ja) | 1989-07-11 | 1989-07-11 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342723A true JPH0342723A (ja) | 1991-02-22 |
Family
ID=16023991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17703489A Pending JPH0342723A (ja) | 1989-07-11 | 1989-07-11 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342723A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05224925A (ja) * | 1992-01-24 | 1993-09-03 | Nec Corp | 命令先取り方式 |
| JPH05233284A (ja) * | 1992-01-27 | 1993-09-10 | Nec Corp | 命令先取り方式 |
| JP2013250593A (ja) * | 2012-05-30 | 2013-12-12 | Renesas Electronics Corp | 半導体装置 |
| EP2736116A2 (en) | 2012-11-27 | 2014-05-28 | Furuno Electric Company Limited | Radar antenna and radar antenna manufacturing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114944A (ja) * | 1974-02-18 | 1975-09-09 | ||
| JPS51123534A (en) * | 1975-04-21 | 1976-10-28 | Nec Corp | Data processing unit |
-
1989
- 1989-07-11 JP JP17703489A patent/JPH0342723A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114944A (ja) * | 1974-02-18 | 1975-09-09 | ||
| JPS51123534A (en) * | 1975-04-21 | 1976-10-28 | Nec Corp | Data processing unit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05224925A (ja) * | 1992-01-24 | 1993-09-03 | Nec Corp | 命令先取り方式 |
| JPH05233284A (ja) * | 1992-01-27 | 1993-09-10 | Nec Corp | 命令先取り方式 |
| JP2013250593A (ja) * | 2012-05-30 | 2013-12-12 | Renesas Electronics Corp | 半導体装置 |
| EP2736116A2 (en) | 2012-11-27 | 2014-05-28 | Furuno Electric Company Limited | Radar antenna and radar antenna manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI90804C (fi) | Dataprosessorin ohjausyksikkö, jolla on käskyn esihaun uudelleensuuntausta käyttävä keskeytyspalvelu | |
| JP2603626B2 (ja) | データ処理装置 | |
| US4775927A (en) | Processor including fetch operation for branch instruction with control tag | |
| CN1103960C (zh) | 在多级流水线结构中处理条件跳转的结构和方法 | |
| JPS6341093B2 (ja) | ||
| JPS63503177A (ja) | 命令先取制御装置 | |
| US5146570A (en) | System executing branch-with-execute instruction resulting in next successive instruction being execute while specified target instruction is prefetched for following execution | |
| JPH0527971A (ja) | 情報処理装置 | |
| JPH11345121A (ja) | プログラム制御ユニット用の命令取り出し装置および方法 | |
| JPS60175147A (ja) | 命令先取方式 | |
| JPH03263224A (ja) | データ処理装置 | |
| JPS60231241A (ja) | プログラム先行フエツチ制御方式 | |
| JP3123946B2 (ja) | マイクロコンピュータ | |
| KR920006613B1 (ko) | 파이프라인으로 동작하는 프로세서의 명령어 페취 유니트 | |
| KR100329780B1 (ko) | 인터럽트 응답 시간을 줄인 인터럽트 처리 장치 | |
| JPH02100740A (ja) | キャッシュ・メモリユニットのブロック・ロード動作方式 | |
| JPH0287229A (ja) | 実行命令の先取り制御方式 | |
| JPH08286914A (ja) | メモリ制御装置 | |
| JP2000357090A (ja) | マイクロコンピュータおよびキャッシュ制御方法 | |
| JPS6022768B2 (ja) | デ−タ処理方法 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPH0749782A (ja) | 情報処理装置 | |
| JPS6232507B2 (ja) | ||
| JPH10254698A (ja) | 情報処理装置 | |
| JPH0855033A (ja) | 情報処理装置 |