JPH08266041A - 直流電圧変換装置 - Google Patents
直流電圧変換装置Info
- Publication number
- JPH08266041A JPH08266041A JP7067597A JP6759795A JPH08266041A JP H08266041 A JPH08266041 A JP H08266041A JP 7067597 A JP7067597 A JP 7067597A JP 6759795 A JP6759795 A JP 6759795A JP H08266041 A JPH08266041 A JP H08266041A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- standby state
- frequency
- switching
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 本発明は待機状態の負荷においても効率の良
い直流電圧を変換する直流電圧変換装置を提供すること
を目的とする。 【構成】 発振手段よりの出力信号に同期し、負荷状態
に基づいてデューティ比を制御するデューティ制御手段
よりの出力信号で入力直流電圧をスイッチングするスイ
ッチング手段を動作させて直流電圧を変換する直流電圧
変換装置において、デューティ制御手段より出力される
パルス信号を積分する積分手段と、積分電圧値より負荷
が待機状態であるか否かを識別する待機状態識別手段
と、待機状態と識別されたとき発振周波数を低くなるよ
う切替える周波数切替手段と、を備える。
い直流電圧を変換する直流電圧変換装置を提供すること
を目的とする。 【構成】 発振手段よりの出力信号に同期し、負荷状態
に基づいてデューティ比を制御するデューティ制御手段
よりの出力信号で入力直流電圧をスイッチングするスイ
ッチング手段を動作させて直流電圧を変換する直流電圧
変換装置において、デューティ制御手段より出力される
パルス信号を積分する積分手段と、積分電圧値より負荷
が待機状態であるか否かを識別する待機状態識別手段
と、待機状態と識別されたとき発振周波数を低くなるよ
う切替える周波数切替手段と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は負荷が低電力の待機状態
においても効率よく動作する直流電圧変換装置に関す
る。
においても効率よく動作する直流電圧変換装置に関す
る。
【０００２】
【従来の技術】コンピュータ、ＣＲＴディスプレイ、プ
リンタ等の装置は、装置が動作中は大きな直流電力を消
費するが、待機中は小さな電力を消費して待機してい
る。これらの装置に直流電力を供給する電源装置として
は、直流電圧を装置や回路が必要とする電圧に変換する
直流電圧変換装置が使用される。
リンタ等の装置は、装置が動作中は大きな直流電力を消
費するが、待機中は小さな電力を消費して待機してい
る。これらの装置に直流電力を供給する電源装置として
は、直流電圧を装置や回路が必要とする電圧に変換する
直流電圧変換装置が使用される。
【０００３】従来の直流電圧変換装置は、一定の周波数
で発振する信号に同期したパルスのデューティ比を負荷
に応じて制御してスイッチング素子をオンオフ動作させ
て直流電圧を交流電圧に変換し、変換された交流電圧を
トランスによって電圧を変換し、変換された電圧を整流
して目的とする直流電圧を得るようにしている。
で発振する信号に同期したパルスのデューティ比を負荷
に応じて制御してスイッチング素子をオンオフ動作させ
て直流電圧を交流電圧に変換し、変換された交流電圧を
トランスによって電圧を変換し、変換された電圧を整流
して目的とする直流電圧を得るようにしている。
【０００４】また、直流電圧変換装置の設計に当って
は、定常動作時の負荷条件で最適な動作が行なわれるよ
うトランスの特性やスイッチング周波数の選定が行なわ
れ、高い変換効率が得られるようにしている。
は、定常動作時の負荷条件で最適な動作が行なわれるよ
うトランスの特性やスイッチング周波数の選定が行なわ
れ、高い変換効率が得られるようにしている。
【０００５】
【発明が解決しようとする課題】前述したように、従来
の直流電圧変換装置は直流電圧をスイッチングして交流
電圧に変換し、変換された交流電圧をトランスを介し目
的とする電圧に変換して定常動作時において効率の良い
動作を行なうようにしていた。
の直流電圧変換装置は直流電圧をスイッチングして交流
電圧に変換し、変換された交流電圧をトランスを介し目
的とする電圧に変換して定常動作時において効率の良い
動作を行なうようにしていた。
【０００６】しかし、従来の直流電圧変換装置は、低負
荷、すなわち直流電圧変換装置が電力を供給する装置や
回路が待機中の場合は直流電圧の変換効率が極端に低下
する。本発明は負荷が待機中の状態においても効率の良
い直流電圧を変換するようにした直流電圧変換装置を提
供することを目的とする。
荷、すなわち直流電圧変換装置が電力を供給する装置や
回路が待機中の場合は直流電圧の変換効率が極端に低下
する。本発明は負荷が待機中の状態においても効率の良
い直流電圧を変換するようにした直流電圧変換装置を提
供することを目的とする。
【０００７】
【課題を解決するための手段】前述した課題を解決する
ために本発明が採用した手段を説明する。発振手段より
の出力信号に同期し、負荷状態に基づいてデューティ比
を制御するデューティ制御手段よりの出力信号で入力直
流電圧をスイッチングするスイッチング手段を動作させ
て直流電圧を変換する直流電圧変換装置において、前記
デューティ制御手段より出力されるパルス信号を積分す
る積分手段と、前記積分手段で積分された電圧値より負
荷が待機状態であるか否かを識別する待機状態識別手段
と、前記待機状態識別手段で待機状態と識別されたとき
前記発振手段が発振する周波数を低くなるよう切替える
周波数切替手段と、を備える。
ために本発明が採用した手段を説明する。発振手段より
の出力信号に同期し、負荷状態に基づいてデューティ比
を制御するデューティ制御手段よりの出力信号で入力直
流電圧をスイッチングするスイッチング手段を動作させ
て直流電圧を変換する直流電圧変換装置において、前記
デューティ制御手段より出力されるパルス信号を積分す
る積分手段と、前記積分手段で積分された電圧値より負
荷が待機状態であるか否かを識別する待機状態識別手段
と、前記待機状態識別手段で待機状態と識別されたとき
前記発振手段が発振する周波数を低くなるよう切替える
周波数切替手段と、を備える。
【０００８】また、第２の発明においては、前記積分手
段を、前記デューティ制御手段と前記スイッチング手段
との間に抵抗を接続し、容量を前記スイッチング手段の
入力容量で代用させる。また、第３の発明においては、
前記積分手段を構成する抵抗に対して並列にダイオード
を接続し、充電時の抵抗値を高く、放電時の抵抗値を低
くなるようにする。
段を、前記デューティ制御手段と前記スイッチング手段
との間に抵抗を接続し、容量を前記スイッチング手段の
入力容量で代用させる。また、第３の発明においては、
前記積分手段を構成する抵抗に対して並列にダイオード
を接続し、充電時の抵抗値を高く、放電時の抵抗値を低
くなるようにする。
【０００９】また、第４の発明においては、前記待機状
態識別手段をダイオードとツェナダイオードの直列回路
で構成し、前記積分手段で積分された電圧がツェナダイ
オードのツェナ電圧以下のとき待機状態であると識別さ
せる。また、第５の発明においては、前記周波数切替手
段を半導体スイッチング素子と抵抗との直列回路で構成
し、該抵抗が半導体スイッチング素子でオンオフされる
ことによって前記発振手段の時定数を変化させて周波数
を切替えるようにする。
態識別手段をダイオードとツェナダイオードの直列回路
で構成し、前記積分手段で積分された電圧がツェナダイ
オードのツェナ電圧以下のとき待機状態であると識別さ
せる。また、第５の発明においては、前記周波数切替手
段を半導体スイッチング素子と抵抗との直列回路で構成
し、該抵抗が半導体スイッチング素子でオンオフされる
ことによって前記発振手段の時定数を変化させて周波数
を切替えるようにする。
【００１０】また、第６の発明におていは、前記周波数
切替手段を構成する前記半導体スイッチング素子の出力
に容量を付加する。
切替手段を構成する前記半導体スイッチング素子の出力
に容量を付加する。
【００１１】
【作用】積分手段はデューティ制御手段より出力される
パルス信号電圧を積分する。待機状態識別手段は積分手
段で積分された電圧値より負荷が待機状態であるか否か
を識別する。
パルス信号電圧を積分する。待機状態識別手段は積分手
段で積分された電圧値より負荷が待機状態であるか否か
を識別する。
【００１２】周波数切替手段は待機状態識別手段で負荷
が待機状態であると識別されたとき発振手段が発振する
周波数を低くなるよう切替える。また、積分手段をデュ
ーティ制御手段とスイッチング手段との間に抵抗を接続
し、接続した抵抗とスイッチング手段の入力容量とで構
成させる。
が待機状態であると識別されたとき発振手段が発振する
周波数を低くなるよう切替える。また、積分手段をデュ
ーティ制御手段とスイッチング手段との間に抵抗を接続
し、接続した抵抗とスイッチング手段の入力容量とで構
成させる。
【００１３】また、積分手段の抵抗に並列にダイオード
を接続し、充電時お抵抗値を高く、放電時の抵抗値を低
くなるようにする。また、待機状態識別手段をダイオー
ドツェナダイオードの直列回路で構成し、積分手段で積
分された電圧がツェナダイオードのツェナ電圧以下の時
は待機状態であると識別する。
を接続し、充電時お抵抗値を高く、放電時の抵抗値を低
くなるようにする。また、待機状態識別手段をダイオー
ドツェナダイオードの直列回路で構成し、積分手段で積
分された電圧がツェナダイオードのツェナ電圧以下の時
は待機状態であると識別する。
【００１４】また、周波数切替手段を半導体スイッチン
グ素子と抵抗の直列回路で構成させ、半導体スイッチン
グ素子がオンオフされることによって発振手段の時定数
を変化させて周波数を切替える。また、周波数切替手段
を構成する半導体スイッチング素子の出力に容量を付加
する。
グ素子と抵抗の直列回路で構成させ、半導体スイッチン
グ素子がオンオフされることによって発振手段の時定数
を変化させて周波数を切替える。また、周波数切替手段
を構成する半導体スイッチング素子の出力に容量を付加
する。
【００１５】以上のように、直流電圧をスイッチングさ
せるデューティ制御されたパルスを積分し、積分値が設
定値以下のときはスイッチングさせるパルスの周波数を
低くなるよう切替えるようにしたので、負荷が待機中の
状態においても効率の良い直流電圧変換を行なわすこと
ができる。
せるデューティ制御されたパルスを積分し、積分値が設
定値以下のときはスイッチングさせるパルスの周波数を
低くなるよう切替えるようにしたので、負荷が待機中の
状態においても効率の良い直流電圧変換を行なわすこと
ができる。
【００１６】また、デューティ制御されたパルスの積分
を直流電圧をスイッチングさせる手段に直列に接続した
抵抗とスイッチング手段の入力容量とで構成するように
したので、回路構成が簡単となる。また、デューティ制
御されたパルスを積分するための抵抗に並列にダイオー
ドを接続し、放電時の抵抗値を低くなるようにしたの
で、短時間でオンよりオフに切替えることができ、損失
を少なくし、効果を上げることができる。
を直流電圧をスイッチングさせる手段に直列に接続した
抵抗とスイッチング手段の入力容量とで構成するように
したので、回路構成が簡単となる。また、デューティ制
御されたパルスを積分するための抵抗に並列にダイオー
ドを接続し、放電時の抵抗値を低くなるようにしたの
で、短時間でオンよりオフに切替えることができ、損失
を少なくし、効果を上げることができる。
【００１７】また、ダイオードとツェナダイオードの直
列回路で負荷の待機状態を識別するようにしたので、簡
単な構成とすることができる。また、周波数の切替えを
半導体スイッチング素子と抵抗とで構成して時定数を変
化させて周波数を切替えるようにしたので、簡単な回路
で周波数を切替えることができる。
列回路で負荷の待機状態を識別するようにしたので、簡
単な構成とすることができる。また、周波数の切替えを
半導体スイッチング素子と抵抗とで構成して時定数を変
化させて周波数を切替えるようにしたので、簡単な回路
で周波数を切替えることができる。
【００１８】また、周波数を切替える半導体スイッチン
グ素子の出力に容量を付加したので、定常動作時に負荷
が大きく変化したときの誤動作を防止することができ
る。
グ素子の出力に容量を付加したので、定常動作時に負荷
が大きく変化したときの誤動作を防止することができ
る。
【００１９】
【実施例】本発明の一実施例を図１を参照して説明す
る。図１は本発明の実施例の構成図である。図１におい
て、１は直流電源、２は直流電源の電圧をスイッチング
するＦＥＴ、３はトランス、４はトランス３の二次巻線
に誘起された電圧を整流および平滑する整流平滑回路、
５は負荷、６はＦＥＴ２をオンオフさせる周波数信号を
発生する発振回路、７は発振回路で発振した信号に同期
してパルスのデューティを変化させるＰＷＭ制御回路、
８は積分回路、９は誤差検出回路、１０はフォトカプ
ラ、１１は整流平滑回路、１２は待機状態検出回路、１
３はダイオード、１４はツェナダイオード、１５は周波
数切替回路、１６および２０は容量、１７および１８は
抵抗、１９は切替用のトランジスタ、２１は起動回路、
２２〜２４はスナバ回路である。
る。図１は本発明の実施例の構成図である。図１におい
て、１は直流電源、２は直流電源の電圧をスイッチング
するＦＥＴ、３はトランス、４はトランス３の二次巻線
に誘起された電圧を整流および平滑する整流平滑回路、
５は負荷、６はＦＥＴ２をオンオフさせる周波数信号を
発生する発振回路、７は発振回路で発振した信号に同期
してパルスのデューティを変化させるＰＷＭ制御回路、
８は積分回路、９は誤差検出回路、１０はフォトカプ
ラ、１１は整流平滑回路、１２は待機状態検出回路、１
３はダイオード、１４はツェナダイオード、１５は周波
数切替回路、１６および２０は容量、１７および１８は
抵抗、１９は切替用のトランジスタ、２１は起動回路、
２２〜２４はスナバ回路である。
【００２０】発振回路６およびＰＷＭ制御回路７はトラ
ンス３の３次巻線に誘起される電圧を整流平滑回路１１
で直流電圧に変換した電圧で動作する。また直流電源１
が接続された直後においては３次巻線には電圧が誘起さ
れていないので起動回路２１を介した電圧によって起動
される。
ンス３の３次巻線に誘起される電圧を整流平滑回路１１
で直流電圧に変換した電圧で動作する。また直流電源１
が接続された直後においては３次巻線には電圧が誘起さ
れていないので起動回路２１を介した電圧によって起動
される。
【００２１】周波数切替回路１５のトランジスタ１９
は、負荷５が定常負荷状態のときは導通（オン）状態と
なっている。また、発振回路６は、発振回路６に接続さ
れる抵抗Ｒ1 ，Ｒ2 および容量Ｃ1の時定数に等しい周
期で発振する。
は、負荷５が定常負荷状態のときは導通（オン）状態と
なっている。また、発振回路６は、発振回路６に接続さ
れる抵抗Ｒ1 ，Ｒ2 および容量Ｃ1の時定数に等しい周
期で発振する。
【００２２】定常状態ではトランジスタ１９はオンであ
るので、時定数はＲ1 ・Ｒ2 ・Ｃ1／（Ｒ1 ＋Ｒ2 ）と
なり、負荷が待機状態ではトランジスタ１９はオフとな
るので時定数はＲ1 Ｃ1 となり、定常状態より低い周波
数で発振する。ＰＷＭ制御回路７は発振回路６が発振す
る信号に同期し、負荷５が大なるときはパルスのデュー
ティ比を大に、また負荷が小さいときはデューティ比を
小さくしたパルスを出力する。
るので、時定数はＲ1 ・Ｒ2 ・Ｃ1／（Ｒ1 ＋Ｒ2 ）と
なり、負荷が待機状態ではトランジスタ１９はオフとな
るので時定数はＲ1 Ｃ1 となり、定常状態より低い周波
数で発振する。ＰＷＭ制御回路７は発振回路６が発振す
る信号に同期し、負荷５が大なるときはパルスのデュー
ティ比を大に、また負荷が小さいときはデューティ比を
小さくしたパルスを出力する。
【００２３】ＰＷＭ制御回路７よりの出力パルスは積分
回路８を通ってＦＥＴ２をオンオフさせる。ＦＥＴ２が
オンになると直流電源１よりトランス３の１次巻線に電
流が流れてエネルギが蓄積され、ＦＥＴ２がオフになる
と蓄積されエネルギによって２次巻線に電圧が誘起す
る。
回路８を通ってＦＥＴ２をオンオフさせる。ＦＥＴ２が
オンになると直流電源１よりトランス３の１次巻線に電
流が流れてエネルギが蓄積され、ＦＥＴ２がオフになる
と蓄積されエネルギによって２次巻線に電圧が誘起す
る。
【００２４】トランス３の２次巻線に誘起された電圧は
整流平滑回路４を通って直流に変換されて負荷５に供給
される。誤差検出回路９は整流平滑回路４より出力され
る電圧が定められた電圧値に対する誤差が検出され、フ
ォトカプラ１０を介してＰＷＭ制御回路に帰還される。
整流平滑回路４を通って直流に変換されて負荷５に供給
される。誤差検出回路９は整流平滑回路４より出力され
る電圧が定められた電圧値に対する誤差が検出され、フ
ォトカプラ１０を介してＰＷＭ制御回路に帰還される。
【００２５】スナバ回路２３はＦＥＴ２がオンからオフ
に変化する際にトランス３の１次巻線に発生するサージ
電圧を吸収する。またスナバ回路２２も同様にサージ電
圧を吸収してＦＥＴ２を保護する。また、スナバ回路２
４は整流平滑回路４の整流器によって発生するスイッチ
ングノイズを低減させる。
に変化する際にトランス３の１次巻線に発生するサージ
電圧を吸収する。またスナバ回路２２も同様にサージ電
圧を吸収してＦＥＴ２を保護する。また、スナバ回路２
４は整流平滑回路４の整流器によって発生するスイッチ
ングノイズを低減させる。
【００２６】これらのスナバ回路２２〜２４でサージ電
圧が吸収されると、吸収されたエネルギは損失となる。
したがってＦＥＴ２のオンオフ周波数が高ければ、周波
数に概ね比例してスナバ回路で失なわれるエネルギは大
となる。このため、負荷が待機状態のときは発振回路６
の発振周波数を低くして損失を少なくし、変換効率を高
くしている。
圧が吸収されると、吸収されたエネルギは損失となる。
したがってＦＥＴ２のオンオフ周波数が高ければ、周波
数に概ね比例してスナバ回路で失なわれるエネルギは大
となる。このため、負荷が待機状態のときは発振回路６
の発振周波数を低くして損失を少なくし、変換効率を高
くしている。
【００２７】一方、負荷５が通常状態においてもスイッ
チング周波数を低くした場合はトランス３で磁気飽和が
生じる。このためトランス３の磁気回路（コアー）を大
きくすることが必要となり、トランスの磁気回路を大き
くすると磁気回路を励磁するための電力損失がスナバ回
路で失なわれる電力より大となって変換効率を悪くす
る。したがって、負荷が通常状態であるときは変換効率
が最も良くなる高い周波数でスイッチングが行なわれ
る。
チング周波数を低くした場合はトランス３で磁気飽和が
生じる。このためトランス３の磁気回路（コアー）を大
きくすることが必要となり、トランスの磁気回路を大き
くすると磁気回路を励磁するための電力損失がスナバ回
路で失なわれる電力より大となって変換効率を悪くす
る。したがって、負荷が通常状態であるときは変換効率
が最も良くなる高い周波数でスイッチングが行なわれ
る。
【００２８】図３は積分回路８の構成を示している。図
８（Ａ）では抵抗のみで構成し、容量はＦＥＴ２のゲー
ト・ソース間の容量を代用している。図８（Ｂ）および
（Ｃ）は抵抗にダイオードを並列に接続し、充電時の抵
抗値を大にし、放電時の抵抗値を小さくしている。また
図３（Ｄ）はトランジスタによって充電時と放電時の抵
抗値を変化させるようにしている。
８（Ａ）では抵抗のみで構成し、容量はＦＥＴ２のゲー
ト・ソース間の容量を代用している。図８（Ｂ）および
（Ｃ）は抵抗にダイオードを並列に接続し、充電時の抵
抗値を大にし、放電時の抵抗値を小さくしている。また
図３（Ｄ）はトランジスタによって充電時と放電時の抵
抗値を変化させるようにしている。
【００２９】このように充電時の抵抗値を放電時より大
にすることによりゲートチャージ時間を長くする効果が
あり、また放電時の抵抗値を小にすることによってオフ
時間を短かくすることができ、損失を少なくして電源効
率を上げることができる。また、図３（Ｅ）は抵抗と容
量で積分器を構成した場合を示しており、容量に充電さ
れた電圧は待機状態検出回路１２に導かれ、待機状態で
あるか否かの識別が行なわれる。
にすることによりゲートチャージ時間を長くする効果が
あり、また放電時の抵抗値を小にすることによってオフ
時間を短かくすることができ、損失を少なくして電源効
率を上げることができる。また、図３（Ｅ）は抵抗と容
量で積分器を構成した場合を示しており、容量に充電さ
れた電圧は待機状態検出回路１２に導かれ、待機状態で
あるか否かの識別が行なわれる。
【００３０】待機状態検出回路はダイオード１３とツェ
ナダイオード１４で構成される。すなわち、積分回路８
で積分された電圧がツェナダイオード１４のツェナ電圧
より高くなると電流が流れる。ツェナダイオード１４に
電流が流れる状態は負荷が通常状態、電流が流れない状
態のときは負荷は待機状態であると識別する。
ナダイオード１４で構成される。すなわち、積分回路８
で積分された電圧がツェナダイオード１４のツェナ電圧
より高くなると電流が流れる。ツェナダイオード１４に
電流が流れる状態は負荷が通常状態、電流が流れない状
態のときは負荷は待機状態であると識別する。
【００３１】ツェナダイオード１４に電流が流れると周
波数切替回路１５の容量１６に抵抗１７を介して充電が
行なわれ、トランジスタ１９をオンにする。容量１６
は、ツェナダイオード１４に流れる電流は後で説明する
ようにパルス状の電流であるため、負荷が通常状態では
トランジスタ１９を常時オン状態に保持するために付加
される。
波数切替回路１５の容量１６に抵抗１７を介して充電が
行なわれ、トランジスタ１９をオンにする。容量１６
は、ツェナダイオード１４に流れる電流は後で説明する
ようにパルス状の電流であるため、負荷が通常状態では
トランジスタ１９を常時オン状態に保持するために付加
される。
【００３２】なお、容量１６はトランジスタ１９の内部
容量で代用させても良い。つぎに、図２を参照して、動
作を説明する。図２（Ａ）はＰＷＭ制御回路７より出力
されるパルスを示しており、負荷５が通常負荷状態のと
きはパルスのデューティ比が大で、待機状態のときはデ
ューティ比の小さいパルスが出力される。
容量で代用させても良い。つぎに、図２を参照して、動
作を説明する。図２（Ａ）はＰＷＭ制御回路７より出力
されるパルスを示しており、負荷５が通常負荷状態のと
きはパルスのデューティ比が大で、待機状態のときはデ
ューティ比の小さいパルスが出力される。
【００３３】図２（Ｂ）は積分器の積分電圧を示してお
り、積分電圧はパルスのデューティ比に概ね比例した電
圧が出力される。また、積分電圧がツェナダイオード１
４のツェナ電圧より高くなると電流が流れ、図２（Ｃ）
に示すように周波数切替回路１５の容量１６を充電す
る。
り、積分電圧はパルスのデューティ比に概ね比例した電
圧が出力される。また、積分電圧がツェナダイオード１
４のツェナ電圧より高くなると電流が流れ、図２（Ｃ）
に示すように周波数切替回路１５の容量１６を充電す
る。
【００３４】容量１６の充電電圧が切替電圧より高い場
合は図２（Ｄ）に示すように、スイッチングするトラン
ジスタ１９をオンにして発振回路６の発振周波数をｆ1
に、低い場合はｆ2 （ｆ1 ＞ｆ2 ）に切替える。なお、
待機状態検出回路１２のダイオード１３は、周波数切替
回路１５の容量１６に充電された電圧をツェナダイオー
ド１４を介して放電するのを防止するために設けられて
いる。
合は図２（Ｄ）に示すように、スイッチングするトラン
ジスタ１９をオンにして発振回路６の発振周波数をｆ1
に、低い場合はｆ2 （ｆ1 ＞ｆ2 ）に切替える。なお、
待機状態検出回路１２のダイオード１３は、周波数切替
回路１５の容量１６に充電された電圧をツェナダイオー
ド１４を介して放電するのを防止するために設けられて
いる。
【００３５】また、周波数切替回路１５の容量２０は、
図４に示すように、トランジスタ１９がオンよりオフに
切替わると、トランジスタ１９のエミッタ・コレクタ間
の電圧は容量２０を充電させるために長くなる。すなわ
ち、周波数ｆ1 よりｆ2 への切替が徐々に行なわれる。
図４に示すように、トランジスタ１９がオンよりオフに
切替わると、トランジスタ１９のエミッタ・コレクタ間
の電圧は容量２０を充電させるために長くなる。すなわ
ち、周波数ｆ1 よりｆ2 への切替が徐々に行なわれる。
【００３６】このように通常時の発振周波数ｆ1 より待
機時の周波数ｆ2 への周波数切替えを徐々に行なうよう
にすることにより、通常動作時の負荷電流が大きく変化
した場合に待機状態検出回路１２が待機状態であると誤
検出しても直ちに周波数をｆ 1 よりｆ2 に切替えること
がなくなり安定な直流電圧を供給することができる。
機時の周波数ｆ2 への周波数切替えを徐々に行なうよう
にすることにより、通常動作時の負荷電流が大きく変化
した場合に待機状態検出回路１２が待機状態であると誤
検出しても直ちに周波数をｆ 1 よりｆ2 に切替えること
がなくなり安定な直流電圧を供給することができる。
【００３７】
【発明の効果】以上説明したように本発明によれば次の
効果が得られる。直流電圧をスイッチングさせるデュー
ティ制御されたパルスを積分し、積分値が設定値以下の
ときはスイッチングさせるパルスの周波数を低くなるよ
う切替えるようにしたので、負荷が待機中の状態におい
ても効率の良い直流電圧変換を行なわすことができる。
効果が得られる。直流電圧をスイッチングさせるデュー
ティ制御されたパルスを積分し、積分値が設定値以下の
ときはスイッチングさせるパルスの周波数を低くなるよ
う切替えるようにしたので、負荷が待機中の状態におい
ても効率の良い直流電圧変換を行なわすことができる。
【００３８】また、デューティ制御されたパルスの積分
を直流電圧をスイッチングさせる手段に直列に接続した
抵抗とスイッチング手段の入力容量とで構成するように
したので、回路構成が簡単となる。また、デューティ制
御されたパルスを積分するための抵抗に並列にダイオー
ドを接続し、放電時の抵抗値を低くなるようにしたの
で、短時間でオンよりオフに切替えることができ、損失
を少なくし、効率を上げることができる。
を直流電圧をスイッチングさせる手段に直列に接続した
抵抗とスイッチング手段の入力容量とで構成するように
したので、回路構成が簡単となる。また、デューティ制
御されたパルスを積分するための抵抗に並列にダイオー
ドを接続し、放電時の抵抗値を低くなるようにしたの
で、短時間でオンよりオフに切替えることができ、損失
を少なくし、効率を上げることができる。
【００３９】また、ダイオードとツェナダイオードの直
列回路で負荷の待機状態を識別するようにしたので、簡
単な構成とすることができる。また、周波数の切替えを
半導体スイッチング素子と抵抗とで構成して時定数を変
化させて周波数を切替えるようにしたので、簡単な回路
で周波数を切替えることができる。
列回路で負荷の待機状態を識別するようにしたので、簡
単な構成とすることができる。また、周波数の切替えを
半導体スイッチング素子と抵抗とで構成して時定数を変
化させて周波数を切替えるようにしたので、簡単な回路
で周波数を切替えることができる。
【００４０】また、周波数を切替える半導体スイッチン
グ素子の出力に容量を付加したので、定常動作時に負荷
が大きく変化したときの誤動作を防止することができ
る。
グ素子の出力に容量を付加したので、定常動作時に負荷
が大きく変化したときの誤動作を防止することができ
る。
【図１】本発明の実施例の構成図である。
【図２】同実施例の動作を説明するための図である。
【図３】同実施例の積分回路の具体例である。
【図４】同実施例の周波数切替回路の容量の効果を説明
するための図である。
するための図である。
１ 直流電源 ２ ＦＥＴ ４，１１ 整流平滑回路 ５ 負荷 ６ 発振回路 ７ ＰＷＭ制御回路 ８ 積分回路 ９ 誤差検出回路 １２ 待機状態検出回路 １３ ダイオード １４ ツェナダイオード １５ 周波数切替回路 １６，２０ 容量 １７，１８ 抵抗 １９ トランジスタ ２１ 起動回路 ２２，２３，２４ スナバ回路
Claims (6)
- 【請求項１】 発振手段よりの出力信号に同期し、負荷
状態に基づいてデューティ比を制御するデューティ制御
手段よりの出力信号で入力直流電圧をスイッチングする
スイッチング手段を動作させて直流電圧を変換する直流
電圧変換装置において、 前記デューティ制御手段より出力されるパルス信号を積
分する積分手段と、 前記積分手段で積分された電圧値より負荷が待機状態で
あるか否かを識別する待機状態識別手段と、 前記待機状態識別手段で待機状態と識別されたとき前記
発振手段が発振する周波数を低くなるよう切替える周波
数切替手段と、を備えたことを特徴とする直流電圧変換
装置。 - 【請求項２】 前記積分手段を、前記デューティ制御手
段と前記スイッチング手段との間に抵抗を接続し、容量
を前記スイッチング手段の入力容量で代用させたことを
特徴とする請求項１記載の直流電圧変換装置。 - 【請求項３】 前記積分手段を構成する抵抗に対して並
列にダイオードを接続し、充電時の抵抗値を高く、放電
時の抵抗値を低くなるようにしたことを特徴とする請求
項１または２記載の直流電圧変換装置。 - 【請求項４】 前記待機状態識別手段をダイオードとツ
ェナダイオードの直列回路で構成し、前記積分手段で積
分された電圧がツェナダイオードのツェナ電圧以下のと
き待機状態であると識別させるようにしたことを特徴と
する請求項１，２または３記載の直流電圧変換装置。 - 【請求項５】 前記周波数切替手段を半導体スイッチン
グ素子と抵抗との直列回路で構成し、該抵抗が半導体ス
イッチング素子でオンオフされることによって前記発振
手段の時定数を変化させて周波数を切替えるようにした
ことを特徴とする請求項１，２，３または４記載の直流
電圧変換装置。 - 【請求項６】 前記周波数切替手段を構成する前記半導
体スイッチング素子の出力に容量を付加したことを特徴
とする請求項５記載の直流電圧変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7067597A JPH08266041A (ja) | 1995-03-27 | 1995-03-27 | 直流電圧変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7067597A JPH08266041A (ja) | 1995-03-27 | 1995-03-27 | 直流電圧変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08266041A true JPH08266041A (ja) | 1996-10-11 |
Family
ID=13349493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7067597A Pending JPH08266041A (ja) | 1995-03-27 | 1995-03-27 | 直流電圧変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08266041A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003018839A (ja) * | 2001-06-29 | 2003-01-17 | Sanken Electric Co Ltd | スイッチング電源装置 |
| JP2009278836A (ja) * | 2008-05-16 | 2009-11-26 | Kyocera Mita Corp | スイッチング電源回路、及び画像形成装置 |
| JP2010045971A (ja) * | 2009-11-20 | 2010-02-25 | Eco Power Design Kk | スイッチング電源装置 |
| JP2011522508A (ja) * | 2008-05-29 | 2011-07-28 | アイゴ、インク | 超低アイドル電力動作用１次側制御回路および方法 |
| CN102270928A (zh) * | 2010-06-07 | 2011-12-07 | 联咏科技股份有限公司 | 电源转换装置及电源转换方法 |
-
1995
- 1995-03-27 JP JP7067597A patent/JPH08266041A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003018839A (ja) * | 2001-06-29 | 2003-01-17 | Sanken Electric Co Ltd | スイッチング電源装置 |
| JP2009278836A (ja) * | 2008-05-16 | 2009-11-26 | Kyocera Mita Corp | スイッチング電源回路、及び画像形成装置 |
| JP2011522508A (ja) * | 2008-05-29 | 2011-07-28 | アイゴ、インク | 超低アイドル電力動作用１次側制御回路および方法 |
| JP2010045971A (ja) * | 2009-11-20 | 2010-02-25 | Eco Power Design Kk | スイッチング電源装置 |
| CN102270928A (zh) * | 2010-06-07 | 2011-12-07 | 联咏科技股份有限公司 | 电源转换装置及电源转换方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6469913B2 (en) | Switching power supply device having series capacitance | |
| US6690586B2 (en) | Switching power source device | |
| CN100461596C (zh) | 开关式电源 | |
| JP2917871B2 (ja) | 無停電性スイッチングレギュレータ | |
| JP3236587B2 (ja) | スイッチング電源装置 | |
| JP3626072B2 (ja) | スイッチング電源装置 | |
| JP3653075B2 (ja) | スイッチング電力電送装置 | |
| JP2007511995A (ja) | スイッチモード電源 | |
| KR20010042099A (ko) | 스위칭 전원 | |
| JPH10304658A (ja) | スイッチング電源装置 | |
| EP0058399B1 (en) | High frequency switching circuit | |
| JP2000139074A (ja) | 電源装置 | |
| JP2003348846A (ja) | 電源回路 | |
| JP3271948B2 (ja) | スイッチング電源装置 | |
| JP2005192285A (ja) | スイッチング電源装置 | |
| JP2004304970A (ja) | スイッチング電源装置および電圧変換制御方法 | |
| JP2002034258A (ja) | コンバータ装置 | |
| JPH0326796Y2 (ja) | ||
| JPH0147116B2 (ja) | ||
| JPH07337010A (ja) | スイッチング電源回路 | |
| JP3365195B2 (ja) | スイッチング式電源装置 | |
| JP2001119941A (ja) | スイッチング電源回路 | |
| JPH0767344A (ja) | スイッチング電源装置 | |
| JPH05344715A (ja) | スイッチング電源装置 | |
| JPH07236270A (ja) | 電圧変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010206 |