JPH08272076A - 印刷配線板の製造方法 - Google Patents
印刷配線板の製造方法Info
- Publication number
- JPH08272076A JPH08272076A JP7510895A JP7510895A JPH08272076A JP H08272076 A JPH08272076 A JP H08272076A JP 7510895 A JP7510895 A JP 7510895A JP 7510895 A JP7510895 A JP 7510895A JP H08272076 A JPH08272076 A JP H08272076A
- Authority
- JP
- Japan
- Prior art keywords
- area
- thickness
- plating
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000007747 plating Methods 0.000 claims abstract description 69
- 238000012937 correction Methods 0.000 claims abstract description 44
- 238000009826 distribution Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000011889 copper foil Substances 0.000 claims abstract description 10
- 238000013461 design Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】回路幅精度の優れた印刷配線板を得る。
【構成】スルーホール分布を面積係数により数値化し、
面積係数とめっき厚分布の相関関係からパターン補正値
を算出する。印刷配線板設計時に、（１ａ）スルーホー
ル分布，（１ｂ）設計めっき厚，（１ｃ）基材銅箔厚が
決定される。次に、積層板上を複数の領域に分割し、各
領域に対して（１ａ）スルーホール分布から（２）面積
係数を算出する。（２）面積係数から（３）実めっき厚
を推定し、これに、（１ｃ）基材銅箔導体厚から（５）
回路幅偏差を推定し、さらに、（６）パタン補正値を算
出し、このパターン補正値によって補正されたフォトマ
スクを用いエッチングレジストを形成する。
面積係数とめっき厚分布の相関関係からパターン補正値
を算出する。印刷配線板設計時に、（１ａ）スルーホー
ル分布，（１ｂ）設計めっき厚，（１ｃ）基材銅箔厚が
決定される。次に、積層板上を複数の領域に分割し、各
領域に対して（１ａ）スルーホール分布から（２）面積
係数を算出する。（２）面積係数から（３）実めっき厚
を推定し、これに、（１ｃ）基材銅箔導体厚から（５）
回路幅偏差を推定し、さらに、（６）パタン補正値を算
出し、このパターン補正値によって補正されたフォトマ
スクを用いエッチングレジストを形成する。
Description
【０００１】
【産業上の利用分野】本発明は印刷配線板の製造方法に
関し、特にスルーホールを有する積層板にめっきにより
回路を形成する印刷配線板の製造方法に関する。
関し、特にスルーホールを有する積層板にめっきにより
回路を形成する印刷配線板の製造方法に関する。
【０００２】
【従来の技術】穴あけ後パネルめっきを施しスルーホー
ルを形成し、エッチングにより回路を形成するいわゆる
サブトラクティブ法による印刷配線板の製造方法におい
て、信頼性の高い印刷配線板を製造するには、エッチン
グにより形成される回路の回路幅精度の向上が不可欠で
ある。印刷配線板の高密度化は回路の細線化により実現
される為、高密度になるほど高精度化が必要となる。回
路幅精度を向上させる為に、エッチングレジスト材料・
エッチングレジスト現像装置・エッチング液・エッチン
グ装置等の各方面での検討が行われている。また、めっ
き厚分布も回路幅精度に大きな影響を与える。めっき厚
の厚い部分の回路は太くなり、めっき厚の薄い部分の回
路は細くなる為、回路幅精度を向上させるためには、め
っき厚分布を均一にする必要がある。めっき厚分布を均
一にするために、めっき液組成・光沢剤成分・電流密度
・めっき槽・めっき治具の構造等の検討により改善が行
われているが、完全ではない。しかしながら、めっき厚
と回路幅の間には相関関係があるので、めっき厚の分布
を知ることができれば、エッチングレジストの形成に用
いるフォトマスクのパタン幅を補正することで、回路幅
精度の向上が可能となる。特開昭５６−６４４９３号公
報に報告されているフォトマスクのパタン幅補正方法を
以下に説明する。
ルを形成し、エッチングにより回路を形成するいわゆる
サブトラクティブ法による印刷配線板の製造方法におい
て、信頼性の高い印刷配線板を製造するには、エッチン
グにより形成される回路の回路幅精度の向上が不可欠で
ある。印刷配線板の高密度化は回路の細線化により実現
される為、高密度になるほど高精度化が必要となる。回
路幅精度を向上させる為に、エッチングレジスト材料・
エッチングレジスト現像装置・エッチング液・エッチン
グ装置等の各方面での検討が行われている。また、めっ
き厚分布も回路幅精度に大きな影響を与える。めっき厚
の厚い部分の回路は太くなり、めっき厚の薄い部分の回
路は細くなる為、回路幅精度を向上させるためには、め
っき厚分布を均一にする必要がある。めっき厚分布を均
一にするために、めっき液組成・光沢剤成分・電流密度
・めっき槽・めっき治具の構造等の検討により改善が行
われているが、完全ではない。しかしながら、めっき厚
と回路幅の間には相関関係があるので、めっき厚の分布
を知ることができれば、エッチングレジストの形成に用
いるフォトマスクのパタン幅を補正することで、回路幅
精度の向上が可能となる。特開昭５６−６４４９３号公
報に報告されているフォトマスクのパタン幅補正方法を
以下に説明する。
【０００３】（１）通常めっき装置を用いて５００×５
００ｍｍのステンレス板に４０μｍの銅めっきを施し、
めっき被膜を剥離し、重量法により銅めっき厚分布を計
測すると、図７に示すような結果が得られる。
００ｍｍのステンレス板に４０μｍの銅めっきを施し、
めっき被膜を剥離し、重量法により銅めっき厚分布を計
測すると、図７に示すような結果が得られる。
【０００４】（２）予め、図８に示すような、銅めっき
厚とエッチングによる回路の寸法変化量を算出し図９に
示すような結果を得る。
厚とエッチングによる回路の寸法変化量を算出し図９に
示すような結果を得る。
【０００５】（４）図９に示した寸法変化量を相殺する
ために、フォトマスクの各位置に図１０に示すようなパ
タン幅補正を行う。
ために、フォトマスクの各位置に図１０に示すようなパ
タン幅補正を行う。
【０００６】
【発明が解決しようとする課題】電気銅めっきにおいて
は、個々の印刷配線板の外形形状、特にスルーホールの
分布がめっき厚の分布に影響を与える。見かけ上は同じ
面積の領域であっても、スルーホールの穴壁の面積を考
慮すると、スルーホールの多い領域はスルーホールの少
ない領域よりも実際の被めっき面積は大きくなる。その
為、スルーホールの多い部分はスルーホールの少ない部
分よりもめっき厚が薄くなる。上述の従来技術は、スル
ーホールの無い基板にめっきを行い、領域毎のめっき厚
を測定し、めっき厚と回路幅の間の相関関係から補正値
を導き出す。この方法は、個々の印刷配線板の外形形状
の違いを無いものと仮定し、めっき液組成・光沢剤成分
・電流密度・めっき槽・めっき治具の構造等のプロセス
又は装置に固有の原因によって生じるめっき厚の分布に
対して補正を行うものである。従って、個々の印刷配線
板のパタンの違いによって生じるめっき厚の分布に対す
る補正ができず回路幅精度を向上させることができない
という問題点があった。
は、個々の印刷配線板の外形形状、特にスルーホールの
分布がめっき厚の分布に影響を与える。見かけ上は同じ
面積の領域であっても、スルーホールの穴壁の面積を考
慮すると、スルーホールの多い領域はスルーホールの少
ない領域よりも実際の被めっき面積は大きくなる。その
為、スルーホールの多い部分はスルーホールの少ない部
分よりもめっき厚が薄くなる。上述の従来技術は、スル
ーホールの無い基板にめっきを行い、領域毎のめっき厚
を測定し、めっき厚と回路幅の間の相関関係から補正値
を導き出す。この方法は、個々の印刷配線板の外形形状
の違いを無いものと仮定し、めっき液組成・光沢剤成分
・電流密度・めっき槽・めっき治具の構造等のプロセス
又は装置に固有の原因によって生じるめっき厚の分布に
対して補正を行うものである。従って、個々の印刷配線
板のパタンの違いによって生じるめっき厚の分布に対す
る補正ができず回路幅精度を向上させることができない
という問題点があった。
【０００７】本発明の目的は、個々の印刷配線板のパタ
ーンの違いによって生じるめっき厚の分布に対する補正
が可能で回路幅精度を向上できる印刷配線板の製造方法
を提供することにある。
ーンの違いによって生じるめっき厚の分布に対する補正
が可能で回路幅精度を向上できる印刷配線板の製造方法
を提供することにある。
【０００８】
【課題を解決するための手段】本発明の印刷配線板の製
造方法は、積層板に貫通孔を穴あけする工程と、めっき
を施し前記積層板に導体層とスルーホールを形成する工
程と、前記導体層とスルーホール形成領域にフォトマス
クを用いてエッチングレジストを形成する工程と、エッ
チング処理により回路を形成する工程とを有する印刷配
線板の製造方法において、前記エッチングレジストを形
成する工程が、スルーホール分布，設計めっき厚，基材
銅箔厚によって決定される前記積層板の複数の領域に分
割し、それぞれの分割された前記領域に対して前記スル
ーホール分布により数値化された面積係数から算出され
たパターン補正値によって補正された前記フォトマスク
を用い前記エッチングレジストを形成する工程を含むこ
とを特徴とする。
造方法は、積層板に貫通孔を穴あけする工程と、めっき
を施し前記積層板に導体層とスルーホールを形成する工
程と、前記導体層とスルーホール形成領域にフォトマス
クを用いてエッチングレジストを形成する工程と、エッ
チング処理により回路を形成する工程とを有する印刷配
線板の製造方法において、前記エッチングレジストを形
成する工程が、スルーホール分布，設計めっき厚，基材
銅箔厚によって決定される前記積層板の複数の領域に分
割し、それぞれの分割された前記領域に対して前記スル
ーホール分布により数値化された面積係数から算出され
たパターン補正値によって補正された前記フォトマスク
を用い前記エッチングレジストを形成する工程を含むこ
とを特徴とする。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の第１の実施例に使用する積
層板の斜視図、図２（ａ），（ｂ）および（ｃ）は図１
Ａ−Ｂ間のめっき厚，回路幅およびパターン補正値を示
すグラフである。本発明の第１の実施例は、図１および
図２（ａ）に示すように、スルーホールの密集している
領域１のめっき厚は薄く、スルーホールの少ないまたは
無い領域のめっき厚は厚く形成されている。従って、回
路を形成した場合、図２（ｂ）に示すごとく、めっき厚
の厚い領域は回路幅が大きくなり、めっき厚の薄い領域
は回路幅が小さくなる。このような回路幅の分布を抑制
する為に、レジストを形成する際に使用するフォトマス
クにパタン幅補正をかける。図２（ｃ）に示すようなパ
ターン補正値は対象となる積層板のめっき厚分布が得ら
れれば算出できるが、めっき厚分布は個々の積層板のス
ルーホール分布によって異なる。パターン補正値を算出
するために、製造する全ての積層板に対してめっき厚分
布を得るのは納期・工数の点で実際的ではない。本実施
例では、スルーホール分布を面積係数により数値化し、
面積係数とめっき厚分布の相関関係からパターン補正値
を算出する。これにより、個々の積層板に対して、設計
時にパターン補正値を得ることができる。
層板の斜視図、図２（ａ），（ｂ）および（ｃ）は図１
Ａ−Ｂ間のめっき厚，回路幅およびパターン補正値を示
すグラフである。本発明の第１の実施例は、図１および
図２（ａ）に示すように、スルーホールの密集している
領域１のめっき厚は薄く、スルーホールの少ないまたは
無い領域のめっき厚は厚く形成されている。従って、回
路を形成した場合、図２（ｂ）に示すごとく、めっき厚
の厚い領域は回路幅が大きくなり、めっき厚の薄い領域
は回路幅が小さくなる。このような回路幅の分布を抑制
する為に、レジストを形成する際に使用するフォトマス
クにパタン幅補正をかける。図２（ｃ）に示すようなパ
ターン補正値は対象となる積層板のめっき厚分布が得ら
れれば算出できるが、めっき厚分布は個々の積層板のス
ルーホール分布によって異なる。パターン補正値を算出
するために、製造する全ての積層板に対してめっき厚分
布を得るのは納期・工数の点で実際的ではない。本実施
例では、スルーホール分布を面積係数により数値化し、
面積係数とめっき厚分布の相関関係からパターン補正値
を算出する。これにより、個々の積層板に対して、設計
時にパターン補正値を得ることができる。
【００１１】図３はパタン補正値の算出方法の流れを示
すフローチャートである。印刷配線板設計時に、図３に
示すように、まず、積層板の（１ａ）スルーホール分
布，（１ｂ）設計めっき厚，（１ｃ）基材銅箔厚が決定
される。次に、積層板上を複数の領域に分割し、各領域
に対して（１ａ）スルーホール分布から（２）面積係数
を算出する。次に、面積係数から（３）実めっき厚を推
定し、これに（１ｃ）基材銅箔厚を加えて（４）導体厚
を算出する。次に、（４）導体厚から（５）回路幅偏差
を推定し、さらに、（６）パタン補正値を算出する。以
下に、さらに詳細な説明を行う。
すフローチャートである。印刷配線板設計時に、図３に
示すように、まず、積層板の（１ａ）スルーホール分
布，（１ｂ）設計めっき厚，（１ｃ）基材銅箔厚が決定
される。次に、積層板上を複数の領域に分割し、各領域
に対して（１ａ）スルーホール分布から（２）面積係数
を算出する。次に、面積係数から（３）実めっき厚を推
定し、これに（１ｃ）基材銅箔厚を加えて（４）導体厚
を算出する。次に、（４）導体厚から（５）回路幅偏差
を推定し、さらに、（６）パタン補正値を算出する。以
下に、さらに詳細な説明を行う。
【００１２】（１ａ）スルーホール分布：印刷配線板設
計時に決定される。積層板のスルーホールの位置，スル
ーホール等の情報である。
計時に決定される。積層板のスルーホールの位置，スル
ーホール等の情報である。
【００１３】（１ｂ）設計めっき厚：設計めっき厚（以
下、ＴＳと記す）は、対象となる積層板の板厚，最小ス
ルーホール径および適用するめっきプロセスのスローイ
ングパワーにより決定される。本実施例では、表１のよ
うなめっきプロセスを適用した。板厚５．０ｍｍ最小き
り径０．３ｍｍの場合、ＴＳ＝６０μｍとなる。
下、ＴＳと記す）は、対象となる積層板の板厚，最小ス
ルーホール径および適用するめっきプロセスのスローイ
ングパワーにより決定される。本実施例では、表１のよ
うなめっきプロセスを適用した。板厚５．０ｍｍ最小き
り径０．３ｍｍの場合、ＴＳ＝６０μｍとなる。
【００１４】
【表１】
【００１５】（１ｃ）基材銅箔厚：基材銅箔厚（以下、
ＴＫと記す）は、１８μｍのものを使用することが多い
が、設定めっき厚が大きい積層板では、回路形成が困難
となるため、できるだけ薄くする必要がある。ここで
は、ＴＫ＝９μｍの銅箔を使用した。
ＴＫと記す）は、１８μｍのものを使用することが多い
が、設定めっき厚が大きい積層板では、回路形成が困難
となるため、できるだけ薄くする必要がある。ここで
は、ＴＫ＝９μｍの銅箔を使用した。
【００１６】（２）面積係数：局所的な面積を数値化す
る為に、見かけ上の単位面積当たりの実際の面積として
面積係数（以下、Ａと記す）を導入する。板厚ｔｍｍの
積層板上を縦Ｌ１ｍｍ横Ｌ２ｍｍの格子状に分割したと
き、ある格子内に穴径ＤｎｍｍスルーホールがＮｎ個あ
ったとき、面積係数は次式により求められる。
る為に、見かけ上の単位面積当たりの実際の面積として
面積係数（以下、Ａと記す）を導入する。板厚ｔｍｍの
積層板上を縦Ｌ１ｍｍ横Ｌ２ｍｍの格子状に分割したと
き、ある格子内に穴径ＤｎｍｍスルーホールがＮｎ個あ
ったとき、面積係数は次式により求められる。
【００１７】Ａ＝Ｌ１×Ｌ２×２＋Σ（３．１４×Ｎｎ
×（Ｄｎ×ｔ−Ｄｎ×Ｄｎ／４）／Ｌ１×Ｌ２×２ 面積係数は、（見かけの面積×スルーホールの穴壁の面
積−スルーホールの断面積）を見かけの面積で割った値
となる。同じスルーホール分布でも、板厚の厚い積層板
の場合スルーホールの穴壁の面積が大きくなり面積係数
が大きくなる。スルーホールが無い部分の面積係数は
１．００となるが、たとえば、板厚５．０ｍｍの積層板
上に０．４ｍｍのスルーホールが１．２７ｍｍ格子に配
置されている領域の面積係数は２．９１となる。
×（Ｄｎ×ｔ−Ｄｎ×Ｄｎ／４）／Ｌ１×Ｌ２×２ 面積係数は、（見かけの面積×スルーホールの穴壁の面
積−スルーホールの断面積）を見かけの面積で割った値
となる。同じスルーホール分布でも、板厚の厚い積層板
の場合スルーホールの穴壁の面積が大きくなり面積係数
が大きくなる。スルーホールが無い部分の面積係数は
１．００となるが、たとえば、板厚５．０ｍｍの積層板
上に０．４ｍｍのスルーホールが１．２７ｍｍ格子に配
置されている領域の面積係数は２．９１となる。
【００１８】（３）めっき厚：あらかじめ、実験により
面積係数（Ａ）とめっき厚（以下、ＴＭと記す）の間の
相関関係を得ておく。図４は実験により得られた面積係
数とめっき厚の間の相関関係を示すグラフである。表１
に示すようなめっき液・めっき装置を使用して平均６０
μｍの厚みのめっきを施し、積層板を４０ｍｍ角の方眼
で分割して面積係数とめっき厚の相関関係を調査した結
果、図４のような相関が得られた。１区画の面積が１，
０００〜４，０００ｍｍ2 の場合に面積係数とめっき厚
の間に良い相関関係が得られたので、１区画の面積はこ
の範囲に入るように積層板上を分割する。分割した各領
域について、図４に示す相関関係から算出した（２）面
積係数を用いてめっき厚を算出する。
面積係数（Ａ）とめっき厚（以下、ＴＭと記す）の間の
相関関係を得ておく。図４は実験により得られた面積係
数とめっき厚の間の相関関係を示すグラフである。表１
に示すようなめっき液・めっき装置を使用して平均６０
μｍの厚みのめっきを施し、積層板を４０ｍｍ角の方眼
で分割して面積係数とめっき厚の相関関係を調査した結
果、図４のような相関が得られた。１区画の面積が１，
０００〜４，０００ｍｍ2 の場合に面積係数とめっき厚
の間に良い相関関係が得られたので、１区画の面積はこ
の範囲に入るように積層板上を分割する。分割した各領
域について、図４に示す相関関係から算出した（２）面
積係数を用いてめっき厚を算出する。
【００１９】（４）導体厚：導体厚（以下、Ｈと記す）
は、基材銅箔厚とめっき厚を加えて算出する。Ｈ＝（Ｔ
Ｋ＋ＴＭ）／（ＴＫ＋ＴＳ） （５）回路幅：あらかじめ、実験により導体厚（Ｈ）と
回路幅（以下、Ｗと記す）の間の相関関係を得ておく図
５は実験により得られた導体厚と回路幅の間の相関関係
を示すグラフである。表２に示すようなエッチング液・
エッチング装置を使用して、幅１００μｍの回路パタン
を使用して相関関係を調査した結果、図５に示すような
結果を得た。めっき厚が８０μｍの場合ちょうど回路幅
が１００μｍになり、めっき厚が８０μｍよりも小さい
場合回路幅は１００μｍよりも小さく、めっき厚が８０
μｍよりも大きい場合回路幅も１００μｍよりも大きく
なる。分割した各領域について、図５に示す相関関係か
ら算出した（４）導体厚を用いて回路幅を算出する。
は、基材銅箔厚とめっき厚を加えて算出する。Ｈ＝（Ｔ
Ｋ＋ＴＭ）／（ＴＫ＋ＴＳ） （５）回路幅：あらかじめ、実験により導体厚（Ｈ）と
回路幅（以下、Ｗと記す）の間の相関関係を得ておく図
５は実験により得られた導体厚と回路幅の間の相関関係
を示すグラフである。表２に示すようなエッチング液・
エッチング装置を使用して、幅１００μｍの回路パタン
を使用して相関関係を調査した結果、図５に示すような
結果を得た。めっき厚が８０μｍの場合ちょうど回路幅
が１００μｍになり、めっき厚が８０μｍよりも小さい
場合回路幅は１００μｍよりも小さく、めっき厚が８０
μｍよりも大きい場合回路幅も１００μｍよりも大きく
なる。分割した各領域について、図５に示す相関関係か
ら算出した（４）導体厚を用いて回路幅を算出する。
【００２０】
【表２】
【００２１】（６）パタン補正値：パタン補正値（以
下、ΔＰと記す）は、上記計算による回路幅の分布を相
殺させる。すなわち、ΔＰ＝１００−Ｗで算出される。
分割した各領域について、算出されたΔＰを用いてフォ
トマスクのパタン幅を補正し、このフォトマスクを用い
てエッチングレジストを形成し、エッチングを行う。従
来の製造方法では回路幅精度が±３０μｍである板厚
３．０ｍｍの積層板を、本実施例による製造方法で製造
したところ、回路幅精度が±１０μｍを示した。
下、ΔＰと記す）は、上記計算による回路幅の分布を相
殺させる。すなわち、ΔＰ＝１００−Ｗで算出される。
分割した各領域について、算出されたΔＰを用いてフォ
トマスクのパタン幅を補正し、このフォトマスクを用い
てエッチングレジストを形成し、エッチングを行う。従
来の製造方法では回路幅精度が±３０μｍである板厚
３．０ｍｍの積層板を、本実施例による製造方法で製造
したところ、回路幅精度が±１０μｍを示した。
【００２２】図６は本発明の第２の実施例の補正対象領
域と補正計算領域を示す平面図である。第１の実施例の
（２）面積係数の計算において、補正の対象となる領域
と補正値を計算する領域を別の領域として考える。例え
ば、積層板上を２ｃｍの方眼で分割し、分割された２ｃ
ｍ角の領域を補正の対象となる領域とし、補正値の計算
は補正の対象となる領域とその周囲を含めた５ｃｍ角の
領域とする。図６に示すごとく、補正対象領域２に対す
る補正値の計算は補正値計算領域３により行い、補正対
象領域２に隣接した領域である補正対象領域４の補正値
は、補正値計算領域５により計算する。補正値計算領域
３と補正値計算領域５は重複した部分を持つため、それ
ぞれの領域により計算される面積係数の値は大きく異な
らない。したがって、隣接した領域の補正値は段階的に
変化し、隣り合う領域で補正値の差が大きかった場合に
生じる回路の段差が無くなる。補正対象領域は、隙間無
く印刷配線板上を分割する必要がある為、格子状に分割
するのが一般的だが、補正値計算領域は、補正対象領域
を中心としていれば、四角形以外にも円形等の適用が可
能ある。
域と補正計算領域を示す平面図である。第１の実施例の
（２）面積係数の計算において、補正の対象となる領域
と補正値を計算する領域を別の領域として考える。例え
ば、積層板上を２ｃｍの方眼で分割し、分割された２ｃ
ｍ角の領域を補正の対象となる領域とし、補正値の計算
は補正の対象となる領域とその周囲を含めた５ｃｍ角の
領域とする。図６に示すごとく、補正対象領域２に対す
る補正値の計算は補正値計算領域３により行い、補正対
象領域２に隣接した領域である補正対象領域４の補正値
は、補正値計算領域５により計算する。補正値計算領域
３と補正値計算領域５は重複した部分を持つため、それ
ぞれの領域により計算される面積係数の値は大きく異な
らない。したがって、隣接した領域の補正値は段階的に
変化し、隣り合う領域で補正値の差が大きかった場合に
生じる回路の段差が無くなる。補正対象領域は、隙間無
く印刷配線板上を分割する必要がある為、格子状に分割
するのが一般的だが、補正値計算領域は、補正対象領域
を中心としていれば、四角形以外にも円形等の適用が可
能ある。
【００２３】従来の印刷配線板の製造方法では回路幅精
度が±５０μｍである板厚５．０ｍｍの積層板を、本実
施例による印刷配線板の製造方法で製造したところ、回
路幅精度が±１０μｍを示した。
度が±５０μｍである板厚５．０ｍｍの積層板を、本実
施例による印刷配線板の製造方法で製造したところ、回
路幅精度が±１０μｍを示した。
【００２４】
【発明の効果】以上、説明したように本発明は、積層板
に穴あけする工程と、めっきにより導体層とスルーホー
ルを形成する工程と、フォトマスクを用いてエッチング
レジストを形成する工程と、エッチング処理により回路
を形成する工程を含む印刷配線板の製造方法において、
エッチングレジストを形成する工程に積層板の領域毎の
面積係数によってパタン幅補正されたフォトマスクを用
いることにより、回路幅精度を従来の±５０μｍから±
１０μｍに向上させることができるという効果がある。
に穴あけする工程と、めっきにより導体層とスルーホー
ルを形成する工程と、フォトマスクを用いてエッチング
レジストを形成する工程と、エッチング処理により回路
を形成する工程を含む印刷配線板の製造方法において、
エッチングレジストを形成する工程に積層板の領域毎の
面積係数によってパタン幅補正されたフォトマスクを用
いることにより、回路幅精度を従来の±５０μｍから±
１０μｍに向上させることができるという効果がある。
【図１】本発明の第１の実施例に使用する積層板の斜視
図である。
図である。
【図２】（ａ），（ｂ）および（ｃ）は図１Ａ−Ｂ間の
めっき厚，回路幅，およびパターン補正値を示すグラフ
である。
めっき厚，回路幅，およびパターン補正値を示すグラフ
である。
【図３】パターン補正値の算出方法の流れを示すフロー
チャートである。
チャートである。
【図４】実験により得られた面積係数とめっき厚の間の
相関関係を示すグラフである。
相関関係を示すグラフである。
【図５】実験により得られた導体厚と回路幅の間の相関
関係を示すグラフである。
関係を示すグラフである。
【図６】本発明の第２の実施例の補正対象領域と補正計
算領域を示す平面図である。
算領域を示す平面図である。
【図７】従来の印刷配線板の製造方法の一例による銅め
っき厚の分布を示す平面図である。
っき厚の分布を示す平面図である。
【図８】従来の印刷配線板の製造方法の一例による銅め
っき厚と寸法変化の相関関係を示すグラフである。
っき厚と寸法変化の相関関係を示すグラフである。
【図９】従来の印刷配線板の製造方法の一例による回路
の寸法分布を示す平面図である。
の寸法分布を示す平面図である。
【図１０】従来の印刷配線板の製造方法によるフォトマ
スクパターンの補正値の一例を示す平面図である。
スクパターンの補正値の一例を示す平面図である。
１ スルーホールの密集している領域 ２，４ 補正対象領域 ３，５ 補正値計算領
Claims (1)
- 【請求項１】 積層板に貫通孔を穴あけする工程と、め
っきを施し前記積層板に導体層とスルーホールを形成す
る工程と、前記導体層とスルーホール形成領域にフォト
マスクを用いてエッチングレジストを形成する工程と、
エッチング処理により回路を形成する工程とを有する印
刷配線板の製造方法において、前記エッチングレジスト
を形成する工程が、スルーホール分布，設計めっき厚，
基材銅箔厚によって決定される前記積層板の複数の領域
に分割し、それぞれの分割された前記領域に対して前記
スルーホール分布により数値化された面積係数から算出
されたパターン補正値によって補正された前記フォトマ
スクを用い前記エッチングレジストを形成する工程を含
むことを特徴とする印刷配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7510895A JP2685017B2 (ja) | 1995-03-31 | 1995-03-31 | 印刷配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7510895A JP2685017B2 (ja) | 1995-03-31 | 1995-03-31 | 印刷配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08272076A true JPH08272076A (ja) | 1996-10-18 |
| JP2685017B2 JP2685017B2 (ja) | 1997-12-03 |
Family
ID=13566655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7510895A Expired - Fee Related JP2685017B2 (ja) | 1995-03-31 | 1995-03-31 | 印刷配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2685017B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7226634B2 (en) * | 2002-02-01 | 2007-06-05 | Fujitsu Limited | Designing a plated pattern in printed writing board |
| WO2016084977A1 (ja) * | 2014-11-28 | 2016-06-02 | 日立化成株式会社 | 配線基板の製造方法、データ補正装置、配線パターン形成システム及びデータ補正方法 |
| JP2016110137A (ja) * | 2014-11-28 | 2016-06-20 | 日立化成株式会社 | 配線パターン形成システム |
| CN113355709A (zh) * | 2020-03-04 | 2021-09-07 | 北大方正集团有限公司 | 电镀能力评估方法、电镀方法及装置 |
| CN119164298A (zh) * | 2024-10-15 | 2024-12-20 | 江西红板科技股份有限公司 | 一种镀铜阶梯度线路板质检方法及系统 |
-
1995
- 1995-03-31 JP JP7510895A patent/JP2685017B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7226634B2 (en) * | 2002-02-01 | 2007-06-05 | Fujitsu Limited | Designing a plated pattern in printed writing board |
| WO2016084977A1 (ja) * | 2014-11-28 | 2016-06-02 | 日立化成株式会社 | 配線基板の製造方法、データ補正装置、配線パターン形成システム及びデータ補正方法 |
| WO2016084978A1 (ja) * | 2014-11-28 | 2016-06-02 | 日立化成株式会社 | 配線基板の製造方法、データ補正装置、配線パターン形成システム及びデータ補正方法 |
| JP2016110137A (ja) * | 2014-11-28 | 2016-06-20 | 日立化成株式会社 | 配線パターン形成システム |
| JP2017062452A (ja) * | 2014-11-28 | 2017-03-30 | 日立化成株式会社 | 配線基板の製造方法、データ補正装置、配線パターン形成システム及びデータ補正方法 |
| CN113355709A (zh) * | 2020-03-04 | 2021-09-07 | 北大方正集团有限公司 | 电镀能力评估方法、电镀方法及装置 |
| CN113355709B (zh) * | 2020-03-04 | 2024-04-16 | 北大方正集团有限公司 | 电镀能力评估方法、电镀方法及装置 |
| CN119164298A (zh) * | 2024-10-15 | 2024-12-20 | 江西红板科技股份有限公司 | 一种镀铜阶梯度线路板质检方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2685017B2 (ja) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7704365B2 (en) | Metal plating process | |
| EP1895820B1 (en) | Wired circuit board and production method thereof | |
| US5268068A (en) | High aspect ratio molybdenum composite mask method | |
| KR20040051498A (ko) | 균일한 전기도금 두께를 달성하기 위하여 국부 전류를제어하는 장치 및 방법 | |
| KR20090022877A (ko) | 박막 금속 전도선의 제조 방법 | |
| JP2685017B2 (ja) | 印刷配線板の製造方法 | |
| JP5190696B2 (ja) | フレキシブルプリント配線板シートの製造方法 | |
| US4789423A (en) | Method for manufacturing multi-layer printed circuit boards | |
| JP3141117B2 (ja) | 印刷用メタルマスク版の製造方法 | |
| US6763575B2 (en) | Printed circuit boards having integrated inductor cores | |
| JP4341250B2 (ja) | スクリーン印刷版およびその製造方法 | |
| JP4051273B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JPH07120852B2 (ja) | フレキシブル回路基板の製造方法 | |
| EP1235267A1 (en) | Two-metal tab tape, double-sided csp tape, bga tape, and method for manufacturing the same | |
| JPH07173700A (ja) | 分割アノードめっき装置および電流値決定方法 | |
| JP2019125648A (ja) | めっき用遮蔽板製造方法及びプリント配線板製造方法 | |
| JP3141118B2 (ja) | 印刷用メタルマスク版の製造方法 | |
| JP3815431B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JPH06283644A (ja) | 半導体装置用部品のめっき方法 | |
| JP2003158158A (ja) | 両面配線ｔａｂテープキャリアの製造方法 | |
| US20030146101A1 (en) | Control method for plating area, program, recording medium, control apparatus and plating method | |
| KR100642734B1 (ko) | 양면 배선기판의 제조방법 및 양면 배선기판 | |
| JPH1197612A (ja) | リードフレーム及びその製造方法 | |
| JP2005236018A (ja) | 微細配線構造および微細配線構造の製造方法 | |
| JPH03124090A (ja) | プリント配線板のパターンめっき形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970715 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |