JPH08272501A - メモリーモジュールのターミネーション回路 - Google Patents
メモリーモジュールのターミネーション回路Info
- Publication number
- JPH08272501A JPH08272501A JP7097671A JP9767195A JPH08272501A JP H08272501 A JPH08272501 A JP H08272501A JP 7097671 A JP7097671 A JP 7097671A JP 9767195 A JP9767195 A JP 9767195A JP H08272501 A JPH08272501 A JP H08272501A
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- mounting determination
- socket
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】 電子計算機のメインメモリーをメモリーモジ
ュールで構成する際に、メモリーモジュールの実装状況
に関係なく、バス信号を有効にターミネーションできる
ようにする。 【構成】 メモリーモジュール２が各ソケット１に実装
されているか否かを判定する実装判定回路６と、この実
装判定回路６により実装されていると判定されたメモリ
ーモジュール２のうち、バス信号ドライブＩＣ４の出力
端から最も遠いメモリーモジュール２を選定して、その
メモリモジュール２用のソケット１の近傍に取り付けら
れたアクティブターミネータ８を動作させる選定回路７
とから構成する。
ュールで構成する際に、メモリーモジュールの実装状況
に関係なく、バス信号を有効にターミネーションできる
ようにする。 【構成】 メモリーモジュール２が各ソケット１に実装
されているか否かを判定する実装判定回路６と、この実
装判定回路６により実装されていると判定されたメモリ
ーモジュール２のうち、バス信号ドライブＩＣ４の出力
端から最も遠いメモリーモジュール２を選定して、その
メモリモジュール２用のソケット１の近傍に取り付けら
れたアクティブターミネータ８を動作させる選定回路７
とから構成する。
Description
【０００１】
【産業上の利用分野】本発明は、電子計算機のメモリー
モジュールのバス信号のターミネーション回路に関す
る。
モジュールのバス信号のターミネーション回路に関す
る。
【０００２】
【従来の技術】電子計算機のメインメモリーをメモリー
モジュールで構成する場合、図８に示すように、必要最
大数のソケット１を準備し、必要最小数のメモリーモジ
ュール２を実装するのが一般的である。このときバス信
号３のターミネーションは、バス信号ドライブＩＣ４の
出力端から物理的に最も遠いところ（末端）でターミネ
ータ５により行うものである。
モジュールで構成する場合、図８に示すように、必要最
大数のソケット１を準備し、必要最小数のメモリーモジ
ュール２を実装するのが一般的である。このときバス信
号３のターミネーションは、バス信号ドライブＩＣ４の
出力端から物理的に最も遠いところ（末端）でターミネ
ータ５により行うものである。
【０００３】
【発明が解決しようとする課題】メモリーモジュール２
は、バス信号ドライブＩＣ４の出力端から近い順に実装
していくわけであるが、このとき準備されたソケット１
の数に比べて実装されているメモリーモジュール２が少
ない場合が多く、バス信号ドライブＩＣ４の出力端から
最も遠いメモリーモジュール２からターミネータ５まで
の物理的な距離が長くなり、ターミネーションの効果が
小さくなる。そこで本発明では、実装されているメモリ
ーモジュールのうちバス信号ドライブＩＣの出力端より
最も遠いメモリーモジュールの近傍でターミネーション
を行うことで、その効果を上げることを目的とする。
は、バス信号ドライブＩＣ４の出力端から近い順に実装
していくわけであるが、このとき準備されたソケット１
の数に比べて実装されているメモリーモジュール２が少
ない場合が多く、バス信号ドライブＩＣ４の出力端から
最も遠いメモリーモジュール２からターミネータ５まで
の物理的な距離が長くなり、ターミネーションの効果が
小さくなる。そこで本発明では、実装されているメモリ
ーモジュールのうちバス信号ドライブＩＣの出力端より
最も遠いメモリーモジュールの近傍でターミネーション
を行うことで、その効果を上げることを目的とする。
【０００４】
【課題を解決するための手段】メモリーモジュールが各
ソケットに実装されているか否かを判定する実装判定回
路と、この実装判定回路により実装されていると判定さ
れたメモリーモジュールのうち、バス信号ドライブＩＣ
の出力端から最も遠いメモリーモジュールを選定して、
そのメモリモジュール用のソケットの近傍に取り付けら
れたアクティブターミネータを動作させる選定回路とか
ら構成する。
ソケットに実装されているか否かを判定する実装判定回
路と、この実装判定回路により実装されていると判定さ
れたメモリーモジュールのうち、バス信号ドライブＩＣ
の出力端から最も遠いメモリーモジュールを選定して、
そのメモリモジュール用のソケットの近傍に取り付けら
れたアクティブターミネータを動作させる選定回路とか
ら構成する。
【０００５】
【作用】各ソケットにメモリモジュールが実装されてい
るか否かを実装判定回路により判定し、実装されている
メモリーモジュールのうちのバス信号ドライブＩＣの出
力端から最も遠いメモリーモジュール用のソケットの近
傍のアクティブターミネータを選定回路により動作させ
る。このようにすると、メモリーモジュールの実装状況
に左右されず、バス信号は常に有効にターミネーション
される。
るか否かを実装判定回路により判定し、実装されている
メモリーモジュールのうちのバス信号ドライブＩＣの出
力端から最も遠いメモリーモジュール用のソケットの近
傍のアクティブターミネータを選定回路により動作させ
る。このようにすると、メモリーモジュールの実装状況
に左右されず、バス信号は常に有効にターミネーション
される。
【０００６】
【実施例】以下、本発明の実施例を図１ないし図７を参
照して説明する。図１は、本発明の実施例のブロック図
である。仮にNo.１からNo.ｍまでｍ個のメモーリモジュ
ール２用のソケット１があるとし、No.１からNo.ｎまで
ｎ個のメモリーモジュール２が実装されているとする。
（ただし、ｍはｎより大きい数とする。）実装判定回路
６により各ソケット１にメモリーモジュール２が実装さ
れているか否かを判定する。その結果、No.１からNo.ｎ
までの実装判定回路６は、実装（出力値：１）を出力
し、No.ｎ+1からNo.ｍまでの実装判定回路６は、未実装
（出力値：０）を出力する。これらの実装判定回路６か
らの出力はすべて選定回路７へ入力され、No.１からNo.
ｍまでｍ個のアクティブターミネータ８のうちいずれか
一つを選定し、動作信号（出力値：１）を出力する。こ
の例の場合、No.ｎのアクティブターミネータ８へ動作
信号（出力値：１）を出力する。その他のアクティブタ
ーミネータ８へは非動作信号（出力値：０）を出力す
る。これによって、実装されているメモリーモジュール
２のうちのバス信号ドライブＩＣ４の出力端から最も遠
いメモリーモジュール２用のソケット１（No.ｎのソケ
ット１）の近傍でターミネーションすることができる。
照して説明する。図１は、本発明の実施例のブロック図
である。仮にNo.１からNo.ｍまでｍ個のメモーリモジュ
ール２用のソケット１があるとし、No.１からNo.ｎまで
ｎ個のメモリーモジュール２が実装されているとする。
（ただし、ｍはｎより大きい数とする。）実装判定回路
６により各ソケット１にメモリーモジュール２が実装さ
れているか否かを判定する。その結果、No.１からNo.ｎ
までの実装判定回路６は、実装（出力値：１）を出力
し、No.ｎ+1からNo.ｍまでの実装判定回路６は、未実装
（出力値：０）を出力する。これらの実装判定回路６か
らの出力はすべて選定回路７へ入力され、No.１からNo.
ｍまでｍ個のアクティブターミネータ８のうちいずれか
一つを選定し、動作信号（出力値：１）を出力する。こ
の例の場合、No.ｎのアクティブターミネータ８へ動作
信号（出力値：１）を出力する。その他のアクティブタ
ーミネータ８へは非動作信号（出力値：０）を出力す
る。これによって、実装されているメモリーモジュール
２のうちのバス信号ドライブＩＣ４の出力端から最も遠
いメモリーモジュール２用のソケット１（No.ｎのソケ
ット１）の近傍でターミネーションすることができる。
【０００７】図２は、実装判定回路６の一例である。メ
モリーモジュール２内にあるループ状に配線された信号
の片端をＧＮＤレベル（０Ｖ）とし、もう片端を直流電
圧からプルアップ抵抗９を介し、実装判定の出力とす
る。メモリーモジュール２が実装されているときは、Ｇ
ＮＤレベル（出力値：１）が出力され、実装されていな
いときは、直流電圧レベル（出力値：０）が出力され
る。
モリーモジュール２内にあるループ状に配線された信号
の片端をＧＮＤレベル（０Ｖ）とし、もう片端を直流電
圧からプルアップ抵抗９を介し、実装判定の出力とす
る。メモリーモジュール２が実装されているときは、Ｇ
ＮＤレベル（出力値：１）が出力され、実装されていな
いときは、直流電圧レベル（出力値：０）が出力され
る。
【０００８】図３は、選定回路７の一例である。ＩＮ1
からＩＮｍまでが、ｍ個ある実装判定回路６からの各々
の出力である。また、ＡＣＴ1からＡＣＴｍまでが、ｍ
個あるアクティブターミネータ８への各々の出力信号で
ある。たとえば、No.ｋのアクティブターミネータ８へ
の出力ＡＣＴｋの真理値表を図中に示す。図中、１は有
効を示し、０は無効を示し、Ｘは不定を示す。図１に示
すケースでは、ＩＮｎの値は１かつＩＮｎ+1の値は０で
あるのでＡＣＴｎの値は１となり、No.ｎのアクティブ
ターミネータ８が動作となる。
からＩＮｍまでが、ｍ個ある実装判定回路６からの各々
の出力である。また、ＡＣＴ1からＡＣＴｍまでが、ｍ
個あるアクティブターミネータ８への各々の出力信号で
ある。たとえば、No.ｋのアクティブターミネータ８へ
の出力ＡＣＴｋの真理値表を図中に示す。図中、１は有
効を示し、０は無効を示し、Ｘは不定を示す。図１に示
すケースでは、ＩＮｎの値は１かつＩＮｎ+1の値は０で
あるのでＡＣＴｎの値は１となり、No.ｎのアクティブ
ターミネータ８が動作となる。
【０００９】図４ないし図７は、実装判定回路６のその
他の例である。図４は、メモリーモジュール２内にある
ループ状に配線された信号の片端を直流電圧レベルと
し、もう片端をＧＮＤ（０Ｖ）からプルダウン抵抗１０
を介し、実装判定の出力とするものである。図５は、メ
モリーモジュール２内にあるループ状に配線された信号
の片端に信号発生器１１をつけ、レベルの変化する信号
（パルス信号・立ち上がり信号・たち下がり信号）を出
力し、その折り返し信号の有無で実装判定するものであ
る。図６は、メモリーモジュール２内のＧＮＤ（０Ｖ）
信号を直流電圧からプルアップ抵抗９を介して、実装判
定の出力とするものである。図７は、メモリーモジュー
ル２内の直流電圧信号をＧＮＤ（０Ｖ）からプルダウン
抵抗１０を介し、実装判定の出力とするものである。
他の例である。図４は、メモリーモジュール２内にある
ループ状に配線された信号の片端を直流電圧レベルと
し、もう片端をＧＮＤ（０Ｖ）からプルダウン抵抗１０
を介し、実装判定の出力とするものである。図５は、メ
モリーモジュール２内にあるループ状に配線された信号
の片端に信号発生器１１をつけ、レベルの変化する信号
（パルス信号・立ち上がり信号・たち下がり信号）を出
力し、その折り返し信号の有無で実装判定するものであ
る。図６は、メモリーモジュール２内のＧＮＤ（０Ｖ）
信号を直流電圧からプルアップ抵抗９を介して、実装判
定の出力とするものである。図７は、メモリーモジュー
ル２内の直流電圧信号をＧＮＤ（０Ｖ）からプルダウン
抵抗１０を介し、実装判定の出力とするものである。
【００１０】
【発明の効果】このように本発明によれば、各ソケット
にメモリーモジュールが実装されていることを判定する
とともに、実装されているメモリーモジュールのうちど
れがバス信号ドライブＩＣの出力端から最も遠いかを選
定して、そのメモリーモジュールの近傍に取り付けられ
たアクティブターミネータを動作させることで、メモリ
ーモジュールの実装状況に左右されず、バス信号を常に
有効にターミネーションすることができる。
にメモリーモジュールが実装されていることを判定する
とともに、実装されているメモリーモジュールのうちど
れがバス信号ドライブＩＣの出力端から最も遠いかを選
定して、そのメモリーモジュールの近傍に取り付けられ
たアクティブターミネータを動作させることで、メモリ
ーモジュールの実装状況に左右されず、バス信号を常に
有効にターミネーションすることができる。
【図１】本発明の実施例を示すブロック図である
【図２】実装判定回路の一例を示す図である
【図３】選定回路の一例を示す図である
【図４】実装判定回路のその他の例を示す図である
【図５】実装判定回路のその他の例を示す図である
【図６】実装判定回路のその他の例を示す図である
【図７】実装判定回路のその他の例を示す図である
【図８】従来のターミネーション回路を示すブロック図
である
である
１ ソケット ２ メモリーモジュール ３ バス信号 ４ バス信号ドライブＩＣ ５ ターミネータ ６ 実装判定回路 ７ 選定回路 ８ アクティブターミネータ ９ プルアップ抵抗 １０ プルダウン抵抗 １１ 信号発生器
Claims (1)
- 【請求項１】メモリーモジュールが各ソケットに実装さ
れているか否かを判定する実装判定回路と、この実装判
定回路により実装されていると判定されたメモリーモジ
ュールのうち、バス信号ドライブＩＣの出力端から最も
遠いメモリーモジュールを選定して、そのメモリモジュ
ール用のソケットの近傍に取り付けられたアクティブタ
ーミネータを動作させる選定回路とからなるメモリーモ
ジュールのターミネーション回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7097671A JPH08272501A (ja) | 1995-03-31 | 1995-03-31 | メモリーモジュールのターミネーション回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7097671A JPH08272501A (ja) | 1995-03-31 | 1995-03-31 | メモリーモジュールのターミネーション回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08272501A true JPH08272501A (ja) | 1996-10-18 |
Family
ID=14198492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7097671A Pending JPH08272501A (ja) | 1995-03-31 | 1995-03-31 | メモリーモジュールのターミネーション回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08272501A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007233589A (ja) * | 2006-02-28 | 2007-09-13 | Fuji Xerox Co Ltd | メモリシステム |
| EP1983442A1 (en) | 1999-09-01 | 2008-10-22 | Rambus, Inc. | Electronically moveable terminator and method for using same in a memory system |
-
1995
- 1995-03-31 JP JP7097671A patent/JPH08272501A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1983442A1 (en) | 1999-09-01 | 2008-10-22 | Rambus, Inc. | Electronically moveable terminator and method for using same in a memory system |
| JP2007233589A (ja) * | 2006-02-28 | 2007-09-13 | Fuji Xerox Co Ltd | メモリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0186385B1 (en) | Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise | |
| US5418933A (en) | Bidirectional tri-state data bus buffer control circuit for delaying direction switching at I/O pins of semiconductor integrated circuit | |
| EP0515097A1 (en) | Bus transceiver | |
| US6434647B1 (en) | Reflected-wave bus termination | |
| EP1074991A2 (en) | Semiconductor memory device | |
| US20020003442A1 (en) | Reset circuit of semiconductor circuit | |
| CN100485651C (zh) | 总线系统及操作总线系统的方法 | |
| US6946640B1 (en) | Control circuit with cascaded sensor boards | |
| JP2922370B2 (ja) | 出力回路 | |
| US7616039B2 (en) | Memory reset apparatus | |
| JP2870578B2 (ja) | 集積回路の出力電気レベル可変装置 | |
| JP2002278660A (ja) | 双方向に信号を伝送する回路 | |
| JP2003099164A (ja) | 基板間の接続方法 | |
| JPH09152921A (ja) | 活性挿入ユニット | |
| CN121879604A (zh) | 触控驱动装置及其操作方法 | |
| JPH1065103A (ja) | 半導体集積回路 | |
| JPH0689226A (ja) | メモリ増設システム | |
| JP2560558B2 (ja) | パッケージ誤実装時の排他制御方式 | |
| JPH09297642A (ja) | インターフェイス回路 | |
| US7004759B2 (en) | Modules having a plurality of contacts along edges thereof configured to conduct signals to the modules and further having a plurality of contacts along edges thereof configured to conduct signals from the modules | |
| JP2655585B2 (ja) | 半導体集積回路のデータバス制御回路 | |
| JPH07261892A (ja) | 高速動作メモリ・モジュールを備えたメモリ | |
| JP3137049B2 (ja) | 信号伝送方式 | |
| US6320475B1 (en) | Printed circuit board suppressing ringing in signal waveforms | |
| JP2001222347A (ja) | 活線挿抜回路装置 |