JPH08272944A - 画像制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 装置構成を変更せずに任意の表示面を半透明
表示し得る画像制御装置を実現する。 【構成】 ジェネレータ部４２〜４４から供給される複
数の表示面を、α／βセレクタ８０がα系／β系に系統
分離し、コントローラ６１がα系／β系毎に指定の優先
順位に応じて重ね合わせてなる表示画面を形成する。Ｃ
ＬＴ６２がα系／β系の各表示画面を画素単位の色を表
わす表示データに変換する。構成要素７０〜７５からな
る選択手段は、α系／β系の表示データの内、少なくと
も１つの表示系統をそのまま出力するか、あるいは所定
の表示系統の表示データを特定色を示す色データに代え
て出力するかのいずれかを選択し、演算部７８がこの選
択手段を介したα系／β系の表示データを加算して半透
明の表示画面を発生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば「目」、「口」
や「鼻」等の顔の各部位を表示するための複数の表示面
を有し、これら表示面を重ね合わせて形成される似顔絵
像を画面表示する装置などに用いて好適な画像制御装置
に関する。

【０００２】

【従来の技術】周知のように、ビデオゲーム機などに用
いられる画像制御装置では、表示すべき画面を複数の表
示面から構成しており、例えば、画面背景色を形成する
バックドロップ面上に背景面を形成するバックグラウン
ド面を置き、さらにその上に”キャラクタ”を移動表示
させるオブジェクト面が置かれるようになっている。こ
のようなレイヤ構造をなす各表示面は、１つに重ね合わ
されて表示画面を形成するため、動画表示に好都合な手
法として多用されていることが知られている。

【０００３】すなわち、レイヤ構造を持たない単一の表
示面上でキャラクタ画像を動画表示する場合には、キャ
ラクタ画像を移動させた後の背景部分が抜けてしまう
が、レイヤ構造により表示画面を形成すれば、キャラク
タ画像が移動しても、その背景部分が表示されるため、
何の不都合も生じない。さらに、レイヤ構造による複数
の表示面でそれぞれ動画表示させておき、そのうち必要
な表示面だけを選択して画面表示すると、動画表示され
る画像を登場させたり、消失させる等の特殊効果が容易
に得られる利点も兼ね備えている。

【０００４】

【発明が解決しようとする課題】さて、上述した従来の
画像制御装置では、レイヤ構造の各表示面に種々の変更
を加えて各様な表示効果を得ており、その一態様として
画面表示される画像を半透明状態にする手法が知られて
いる。表示面を半透明にして表示する手法としては、表
示面を構成する画素単位のカラー画像データに対して特
定の単一色のカラー画像データを加算する方式や、前後
関係にある表示面のカラー画像データ同士を加算する方
式がある。特に、後者の方式によれば、後側の表示面が
前側の表示面を通して透けて見えるという視覚効果、つ
まり、前側の表示面をあたかも半透明の画像として取り
扱えるという所謂、半透明効果を得ることが可能になっ
ている。

【０００５】ところで、表示面を半透明の画像として表
示させるには、表示面間の前後関係（プライオリティ）
をハードウェア構成上で決めておく必要があり、プライ
オリティを変える為にはハードウェア構成自体を変更し
なければならないという弊害がある。すなわち、従来の
構成においては、特定の画像に対してのみ、例えば全て
の画像を重ね合わせた後の画像のみ、あるいは予め定め
られた画像のみ半透明の画像とすることができるだけ
で、任意に選択した表示面の画像を半透明にすること
は、装置全体の構成を変更せねばならない、という背景
がある。このため、ハードウェア構成を変更せずにプラ
イオリティを任意に設定でき、複数の表示面の内のいず
れかを選択して「半透明」に設定したり、単に全表示面
をそのまま重ね合わせて表示する等の表示切換え可能な
画像制御装置が待望されている。

【０００６】本発明は、上述した事情に鑑みてなされた
もので、ハードウェア構成を変更せずとも表示面間のプ
ライオリティを任意に設定して任意の表示面を半透明表
示することができる画像制御装置を提供することを目的
としている。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、画面を構成する画素単
位の表示色を示すカラー画像データを複数画面分入力可
能な画像データ入力手段と、複数の系統を有し、各系統
に対して前記画像データ入力手段により入力された複数
画面分のカラー画像データの中の少なくとも１つの画面
のカラー画像データを割り当て、各系統毎に割り当てら
れたカラー画像を指定順序で重ね合せて出力する画像分
離手段と、前記画像データ入力手段から入力される複数
画面分のカラー画像データを、この画像分離手段のいず
れの系統に割り当てるかを設定する割り当て設定手段
と、前記画像分離手段の各系統からのカラー画像データ
の少なくとも１つをそのまま出力するか、あるいはこの
カラー画像データに代えて特定色を示すカラー画像デー
タを出力するかを選択する選択手段と、この選択手段を
介した前記画像分離手段の各系統からのカラー画像デー
タを加算する演算手段とを具備することを特徴としてい
る。

【０００８】また、請求項２に記載の発明によれば、前
記画像分離手段は、各系統毎に割り当てられる各画面毎
に優先度を付与する優先度付与手段を含み、この優先度
付与手段にて付与される優先度に基づいて各画面の重な
り順序を設定することを特徴とする。さらに、請求項３
に記載の発明によれば、前記画像分離手段は、複数の系
統の内の少なくとも１つの系統から出力されるカラー画
像データが透明であるか否かを判定する透明判定手段
と、この透明判定手段にて透明判定された画素単位のカ
ラー画像データを、特定色のカラー画像データに置換し
て出力し、一方、透明判定されないカラー画像データは
そのまま出力する複数の透明色変換手段とを含むことを
特徴としている。加えて、請求項４に記載の発明によれ
ば、前記演算手段は、前記選択手段を介して入力される
各系統からのカラー画像データの少なくとも１つをオフ
状態に設定するオフ手段を有することを特徴とする。

【０００９】また、請求項５に記載の発明では、画像を
表示する表示面を複数面重ね合せて１つの画面を形成す
る画像制御装置において、前記画面を構成する複数の表
示面を発生する表示面発生手段と、この表示面発生手段
が発生する複数の表示面を、複数の表示系統に割り当て
る割り当て手段と、前記割り当て手段によって各表示系
統に割り当てられた表示面同士の重なり順序を、表示上
の前後関係を表わす優先順位に応じて指定し、指定され
た重なり順序に従って重ね合わせた表示画面を各表示系
統別に形成する表示画面形成手段と、この表示画面形成
手段により形成された各表示系統別の表示画面を、それ
ぞれ画素単位の色を表わす表示データに変換する変換手
段と、この変換手段が出力する各表示系統別の表示デー
タの内、少なくとも１つの表示系統をそのまま出力する
か、あるいは所定の表示系統の表示データを特定色を示
す色データに代えて出力するかのいずれかを選択する選
択手段と、表示すべき表示態様に応じて前記割り当て手
段、前記表示画面形成手段および前記選択手段を制御す
る表示制御手段とを備え、この表示制御手段は、前記割
り当て手段に対して前記複数の表示面をいずれの表示系
統に割り当てるかを指示しつつ、前記表示画面形成手段
に対して所定の優先順位を付与し、かつ、前記選択手段
に対して選択指示を与え、この選択手段を介した各表示
系統毎の表示データを加算して画面表示することを特徴
している。

【００１０】

【作用】本発明では、画像データ入力手段が画面を構成
する画素単位の表示色を示すカラー画像データを複数画
面分入力すると、複数の系統を有する画像分離手段が、
割り当て設定手段による割り当て設定に基づき各系統に
対して入力された複数画面分のカラー画像データの中の
少なくとも１つの画面のカラー画像データを割り当てる
と共に、各系統毎に割り当てられたカラー画像を指定順
序で重ね合せて出力し、選択手段がこの画像分離手段の
各系統からのカラー画像データの少なくとも１つをその
まま出力するか、あるいはこのカラー画像データに代え
て特定色を示すカラー画像データを出力するかを選択
し、演算手段がこの選択手段を介した各系統からのカラ
ー画像データを加算する。これにより、ハードウェア構
成を変更せずとも、表示面（カラー画像）間のプライオ
リティを任意に設定して任意の表示面を半透明表示する
ことが可能になる。

【００１１】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。 Ａ．実施例の構成 （１）全体構成 図１は、本発明の一実施例による画像制御装置１の全体
構成を示すブロック図である。画像制御装置１は、後述
する構成要素１０〜２０に基づき生成されるコンポジッ
トビデオ信号Ｓ_Vおよびオーディオ信号Ｓ_Aをディスプレ
イ装置２に供給する。ディスプレイ装置２は、例えば通
常のテレビジョン受像機、あるいはサウンドシステムを
備えるＶＤＴ（ビデオ・ディスプレイ・ターミナル）で
あり、画像制御装置１側から供給されるコンポジットビ
デオ信号Ｓ_Vに応じた画像を画面表示する一方、オーデ
ィオ信号Ｓ_AをＢＧＭあるいは効果音等として放音す
る。

【００１２】画像制御装置１において、１０は各種操作
スイッチを備えるコントローラであり、操作者のスイッ
チ操作に応じた操作信号を発生する。コントローラ１０
は、各表示面にどのような画像を割り当てるかを指定し
たり、どのような表示態様で各表示面の画像を画面表示
させるか等の表示態様を指定する操作スイッチの他、画
面背景色の色相を次第に上げて表示画像をフェードイン
（溶明）させる消失スイッチも設けられている。１１は
コントローラ１０が発生する操作信号に基づき装置各部
を制御するＣＰＵであり、その動作については後述す
る。なお、ＣＰＵ１１は図示されていないＤＭＡコント
ローラ等の周辺装置を含み、ＤＭＡ転送し得るように構
成されている。

【００１３】１２は、ＣＰＵ１１によってロードされる
各種制御プログラムの他に、キャラクタ系の画像である
バックグラウンド画像ＢＧやオブジェクト画像ＯＢＪ、
あるいはビットマップパターンを形成するビットマップ
画像ＢＭが記憶されるＲＯＭである。１３はＣＰＵ１１
の演算結果やフラグ値を一時記憶する各種レジスタから
構成されるワークＲＡＭである。１４はＣＰＵ１１の制
御の下に表示制御するビデオ・ディスプレイ・プロセッ
サ（以下、ＶＤＰと称す）である。ＶＤＰ１４は、ＳＲ
ＡＭ１５（スタティックＲＡＭ）およびＤＰ−ＲＡＭ１
６（デュアルポートＲＡＭ）に格納される各種画像デー
タに基づき、ＣＰＵ１１が指示する表示態様で画面表示
するための表示データ（ＲＧＢデータ）を発生する。

【００１４】ここで言う表示態様とは、設定されたプラ
イオリティに基づき表示面同士の重なり具合を調整した
り、重ねた表示面を半透明状態で表示させる等の形態を
指す。つまり、ＶＤＰ１４では、ＣＰＵ１１が指定する
プライオリティに従って表示面の前後関係を定め、これ
に基づいてＳＲＡＭ１５およびＤＰ−ＲＡＭ１６に格納
される各種画像データを重ね合せてひとつの画面を形成
する表示データ（ＲＧＢデータ）を発生するようにして
おり、その具体的な構成については追って詳述する。Ｓ
ＲＡＭ１５は、ＣＰＵ１１の指示によりＲＯＭ１２側か
らＤＭＡ転送されてくるオブジェクト画像ＯＢＪあるい
はバックグラウンド画像ＢＧを形成する画像データを一
時記憶する。一方、ＤＰ−ＲＡＭ１６は、ＲＯＭ１２側
からＤＭＡ転送されてくるビットマップ画像ＢＭを形成
する画像データを一時記憶する。このＤＰ−ＲＡＭ１６
は、画像データを高速に書き込み・読み出しする為に、
書込みポートと読み出しポートとの両ポートを用いて画
像データを書き込みながら読み出せる構成を備えてい
る。

【００１５】１７はエンコーダであり、上述したＶＤＰ
１４から出力される表示データ（ＲＧＢデータ）をコン
ポジットビデオ信号Ｓ_Vに変換して出力する。１８は音
源処理回路である。音源処理回路１８は、ＣＰＵ１１の
指示の下に、サウンドＲＡＭ１９に記憶されている波形
データに基づいて楽音合成し、これによって得られる楽
音データを次段のＤ／Ａ変換器２０に供給する。Ｄ／Ａ
変換器２０は、音源処理回路１８から供給される楽音デ
ータをオーディオ信号Ｓ_Aに変換して出力する。

【００１６】（２）ＶＤＰ１４の構成 次に、上述したＶＤＰ１４の構成について図２を参照し
て説明する。ＶＤＰ１４は、インタフェース部３０、画
像発生部４０、同期制御部５０および表示制御部６０か
ら構成されている。以下、各部の構成について説明す
る。 インタフェース部３０の構成 インタフェース部３０は構成要素３１〜３３から形成さ
れる。３１はＣＰＵインタフェース部であり、ＣＰＵ１
１側から供給される各種制御信号を入力してＶＤＰ１４
の各部に供給する一方、ＶＤＰ１４側で発生する各種タ
イミングデータをＣＰＵ１１側へ出力する。３２はＳＲ
ＡＭインタフェース部であり、上記ＣＰＵインタフェー
ス部３１を介してＤＭＡ転送されるオブジェクト画像Ｏ
ＢＪあるいはバックグラウンド画像ＢＧをＳＲＡＭ１５
側の指定アドレスへ書き込むと共に、ＣＰＵ１１の指示
に応じてＳＲＡＭ１５側から読み出されるオブジェクト
画像ＯＢＪあるいはバックグラウンド画像ＢＧを画像発
生部４０（後述する）に供給する。

【００１７】ここで、図３を参照してＳＲＡＭインタフ
ェース部３２に接続されるＳＲＡＭ１５のメモリ構成に
ついて説明しておく。ＳＲＡＭ１５には、記憶エリアＥ
_BG１〜Ｅ_BG２、記憶エリアＥ_OA（１）〜Ｅ_OA（ｎ）およ
び記憶エリアＥ_OB（１）〜Ｅ_OB（ｎ）が設けられてい
る。記憶エリアＥ_BG１〜Ｅ_BG２には、それぞれバックグ
ラウンド表示面ＢＧ−Ａ、バックグラウンド表示面ＢＧ
−Ｂを形成する画像データがそれぞれストアされる。ま
た、記憶エリアＥ_OA（１）〜Ｅ_OA（ｎ）には、オブジェ
クト表示面ＯＢＪ−Ａに表示される各画像データがスト
アされる。さらに、記憶エリアＥ_OB（１）〜Ｅ_OB（ｎ）
には、オブジェクト表示面ＯＢＪ−Ｂに表示される各画
像データがストアされる。オブジェクト表示面ＯＢＪ−
Ａ，ＯＢＪ−Ｂを形成する画像データは、例えば、３２
ドット×３２ドットのオブジェクトセルを形成する色デ
ータであり、上記表示面ＯＢＪ−Ａ（あるいはＯＢＪ−
Ｂ）には、こうしたオブジェクトセルが最大ｎ個（例え
ば、１２８個）表示し得るようになっている。

【００１８】次に、再び図２に戻り、ＶＤＰ１４の構成
について説明を進める。図２において、３３はＤＰ−Ｒ
ＡＭインタフェース部である。このインタフェース部３
３は、ＣＰＵインタフェース部３１を介してＤＭＡ転送
されるビットマップ画像ＢＭをＤＰ−ＲＡＭ１６側の指
定アドレスへストアする一方、ＣＰＵ１１の指示に応じ
てＤＰ−ＲＡＭ１６側から読み出されるビットマップ画
像ＢＭを画像発生部４０（後述する）に与える。ＤＰ−
ＲＡＭ１６には、図４（イ）に図示するように、記憶エ
リアＥ_BM１〜Ｅ B_M２が設けられており、記憶エリアＥ_BM
１にはビットマップ表示面ＢＭ−Ａを形成するビットマ
ップ形式の画像データが、記憶エリアＥ_BM２にはビット
マップ表示面ＢＭ−Ｂを形成するビットマップ形式の画
像データが格納されるようになっている。

【００１９】画像発生部４０の構成 画像発生部４０は構成要素４１〜４４からなる。４１は
オブジェクトアトリビュートメモリ部であり、オブジェ
クト表示面ＯＢＪ−Ａおよびオブジェクト表示面ＯＢＪ
−Ｂに表示される各オブジェクトの「番号」と、その表
示位置を表わす「座標値」とを記憶する。オブジェクト
アトリビュートメモリ部４１は、図４（ロ）に図示する
ように、オブジェクト表示面ＯＢＪ−Ａ，ＯＢＪ−Ｂに
各々対応する記憶領域に分割されており、各表示面に対
応する記憶領域は、表示するオブジェクトの「番号」が
格納される記憶エリアＥ_NUMと、表示位置を表わす「Ｘ
Ｙ座標値」が格納される記憶エリアＥ_LOCとから形成さ
れている。このような形態でオブジェクトアトリビュー
トメモリ部４１に一時記憶されるオブジェクト属性は、
上述したＣＰＵインタフェース部３１を介してＣＰＵ１
１の指示に応じて更新される。

【００２０】４２はオブジェクト表示面ＯＢＪ−Ａ，Ｏ
ＢＪ−Ｂの各画像を水平走査タイミング毎に発生するオ
ブジェクトジェネレータ部である。オブジェクトジェネ
レータ部４２は、２つのラインバッファを備えており、
上記オブジェクトアトリビュートメモリ部４１に記憶さ
れるオブジェクト属性に応じてＳＲＡＭ１５側より読み
出す１水平走査ライン分の画像データ、すなわち、オブ
ジェクト表示面ＯＢＪ−Ａに対応する画像データとオブ
ジェクト表示面ＯＢＪ−Ｂに対応する画像データとをそ
れぞれラインバッファへ格納する。また、このジェネレ
ータ部４２では、両ラインバッファに格納される画像デ
ータを、後述する同期制御部６０から供給される同期信
号に基づき水平ブランキング期間に次段の表示制御部５
０（後述する）へ転送した後、次の走査ライン分の画像
データを再びＳＲＡＭ１５側から読み出す処理を順次繰
り返すようになっている。

【００２１】４３はバックグラウンド表示面ＢＧ−Ａ，
ＢＧ−Ｂの各画像を水平走査タイミング毎に発生するバ
ックグラウンドジェネレータ部であり、上記ジェネレー
タ部４２と同様に２つのラインバッファを備える。この
ジェネレータ部４２では、ＳＲＡＭ１５側からバックグ
ラウンド表示面ＢＧ−Ａに対応する画像データとバック
グラウンド表示面ＢＧ−Ｂに対応する画像データとをそ
れぞれラインバッファへ格納して水平ブランキング期間
に次段の表示制御部５０（後述する）へ転送した後、次
の走査ラインに対応する画像データを再びＳＲＡＭ１５
側から読み出す処理を順次繰り返す。

【００２２】４４はビットマップ表示面ＢＭ−Ａ，ＢＭ
−Ｂの各画像を水平走査ライン毎に発生するビットマッ
プジェネレータ部であり、２つのラインバッファを備え
る。このジェネレータ部４３では、ＤＰ−ＲＡＭ１６側
からビットマップ表示面ＢＭ−Ａ，ＢＭ−Ｂに各々対応
する画像データをそれぞれラインバッファへ格納して水
平ブランキング期間に次段の表示制御部５０（後述す
る）へ転送した後、次の走査ラインに対応する画像デー
タを再びＳＲＡＭ１５側から読み出す処理を順次繰り返
す。

【００２３】このように、画像発生部４０では、オブジ
ェクトアトリビュートメモリ部４１に記憶されるオブジ
ェクト属性に対応した「オブジェクト表示面ＯＢＪ−
Ａ，ＯＢＪ−Ｂ」と、「バックグラウンド表示面ＢＧ−
Ａ，ＢＧ−Ｂ」と、「ビットマップ表示面ＢＭ−Ａ，Ｂ
Ｍ−Ｂ」とからなる合計６表示面分の画像を生成する。
これら表示面は、ひとつに重ねられて１表示画面を形成
するものであり、その重なり具合を表わす前後関係は、
表示面毎に付与されるプライオリティ（後述する）によ
って定まる。例えば、図５に示す一例では、バックグラ
ウンド表示面ＢＧ−Ｂに最も高いプライオリティが付与
されて最も手前側に位置し、以下「ＯＢＪ−Ｂ」→「Ｂ
Ｍ−Ａ」→「ＯＢＪ−Ａ」→「ＢＭ−Ｂ」→「ＢＧ−
Ａ」の順にプライオリティが下がるに連れて奥側とな
る。なお、各表示面の重なり具合は、後述する表示制御
部６０によって制御される。

【００２４】同期制御部５０の構成 同期制御部５０は、構成要素５１〜５４から構成され
る。５１はＶＤＰ１４内部で用いられる各種動作クロッ
ク信号を発生するオシレータ部である。５２はこのオシ
レータ部５１から供給されるクロック信号をカウントし
てなる水平同期カウンタ値／垂直同期カウンタ値を発生
する水平／垂直同期カウンタ部である。水平同期カウン
タ値と垂直同期カウンタ値とは、図６に図示するよう
に、それぞれ水平表示期間と垂直表示期間とを表わす値
である。５３はデコーダ部であり、水平／垂直同期カウ
ンタ部５２が発生する水平同期カウンタ値／垂直同期カ
ウンタ値をそれぞれデコードして水平同期信号および垂
直同期信号を発生する。デコーダ部５３が発生する同期
信号は次段のビデオ信号ジェネレータ部５４に供給され
る一方、上述した各ジェネレータ部４２〜４４および表
示制御部６０にも供給されるようになっている。ビデオ
信号ジェネレータ部５４は、水平同期信号および垂直同
期信号を重畳したコンポジットビデオ信号Ｓ_Vを発生す
る。

【００２５】表示制御部６０の構成 表示制御部６０は構成要素６１〜６４からなる。６１は
プライオリティコントローラ部であり、上述した画像発
生部４０が生成する６つの表示面（「ＯＢＪ−Ａ」，
「ＯＢＪ−Ｂ」，「ＢＧ−Ａ」，「ＢＧ−Ｂ」，「ＢＭ
−Ａ」，「ＢＭ−Ｂ」）についての重なり具合を制御す
る。このプライオリティコントローラ部６１は、後述す
るコントロールレジスタ群６４にストアされる表示制御
データ（プライオリティＯＢＪpriおよびプライオリテ
ィＢＧpri）に応じて各表示面の前後関係を定める。

【００２６】ここで、図７を参照してプライオリティコ
ントローラ部６１の概念構成について説明しておく。プ
ライオリティコントローラ部６１は、シフトレジスタ的
に動作するメモリ６１ａを備え、各バンクエリアＢ１〜
Ｂ１１には指定プライオリティに対応する表示面の画像
（１水平走査ライン分のカラーコード）がストアされ
る。これらバンクエリアＢ１〜Ｂ１１の内、バンクエリ
アＢ１に最も高いプライオリティの表示面が割り当てら
れ、これ以降はプライオリティ降順の表示面が割り当て
られる。

【００２７】本実施例の場合、予めバンクエリアＢ２，
Ｂ４，Ｂ６，Ｂ９にそれぞれ「オブジェクト表示面ＯＢ
Ｊ−Ｂ」、「ビットマップ表示面ＢＭ−Ａ」、「ビット
マップ表示面ＢＭ−Ｂ」、「バックグラウンド表示面Ｂ
Ｇ−Ｂ」が固定的に割り当てられ、残りのバンクエリア
Ｂ１，Ｂ３，Ｂ５，Ｂ７，Ｂ８，Ｂ１０に対して「オブ
ジェクト表示面ＯＢＪ−Ａ」あるいは「バックグラウン
ド表示面ＢＧ−Ａ」が指定プライオリティに応じて割り
当てられる。すなわち、「オブジェクト表示面ＯＢＪ−
Ａ」は、プライオリティＯＢＪpriの値に応じてバンク
エリアＢ１，Ｂ５，Ｂ７，Ｂ１０のいずれかにストアさ
れる。また、「バックグラウンド表示面ＢＧ−Ａ」は、
プライオリティＢＧpriの値に応じてバンクエリアＢ
３，Ｂ８のいずれかにストアされる。

【００２８】プライオリティＯＢＪpriおよびプライオ
リティＢＧpriは、後述するコントロールレジスタ群６
４のプライオリティレジスタＰＲＩＯにセットされる値
である。このプライオリティレジスタＰＲＩＯは、ＣＰ
Ｕ１１によって内容が書き換えられるものであり、例え
ば、上記プライオリティＯＢＪpriが「１」，プライオ
リティＢＧpriが「０」とされた場合、「オブジェクト
表示面ＯＢＪ−Ａ」がバンクエリアＢ５にセットされ、
一方、「バックグラウンド表示面ＢＧ−Ａ」がバンクエ
リアＢ８にセットされる。この結果、各表示面の重なり
具合は、図８に示す通り、「ＯＢＪ−Ｂ」が最も手前側
となり、以降「ＢＭ−Ａ」→「ＯＢＪ−Ａ」→「ＢＭ−
Ｂ」→「ＢＧ−Ａ」→「ＢＧ−Ｂ」の順に設定される。

【００２９】結局、本実施例の場合、「オブジェクト表
示面ＯＢＪ−Ａ」のレイヤ位置がプライオリティＯＢＪ
priの値に応じて４通り有り、「バックグラウンド表示
面ＢＧ−Ａ」のレイヤ位置がプライオリティＢＧpriの
値に応じて２通り有るから、都合８通りに各表示面の重
なり具合を変更させることが可能になる。なお、バンク
エリアＢ１１に格納されるバックドロップＢＤは、表示
面ではなく、背景となる表示面が透明であった時の背景
色を決める単一色のカラーコードである。

【００３０】次に、再び図２に戻り、表示制御部６０の
構成について説明を進める。図において、６２はカラー
ルックアップテーブル部であり、上述したプライオリテ
ィコントローラ部６１によって前後関係が定められた各
表示面の画像データ（カラーコード）を表示データ（Ｒ
ＧＢデータ）に変換する。６３は上記テーブル部６３か
ら供給される表示データ（ＲＧＢデータ）をＤ／Ａ変換
してＲＧＢアナログ信号を発生するＤ／Ａ変換部であ
る。６４は、ＣＰＵインタフェース部３１を介してＣＰ
Ｕ１１側から供給される各種表示制御データを一時記憶
するコントロールレジスタ群である。コントロールレジ
スタ群６４には、上述したプライオリティＯＢＪpriお
よびプライオリティＢＧpri等、ＣＰＵ１１側から供給
される各種表示制御データを一時記憶する複数のレジス
タから構成されている。

【００３１】ここで、図９〜図１１を参照してコントロ
ールレジスタ群６４に設けられる主要レジスタの構成に
ついて説明する。まず、図９はディスプレイイネーブル
レジスタＤＥＮＡの構成を示す図である。このレジスタ
ＤＥＮＡは、上述した６つの表示面毎に表示するか否か
を指定するデータがセットされる６ビット長のレジスタ
である。各ビットには、「０（ＯＦＦ：非表示）」ある
いは「１（ＯＮ：表示）」のデータがセットされ、各ビ
ット位置ＬＳＢ〜ＭＳＢは、それぞれ「オブジェクト表
示面ＯＢＪ−Ｂ」、「オブジェクト表示面ＯＢＪ−
Ａ」、「ビットマップ表示面ＢＭ−Ｂ」、「ビットマッ
プ表示面ＢＭ−Ａ」、「バックグラウンド表示面ＢＧ−
Ｂ」および「バックグラウンド表示面ＢＧ−Ａ」が対応
付けられている。

【００３２】次に、図１０は、αβイネーブルレジスタ
αβＥＮＡの構成を示す図である。レジスタαβＥＮＡ
は、前述した画像発生部４０が発生する各表示面を２系
統（α系、β系）に分けた場合に、いずれの系統にする
かを選択するデータを一時記憶するものである。レジス
タαβＥＮＡは、各表示面当たりα系、β系を指定する
データ（［０：無効］，［１：有効］）がセットされる
よう全１２ビット長で形成されている。なお、このレジ
スタαβＥＮＡにセットされるデータが意図するところ
については後述する。

【００３３】図１１（イ）は、プライオリティレジスタ
ＰＲＩＯの構成を示す図である。レジスタＰＲＩＯは、
全６ビット長で形成され、そのビット位置ＬＳＢには前
述したプライオリティＢＧpriがセットされ、ビット位
置２ＳＢ〜３ＳＢにはプライオリティＯＢＪpriがセッ
トされる。また、ビット位置４ＳＢにはα系を表示する
か否かを指定するデータＤｉｓｐ enable α（［０：ブ
ランク］，［１：α］）がセットされ、ビット位置５Ｓ
Ｂにはβ系を表示するか否かを指定するデータＤｉｓｐ
enable β（［０：ブランク］，［１：β］）がセット
される。さらに、ビット位置ＭＳＢにはβ系をバックド
ロップＢＤにするか否かを指示するデータβ Ｄｉｓｐ
／ＢＤ（［０：β］，［１：ＢＤ］）がセットされる。
次に、図１１（ロ）は、ディスプレイモードレジスタＤ
ＩＳＰの構成を示す図である。このレジスタＤＩＳＰ
は、α系の画像とβ系の画像とを加算するか、あるいは
α系の画像からβ系の画像を減算するかを指定する１ビ
ットのデータAdd/Sub（［０：加算］，［１：減算］）
がセットされる。

【００３４】（３）表示制御部６０の機能モデル構成 次に、本発明の要旨に係わる表示制御部６０の機能モデ
ルについて説明する。さて、表示制御部６０は、コント
ロールレジスタ群６１に配設される上記の各レジスタＤ
ＥＮＡ、αβＥＮＡ、ＰＲＩＯおよびＤＩＳＰに一時記
憶される各種表示制御データに応じてプライオリティコ
ントローラ部６１、カラルックアップテーブル部６２お
よびＤ／Ａ変換部６３を制御する訳であるが、その制御
はＶＤＰ１４内部にインプリメントされるマイクロコー
ドによって実現される。そこで、以下では、このマイク
ロコードに基づき構成要素６１〜６４を制御して「表示
面間のプライオリティを任意に設定して表示態様を切換
える」表示制御部６０の機能モデルについて説明する。

【００３５】図１２は、表示制御部６０の機能モデル構
成を示すブロック図であり、図２に示した各部と共通す
る要素には同一の番号を付している。この図において、
８０−１〜８０−６はα／βセレクタである。α／βセ
レクタ８０−１，８０−２は、前述したビットマップジ
ェネレータ部４４が発生するビットマップ表示面ＢＭ−
Ａ，ＢＭ−Ｂの画像データ（カラーコード）をα系とβ
系とに分離する。この系統分離は、上述したレジスタα
βＥＮＡの５ＳＢ〜６ＳＢ（ＢＭ−Ａ），７ＳＢ〜８Ｓ
Ｂ（ＢＭ−Ｂ）の値に応じてなされる。

【００３６】また、α／βセレクタ８０−３，８０−４
では、バックグラウンドジェネレータ部４３が発生する
バックグラウンド表示面ＢＧ−Ａ，ＢＧ−Ｂの画像デー
タ（カラーコード）を、レジスタαβＥＮＡのＬＳＢ〜
２ＳＢ（ＢＧ−Ａ），３ＳＢ〜４ＳＢ（ＢＧ−Ｂ）の値
に応じてα系とβ系とに分離する。さらに、α／βセレ
クタ８０−６，８０−６では、オブジェクトジェネレー
タ部４２が発生するオブジェクト表示面ＯＢＪ−Ａ，Ｏ
ＢＪ−Ｂの画像データ（カラーコード）を、レジスタα
βＥＮＡの９ＳＢ〜１０ＳＢ（ＯＢＪ−Ａ），１１ＳＢ
〜ＭＳＢ（ＯＢＪ−Ｂ）の値に応じてα系とβ系とに分
離する。

【００３７】プライオリティコントロール部６１は、α
系プライオリティコントローラ６１−１と、β系プライ
オリティコントローラ６１−２とから形成されており、
両コントローラ６１−１，６１−２は、図７に図示した
概念構成を有している。α系プライオリティコントロー
ラ６１は、レジスタＰＲＩＯに格納されるプライオリテ
ィＯＢＪpri（２ＳＢ〜３ＳＢ）およびプライオリティ
ＢＧpri（ＬＳＢ）に応じてα系における表示面の前後
関係を定め、一方、β系プライオリティコントローラ６
１−２はこれと同様、β系における各表示面の前後関係
を定める。本実施例の場合、「オブジェクト表示面ＯＢ
Ｊ−Ａ」のレイヤ位置がプライオリティＯＢＪpriの値
に応じて４通り変化し、「バックグラウンド表示面ＢＧ
−Ａ」のレイヤ位置がプライオリティＢＧpriの値に応
じて２通り変化するので、都合８通りのレイヤ構造とし
て表示面の重なり具合を変更させ得る。

【００３８】６２はカラールックアップテーブルであ
り、上記コントローラ６１−１，６１−２において前後
関係が定められた各表示面の画像データ（カラーコー
ド）をカラーデータに変換して出力する。７０，７１
は、それぞれ各コントローラ６１−１，６１−２から供
給される画像データ（カラーコード）が「透明（無
色）」であるか否かを判定する透明判定部である。透明
判定部７０，７１は、「透明（無色）」の画像データ
（カラーコード）を検出した場合、検出信号を発生す
る。７２，７３は、１５ビット長のＢＤカラーレジスタ
であり、所定の画面背景色を表わすカラーデータ（ＲＧ
Ｂ各５ビット）が格納されている。７４，７５はバック
ドロップ混合部であり、上述した透明判定部７０，７１
が検出信号を発生した場合にのみ、ＢＤカラーレジスタ
７２，７３にセットされているカラーデータを次段へ出
力し、それ以外の場合にはカラールックアップテーブル
６２から供給されるカラーデータを次段へ供給するよう
切換え動作する。

【００３９】なお、バックドロップ混合部７５は、こう
した切換え動作に加え、前述したプライオリティレジス
タＰＲＩＯの最上位ビット位置（図１１参照）に格納さ
れるデータβ Disp/BDに従って強制的にＢＤカラーレジ
スタ７３にセットされるカラーデータを出力させ得る。
すなわち、データβ Disp/BDが「１」である時には、カ
ラールックアップテーブル６２から供給されるカラーデ
ータが「透明（無色）」でない場合でも一意的にＢＤカ
ラーレジスタ７３にセットされるカラーデータを出力
し、β系の画像を背景色のみにし得るようになってい
る。

【００４０】７６，７７はブランクＯＮ／ＯＦＦ部であ
る。ブランクＯＮ／ＯＦＦ部７６，７７は、それぞれプ
ライオリティレジスタＰＲＩＯの４ＳＢ、５ＳＢに格納
されるデータＤｉｓｐ enable α、Ｄｉｓｐ enable β
の値に応じて前段側から供給されるカラーデータを出力
するか否かを制御する。つまり、ブランクＯＮ／ＯＦＦ
部７６にあっては、データＤｉｓｐ enable αが「０」
の時にはα系カラーデータを次段へ供給せず、「１」の
場合にのみ次段へ出力する。同様に、ブランクＯＮ／Ｏ
ＦＦ部７７でも、データＤｉｓｐ enable βが「０」の
時にはβ系カラーデータを次段へ供給せず、「１」の場
合にのみ次段へ出力する。７８は前述したディスプレイ
レジスタＤＩＳＰのデータAdd/Subに応じてα系カラー
データとβ系カラーデータとを加減算して出力する演算
部である。演算部７８は、データAdd/Subが「０」の時
に（α＋β）を算出し、「１」の時に（α−β）を算出
する。そして、この演算部７８から出力される画像（カ
ラーデータ）がＤ／Ａ変換器６３を介してＲＧＢデータ
に変換される。

【００４１】Ｂ．実施例の動作 次に、ＣＰＵ１１の指示に基づき、上述した表示制御部
６０（機能モデル）が表示面間のプライオリティを任意
に設定して表示態様を切換える動作について説明する。
以下では、最初にＣＰＵ１１の概略動作について説明
し、この後にＣＰＵ１１の指示に応じて表示制御する表
示制御部６０（機能モデル）の動作について説明する。

【００４２】（１）ＣＰＵ１１の基本動作 まず、本実施例による画像制御装置１に電源が投入され
ると、ＣＰＵ１１はＲＯＭ１２から対応する制御プログ
ラムを読み出して自身にロードし、図１３に示すメイン
ルーチンを実行してステップＳ１に処理を進める。ステ
ップＳ１では、ワークＲＡＭ１３に設けられているワー
クエリアを初期化する一方、ＶＤＰ１４に対して内部の
コントロールレジスタ群６４および画像発生部４０の内
部メモリを初期化するよう指示する。

【００４３】こうして装置各部のイニシャライズがなさ
れた後に、操作者が表示態様を指定すべくコントローラ
１０を操作したとする。そうすると、ＣＰＵ１１は、操
作者のコントローラ１０から供給される操作信号に応じ
てコントロールレジスタ群６４の各レジスタ内容をステ
ップＳ２〜Ｓ５を経て順次更新する。すなわち、ステッ
プＳ２では、ディスプレイイネーブルレジスタＤＥＮＡ
（図９参照）に対して６つの表示面ＯＢＪ−Ａ，ＯＢＪ
−Ｂ，ＢＭ−Ａ，ＢＭ−Ｂ，ＢＧ−Ａ，ＢＧ−Ｂ毎に表
示するか否かを指定するデータをセットする。次いで、
ステップＳ３に進むと、ＣＰＵ１１は、αβイネーブル
レジスタαβＥＮＡ（図１０参照）に対して表示面ＯＢ
Ｊ−Ａ，ＯＢＪ−Ｂ，ＢＭ−Ａ，ＢＭ−Ｂ，ＢＧ−Ａ，
ＢＧ−Ｂの表示系統をα系あるいはβ系のいずれにする
かを指定するデータをセットする。

【００４４】さらに、ステップＳ４では、プライオリテ
ィレジスタＰＲＩＯ（図１１（イ）参照）に、前述した
プライオリティＢＧpri、プライオリティＯＢＪpri、デ
ータＤｉｓｐ enable α、データＤｉｓｐ enable βお
よびデータβ Ｄｉｓｐ／ＢＤをセットする。そして、
続くステップＳ５ではディスプレイモードレジスタＤＩ
ＳＰ（図１１（ロ）参照）に対してα系の画像とβ系の
画像とを加算するか、あるいはα系の画像からβ系の画
像を減算するかを指定する１ビットのデータAdd/Subを
セットする。このようにして、コントロールレジスタ群
６４の各レジスタに表示制御データを設定したＣＰＵ１
１は、次のステップＳ６に処理を進め、コントローラ１
０の操作に応じて指定された各表示面ＯＢＪ−Ａ，ＯＢ
Ｊ−Ｂ，ＢＭ−Ａ，ＢＭ−Ｂ，ＢＧ−Ａ，ＢＧ−Ｂの各
画像データを、ＲＯＭ１２からＳＲＡＭ１５およびＤＰ
−ＲＡＭ１６へＤＭＡ転送するよう指示する。

【００４５】なお、上記ステップＳ６において、ＳＲＡ
Ｍ１５およびＤＰ−ＲＡＭ１６にＤＭＡ転送された各表
示面ＯＢＪ−Ａ，ＯＢＪ−Ｂ，ＢＭ−Ａ，ＢＭ−Ｂ，Ｂ
Ｇ−Ａ，ＢＧ−Ｂの画像データは、前述した各ジェネレ
ータ部４２〜４４（図２参照）を介して表示制御部６０
に供給されて表示制御される。すなわち、上述したステ
ップＳ２〜Ｓ５の処理によってコントロールレジスタ群
６４の各レジスタＤＥＮＡ，αβＥＮＡ，ＰＲＩＯおよ
びＤＳＰに種々の表示制御データがセットされた表示制
御部６０（図１２参照）が、表示制御データに応じて各
表示面の表示態様を切換えるようにしており、その具体
例については後述する。

【００４６】次に、ＣＰＵ１１は、ステップＳ７に進
み、コントローラ１０に配設される消失スイッチが操作
されたか否かを判断する。ここで、当該スイッチが操作
されていない場合には、判断結果が「ＮＯ」となり、こ
のルーチンを完了する。一方、消失スイッチが操作され
た時には、判断結果が「ＹＥＳ」となり、次のステップ
Ｓ８に処理を進める。ステップＳ８では、コントロール
レジスタ群６４内部のＢＤカラーレジスタ７２，７３に
格納されているバックドロップＢＤ値をインクリメント
して画面背景色の色相を上げ、続く、ステップＳ９では
インクリメントされたバックドロップＢＤ値が所定値よ
り大であるかどうかを判断する。ここで、バックドロッ
プＢＤ値が所定値より小さい時には判断結果が「ＮＯ」
となり、再びステップＳ７に処理を戻し、一方、所定値
より大であれば、画面表示された画像が背景色に埋れて
フェードインする。

【００４７】（２）表示制御部６０（機能モデル）の動
作 次に、上述したＣＰＵ１１の処理によって各レジスタＤ
ＥＮＡ，αβＥＮＡ，ＰＲＩＯおよびＤＳＰに表示制御
データがセットされた表示制御部の動作について説明す
る。ここでは、ＣＰＵ１１の処理に基づきＳＲＡＭ１５
およびＤＰ−ＲＡＭ１６に表示すべき画像が転送されて
いるものとし、例えばＳＲＡＭ１５では図１４（イ）に
示すように、バックグラウンド表示面ＢＧ−Ａ，ＢＧ−
Ｂに対応する記憶エリアＥ_BG１，Ｅ_BG２には、それぞれ
図示形状の画像が記憶され、オブジェクト表示面ＯＢＪ
−Ａ，ＯＢＪ−Ｂに対応する記憶エリアＥ_OA（１），Ｅ
_OB（１）には、それぞれ図示形状の画像が記憶されてい
るものとする。また、ＤＰ−ＲＡＭ１６では同図（ロ）
に示すように、ビットマップ表示面に対応する記憶エリ
アＥ_BM１，Ｅ_BM２には、それぞれ図示形状の画像が記憶
されているものとする。

【００４８】表示面Ａ群と表示面Ｂ群とを半透明状態
で重ね合わせる場合 ここで言う表示面Ａ群とは、６つの表示面中のＢＧ−
Ａ，ＯＢＪ−ＡおよびＢＭ−Ａを指し、表示面Ｂ群とは
ＢＧ−Ｂ，ＯＢＪ−ＢおよびＢＭ−Ｂを指す。表示面Ａ
群と表示面Ｂ群とを半透明状態で重ね合わせる場合、レ
ジスタＤＥＮＡ，αβＥＮＡ，ＰＲＩＯおよびＤＳＰに
は、図１５に示すデータがセットされる。すなわち、デ
ィスプレイイネーブルレジスタＤＥＮＡでは、６つの表
示面全部を表示させるべく、当該レジスタＤＥＮＡのＭ
ＳＢ〜ＬＳＢの全ビット位置に「１」がセットされる。

【００４９】αβイネーブルレジスタαβＥＮＡでは、
α系に表示面Ａ群（ＢＧ−Ａ，ＯＢＪ−Ａ，ＢＭ−Ａ）
を表示させ、β系に表示面Ｂ群（ＢＧ−Ｂ，ＯＢＪ−
Ｂ，ＢＭ−Ｂ）を表示させるべく、対応するビット位置
に「１」がセットされている。プライオリティレジスタ
ＰＲＩＯでは、β系の画像を表示させるため、そのＭＳ
Ｂに「０」がセットされ、かつ、α系およびβ系の両画
像を表示するよう５ＳＢ，４ＳＢにそれぞれ「１」がセ
ットされている。また、表示面の前後関係を指定するプ
ライオリティＢＧpri（ＬＳＢ）およびプライオリティ
ＯＢＪpri（３ＳＢ〜２ＳＢ）は、それぞれ「１」、
「０」がセットされる。したがって、この場合、６つの
表示面間の前後関係は、図８に示すように、手前から奥
に「ＯＢＪ−Ｂ」→「ＢＭ−Ａ」→「ＯＢＪ−Ａ」→
「ＢＭ−Ｂ」→「ＢＧ−Ａ」→「ＢＧ−Ｂ」の順にな
り、最も奥側に「バックドロップＢＤ」が配置されるこ
とになる。 また、ディスプレイモードレジスタＤＩＳ
Ｐでは、α系の画像とβ系の画像とを半透明状態で加算
するため、「０」がセットされる。

【００５０】以上のように、各レジスタＤＥＮＡ，αβ
ＥＮＡ，ＰＲＩＯおよびＤＳＰに表示制御データがセッ
トされると、図１２に示す表示制御部６０（機能モデ
ル）では、α／βセレクタ８０−１，８０−３，８０−
５がそれぞれ表示面Ａ群（ＢＧ−Ａ，ＯＢＪ−Ａ，ＢＭ
−Ａ）を選択し、α／βセレクタ８０−２，８０−４，
８０−６がそれぞれ表示面Ｂ群（ＢＧ−Ｂ，ＯＢＪ−
Ｂ，ＢＭ−Ｂ）を選択する。したがって、α系プライオ
リティコントローラ６１−１では、表示面Ａ群の前後関
係を定め、β系プライオリティコントローラ６１−２で
は、表示面Ｂ群の前後関係を定める。

【００５１】そして、前後関係が定められたα系の画像
とβ系の画像とがそれぞれカラールックアップテーブル
６２にて表示データ（ＲＧＢデータ）に変換され、この
後演算部７８にて足し合わされる。以上の処理をモデル
化して表現すると、図１６のように図示できる。つま
り、α系では表示面Ａ群の前後関係に基づき表示画像Ｉ
Ｍαを形成し、β系では表示面Ｂ群の前後関係に基づき
表示画像ＩＭβを形成する。そして、これら表示画像Ｉ
Ｍα，ＩＭβが演算部７８において加算されると、両者
を半透明状態で重ね合わせた１つの表示画像が形成され
る。

【００５２】バックドロップＢＤを半透明状態で表示
面Ａ群に重ね合わせる場合 この場合、レジスタＤＥＮＡ，αβＥＮＡ，ＰＲＩＯお
よびＤＳＰには、図１７に示す表示制御データがセット
される。この図に示す各表示制御データが、上述した
のケースと異なる点は、プライオリティレジスタＰＲＩ
ＯのＭＳＢに位置するデータβ Disp/BDを「１」にした
ことにある。つまり、バックドロップ混合部７５がバッ
クドロップＢＤを出力するようセットされる。これによ
り、β系はバックドロップＢＤのみを発生する。そし
て、この場合における表示制御部６０の処理をモデル化
すると、図１８のように図示できる。つまり、表示面Ａ
群の前後関係に基づき形成された表示画像ＩＭαとβ系
のバックドロップＢＤとが演算部７８において加算され
ることで、バックドロップＢＤを半透明状態にして表示
面Ａ群を重ね合わせた表示画像となる。

【００５３】バックドロップＢＤを半透明状態で表示
面Ｂ群に重ね合わせる場合 この場合、レジスタＤＥＮＡ，αβＥＮＡ，ＰＲＩＯお
よびＤＳＰには、図１９に示す表示制御データがセット
される。この図に示す各表示制御データが、上述した
のケースと異なる点は、αβイネーブルレジスタαβＥ
ＮＡにおいて、α系に表示面Ｂ群（ＢＧ−Ｂ，ＯＢＪ−
Ｂ，ＢＭ−Ｂ）を選択し、β系に表示面Ａ群（ＢＧ−
Ａ，ＯＢＪ−Ａ，ＢＭ−Ａ）を選択すべく、対応するビ
ット位置に「１」がセットされている。そして、この場
合における表示制御部６０の処理をモデル化すると、図
２０のように図示できる。つまり、α系では表示面Ｂ群
の前後関係に基づき表示画像ＩＭαを形成し、これとβ
系のバックドロップＢＤとを演算部７８において加算す
る。これにより、上記のケースと同様に、バックドロ
ップＢＤを半透明状態にして表示面Ｂ群を重ね合わせた
表示画像となる。

【００５４】このように、本実施例によれば、従来の装
置のようにハードウェア構成を変更することなく、コン
トロールレジスタ群６４に格納される表示制御データを
変更するだけで、プライオリティを任意に設定でき、か
つ、複数の表示面の内のいずれかを選択して「半透明」
に設定したり、単に全表示面をそのまま重ね合わせて表
示する等の表示切換えが可能になっている。なお、上述
した実施例では、プライオリティＢＧpriおよびプライ
オリティＯＢＪpriでαβ両系の表示面の前後関係を定
めているが、これに限らず、各系毎に異なるプライオリ
ティＢＧpriおよびプライオリティＯＢＪpriを定義する
ようにしても良く、そのようにすれば、より多くの重な
り具合を表示制御し得る。また、本実施例では、演算部
７８において各系の表示データ（ＲＧＢデータ）同士を
加算することで、半透明状態で重ね合わせ表示するとい
う視覚的な効果を得ているが、これに替えて、演算部７
８に供給される表示データ同士を減算して色相が異なっ
た画像を表示させるという効果も得られる。

【００５５】

【発明の効果】本発明によれば、画像データ入力手段が
画面を構成する画素単位の表示色を示すカラー画像デー
タを複数画面分入力すると、複数の系統を有する画像分
離手段が、割り当て設定手段による割り当て設定に基づ
き各系統に対して入力された複数画面分のカラー画像デ
ータの中の少なくとも１つの画面のカラー画像データを
割り当てると共に、各系統毎に割り当てられたカラー画
像を指定順序で重ね合せて出力し、選択手段がこの画像
分離手段の各系統からのカラー画像データの少なくとも
１つをそのまま出力するか、あるいはこのカラー画像デ
ータに代えて特定色を示すカラー画像データを出力する
かを選択し、演算手段がこの選択手段を介した各系統か
らのカラー画像データを加算するので、従来の装置のよ
うにハードウェア構成を変更することなしに、表示面
（カラー画像）間のプライオリティを任意に設定して任
意の表示面を半透明表示することができる。

【図面の簡単な説明】

【図１】本発明による一実施例の全体構成を示すブロッ
ク図である。

【図２】同実施例におけるＶＤＰ１４の構成を示すブロ
ック図である。

【図３】同実施例におけるＳＲＡＭ１５のメモリ構成を
説明するためのメモリマップである。

【図４】同実施例にＤＰ−ＲＡＭ１６およびオブジェク
トアトリビュートメモリ部４１のメモリ構成を説明する
ためのメモリマップである。

【図５】同実施例における表示面ＯＢＪ−Ａ，ＯＢＪ−
Ｂ，ＢＧ−Ａ，ＢＧ−Ｂ，ＢＭＮ−ＡおよびＢＭ−Ｂの
重なり順序の一例を示す図である。

【図６】同実施例における同期制御部５０の水平同期カ
ウンタ値および垂直同期カウンタ値の関係を示す図であ
る。

【図７】同実施例におけるプライオリティコントローラ
部６１の概念構成を示すブロック図である。

【図８】同実施例におけるプライオリティ制御例を説明
するための図である。

【図９】同実施例におけるディスプレイレジスタＤＥＮ
Ａのレジスタ構成を示す図である。

【図１０】同実施例におけるαβイネーブルレジスタα
βＥＮＡのレジスタ構成を示す図である。

【図１１】同実施例におけるプライオリティレジスタＰ
ＲＩＯおよびディスプレイモードレジスタＤＩＳＰのレ
ジスタ構成を示す図である。

【図１２】同実施例における表示制御部６０の機能モデ
ルを示すブロック図である。

【図１３】同実施例におけるＣＰＵ１１の動作を示すフ
ローチャートである。

【図１４】同実施例におけるＳＲＡＭ１５およびＤＰ−
ＲＡＭ１６に格納される各表示面ＯＢＪ−Ａ，ＯＢＪ−
Ｂ，ＢＧ−Ａ，ＢＧ−Ｂ，ＢＭＮ−ＡおよびＢＭ−Ｂの
画像例を示す図である。

【図１５】同実施例における表示制御部６０の一動作例
に対応したレジスタ内容を示す図である。

【図１６】図１５に示すレジスタ内容に対応する表示制
御部６０の動作をモデル化した図である。

【図１７】同実施例における表示制御部６０の一動作例
に対応したレジスタ内容を示す図である。

【図１８】図１７に示すレジスタ内容に対応する表示制
御部６０の動作をモデル化した図である。

【図１９】同実施例における表示制御部６０の一動作例
に対応したレジスタ内容を示す図である。

【図２０】図１９に示すレジスタ内容に対応する表示制
御部６０の動作をモデル化した図である。

【符号の説明】

４２ オブジェクトジェネレータ部（画像データ入力手
段） ４３ バックグラウンドジネレータ部（画像データ入力
手段） ４４ ビットマップジェネレータ部（画像データ入力手
段） ６１ プライオリティコントローラ部（画像分離手段） ６２ カラールックアップテーブル部（画像分離手段） ７０〜７１ 透明判定部（選択手段） ７２〜７３ ＢＤカラーレジスタ（選択手段） ７４〜７５ バックドロップ混合部（選択手段） ７６〜７７ ブランクＯＮ／ＯＦＦ部（選択手段） ７８ 演算部（演算手段） ８０ α／βセレクタ（割り当て設定手段、画像分離手
段）

Claims (5)

【特許請求の範囲】
1. 【請求項１】 画面を構成する画素単位の表示色を示す
   カラー画像データを複数画面分入力可能な画像データ入
   力手段と、 複数の系統を有し、各系統に対して前記画像データ入力
   手段により入力された複数画面分のカラー画像データの
   中の少なくとも１つの画面のカラー画像データを割り当
   て、各系統毎に割り当てられたカラー画像を指定順序で
   重ね合せて出力する画像分離手段と、 前記画像データ入力手段から入力される複数画面分のカ
   ラー画像データを、この画像分離手段のいずれの系統に
   割り当てるかを設定する割り当て設定手段と、 前記画像分離手段の各系統からのカラー画像データの少
   なくとも１つをそのまま出力するか、あるいはこのカラ
   ー画像データに代えて特定色を示すカラー画像データを
   出力するかを選択する選択手段と、 この選択手段を介した前記画像分離手段の各系統からの
   カラー画像データを加算する演算手段とを具備すること
   を特徴とする画像制御装置。
2. 【請求項２】 前記画像分離手段は、各系統毎に割り当
   てられる各画面毎に優先度を付与する優先度付与手段を
   含み、この優先度付与手段にて付与される優先度に基づ
   いて各画面の重なり順序を設定することを特徴とする請
   求項１記載の画像制御装置。
3. 【請求項３】 前記画像分離手段は、複数の系統の内の
   少なくとも１つの系統から出力されるカラー画像データ
   が透明であるか否かを判定する透明判定手段と、 この透明判定手段にて透明判定された画素単位のカラー
   画像データを、特定色のカラー画像データに置換して出
   力し、一方、透明判定されないカラー画像データはその
   まま出力する複数の透明色変換手段とを含むことを特徴
   とする請求項１記載の画像制御装置。
4. 【請求項４】 前記演算手段は、前記選択手段を介して
   入力される各系統からのカラー画像データの少なくとも
   １つをオフ状態に設定するオフ手段を有することを特徴
   とする請求項１記載の画像制御装置。
5. 【請求項５】 画像を表示する表示面を複数面重ね合せ
   て１つの画面を形成する画像制御装置において、 前記画面を構成する複数の表示面を発生する表示面発生
   手段と、 この表示面発生手段が発生する複数の表示面を、複数の
   表示系統に割り当てる割り当て手段と、 前記割り当て手段によって各表示系統に割り当てられた
   表示面同士の重なり順序を、表示上の前後関係を表わす
   優先順位に応じて指定し、指定された重なり順序に従っ
   て重ね合わせた表示画面を各表示系統別に形成する表示
   画面形成手段と、 この表示画面形成手段により形成された各表示系統別の
   表示画面を、それぞれ画素単位の色を表わす表示データ
   に変換する変換手段と、 この変換手段が出力する各表示系統別の表示データの
   内、少なくとも１つの表示系統をそのまま出力するか、
   あるいは所定の表示系統の表示データを特定色を示す色
   データに代えて出力するかのいずれかを選択する選択手
   段と、 表示すべき表示態様に応じて前記割り当て手段、前記表
   示画面形成手段および前記選択手段を制御する表示制御
   手段とを備え、 この表示制御手段は、前記割り当て手段に対して前記複
   数の表示面をいずれの表示系統に割り当てるかを指示し
   つつ、前記表示画面形成手段に対して所定の優先順位を
   付与し、かつ、前記選択手段に対して選択指示を与え、
   この選択手段を介した各表示系統毎の表示データを加算
   して画面表示することを特徴とする画像制御装置。