JPH08274079A - レジスト膜のプラズマアッシング方法 - Google Patents
レジスト膜のプラズマアッシング方法Info
- Publication number
- JPH08274079A JPH08274079A JP7094226A JP9422695A JPH08274079A JP H08274079 A JPH08274079 A JP H08274079A JP 7094226 A JP7094226 A JP 7094226A JP 9422695 A JP9422695 A JP 9422695A JP H08274079 A JPH08274079 A JP H08274079A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- dry etching
- thin film
- plasma
- ashing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 薄膜のドライエッチング工程とその後のプラ
ズマアッシング工程とを同一のカソードカップル型のド
ライエッチング装置で行なう場合において、プラズマに
よるレジストのダメージが少ないアッシングプロセスを
得る。 【構成】 絶縁性基板１１上に着膜された金属薄膜１２
を、この金属薄膜１２上に形成されたレジストパターン
１３により所望のパターンにドライエッチング装置でパ
ターニングした後、レジスト剥離のために前記ドライエ
ッチング装置内で前記レジストをプラズマアッシングす
る方法において、前記ドライエッチング装置として平行
平板電極構造の装置を使用し、前記絶縁性基板１１をプ
ラズマ放電電極のカソード側に設置し、プラズマアッシ
ングのＲＦ電力密度を０．０８７〜０．１７４Ｗ／cm2
とすることにより、プラズマアッシングの際のレジスト
のダメージを小さくする。
ズマアッシング工程とを同一のカソードカップル型のド
ライエッチング装置で行なう場合において、プラズマに
よるレジストのダメージが少ないアッシングプロセスを
得る。 【構成】 絶縁性基板１１上に着膜された金属薄膜１２
を、この金属薄膜１２上に形成されたレジストパターン
１３により所望のパターンにドライエッチング装置でパ
ターニングした後、レジスト剥離のために前記ドライエ
ッチング装置内で前記レジストをプラズマアッシングす
る方法において、前記ドライエッチング装置として平行
平板電極構造の装置を使用し、前記絶縁性基板１１をプ
ラズマ放電電極のカソード側に設置し、プラズマアッシ
ングのＲＦ電力密度を０．０８７〜０．１７４Ｗ／cm2
とすることにより、プラズマアッシングの際のレジスト
のダメージを小さくする。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ等の
半導体装置の製造の際に、基板上に着膜された薄膜をド
ライエッチングによりパターニングした後、パターニン
グに使用したレジスト膜を剥離するためのプラズマアッ
シング方法に関する。
半導体装置の製造の際に、基板上に着膜された薄膜をド
ライエッチングによりパターニングした後、パターニン
グに使用したレジスト膜を剥離するためのプラズマアッ
シング方法に関する。
【０００２】
【従来の技術】基板上に着膜された薄膜を、フォトリソ
グラフィにより形成されたレジストをマスク（レジスト
パターン）とし、前記薄膜をパターニングし所望のパタ
ーンを得ようとする場合、エッチングした後に前記レジ
ストが可溶な剥離液により処理し、不要となったレジス
トを剥離するウエット式のレジスト剥離方法が主として
行なわれている。
グラフィにより形成されたレジストをマスク（レジスト
パターン）とし、前記薄膜をパターニングし所望のパタ
ーンを得ようとする場合、エッチングした後に前記レジ
ストが可溶な剥離液により処理し、不要となったレジス
トを剥離するウエット式のレジスト剥離方法が主として
行なわれている。
【０００３】上記ウエット式のレジスト剥離の方法にお
いて、薄膜のパターニングに際して液体の薬品を用いる
ウエットエッチング技術が用いられる場合は問題はない
が、薄膜のパターニングがガスプラズマを用いるドライ
エッチング技術である場合においては、その後にウエッ
ト式による剥離液によりレジストを除去する際に十分に
剥離できない場合があった。これは、ドライエッチング
時にレジストパターンがプラズマにさらされるため、レ
ジスト表面が変質し、剥離液によって処理をしてもレジ
ストが薄膜面から剥離しないという理由による。
いて、薄膜のパターニングに際して液体の薬品を用いる
ウエットエッチング技術が用いられる場合は問題はない
が、薄膜のパターニングがガスプラズマを用いるドライ
エッチング技術である場合においては、その後にウエッ
ト式による剥離液によりレジストを除去する際に十分に
剥離できない場合があった。これは、ドライエッチング
時にレジストパターンがプラズマにさらされるため、レ
ジスト表面が変質し、剥離液によって処理をしてもレジ
ストが薄膜面から剥離しないという理由による。
【０００４】上記のような問題に対処するため、酸素プ
ラズマを利用したプラズマアッシングにより、プラズマ
化した多数の粒子（電子、イオン等）によりレジストの
構成原子あるいは分子間のボンドを切り離すことにより
レジストの変質層を除去する方法が提案されている（特
開昭６２−２７１４３５号公報参照）。一方、このアッ
シング工程は、薄膜をパターニングするドライエッチン
グ工程と同様の装置構成で実施できるため、製造工程の
短縮の観点から同一のドライエッチング装置により、薄
膜のドライエッチング工程及びアッシング工程を連続的
に実施する方法をとることが望ましい。
ラズマを利用したプラズマアッシングにより、プラズマ
化した多数の粒子（電子、イオン等）によりレジストの
構成原子あるいは分子間のボンドを切り離すことにより
レジストの変質層を除去する方法が提案されている（特
開昭６２−２７１４３５号公報参照）。一方、このアッ
シング工程は、薄膜をパターニングするドライエッチン
グ工程と同様の装置構成で実施できるため、製造工程の
短縮の観点から同一のドライエッチング装置により、薄
膜のドライエッチング工程及びアッシング工程を連続的
に実施する方法をとることが望ましい。
【０００５】
【発明が解決しようとする課題】上記のような方法にお
いて、基板上に着膜された薄膜をエッチングする際、ド
ライエッチング装置の種類により基板の設置位置が決ま
ってしまうために、そのドライエッチング装置が被エッ
チング基板をプラズマ放電電極のカソード側に設置する
カソードカップル型のドライエッチング装置である場合
においては、アッシング工程時も被エッチング基板をプ
ラズマ放電電極のカソード側に設置することになる。
いて、基板上に着膜された薄膜をエッチングする際、ド
ライエッチング装置の種類により基板の設置位置が決ま
ってしまうために、そのドライエッチング装置が被エッ
チング基板をプラズマ放電電極のカソード側に設置する
カソードカップル型のドライエッチング装置である場合
においては、アッシング工程時も被エッチング基板をプ
ラズマ放電電極のカソード側に設置することになる。
【０００６】しかしながら、このカソードカップル型の
ドライエッチング装置を使用した場合は、放電中の被エ
ッチング基板に対して基板上のレジスト膜に加速イオン
が衝突するため、レジスト膜に生じる物理的ダメージが
大きい。このような場合において、その後にプラズマア
ッシング工程を行っても、レジストを完全に剥離できな
いという可能性がある。このようなレジスト剥離の不良
は、例えば配線のコンタクト部分などに発生した場合な
どは配線間のコンタクト不良となり、半導体装置の製造
歩留りを低下させるという問題が発生するので、従来に
おいては、カソードカップル型のドライエッチング装置
を使用して薄膜のドライエッチング工程及びアッシング
工程を連続的に実施することは行なわれていなかった
（アッシング工程のみアノードカップル型のドライエッ
チング装置で行なっていた。）。
ドライエッチング装置を使用した場合は、放電中の被エ
ッチング基板に対して基板上のレジスト膜に加速イオン
が衝突するため、レジスト膜に生じる物理的ダメージが
大きい。このような場合において、その後にプラズマア
ッシング工程を行っても、レジストを完全に剥離できな
いという可能性がある。このようなレジスト剥離の不良
は、例えば配線のコンタクト部分などに発生した場合な
どは配線間のコンタクト不良となり、半導体装置の製造
歩留りを低下させるという問題が発生するので、従来に
おいては、カソードカップル型のドライエッチング装置
を使用して薄膜のドライエッチング工程及びアッシング
工程を連続的に実施することは行なわれていなかった
（アッシング工程のみアノードカップル型のドライエッ
チング装置で行なっていた。）。
【０００７】本発明は上記実情に鑑みてなされたもの
で、薄膜のドライエッチング工程とその後のプラズマア
ッシング工程とを同一のカソードカップル型のドライエ
ッチング装置で行なう場合において、プラズマによるレ
ジストのダメージが少ないアッシングプロセスを提供す
ることを目的としている。
で、薄膜のドライエッチング工程とその後のプラズマア
ッシング工程とを同一のカソードカップル型のドライエ
ッチング装置で行なう場合において、プラズマによるレ
ジストのダメージが少ないアッシングプロセスを提供す
ることを目的としている。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため、基板上に着膜された薄膜を、この薄膜上に形
成されたレジストにより所望のパターンにドライエッチ
ング装置でパターニングした後、レジスト剥離のために
前記ドライエッチング装置内で前記レジストをプラズマ
アッシングする方法において、前記ドライエッチング装
置として平行平板電極構造の装置を使用し、前記基板を
プラズマ放電電極のカソード側に設置し、プラズマアッ
シングのＲＦ電力密度を０．０８７〜０．１７４Ｗ／cm
2とすることを特徴としている。
するため、基板上に着膜された薄膜を、この薄膜上に形
成されたレジストにより所望のパターンにドライエッチ
ング装置でパターニングした後、レジスト剥離のために
前記ドライエッチング装置内で前記レジストをプラズマ
アッシングする方法において、前記ドライエッチング装
置として平行平板電極構造の装置を使用し、前記基板を
プラズマ放電電極のカソード側に設置し、プラズマアッ
シングのＲＦ電力密度を０．０８７〜０．１７４Ｗ／cm
2とすることを特徴としている。
【０００９】
【作用】本発明によれば、プラズマアッシングのＲＦ電
力密度を０．０８７〜０．１７４Ｗ／cm2とすることに
よりレジストのダメージを小さくし、被エッチング基板
をプラズマ放電電極のカソード側に設置したエッチング
装置において、レジストのプラズマアッシング工程を薄
膜のドライエッチング工程に連続して行なう場合におい
ても、レジスト剥離不良が発生しにくいアッシングプロ
セスとすることが可能となる。
力密度を０．０８７〜０．１７４Ｗ／cm2とすることに
よりレジストのダメージを小さくし、被エッチング基板
をプラズマ放電電極のカソード側に設置したエッチング
装置において、レジストのプラズマアッシング工程を薄
膜のドライエッチング工程に連続して行なう場合におい
ても、レジスト剥離不良が発生しにくいアッシングプロ
セスとすることが可能となる。
【００１０】
【実施例】本発明方法の一実施例について、図面を参照
しながら説明する。図１は、薄膜トランジスタのゲート
電極を作製する場合について説明したもので、先ず、ガ
ラス等の絶縁性基板１１上にゲート電極を形成するため
の金属薄膜１２（この実施例ではＴａ膜）をスパッタリ
ングなどにより着膜し、更にレジスト膜を着膜した後に
フォトリソグラフィーにより所望のレジストパターン１
３を形成する（図１（ａ））。
しながら説明する。図１は、薄膜トランジスタのゲート
電極を作製する場合について説明したもので、先ず、ガ
ラス等の絶縁性基板１１上にゲート電極を形成するため
の金属薄膜１２（この実施例ではＴａ膜）をスパッタリ
ングなどにより着膜し、更にレジスト膜を着膜した後に
フォトリソグラフィーにより所望のレジストパターン１
３を形成する（図１（ａ））。
【００１１】レジストパターン１３が形成された絶縁性
基板１１を平行平板電極構造のドライエッチング装置の
カソード電極側に配置し、フッ素系のガス（例えばＳＦ
6ガス）を用いてドライエッチングする（図１
（ｂ））。この時、エッチングガスであるＳＦ6に酸素
ガスを混合させる。ドライエッチング中のレジストパタ
ーン１３及び金属薄膜（Ｔａ）１２のエッチングレート
は、ＳＦ6と酸素ガスの混合比により変化し、酸素ガス
を増加させるとレジストパターン１３のエッチングレー
トが増加する。レジストパターン１３のエッチングレー
トの増加に伴い、フォトリソグラフィーにより最初に形
成されていたレジストパターン１３から、ドライエッチ
ング中にレジストパターン１３ａが縮小していき、エッ
チング後の金属薄膜パターン１２′のパターン断面の角
度に傾斜が形成される。同時にドライエッチング時のプ
ラズマダメージによるレジストの変質（レジスト変質部
分１３ｂ）が起こる（図１（ｃ））。
基板１１を平行平板電極構造のドライエッチング装置の
カソード電極側に配置し、フッ素系のガス（例えばＳＦ
6ガス）を用いてドライエッチングする（図１
（ｂ））。この時、エッチングガスであるＳＦ6に酸素
ガスを混合させる。ドライエッチング中のレジストパタ
ーン１３及び金属薄膜（Ｔａ）１２のエッチングレート
は、ＳＦ6と酸素ガスの混合比により変化し、酸素ガス
を増加させるとレジストパターン１３のエッチングレー
トが増加する。レジストパターン１３のエッチングレー
トの増加に伴い、フォトリソグラフィーにより最初に形
成されていたレジストパターン１３から、ドライエッチ
ング中にレジストパターン１３ａが縮小していき、エッ
チング後の金属薄膜パターン１２′のパターン断面の角
度に傾斜が形成される。同時にドライエッチング時のプ
ラズマダメージによるレジストの変質（レジスト変質部
分１３ｂ）が起こる（図１（ｃ））。
【００１２】次に、同一のドライエッチング装置内にお
いて、レジストパターン１３を剥離するために、酸素ガ
スを用いて（ガスを切り換えて）プラズマアッシングを
行なう。この時、レジストパターン１３にプラズマによ
るダメージは発生しないような条件でアッシングを行な
うことにより、レジストパターン１３の表面層にのみレ
ジスト変質部分１３ｃが発生することになる（図１
（ｄ））。例えば、プラズマダメージを抑えるアッシン
グ条件は、酸素流量：１００ＳＣＣＭ、圧力：１１Ｐ
ａ、ＲＦ電力密度：０．０８７〜０．１７４Ｗ／cm2、
アッシング時間：２ｍｉｎで行なう。
いて、レジストパターン１３を剥離するために、酸素ガ
スを用いて（ガスを切り換えて）プラズマアッシングを
行なう。この時、レジストパターン１３にプラズマによ
るダメージは発生しないような条件でアッシングを行な
うことにより、レジストパターン１３の表面層にのみレ
ジスト変質部分１３ｃが発生することになる（図１
（ｄ））。例えば、プラズマダメージを抑えるアッシン
グ条件は、酸素流量：１００ＳＣＣＭ、圧力：１１Ｐ
ａ、ＲＦ電力密度：０．０８７〜０．１７４Ｗ／cm2、
アッシング時間：２ｍｉｎで行なう。
【００１３】続いて、レジストパターン１３を有機系の
レジスト剥離液により取り除く（図１（ｅ））。この処
理に際しては、変質の起こっていないレジストパターン
１３ａがレジスト剥離液に可溶なために、レジスト変質
部分１３ｂ，１３ｃも一緒にリフトオフされ、レジスト
残渣のない金属薄膜パターン１２′（ゲート電極）を得
ることができる（図１（ｆ））。
レジスト剥離液により取り除く（図１（ｅ））。この処
理に際しては、変質の起こっていないレジストパターン
１３ａがレジスト剥離液に可溶なために、レジスト変質
部分１３ｂ，１３ｃも一緒にリフトオフされ、レジスト
残渣のない金属薄膜パターン１２′（ゲート電極）を得
ることができる（図１（ｆ））。
【００１４】本発明者らは、上記実施例のプラズマアッ
シング方法において、レジストパターン１３にダメージ
が発生しないような条件について検討したところ、図２
のグラフに示すように、レジストパターン１３のダメー
ジはレジストのエッチングレートに依存し、ＲＦ電力密
度が０．２１７Ｗ／cm2以上であるとレジスト膜のダメ
ージが大きく、ＲＦ電力密度を０．０８７〜０．１７４
Ｗ／cm2とすると好ましいことが確認できた。ＲＦ電力
密度の下限を０．０８７Ｗ／cm2としたのは、アッシン
グ効果を発揮させるに必要なエネルギーを確保するため
である。
シング方法において、レジストパターン１３にダメージ
が発生しないような条件について検討したところ、図２
のグラフに示すように、レジストパターン１３のダメー
ジはレジストのエッチングレートに依存し、ＲＦ電力密
度が０．２１７Ｗ／cm2以上であるとレジスト膜のダメ
ージが大きく、ＲＦ電力密度を０．０８７〜０．１７４
Ｗ／cm2とすると好ましいことが確認できた。ＲＦ電力
密度の下限を０．０８７Ｗ／cm2としたのは、アッシン
グ効果を発揮させるに必要なエネルギーを確保するため
である。
【００１５】すなわち、プラズマアッシング時のＲＦ電
力密度が０．２１７Ｗ／cm2以上である場合、図３
（ｄ）に示すように、レジストパターン１３の全てがダ
メージを受けてレジスト変質部分１３ｃとなってしま
い、その後に有機系のレジスト剥離液により処理しても
（図３（ｅ））、アッシングにより変質したレジスト変
質部分１３ｃの一部は除去できず、レジスト剥離不良が
発生してしまう（図３（ｆ））。図３は、図２と同様に
ドライエッチグ工程とアッシング工程とを同一のエッチ
ング装置内で行ない、このエッチング装置がカソードカ
ップリング型の装置である場合の比較例を示したもの
で、（ａ）〜（ｆ）は図２の（ａ）〜（ｆ）のプロセス
に該当するものである。図３（ａ）〜（ｃ）は、図２
（ａ）〜（ｃ）と全く同様であり、図中、図２と同様の
部材についてそれぞれ同一符号を付している。
力密度が０．２１７Ｗ／cm2以上である場合、図３
（ｄ）に示すように、レジストパターン１３の全てがダ
メージを受けてレジスト変質部分１３ｃとなってしま
い、その後に有機系のレジスト剥離液により処理しても
（図３（ｅ））、アッシングにより変質したレジスト変
質部分１３ｃの一部は除去できず、レジスト剥離不良が
発生してしまう（図３（ｆ））。図３は、図２と同様に
ドライエッチグ工程とアッシング工程とを同一のエッチ
ング装置内で行ない、このエッチング装置がカソードカ
ップリング型の装置である場合の比較例を示したもの
で、（ａ）〜（ｆ）は図２の（ａ）〜（ｆ）のプロセス
に該当するものである。図３（ａ）〜（ｃ）は、図２
（ａ）〜（ｃ）と全く同様であり、図中、図２と同様の
部材についてそれぞれ同一符号を付している。
【００１６】また、上記実施例においてはプラズマアッ
シングに酸素ガスを用いたが、酸素ガスにＣＦ4、ＳＦ6
等のガスを適量混合した場合においても同様の効果が得
られる。さらに、本実施例ではエッチングされる薄膜と
して金属薄膜を用いたが、半導体や絶縁体からなる薄膜
においても適用することができる。
シングに酸素ガスを用いたが、酸素ガスにＣＦ4、ＳＦ6
等のガスを適量混合した場合においても同様の効果が得
られる。さらに、本実施例ではエッチングされる薄膜と
して金属薄膜を用いたが、半導体や絶縁体からなる薄膜
においても適用することができる。
【００１７】
【発明の効果】本発明方法によれば、薄膜のドライエッ
チング後にレジスト剥離不良が発生しないアッシングプ
ロセスとすることにより、被エッチング基板をプラズマ
放電電極のカソード側に設置したエッチング装置におい
て、レジストのプラズマアッシング工程を薄膜のドライ
エッチング工程に連続して行なうことを可能にして製造
工程の短縮化を図るとともに、薄膜を用いた半導体装置
等の製造方法における歩留りの向上を図ることができ
る。
チング後にレジスト剥離不良が発生しないアッシングプ
ロセスとすることにより、被エッチング基板をプラズマ
放電電極のカソード側に設置したエッチング装置におい
て、レジストのプラズマアッシング工程を薄膜のドライ
エッチング工程に連続して行なうことを可能にして製造
工程の短縮化を図るとともに、薄膜を用いた半導体装置
等の製造方法における歩留りの向上を図ることができ
る。
【図１】（ａ）〜（ｆ）は、本発明方法に係るレジスト
膜のアッシング方法のプロセス断面説明図である。
膜のアッシング方法のプロセス断面説明図である。
【図２】レジストのエッチングレートのＲＦ電力密度依
存性を示すグラフ図である。
存性を示すグラフ図である。
【図３】（ａ）〜（ｆ）は、レジスト膜のアッシング方
法の比較例を示すプロセス断面説明図である。
法の比較例を示すプロセス断面説明図である。
１１…絶縁性基板、 １２…金属薄膜、 １２′…金属
薄膜パターン（ゲート電極）、 １３，１３ａ…レジス
トパターン、 １３ｂ…レジスト変質部分（ドライエッ
チングに起因するもの）、 １３ｃ…レジスト変質部分
（プラズマアッシングに起因するもの）
薄膜パターン（ゲート電極）、 １３，１３ａ…レジス
トパターン、 １３ｂ…レジスト変質部分（ドライエッ
チングに起因するもの）、 １３ｃ…レジスト変質部分
（プラズマアッシングに起因するもの）
Claims (1)
- 【請求項１】基板上に着膜された薄膜を、この薄膜上に
形成されたレジストにより所望のパターンにドライエッ
チング装置でパターニングした後、レジスト剥離のため
に前記ドライエッチング装置内で前記レジストをプラズ
マアッシングする方法において、 前記ドライエッチング装置として平行平板電極構造の装
置を使用し、前記基板をプラズマ放電電極のカソード側
に設置し、 プラズマアッシングのＲＦ電力密度を０．０８７〜０．
１７４Ｗ／cm2とすることを特徴とするレジスト膜のプ
ラズマアッシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7094226A JPH08274079A (ja) | 1995-03-29 | 1995-03-29 | レジスト膜のプラズマアッシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7094226A JPH08274079A (ja) | 1995-03-29 | 1995-03-29 | レジスト膜のプラズマアッシング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274079A true JPH08274079A (ja) | 1996-10-18 |
Family
ID=14104403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7094226A Pending JPH08274079A (ja) | 1995-03-29 | 1995-03-29 | レジスト膜のプラズマアッシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274079A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6602380B1 (en) | 1998-10-28 | 2003-08-05 | Micron Technology, Inc. | Method and apparatus for releasably attaching a polishing pad to a chemical-mechanical planarization machine |
| US6686287B1 (en) | 1998-07-15 | 2004-02-03 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and apparatus |
-
1995
- 1995-03-29 JP JP7094226A patent/JPH08274079A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686287B1 (en) | 1998-07-15 | 2004-02-03 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and apparatus |
| US6602380B1 (en) | 1998-10-28 | 2003-08-05 | Micron Technology, Inc. | Method and apparatus for releasably attaching a polishing pad to a chemical-mechanical planarization machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661083A (en) | Method for via formation with reduced contact resistance | |
| US5925577A (en) | Method for forming via contact hole in a semiconductor device | |
| US5851302A (en) | Method for dry etching sidewall polymer | |
| JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JPH06177089A (ja) | 半導体装置の製造方法 | |
| JPH03204928A (ja) | コンタクトホール形成方形 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JP2001044166A (ja) | 導電膜パターンの形成方法 | |
| US6491042B1 (en) | Post etching treatment process for high density oxide etcher | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JP2007019367A (ja) | 半導体装置の製造方法 | |
| JPH08274079A (ja) | レジスト膜のプラズマアッシング方法 | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| JPH02219227A (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| US20040018743A1 (en) | Method for removing photoresist after metal layer etching in a semiconductor device | |
| JPH05166769A (ja) | 半導体装置の製造方法 | |
| KR100702796B1 (ko) | 반도체 소자 금속 배선 상의 결함 제거 방법 | |
| JP3304263B2 (ja) | Ｉｔｏのパターニング方法 | |
| JP2776727B2 (ja) | 半導体装置の製造方法 | |
| JP2002043421A (ja) | 半導体装置の製造方法 | |
| JPH09270420A (ja) | 半導体装置の製造方法 | |
| JPH11145282A (ja) | エッチング方法 | |
| KR0147675B1 (ko) | 반도체장치 제조시의 알루미늄합금막 식각방법 |