JPH08274101A - 半導体装置の配線構造の形成方法 - Google Patents
半導体装置の配線構造の形成方法Info
- Publication number
- JPH08274101A JPH08274101A JP9778395A JP9778395A JPH08274101A JP H08274101 A JPH08274101 A JP H08274101A JP 9778395 A JP9778395 A JP 9778395A JP 9778395 A JP9778395 A JP 9778395A JP H08274101 A JPH08274101 A JP H08274101A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- insulating layer
- interlayer insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】高い信頼性を有するスタックトコンタクトプラ
グ構造を高い歩留まりで形成し得る半導体装置の配線構
造の形成方法を提供する。 【構成】半導体装置の配線構造の形成方法は、（イ）基
体１０上に第１の層間絶縁層２０を形成した後、高融点
金属材料から第１の接続孔２３を形成し、（ロ）第１の
層間絶縁層２０上に、アルミニウム系合金から成る平坦
化された第１の配線３１を形成し、（ハ）第１の配線３
１上を含む第１の層間絶縁層２０上に、第２の層間絶縁
層４０を形成した後、第１の接続孔２３の上方の第２の
層間絶縁層４０に第２の開口部４１を形成し、（ニ）第
２の開口部４１を高融点金属材料で埋め込んで第２の接
続孔４３を形成し、次いで、第２の層間絶縁層４０上に
第２の配線５１を形成する各工程から成る。
グ構造を高い歩留まりで形成し得る半導体装置の配線構
造の形成方法を提供する。 【構成】半導体装置の配線構造の形成方法は、（イ）基
体１０上に第１の層間絶縁層２０を形成した後、高融点
金属材料から第１の接続孔２３を形成し、（ロ）第１の
層間絶縁層２０上に、アルミニウム系合金から成る平坦
化された第１の配線３１を形成し、（ハ）第１の配線３
１上を含む第１の層間絶縁層２０上に、第２の層間絶縁
層４０を形成した後、第１の接続孔２３の上方の第２の
層間絶縁層４０に第２の開口部４１を形成し、（ニ）第
２の開口部４１を高融点金属材料で埋め込んで第２の接
続孔４３を形成し、次いで、第２の層間絶縁層４０上に
第２の配線５１を形成する各工程から成る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の配線構造
の形成方法に関し、更に詳しくは、半導体装置における
所謂スタックトコンタクトプラグ構造の形成方法に関す
る。
の形成方法に関し、更に詳しくは、半導体装置における
所謂スタックトコンタクトプラグ構造の形成方法に関す
る。
【０００２】
【従来の技術】半導体集積回路の高密度化に伴い、寸法
ルールは着実に微細化しつつある。その結果、コンタク
トホールやビヤホール（以下、これらを総称してコンタ
クトプラグあるいは接続孔と呼ぶ）のアスペクト比が急
激に増加している。例えば、０．５μｍルールの場合、
接続孔の径は０．８μｍ、接続孔の高さ（深さ）は０．
８μｍであり、アスペクト比は１である。然るに、０．
３５μｍルールにおいては、接続孔の径は０．４μｍ、
接続孔の高さ（深さ）は０．８μｍとなり、アスペクト
比は２にもなる。
ルールは着実に微細化しつつある。その結果、コンタク
トホールやビヤホール（以下、これらを総称してコンタ
クトプラグあるいは接続孔と呼ぶ）のアスペクト比が急
激に増加している。例えば、０．５μｍルールの場合、
接続孔の径は０．８μｍ、接続孔の高さ（深さ）は０．
８μｍであり、アスペクト比は１である。然るに、０．
３５μｍルールにおいては、接続孔の径は０．４μｍ、
接続孔の高さ（深さ）は０．８μｍとなり、アスペクト
比は２にもなる。
【０００３】通常、導体領域が形成された基体上に層間
絶縁層を形成した後、導体領域上の層間絶縁層に開口部
を設け、次いで、この開口部内を含む層間絶縁層上にア
ルミニウム系合金から成る金属配線材料層をスパッタ法
にて成膜する。然るに、このような従来の方法で高アス
ペクト比の接続孔の形成を試みた場合、所謂シャドウイ
ング効果によってスパッタ粒子が開口部の底部や側壁下
方に到達しない現象が生じ、その結果、接続孔の信頼性
が乏しくなる。
絶縁層を形成した後、導体領域上の層間絶縁層に開口部
を設け、次いで、この開口部内を含む層間絶縁層上にア
ルミニウム系合金から成る金属配線材料層をスパッタ法
にて成膜する。然るに、このような従来の方法で高アス
ペクト比の接続孔の形成を試みた場合、所謂シャドウイ
ング効果によってスパッタ粒子が開口部の底部や側壁下
方に到達しない現象が生じ、その結果、接続孔の信頼性
が乏しくなる。
【０００４】そのため、図１０に模式的な一部断面図を
示すように、例えばソース・ドレイン領域から成る導体
領域１０１が形成された基体１００上に層間絶縁層１０
２を形成した後、導体領域１０１上の層間絶縁層１０２
に開口部１０３を設け（図１０の（Ａ）参照）、次い
で、例えばＣＶＤ法にてこの開口部１０３を含む層間絶
縁層１０２上にタングステン層１０４を形成し（図１０
の（Ｂ）参照）、次いで、層間絶縁層１０２上のタング
ステン層１０４をエッチバックしてタングステンから成
る高融点金属材料で開口部１０３内を埋め込み（図１０
の（Ｃ）参照）、接続孔１０５を形成した後、接続孔１
０５上を含む層間絶縁層１０２上にアルミニウム系合金
から成る配線層１０６をスパッタ法にて形成する（図１
０の（Ｄ）参照）方法が採用されている。
示すように、例えばソース・ドレイン領域から成る導体
領域１０１が形成された基体１００上に層間絶縁層１０
２を形成した後、導体領域１０１上の層間絶縁層１０２
に開口部１０３を設け（図１０の（Ａ）参照）、次い
で、例えばＣＶＤ法にてこの開口部１０３を含む層間絶
縁層１０２上にタングステン層１０４を形成し（図１０
の（Ｂ）参照）、次いで、層間絶縁層１０２上のタング
ステン層１０４をエッチバックしてタングステンから成
る高融点金属材料で開口部１０３内を埋め込み（図１０
の（Ｃ）参照）、接続孔１０５を形成した後、接続孔１
０５上を含む層間絶縁層１０２上にアルミニウム系合金
から成る配線層１０６をスパッタ法にて形成する（図１
０の（Ｄ）参照）方法が採用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなブランケットタングステンＣＶＤ法による接続孔の
形成とスパッタ法による配線層の形成を組み合わせた場
合、以下のような問題が生じる。即ち、層間絶縁層１０
２上のタングステン層１０４をエッチバックする際、層
間絶縁層１０２上のタングステン層１０４を完全に除去
しようとした場合、タングステン層１０４を不可避的に
オーバーエッチングする必要がある。その結果、開口部
１０３の上方のタングステン層１０４に凹部１０７が形
成される。このような凹部１０７の深さが例えば０．１
μｍ程度となるようにエッチバックの条件を制御する
が、場合によっては０．２μｍ程度になることもある。
接続孔１０５の上部にこのような深い凹部１０７が形成
されると、アルミニウム系合金から成る配線層１０６を
スパッタ法にて形成した際、接続孔１０５の上方の配線
層１０６にも凹部１０８が形成される（図１０の（Ｄ）
参照）。
うなブランケットタングステンＣＶＤ法による接続孔の
形成とスパッタ法による配線層の形成を組み合わせた場
合、以下のような問題が生じる。即ち、層間絶縁層１０
２上のタングステン層１０４をエッチバックする際、層
間絶縁層１０２上のタングステン層１０４を完全に除去
しようとした場合、タングステン層１０４を不可避的に
オーバーエッチングする必要がある。その結果、開口部
１０３の上方のタングステン層１０４に凹部１０７が形
成される。このような凹部１０７の深さが例えば０．１
μｍ程度となるようにエッチバックの条件を制御する
が、場合によっては０．２μｍ程度になることもある。
接続孔１０５の上部にこのような深い凹部１０７が形成
されると、アルミニウム系合金から成る配線層１０６を
スパッタ法にて形成した際、接続孔１０５の上方の配線
層１０６にも凹部１０８が形成される（図１０の（Ｄ）
参照）。
【０００６】半導体集積回路の高密度化に伴い、接続孔
の占める面積の割合を小さくするため、所謂スタックト
コンタクトプラグ構造が形成される傾向にある。このス
タックトコンタクトプラグ構造は、接続孔の上方に別の
接続孔が形成された構造を有する。即ち、図１０の
（Ｄ）に示した配線構造における配線上を含む層間絶縁
層上に、第２の層間絶縁層１１０を形成した後、接続孔
１０５の上方の第２の層間絶縁層１１０に第２の開口部
１１１を形成する（図１１の（Ａ）参照）。そして、第
２の開口部１１１内にブランケットタングステンＣＶＤ
法にて第２の接続孔１１２を形成し、更には、第２の接
続孔１１２上を含む第２の層間絶縁層１１０上に第２の
配線層１１３を形成する（図１１の（Ｂ）参照）。
の占める面積の割合を小さくするため、所謂スタックト
コンタクトプラグ構造が形成される傾向にある。このス
タックトコンタクトプラグ構造は、接続孔の上方に別の
接続孔が形成された構造を有する。即ち、図１０の
（Ｄ）に示した配線構造における配線上を含む層間絶縁
層上に、第２の層間絶縁層１１０を形成した後、接続孔
１０５の上方の第２の層間絶縁層１１０に第２の開口部
１１１を形成する（図１１の（Ａ）参照）。そして、第
２の開口部１１１内にブランケットタングステンＣＶＤ
法にて第２の接続孔１１２を形成し、更には、第２の接
続孔１１２上を含む第２の層間絶縁層１１０上に第２の
配線層１１３を形成する（図１１の（Ｂ）参照）。
【０００７】このようなスタックトコンタクトプラグ構
造を形成する場合、図１０の（Ｄ）に示すように、接続
孔１０５の上方の配線層１０６にも凹部１０８が形成さ
れると、接続孔１０５の上方の配線層１０６に凹部１０
８が形成されていない部分と比較して、第２の開口部１
１１を形成する部分の第２の層間絶縁層１１０の厚さが
相対的に厚くなる。その結果、例えば、第２の開口部１
１１の底部に第２の層間絶縁層１１０が部分的に残存
し、第２の開口部１１１を確実に形成することができな
くなるという問題がある。また、第２の開口部１１１の
アスペクト比が大きくなり、ブランケットタングステン
ＣＶＤ法でタングステン層を成膜したとき、第２の開口
部１１１内のタングステン層にボイドが発生し、高い信
頼性を有する第２の接続孔１１２を形成できなくなると
いう問題もある。
造を形成する場合、図１０の（Ｄ）に示すように、接続
孔１０５の上方の配線層１０６にも凹部１０８が形成さ
れると、接続孔１０５の上方の配線層１０６に凹部１０
８が形成されていない部分と比較して、第２の開口部１
１１を形成する部分の第２の層間絶縁層１１０の厚さが
相対的に厚くなる。その結果、例えば、第２の開口部１
１１の底部に第２の層間絶縁層１１０が部分的に残存
し、第２の開口部１１１を確実に形成することができな
くなるという問題がある。また、第２の開口部１１１の
アスペクト比が大きくなり、ブランケットタングステン
ＣＶＤ法でタングステン層を成膜したとき、第２の開口
部１１１内のタングステン層にボイドが発生し、高い信
頼性を有する第２の接続孔１１２を形成できなくなると
いう問題もある。
【０００８】その結果、スタックトコンタクトプラグ構
造を採用できなくなり、接続孔１０５と第２の接続孔１
１２を形成する位置をずらさざるを得ず、半導体集積回
路の高密度化が達成できなくなるという問題を生じる。
造を採用できなくなり、接続孔１０５と第２の接続孔１
１２を形成する位置をずらさざるを得ず、半導体集積回
路の高密度化が達成できなくなるという問題を生じる。
【０００９】従って、本発明の目的は、高い信頼性を有
するスタックトコンタクトプラグ構造を有する配線構造
を高い歩留まりで形成し得る半導体装置の配線構造の形
成方法を提供することにある。
するスタックトコンタクトプラグ構造を有する配線構造
を高い歩留まりで形成し得る半導体装置の配線構造の形
成方法を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置の配線構造の形成方法は、
（イ）導体領域が形成された基体上に第１の層間絶縁層
を形成した後、導体領域上の第１の層間絶縁層に第１の
開口部を設け、次いで、該第１の開口部を高融点金属材
料で埋め込んで第１の接続孔を形成する工程と、（ロ）
該第１の層間絶縁層上に、該第１の接続孔と電気的に接
続されそしてアルミニウム系合金から成る平坦化された
第１の配線層を形成し、次いで、該第１の配線層をパタ
ーニングして第１の配線を形成する工程と、（ハ）第１
の配線上を含む第１の層間絶縁層上に、第２の層間絶縁
層を形成した後、第１の接続孔の上方の第２の層間絶縁
層に第２の開口部を形成する工程と、（ニ）該第２の開
口部を高融点金属材料で埋め込んで第２の接続孔を形成
し、次いで、該第２の層間絶縁層上に、該第２の接続孔
と電気的に接続された第２の配線を形成する工程、から
成ることを特徴とする。
めの本発明の半導体装置の配線構造の形成方法は、
（イ）導体領域が形成された基体上に第１の層間絶縁層
を形成した後、導体領域上の第１の層間絶縁層に第１の
開口部を設け、次いで、該第１の開口部を高融点金属材
料で埋め込んで第１の接続孔を形成する工程と、（ロ）
該第１の層間絶縁層上に、該第１の接続孔と電気的に接
続されそしてアルミニウム系合金から成る平坦化された
第１の配線層を形成し、次いで、該第１の配線層をパタ
ーニングして第１の配線を形成する工程と、（ハ）第１
の配線上を含む第１の層間絶縁層上に、第２の層間絶縁
層を形成した後、第１の接続孔の上方の第２の層間絶縁
層に第２の開口部を形成する工程と、（ニ）該第２の開
口部を高融点金属材料で埋め込んで第２の接続孔を形成
し、次いで、該第２の層間絶縁層上に、該第２の接続孔
と電気的に接続された第２の配線を形成する工程、から
成ることを特徴とする。
【００１１】本発明の半導体装置の配線構造の形成方法
においては、前記工程（ニ）に代えて、第２の開口部内
を含む第２の層間絶縁層上に金属配線材料から成る第２
の配線層を形成した後、該第２の配線層をパターニング
して第２の配線を形成する工程を含むことができる。
においては、前記工程（ニ）に代えて、第２の開口部内
を含む第２の層間絶縁層上に金属配線材料から成る第２
の配線層を形成した後、該第２の配線層をパターニング
して第２の配線を形成する工程を含むことができる。
【００１２】本発明の半導体装置の配線構造の形成方法
においては、高融点金属材料として、タングステンある
いは銅を例示することができ、開口部の高融点金属材料
での埋め込みは例えばＣＶＤ法にて行うことができる。
尚、ＴｉＮ等の高融点金属化合物材料も、本明細書では
高融点金属材料に包含される。
においては、高融点金属材料として、タングステンある
いは銅を例示することができ、開口部の高融点金属材料
での埋め込みは例えばＣＶＤ法にて行うことができる。
尚、ＴｉＮ等の高融点金属化合物材料も、本明細書では
高融点金属材料に包含される。
【００１３】更に、本発明の半導体装置の配線構造の形
成方法においては、前記工程（ロ）における第１の配線
層の形成は、基体を２５０乃至４５０゜Ｃに加熱した状
態でアルミニウム系合金をスパッタ法にて成膜する方法
にて行うことができる。アルミニウム系合金をスパッタ
法にて成膜する場合、基体の温度をＴ゜Ｃに設定して
も、スパッタ時の基体の温度は（Ｔ＋Ｔ’）゜Ｃに上昇
する。Ｔ’の値は、アルミニウム系合金の膜厚や成膜速
度等の成膜条件、あるいは又、基体を加熱する機構によ
って異なるが、７０゜Ｃ程度である。一方、基体の温度
が５２０゜Ｃを越えると、導体領域がアルミニウム系合
金から成る場合、導体領域の熱膨張によって第１の層間
絶縁層にクラックが生じるといった問題がある。従っ
て、基体の加熱温度の上限は、成膜条件やスパッタ装置
に依存して決定すればよいが、４５０゜Ｃ（＝５２０−
７０゜Ｃ）とすることが好ましい。基体の加熱温度の下
限は、第１の層間絶縁層上に堆積したアルミニウム系合
金が流動状態となる温度であればよく、成膜条件やスパ
ッタ装置に依存して決定すればよいが、第１の層間絶縁
層上に堆積したアルミニウム系合金が確実に流動状態と
なる温度である２５０゜Ｃとすることが好ましい。
成方法においては、前記工程（ロ）における第１の配線
層の形成は、基体を２５０乃至４５０゜Ｃに加熱した状
態でアルミニウム系合金をスパッタ法にて成膜する方法
にて行うことができる。アルミニウム系合金をスパッタ
法にて成膜する場合、基体の温度をＴ゜Ｃに設定して
も、スパッタ時の基体の温度は（Ｔ＋Ｔ’）゜Ｃに上昇
する。Ｔ’の値は、アルミニウム系合金の膜厚や成膜速
度等の成膜条件、あるいは又、基体を加熱する機構によ
って異なるが、７０゜Ｃ程度である。一方、基体の温度
が５２０゜Ｃを越えると、導体領域がアルミニウム系合
金から成る場合、導体領域の熱膨張によって第１の層間
絶縁層にクラックが生じるといった問題がある。従っ
て、基体の加熱温度の上限は、成膜条件やスパッタ装置
に依存して決定すればよいが、４５０゜Ｃ（＝５２０−
７０゜Ｃ）とすることが好ましい。基体の加熱温度の下
限は、第１の層間絶縁層上に堆積したアルミニウム系合
金が流動状態となる温度であればよく、成膜条件やスパ
ッタ装置に依存して決定すればよいが、第１の層間絶縁
層上に堆積したアルミニウム系合金が確実に流動状態と
なる温度である２５０゜Ｃとすることが好ましい。
【００１４】あるいは又、本発明の半導体装置の配線構
造の形成方法においては、前記工程（ロ）における第１
の配線層の形成は、アルミニウム系合金をスパッタ法に
て成膜した後、基体を２５０乃至５２０゜Ｃに加熱する
方法にて行うことができる。基体を加熱する際の雰囲気
は常圧あるいは高圧とすることができる。基体の加熱温
度の上限及び下限は、加熱処理装置等に依存して上述し
たと同様に決定すればよいが、５２０゜Ｃ及び２５０゜
Ｃとすることが好ましい。
造の形成方法においては、前記工程（ロ）における第１
の配線層の形成は、アルミニウム系合金をスパッタ法に
て成膜した後、基体を２５０乃至５２０゜Ｃに加熱する
方法にて行うことができる。基体を加熱する際の雰囲気
は常圧あるいは高圧とすることができる。基体の加熱温
度の上限及び下限は、加熱処理装置等に依存して上述し
たと同様に決定すればよいが、５２０゜Ｃ及び２５０゜
Ｃとすることが好ましい。
【００１５】第１の接続孔の中心と第２の接続孔の中心
とのずれ（Δ）は、第１の接続孔の上方の第１の配線の
厚さをｔとしたとき、Δ≦ｔを満足することが好まし
い。即ち、この条件を満足するように、第１の接続孔の
上方の第２の層間絶縁層に第２の開口部を形成すること
が望ましい。
とのずれ（Δ）は、第１の接続孔の上方の第１の配線の
厚さをｔとしたとき、Δ≦ｔを満足することが好まし
い。即ち、この条件を満足するように、第１の接続孔の
上方の第２の層間絶縁層に第２の開口部を形成すること
が望ましい。
【００１６】基体／導体領域との組み合わせとしては、
シリコン半導体基板等の半導体基板／ソース・ドレイン
領域等の拡散領域や配線、基板の上方に形成された下層
絶縁層／下層絶縁層の上に形成された下層配線、基板の
上方に形成された下層絶縁層／下層絶縁層に埋め込まれ
た下層配線、基板上に形成された半導体層／半導体層の
上に形成された拡散領域や配線、を例示することができ
る。
シリコン半導体基板等の半導体基板／ソース・ドレイン
領域等の拡散領域や配線、基板の上方に形成された下層
絶縁層／下層絶縁層の上に形成された下層配線、基板の
上方に形成された下層絶縁層／下層絶縁層に埋め込まれ
た下層配線、基板上に形成された半導体層／半導体層の
上に形成された拡散領域や配線、を例示することができ
る。
【００１７】アルミニウム系合金としては、例えば、純
アルミニウム、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−
Ｃｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−Ｇｅ等の種々のアルミ
ニウム合金を挙げることができる。第１の層間絶縁層及
び第２の層間絶縁層として、ＳｉＯ2、ＢＰＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、ＮＳＧ、
ＳＯＧ、ＬＴＯ（Low Temperature Oxide、低温ＣＶＤ
−ＳｉＯ2）、ＳｉＮ、ＳｉＯＮ等の公知の絶縁材料、
あるいはこれらの絶縁材料を積層したものを用いること
ができる。
アルミニウム、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−
Ｃｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−Ｇｅ等の種々のアルミ
ニウム合金を挙げることができる。第１の層間絶縁層及
び第２の層間絶縁層として、ＳｉＯ2、ＢＰＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、ＮＳＧ、
ＳＯＧ、ＬＴＯ（Low Temperature Oxide、低温ＣＶＤ
−ＳｉＯ2）、ＳｉＮ、ＳｉＯＮ等の公知の絶縁材料、
あるいはこれらの絶縁材料を積層したものを用いること
ができる。
【００１８】
【作用】本発明においては、第１の層間絶縁層上に、第
１の接続孔と電気的に接続されそしてアルミニウム系合
金から成る平坦化された第１の配線層を形成する。その
結果、第１の接続孔の上方の第２の層間絶縁層に第２の
開口部を形成する際、第２の開口部を形成すべき第２の
層間絶縁層の部分の厚さの均一化を図ることができ、第
２の開口部を確実に且つ高い歩留まりで形成することが
できる。また、第２の開口部のアスペクト比が増加する
ことを抑制でき、高い信頼性を有する第２の接続孔を形
成することができる。
１の接続孔と電気的に接続されそしてアルミニウム系合
金から成る平坦化された第１の配線層を形成する。その
結果、第１の接続孔の上方の第２の層間絶縁層に第２の
開口部を形成する際、第２の開口部を形成すべき第２の
層間絶縁層の部分の厚さの均一化を図ることができ、第
２の開口部を確実に且つ高い歩留まりで形成することが
できる。また、第２の開口部のアスペクト比が増加する
ことを抑制でき、高い信頼性を有する第２の接続孔を形
成することができる。
【００１９】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
明を説明する。
【００２０】（実施例１）実施例１の半導体装置の配線
構造の形成方法においては、第２の層間絶縁層に設けら
れた第２の開口部を高融点金属材料で埋め込んで第２の
接続孔を形成し、次いで、第２の層間絶縁層上に、第２
の接続孔と電気的に接続された第２の配線を形成する。
高融点金属材料はタングステンから成り、ＣＶＤ法で成
膜する。また、第１の配線層の形成は、基体を２５０乃
至４５０゜Ｃに加熱した状態でアルミニウム系合金をス
パッタ法にて成膜する方法にて行う。基体は、シリコン
半導体基板から成り、導体領域はソース・ドレイン領域
から成る。
構造の形成方法においては、第２の層間絶縁層に設けら
れた第２の開口部を高融点金属材料で埋め込んで第２の
接続孔を形成し、次いで、第２の層間絶縁層上に、第２
の接続孔と電気的に接続された第２の配線を形成する。
高融点金属材料はタングステンから成り、ＣＶＤ法で成
膜する。また、第１の配線層の形成は、基体を２５０乃
至４５０゜Ｃに加熱した状態でアルミニウム系合金をス
パッタ法にて成膜する方法にて行う。基体は、シリコン
半導体基板から成り、導体領域はソース・ドレイン領域
から成る。
【００２１】以下、基体等の模式的な一部断面図である
図１〜図４を参照して、実施例１の半導体装置の配線構
造の形成方法を説明する。
図１〜図４を参照して、実施例１の半導体装置の配線構
造の形成方法を説明する。
【００２２】［工程−１００］先ず、シリコン半導体基
板から成る基体１０に、例えば、ＬＯＣＯＳ構造を有す
る素子分離領域１１を公知の方法で形成した後、基体１
０の表面を熱酸化法にて酸化し、厚さ１０ｎｍ程度のゲ
ート酸化膜１２を形成する。その後、全面にポリシリコ
ン層を例えばＣＶＤ法にて形成し、その上に例えばタン
グステンシリサイド層をＣＶＤ法等で形成し、タングス
テンシリサイド層、ポリシリコン層をパターニングす
る。こうして、ポリサイド構造を有するゲート電極１３
を形成することができる。尚、ゲート電極１３の構造
は、如何なる構造としてもよい。次に、ＬＤＤ構造形成
のためのイオン注入を行った後、例えばＣＶＤ法にて酸
化シリコン層を全面に堆積させ、かかる酸化シリコン層
をエッチバックする。こうして、ゲート電極１３の側壁
にゲートサイドウオール１４を形成することができる。
その後、イオン注入を行い、ソース・ドレイン領域１５
を形成する（図１の（Ａ）参照）。実施例１において
は、ソース・ドレイン領域１５が導体領域に相当する。
板から成る基体１０に、例えば、ＬＯＣＯＳ構造を有す
る素子分離領域１１を公知の方法で形成した後、基体１
０の表面を熱酸化法にて酸化し、厚さ１０ｎｍ程度のゲ
ート酸化膜１２を形成する。その後、全面にポリシリコ
ン層を例えばＣＶＤ法にて形成し、その上に例えばタン
グステンシリサイド層をＣＶＤ法等で形成し、タングス
テンシリサイド層、ポリシリコン層をパターニングす
る。こうして、ポリサイド構造を有するゲート電極１３
を形成することができる。尚、ゲート電極１３の構造
は、如何なる構造としてもよい。次に、ＬＤＤ構造形成
のためのイオン注入を行った後、例えばＣＶＤ法にて酸
化シリコン層を全面に堆積させ、かかる酸化シリコン層
をエッチバックする。こうして、ゲート電極１３の側壁
にゲートサイドウオール１４を形成することができる。
その後、イオン注入を行い、ソース・ドレイン領域１５
を形成する（図１の（Ａ）参照）。実施例１において
は、ソース・ドレイン領域１５が導体領域に相当する。
【００２３】［工程−１１０］次に、導体領域であるソ
ース・ドレイン領域１５が形成された基体１０上に第１
の層間絶縁層２０を形成した後、導体領域であるソース
・ドレイン領域１５上の第１の層間絶縁層２０に第１の
開口部２１を設ける（図１の（Ｂ）参照）。具体的に
は、全面にＣＶＤ法にてＳｉＯ2から成る第１の層間絶
縁層２０を堆積させる。その後、レジストマスクを用い
て、反応性イオンエッチング法（ＲＩＥ法）にて、ソー
ス・ドレイン領域１５上の第１の層間絶縁層２０に第１
の開口部２１を設ける。
ース・ドレイン領域１５が形成された基体１０上に第１
の層間絶縁層２０を形成した後、導体領域であるソース
・ドレイン領域１５上の第１の層間絶縁層２０に第１の
開口部２１を設ける（図１の（Ｂ）参照）。具体的に
は、全面にＣＶＤ法にてＳｉＯ2から成る第１の層間絶
縁層２０を堆積させる。その後、レジストマスクを用い
て、反応性イオンエッチング法（ＲＩＥ法）にて、ソー
ス・ドレイン領域１５上の第１の層間絶縁層２０に第１
の開口部２１を設ける。
【００２４】［工程−１２０］次いで、第１の開口部２
１を高融点金属材料で埋め込んで第１の接続孔２３を形
成する。具体的には、先ず、第１の開口部２１内を含む
第１の層間絶縁層２０上に、Ｔｉ層及びＴｉＮ層を、例
えば以下の条件のスパッタ法にて順次成膜する。Ｔｉ層
及びＴｉＮ層を形成する理由は、オーミックな低コンタ
クト抵抗を得ること、タングステンをＣＶＤ法にて成膜
する際の基体１０の損傷発生の防止、タングステンの密
着性向上のためである。尚、場合によっては、Ｔｉある
いはＴｉＮの１層構成とすることもできる。 Ｔｉ層（厚さ：３０ｎｍ） プロセスガス：Ａｒ＝１００sccm 圧力 ：０．４Ｐａ ＤＣ電力 ：５ｋＷ 基体加熱温度：１５０゜Ｃ ＴｉＮ層（厚さ：７０ｎｍ） プロセスガス：Ｎ2／Ａｒ＝８０／３０sccm 圧力 ：０．４Ｐａ ＤＣ電力 ：５ｋＷ 基体加熱温度：１５０゜Ｃ
１を高融点金属材料で埋め込んで第１の接続孔２３を形
成する。具体的には、先ず、第１の開口部２１内を含む
第１の層間絶縁層２０上に、Ｔｉ層及びＴｉＮ層を、例
えば以下の条件のスパッタ法にて順次成膜する。Ｔｉ層
及びＴｉＮ層を形成する理由は、オーミックな低コンタ
クト抵抗を得ること、タングステンをＣＶＤ法にて成膜
する際の基体１０の損傷発生の防止、タングステンの密
着性向上のためである。尚、場合によっては、Ｔｉある
いはＴｉＮの１層構成とすることもできる。 Ｔｉ層（厚さ：３０ｎｍ） プロセスガス：Ａｒ＝１００sccm 圧力 ：０．４Ｐａ ＤＣ電力 ：５ｋＷ 基体加熱温度：１５０゜Ｃ ＴｉＮ層（厚さ：７０ｎｍ） プロセスガス：Ｎ2／Ａｒ＝８０／３０sccm 圧力 ：０．４Ｐａ ＤＣ電力 ：５ｋＷ 基体加熱温度：１５０゜Ｃ
【００２５】ＴｉＮ層の成膜後、ＴｉＮ層のバリア性向
上のために、以下に例示する条件のアニール処理を施す
ことが望ましい。 雰囲気：窒素ガス１００％ 温度 ：４５０゜Ｃ 時間 ：３０分
上のために、以下に例示する条件のアニール処理を施す
ことが望ましい。 雰囲気：窒素ガス１００％ 温度 ：４５０゜Ｃ 時間 ：３０分
【００２６】その後、ＴｉＮ層上にタングステン層２２
をＣＶＤ法にて成膜する（図１の（Ｃ）参照）。尚、Ｔ
ｉＮ層及びＴｉ層の図示は省略した。タングステン層２
２の成膜条件を、以下に例示する。第１の層間絶縁層２
０上のタングステン層２２の厚さを０．５μｍとした。 使用ガス：ＷＦ6／Ｈ2／Ａｒ＝７５／５００／２８００
sccm 圧力 ：１．０６×１０4Ｐａ 成膜温度：４５０゜Ｃ
をＣＶＤ法にて成膜する（図１の（Ｃ）参照）。尚、Ｔ
ｉＮ層及びＴｉ層の図示は省略した。タングステン層２
２の成膜条件を、以下に例示する。第１の層間絶縁層２
０上のタングステン層２２の厚さを０．５μｍとした。 使用ガス：ＷＦ6／Ｈ2／Ａｒ＝７５／５００／２８００
sccm 圧力 ：１．０６×１０4Ｐａ 成膜温度：４５０゜Ｃ
【００２７】次に、第１の層間絶縁層２０上のタングス
テン層２２、ＴｉＮ層、Ｔｉ層をエッチバックして除去
する。エッチバックの条件を以下に例示する。 使用ガス ：ＳＦ6／Ｃｌ2＝２５／２０sccm 圧力 ：１Ｐａ マイクロ波電力：９５０Ｗ ＲＦ電力 ：５０Ｗ（２ＭＨｚ）
テン層２２、ＴｉＮ層、Ｔｉ層をエッチバックして除去
する。エッチバックの条件を以下に例示する。 使用ガス ：ＳＦ6／Ｃｌ2＝２５／２０sccm 圧力 ：１Ｐａ マイクロ波電力：９５０Ｗ ＲＦ電力 ：５０Ｗ（２ＭＨｚ）
【００２８】こうして、第１の開口部２１をタングステ
ンから成る高融点金属材料で埋め込み、第１の接続孔２
３を形成することができる。この状態を図２の（Ａ）に
示す。尚、第１の層間絶縁層２０上のタングステン層２
２等をエッチバックする際、第１の層間絶縁層２０上の
タングステン層２２等を完全に除去しようとした場合、
タングステン層２２を不可避的にオーバーエッチングす
る必要がある。その結果、第１の開口部２１の上方のタ
ングステン層２２に凹部２４が形成される。
ンから成る高融点金属材料で埋め込み、第１の接続孔２
３を形成することができる。この状態を図２の（Ａ）に
示す。尚、第１の層間絶縁層２０上のタングステン層２
２等をエッチバックする際、第１の層間絶縁層２０上の
タングステン層２２等を完全に除去しようとした場合、
タングステン層２２を不可避的にオーバーエッチングす
る必要がある。その結果、第１の開口部２１の上方のタ
ングステン層２２に凹部２４が形成される。
【００２９】［工程−１３０］次に、第１の層間絶縁層
２０上に、第１の接続孔２３と電気的に接続されそして
アルミニウム系合金から成る平坦化された第１の配線層
３０を形成する。具体的には、先ず、第１の層間絶縁層
２０上での第１の配線層の濡れ性改善のために、全面に
厚さ０．１μｍのＴｉから成る濡れ性改善層（図示せ
ず）を［工程−１２０］と同様の条件のスパッタ法にて
成膜する。
２０上に、第１の接続孔２３と電気的に接続されそして
アルミニウム系合金から成る平坦化された第１の配線層
３０を形成する。具体的には、先ず、第１の層間絶縁層
２０上での第１の配線層の濡れ性改善のために、全面に
厚さ０．１μｍのＴｉから成る濡れ性改善層（図示せ
ず）を［工程−１２０］と同様の条件のスパッタ法にて
成膜する。
【００３０】次いで、基体を２５０乃至４５０゜Ｃ（実
施例１においては、３００゜Ｃ）に加熱した状態でアル
ミニウム系合金（実施例１においては、Ａｌ−０．５％
Ｃｕ）をスパッタ法にて成膜することで、第１の配線層
３０を形成する（図２の（Ｂ）参照）。第１の層間絶縁
層２０上の第１の配線層３０の厚さを０．４μｍとし
た。第１の配線層のスパッタ条件を以下に例示する。 ターゲット ：Ａｌ−０．５％Ｃｕ プロセスガス：Ａｒ＝１００sccm 圧力 ：０．４Ｐａ ＤＣ電力 ：５ｋＷ 基体加熱温度：３００゜Ｃ
施例１においては、３００゜Ｃ）に加熱した状態でアル
ミニウム系合金（実施例１においては、Ａｌ−０．５％
Ｃｕ）をスパッタ法にて成膜することで、第１の配線層
３０を形成する（図２の（Ｂ）参照）。第１の層間絶縁
層２０上の第１の配線層３０の厚さを０．４μｍとし
た。第１の配線層のスパッタ条件を以下に例示する。 ターゲット ：Ａｌ−０．５％Ｃｕ プロセスガス：Ａｒ＝１００sccm 圧力 ：０．４Ｐａ ＤＣ電力 ：５ｋＷ 基体加熱温度：３００゜Ｃ
【００３１】基体１０を３００゜Ｃに加熱することによ
って、第１の層間絶縁層２０上（より具体的には、濡れ
改善層上）に堆積したアルミニウム系合金から成る第１
の配線層３０は流動状態となり、タングステン層２２に
形成された凹部２４は第１の配線層３０で確実に埋め込
まれ、しかも、第１の配線層３０が平坦化される。アル
ミニウム系合金の流動化は、アルミニウム原子が拡散す
るのではなく、アルミニウム系合金膜が、エネルギーの
高い表面の面積を縮小させようとして、全体の形状を変
化させることに起因する。従って、第１の配線層３０を
確実に平滑化することができる。
って、第１の層間絶縁層２０上（より具体的には、濡れ
改善層上）に堆積したアルミニウム系合金から成る第１
の配線層３０は流動状態となり、タングステン層２２に
形成された凹部２４は第１の配線層３０で確実に埋め込
まれ、しかも、第１の配線層３０が平坦化される。アル
ミニウム系合金の流動化は、アルミニウム原子が拡散す
るのではなく、アルミニウム系合金膜が、エネルギーの
高い表面の面積を縮小させようとして、全体の形状を変
化させることに起因する。従って、第１の配線層３０を
確実に平滑化することができる。
【００３２】その後、フォトリソグラフィ工程における
レジスト露光光の第１の配線層３０による反射を防止す
るために、第１の配線層３０の全面に厚さ２０ｎｍのＴ
ｉＮから成る反射防止層（図示せず）を成膜することが
望ましい。
レジスト露光光の第１の配線層３０による反射を防止す
るために、第１の配線層３０の全面に厚さ２０ｎｍのＴ
ｉＮから成る反射防止層（図示せず）を成膜することが
望ましい。
【００３３】次いで、フォトリソグラフィ技術及びＲＩ
Ｅ技術を用いて、第１の配線層３０をパターニングして
第１の配線３１を形成する。こうして、図３の（Ａ）に
示す構造を得ることができる。ＲＩＥ条件を以下に例示
する。 使用ガス：ＢＣｌ3／Ｃｌ2＝６０／９０sccm 圧力 ：２Ｐａ ＲＦ電力：１．２ｋＷ
Ｅ技術を用いて、第１の配線層３０をパターニングして
第１の配線３１を形成する。こうして、図３の（Ａ）に
示す構造を得ることができる。ＲＩＥ条件を以下に例示
する。 使用ガス：ＢＣｌ3／Ｃｌ2＝６０／９０sccm 圧力 ：２Ｐａ ＲＦ電力：１．２ｋＷ
【００３４】［工程−１４０］その後、第１の配線３１
上を含む第１の層間絶縁層２０上に、第２の層間絶縁層
４０を形成し、次いで、第１の接続孔２３の上方の第２
の層間絶縁層４０に第２の開口部４１を形成する（図３
の（Ｂ）参照）。第１の接続孔の上方の第１の配線の厚
さ（但し、第１の層間絶縁層２０の頂面を基準とする厚
さである）をｔとしたとき、第１の接続孔の中心と第２
の接続孔の中心とのずれ（Δ）が、Δ≦ｔを満足するよ
うに、第１の接続孔２３の上方の第２の層間絶縁層４０
に第２の開口部４１を形成することが望ましい。第２の
層間絶縁層４０の形成及び第２の開口部４１の形成は、
［工程−１１０］と同様とすればよい。
上を含む第１の層間絶縁層２０上に、第２の層間絶縁層
４０を形成し、次いで、第１の接続孔２３の上方の第２
の層間絶縁層４０に第２の開口部４１を形成する（図３
の（Ｂ）参照）。第１の接続孔の上方の第１の配線の厚
さ（但し、第１の層間絶縁層２０の頂面を基準とする厚
さである）をｔとしたとき、第１の接続孔の中心と第２
の接続孔の中心とのずれ（Δ）が、Δ≦ｔを満足するよ
うに、第１の接続孔２３の上方の第２の層間絶縁層４０
に第２の開口部４１を形成することが望ましい。第２の
層間絶縁層４０の形成及び第２の開口部４１の形成は、
［工程−１１０］と同様とすればよい。
【００３５】［工程−１５０］次いで、第２の開口部４
１をタングステンから成る高融点金属材料で埋め込んで
第２の接続孔４３を形成する（図４の（Ａ）参照）。第
２の接続孔４３の形成は、［工程−１２０］と同様とす
ることができるので、詳細な説明は省略する。
１をタングステンから成る高融点金属材料で埋め込んで
第２の接続孔４３を形成する（図４の（Ａ）参照）。第
２の接続孔４３の形成は、［工程−１２０］と同様とす
ることができるので、詳細な説明は省略する。
【００３６】［工程−１６０］次いで、第２の層間絶縁
層４０上に、第２の接続孔４３と電気的に接続された第
２の配線５１を形成する。第２の配線５１の形成は、
［工程−１３０］と同様とすることができるので、詳細
な説明は省略する。こうして、図４の（Ｂ）に示す所謂
スタックトコンタクトプラグ構造を有する半導体装置の
配線構造を形成することができる。
層４０上に、第２の接続孔４３と電気的に接続された第
２の配線５１を形成する。第２の配線５１の形成は、
［工程−１３０］と同様とすることができるので、詳細
な説明は省略する。こうして、図４の（Ｂ）に示す所謂
スタックトコンタクトプラグ構造を有する半導体装置の
配線構造を形成することができる。
【００３７】尚、［工程−１４０］、［工程−１５
０］、［工程−１６０］を繰り返すことによって、より
多数の接続孔が重ねられたスタックトコンタクトプラグ
構造を形成することもできる。
０］、［工程−１６０］を繰り返すことによって、より
多数の接続孔が重ねられたスタックトコンタクトプラグ
構造を形成することもできる。
【００３８】（実施例２）実施例２の半導体装置の配線
構造の形成方法が実施例１と相違する点は、第１の配線
層３０の形成を、アルミニウム系合金をスパッタ法にて
成膜した後、基体を２５０乃至５２０゜Ｃに加熱する方
法により行う点にある。また、基体が、半導体基板の上
方に形成された下層絶縁層から成り、導体領域が下層配
線から成る点も、実施例１と相違する。
構造の形成方法が実施例１と相違する点は、第１の配線
層３０の形成を、アルミニウム系合金をスパッタ法にて
成膜した後、基体を２５０乃至５２０゜Ｃに加熱する方
法により行う点にある。また、基体が、半導体基板の上
方に形成された下層絶縁層から成り、導体領域が下層配
線から成る点も、実施例１と相違する。
【００３９】以下、基体等の模式的な一部断面図である
図５〜図８を参照して、実施例２の半導体装置の配線構
造の形成方法を説明する。
図５〜図８を参照して、実施例２の半導体装置の配線構
造の形成方法を説明する。
【００４０】［工程−２００］先ず、導体領域である下
層配線６１が形成された下層絶縁層である基体６０上に
第１の層間絶縁層２０を形成した後、導体領域であるソ
ース・ドレイン領域１５上の第１の層間絶縁層２０に第
１の開口部２１を設ける（図５の（Ａ）参照）。具体的
には、全面にＣＶＤ法にてＳｉＯ2から成る第１の層間
絶縁層２０を堆積させる。その後、レジストマスクを用
いて、ＲＩＥ法にて、下層配線６１上の第１の層間絶縁
層２０に第１の開口部２１を設ける。下層配線６１が下
層絶縁層である基体６０に埋め込まれた構造としたが、
このような下層絶縁層の上に下層配線が設けられた構造
としてもよい。尚、基体６０は、例えば半導体基板（図
示せず）上に形成されている。
層配線６１が形成された下層絶縁層である基体６０上に
第１の層間絶縁層２０を形成した後、導体領域であるソ
ース・ドレイン領域１５上の第１の層間絶縁層２０に第
１の開口部２１を設ける（図５の（Ａ）参照）。具体的
には、全面にＣＶＤ法にてＳｉＯ2から成る第１の層間
絶縁層２０を堆積させる。その後、レジストマスクを用
いて、ＲＩＥ法にて、下層配線６１上の第１の層間絶縁
層２０に第１の開口部２１を設ける。下層配線６１が下
層絶縁層である基体６０に埋め込まれた構造としたが、
このような下層絶縁層の上に下層配線が設けられた構造
としてもよい。尚、基体６０は、例えば半導体基板（図
示せず）上に形成されている。
【００４１】［工程−２１０］次いで、例えば実施例１
の［工程−１２０］と同様の方法で、第１の開口部２１
を高融点金属材料で埋め込んで第１の接続孔２３を形成
する。この状態を図５の（Ｂ）に示す。
の［工程−１２０］と同様の方法で、第１の開口部２１
を高融点金属材料で埋め込んで第１の接続孔２３を形成
する。この状態を図５の（Ｂ）に示す。
【００４２】［工程−２２０］次に、第１の層間絶縁層
２０上に、第１の接続孔２３と電気的に接続されそして
アルミニウム系合金から成る平坦化された第１の配線層
３０を形成する。具体的には、先ず、実施例１の［工程
−１３０］と同様に濡れ性改善層（図示せず）をスパッ
タ法にて成膜する。
２０上に、第１の接続孔２３と電気的に接続されそして
アルミニウム系合金から成る平坦化された第１の配線層
３０を形成する。具体的には、先ず、実施例１の［工程
−１３０］と同様に濡れ性改善層（図示せず）をスパッ
タ法にて成膜する。
【００４３】その後、アルミニウム系合金（実施例２に
おいては、Ａｌ−０．５％Ｃｕ）をスパッタ法にて全面
に成膜する（図６の（Ａ）参照）。第１の層間絶縁層２
０上の第１の配線層３０の厚さを０．４μｍとした。第
１の配線層３０のスパッタ条件を以下に例示する。 ターゲット ：Ａｌ−０．５％Ｃｕ プロセスガス：Ａｒ＝１００sccm 圧力 ：０．４Ｐａ ＤＣ電力 ：５ｋＷ 基体加熱温度：１５０゜Ｃ
おいては、Ａｌ−０．５％Ｃｕ）をスパッタ法にて全面
に成膜する（図６の（Ａ）参照）。第１の層間絶縁層２
０上の第１の配線層３０の厚さを０．４μｍとした。第
１の配線層３０のスパッタ条件を以下に例示する。 ターゲット ：Ａｌ−０．５％Ｃｕ プロセスガス：Ａｒ＝１００sccm 圧力 ：０．４Ｐａ ＤＣ電力 ：５ｋＷ 基体加熱温度：１５０゜Ｃ
【００４４】第１の配線層３０の成膜後、真空状態を破
らずに、基体を２５０乃至５２０゜Ｃ（実施例２におい
ては、４００゜Ｃ）に加熱する。これによって、第１の
層間絶縁層２０上に堆積したアルミニウム系合金から成
る第１の配線層３０は流動状態となり、第１の接続孔２
３の上に流入し、第１の接続孔２３の上部に形成された
凹部２４はアルミニウム系合金で確実に埋め込まれ、一
方、第１の層間絶縁層２０の上の第１の配線層３０は平
坦化される（図６の（Ｂ）参照）。加熱条件を、例えば
以下のとおりとすることができる。尚、プロセスガス圧
力を高圧としてもよい。 加熱方式 ： 基板裏面ガス加熱 加熱温度 ： ４００゜Ｃ 加熱時間 ： ３分 プロセスガス ： Ａｒ＝１００sccm プロセスガス圧力： １．１×１０3Ｐａ
らずに、基体を２５０乃至５２０゜Ｃ（実施例２におい
ては、４００゜Ｃ）に加熱する。これによって、第１の
層間絶縁層２０上に堆積したアルミニウム系合金から成
る第１の配線層３０は流動状態となり、第１の接続孔２
３の上に流入し、第１の接続孔２３の上部に形成された
凹部２４はアルミニウム系合金で確実に埋め込まれ、一
方、第１の層間絶縁層２０の上の第１の配線層３０は平
坦化される（図６の（Ｂ）参照）。加熱条件を、例えば
以下のとおりとすることができる。尚、プロセスガス圧
力を高圧としてもよい。 加熱方式 ： 基板裏面ガス加熱 加熱温度 ： ４００゜Ｃ 加熱時間 ： ３分 プロセスガス ： Ａｒ＝１００sccm プロセスガス圧力： １．１×１０3Ｐａ
【００４５】ここで、基板裏面ガス加熱方式とは、基板
の裏面に配置したヒーターブロックを所定の温度（加熱
温度）に加熱し、ヒーターブロックと基板の裏面の間に
プロセスガスを導入することによって基板を含む全体を
加熱する方式である。加熱方式としては、この方式以外
にもランプ加熱方式等を用いることができる。
の裏面に配置したヒーターブロックを所定の温度（加熱
温度）に加熱し、ヒーターブロックと基板の裏面の間に
プロセスガスを導入することによって基板を含む全体を
加熱する方式である。加熱方式としては、この方式以外
にもランプ加熱方式等を用いることができる。
【００４６】その後、第１の配線層３０の全面に厚さ２
０ｎｍのＴｉＮから成る反射防止層（図示せず）を成膜
することが望ましい。
０ｎｍのＴｉＮから成る反射防止層（図示せず）を成膜
することが望ましい。
【００４７】次いで、フォトリソグラフィ技術及びＲＩ
Ｅ技術を用いて、第１の配線層３０をパターニングして
第１の配線３１を形成する。こうして、図７の（Ａ）に
示す構造を得ることができる。ＲＩＥ条件は、実施例１
の［工程−１３０］と同様とすることができる。
Ｅ技術を用いて、第１の配線層３０をパターニングして
第１の配線３１を形成する。こうして、図７の（Ａ）に
示す構造を得ることができる。ＲＩＥ条件は、実施例１
の［工程−１３０］と同様とすることができる。
【００４８】［工程−２３０］その後、第１の配線３１
上を含む第１の層間絶縁層２０上に、第２の層間絶縁層
４０を形成し、次いで、第１の接続孔２３の上方の第２
の層間絶縁層４０に第２の開口部４１を形成する（図７
の（Ｂ）参照）。この工程は実施例１の［工程−１４
０］と同様とすることができる。
上を含む第１の層間絶縁層２０上に、第２の層間絶縁層
４０を形成し、次いで、第１の接続孔２３の上方の第２
の層間絶縁層４０に第２の開口部４１を形成する（図７
の（Ｂ）参照）。この工程は実施例１の［工程−１４
０］と同様とすることができる。
【００４９】［工程−２４０］次いで、実施例１の［工
程−１５０］と同様に、第２の開口部４１をタングステ
ンから成る高融点金属材料で埋め込んで第２の接続孔４
３を形成する（図８の（Ａ）参照）。
程−１５０］と同様に、第２の開口部４１をタングステ
ンから成る高融点金属材料で埋め込んで第２の接続孔４
３を形成する（図８の（Ａ）参照）。
【００５０】［工程−２５０］その後、実施例１の［工
程−１６０］と同様に、第２の層間絶縁層４０上に、第
２の接続孔４３と電気的に接続された第２の配線５１を
形成する。こうして、図８の（Ｂ）に示す所謂スタック
トコンタクトプラグ構造を有する半導体装置の配線構造
を形成することができる。
程−１６０］と同様に、第２の層間絶縁層４０上に、第
２の接続孔４３と電気的に接続された第２の配線５１を
形成する。こうして、図８の（Ｂ）に示す所謂スタック
トコンタクトプラグ構造を有する半導体装置の配線構造
を形成することができる。
【００５１】尚、［工程−２３０］、［工程−２４
０］、［工程−２５０］を繰り返すことによって、より
多数の接続孔が重ねられたスタックトコンタクトプラグ
構造を形成することもできる。
０］、［工程−２５０］を繰り返すことによって、より
多数の接続孔が重ねられたスタックトコンタクトプラグ
構造を形成することもできる。
【００５２】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例１に示した基体及び導体領域の構造に対
して、実施例２で説明した配線構造の形成方法を適用す
ることができるし、実施例２に示した基体及び導体領域
の構造に対して、実施例１で説明した配線構造の形成方
法を適用することができる。
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例１に示した基体及び導体領域の構造に対
して、実施例２で説明した配線構造の形成方法を適用す
ることができるし、実施例２に示した基体及び導体領域
の構造に対して、実施例１で説明した配線構造の形成方
法を適用することができる。
【００５３】実施例１の［工程−１５０］若しくは実施
例２の［工程−２４０］においては、第２の開口部４１
をタングステンから成る高融点金属材料で埋め込んで第
２の接続孔４３を形成した。その代わりに、実施例１の
［工程−１３０］若しくは実施例２の［工程−２２０］
と同様の方法で、第２の開口部４１内を含む第２の層間
絶縁層４０上に、金属配線材料（例えば、アルミニウム
系合金）から成る第２の配線層を形成し、併せて、第２
の開口部４１を金属配線材料で埋め込んで第２の接続孔
７０を形成する。その後、この第２の配線層をパターニ
ングして第２の配線７１を形成することもできる。こう
して形成された半導体装置の配線構造の図９の（Ａ）及
び（Ｂ）に模式的な一部断面図で示す。
例２の［工程−２４０］においては、第２の開口部４１
をタングステンから成る高融点金属材料で埋め込んで第
２の接続孔４３を形成した。その代わりに、実施例１の
［工程−１３０］若しくは実施例２の［工程−２２０］
と同様の方法で、第２の開口部４１内を含む第２の層間
絶縁層４０上に、金属配線材料（例えば、アルミニウム
系合金）から成る第２の配線層を形成し、併せて、第２
の開口部４１を金属配線材料で埋め込んで第２の接続孔
７０を形成する。その後、この第２の配線層をパターニ
ングして第２の配線７１を形成することもできる。こう
して形成された半導体装置の配線構造の図９の（Ａ）及
び（Ｂ）に模式的な一部断面図で示す。
【００５４】実施例においては、所謂ブランケットタン
グステンＣＶＤ法で接続孔を形成した。その代わりに、
ＣＶＤ法で銅層を形成することによって、銅から成る高
融点金属材料で開口部を埋め込み、接続孔を形成するこ
ともできる。ＣＶＤ法による銅層の形成条件を以下に例
示する。尚、ＨＦＡとは、ヘキサフルオロアセチルアセ
トネートの略である。 銅のＣＶＤ成膜条件 使用ガス ： Ｃｕ（ＨＦＡ）2／Ｈ2＝１０／１００
０sccm 圧力 ： ２．６×１０3Ｐａ 基板加熱温度： ３５０゜Ｃ パワー ： ５００Ｗ
グステンＣＶＤ法で接続孔を形成した。その代わりに、
ＣＶＤ法で銅層を形成することによって、銅から成る高
融点金属材料で開口部を埋め込み、接続孔を形成するこ
ともできる。ＣＶＤ法による銅層の形成条件を以下に例
示する。尚、ＨＦＡとは、ヘキサフルオロアセチルアセ
トネートの略である。 銅のＣＶＤ成膜条件 使用ガス ： Ｃｕ（ＨＦＡ）2／Ｈ2＝１０／１００
０sccm 圧力 ： ２．６×１０3Ｐａ 基板加熱温度： ３５０゜Ｃ パワー ： ５００Ｗ
【００５５】
【発明の効果】本発明においては、第１の層間絶縁層上
に、第１の接続孔と電気的に接続されそしてアルミニウ
ム系合金から成る平坦化された第１の配線層を形成する
ので、第２の開口部を確実に且つ高い歩留まりで形成す
ることができる。また、第２の開口部のアスペクト比が
増加することを抑制できるので、高い信頼性を有する第
２の接続孔を形成することができる。その結果、高い信
頼性を有するスタックトコンタクトプラグ構造を高い歩
留まりで確実に作製することができ、半導体集積回路の
集積度を大幅に上げることができ、半導体集積回路の製
造コストの低減を図ることが可能になる。
に、第１の接続孔と電気的に接続されそしてアルミニウ
ム系合金から成る平坦化された第１の配線層を形成する
ので、第２の開口部を確実に且つ高い歩留まりで形成す
ることができる。また、第２の開口部のアスペクト比が
増加することを抑制できるので、高い信頼性を有する第
２の接続孔を形成することができる。その結果、高い信
頼性を有するスタックトコンタクトプラグ構造を高い歩
留まりで確実に作製することができ、半導体集積回路の
集積度を大幅に上げることができ、半導体集積回路の製
造コストの低減を図ることが可能になる。
【図１】実施例１の半導体装置の配線構造の形成方法の
各工程を説明するための基体等の模式的な一部断面図で
ある。
各工程を説明するための基体等の模式的な一部断面図で
ある。
【図２】図１に引き続き、実施例１の半導体装置の配線
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
【図３】図２に引き続き、実施例１の半導体装置の配線
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
【図４】図３に引き続き、実施例１の半導体装置の配線
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
【図５】実施例２の半導体装置の配線構造の形成方法の
各工程を説明するための基体等の模式的な一部断面図で
ある。
各工程を説明するための基体等の模式的な一部断面図で
ある。
【図６】図５に引き続き、実施例２の半導体装置の配線
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
【図７】図６に引き続き、実施例２の半導体装置の配線
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
【図８】図７に引き続き、実施例２の半導体装置の配線
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。
【図９】実施例１及び実施例２の半導体装置の配線構造
の形成方法の変形によって形成された半導体装置の配線
構造を示す模式的な一部断面図である。
の形成方法の変形によって形成された半導体装置の配線
構造を示す模式的な一部断面図である。
【図１０】従来のブランケットタングステンＣＶＤ法に
よる接続孔の形成とスパッタ法による配線層の形成を組
み合わせた方法を説明するための基体等の模式的な一部
断面図である。
よる接続孔の形成とスパッタ法による配線層の形成を組
み合わせた方法を説明するための基体等の模式的な一部
断面図である。
【図１１】従来のスタックトコンタクトプラグ構造の形
成方法を説明するための基体等の模式的な一部断面図で
ある。
成方法を説明するための基体等の模式的な一部断面図で
ある。
１０，６０ 基体 １１ 素子分離領域 １２ ゲート酸化膜 １３ ゲート電極 １４ ゲートサイドウオール １５ ソース・ドレイン領域 ２０ 第１の層間絶縁層 ２１ 第１の開口部 ２２ タングステン層 ２３ 第１の接続孔 ２４ 凹部 ３０ 第１の配線層 ３１ 第１の配線 ４０ 第２の層間絶縁層 ４１ 第２の開口部 ４３，７０ 第２の接続孔 ５０ 第２の配線層 ５１，７１ 第２の配線 ６１ 下層配線
Claims (5)
- 【請求項１】（イ）導体領域が形成された基体上に第１
の層間絶縁層を形成した後、導体領域上の第１の層間絶
縁層に第１の開口部を設け、次いで、該第１の開口部を
高融点金属材料で埋め込んで第１の接続孔を形成する工
程と、 （ロ）該第１の層間絶縁層上に、該第１の接続孔と電気
的に接続されそしてアルミニウム系合金から成る平坦化
された第１の配線層を形成し、次いで、該第１の配線層
をパターニングして第１の配線を形成する工程と、 （ハ）第１の配線上を含む第１の層間絶縁層上に、第２
の層間絶縁層を形成した後、第１の接続孔の上方の第２
の層間絶縁層に第２の開口部を形成する工程と、 （ニ）該第２の開口部を高融点金属材料で埋め込んで第
２の接続孔を形成し、次いで、該第２の層間絶縁層上
に、該第２の接続孔と電気的に接続された第２の配線を
形成する工程、から成ることを特徴とする半導体装置の
配線構造の形成方法。 - 【請求項２】前記工程（ニ）に代えて、第２の開口部内
を含む第２の層間絶縁層上に金属配線材料から成る第２
の配線層を形成した後、該第２の配線層をパターニング
して第２の配線を形成する工程を含むことを特徴とする
請求項１に記載の半導体装置の配線構造の形成方法。 - 【請求項３】高融点金属材料はタングステン若しくは銅
から成ることを特徴とする請求項１又は請求項２に記載
の半導体装置の配線構造の形成方法。 - 【請求項４】前記工程（ロ）における第１の配線層の形
成は、基体を２５０乃至４５０゜Ｃに加熱した状態でア
ルミニウム系合金をスパッタ法にて成膜する方法にて行
われることを特徴とする請求項１乃至請求項３のいずれ
か１項に記載の半導体装置の配線構造の形成方法。 - 【請求項５】前記工程（ロ）における第１の配線層の形
成は、アルミニウム系合金をスパッタ法にて成膜した
後、基体を２５０乃至５２０゜Ｃに加熱する方法にて行
われることを特徴とする請求項１乃至請求項３のいずれ
か１項に記載の半導体装置の配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9778395A JPH08274101A (ja) | 1995-03-30 | 1995-03-30 | 半導体装置の配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9778395A JPH08274101A (ja) | 1995-03-30 | 1995-03-30 | 半導体装置の配線構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274101A true JPH08274101A (ja) | 1996-10-18 |
Family
ID=14201423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9778395A Pending JPH08274101A (ja) | 1995-03-30 | 1995-03-30 | 半導体装置の配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274101A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197685B1 (en) | 1997-07-11 | 2001-03-06 | Matsushita Electronics Corporation | Method of producing multilayer wiring device with offset axises of upper and lower plugs |
| US6528414B1 (en) | 1998-08-18 | 2003-03-04 | Seiko Epson Corporation | Methods for forming wiring line structures in semiconductor devices |
| JP2010251767A (ja) * | 2010-05-18 | 2010-11-04 | Fujitsu Semiconductor Ltd | 半導体装置 |
| JP2012015531A (ja) * | 2011-08-01 | 2012-01-19 | Renesas Electronics Corp | 半導体装置 |
| JP2012019221A (ja) * | 2011-08-01 | 2012-01-26 | Renesas Electronics Corp | 半導体装置 |
| JP2014120569A (ja) * | 2012-12-14 | 2014-06-30 | Canon Inc | 光電変換装置の製造方法 |
-
1995
- 1995-03-30 JP JP9778395A patent/JPH08274101A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7642654B2 (en) | 1997-07-11 | 2010-01-05 | Panasonic Corporation | Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor to be used for reliability evaluation |
| US6580176B2 (en) | 1997-07-11 | 2003-06-17 | Matsushita Electric Industrial Co., Ltd. | Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation |
| US6815338B2 (en) | 1997-07-11 | 2004-11-09 | Matsushita Electric Industrial Co., Ltd. | Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation |
| US7148572B2 (en) | 1997-07-11 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation |
| US7443031B2 (en) | 1997-07-11 | 2008-10-28 | Matsushita Electric Industrial Co., Ltd. | Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation |
| US6197685B1 (en) | 1997-07-11 | 2001-03-06 | Matsushita Electronics Corporation | Method of producing multilayer wiring device with offset axises of upper and lower plugs |
| US7911060B2 (en) | 1997-07-11 | 2011-03-22 | Panasonic Corporation | Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation |
| US8110495B2 (en) | 1997-07-11 | 2012-02-07 | Panasonic Corporation | Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation |
| US6528414B1 (en) | 1998-08-18 | 2003-03-04 | Seiko Epson Corporation | Methods for forming wiring line structures in semiconductor devices |
| JP2010251767A (ja) * | 2010-05-18 | 2010-11-04 | Fujitsu Semiconductor Ltd | 半導体装置 |
| JP2012015531A (ja) * | 2011-08-01 | 2012-01-19 | Renesas Electronics Corp | 半導体装置 |
| JP2012019221A (ja) * | 2011-08-01 | 2012-01-26 | Renesas Electronics Corp | 半導体装置 |
| JP2014120569A (ja) * | 2012-12-14 | 2014-06-30 | Canon Inc | 光電変換装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5356836A (en) | Aluminum plug process | |
| US5981377A (en) | Semiconductor device with improved trench interconnected to connection plug mating and method of making same | |
| US6194315B1 (en) | Electrochemical cobalt silicide liner for metal contact fills and damascene processes | |
| JP3365112B2 (ja) | 半導体装置の配線形成方法 | |
| JP3050161B2 (ja) | 半導体装置及びその製造方法 | |
| JP2791768B2 (ja) | 半導体装置の金属配線の形成方法 | |
| US6888247B2 (en) | Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same | |
| JPH09135005A (ja) | 半導体装置の配線形成方法 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| JPH09213802A (ja) | 半導体素子の接続孔及びその形成方法、並びに半導体素子の配線構造及び半導体素子 | |
| JPH08274101A (ja) | 半導体装置の配線構造の形成方法 | |
| JP2002299436A (ja) | 半導体装置およびその製造方法 | |
| US20040056359A1 (en) | Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same | |
| US5982039A (en) | Completely buried contact holes | |
| JP3651112B2 (ja) | 配線形成方法 | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JPH10144790A (ja) | 半導体装置における配線形成方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH09232431A (ja) | 半導体装置における接続孔の形成方法 | |
| JPH08172130A (ja) | 半導体装置の配線構造及びその形成方法 | |
| JPH1050835A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 |