JPH08274233A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH08274233A
JPH08274233A JP7071983A JP7198395A JPH08274233A JP H08274233 A JPH08274233 A JP H08274233A JP 7071983 A JP7071983 A JP 7071983A JP 7198395 A JP7198395 A JP 7198395A JP H08274233 A JPH08274233 A JP H08274233A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
protective film
plating layer
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7071983A
Other languages
English (en)
Inventor
Yaichi Tanaka
弥一 田中
Eiichi Kobayashi
栄一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7071983A priority Critical patent/JPH08274233A/ja
Publication of JPH08274233A publication Critical patent/JPH08274233A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Formation Of Insulating Films (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半田レスの外装メッキを提供すると共に、外
装メッキとベース金属との電池腐食を完全に防止するこ
とができる半導体装置を提供する。 【構成】外部接続リード12のベース金属13の表面に
パラジウムメッキ層14を形成する。外部接続リード1
2の切断端面を含め、外部接続リード12をトリアジン
ジチオール類からなる有機化合物水溶液に浸してパラジ
ウムメッキ層14の表面に保護膜15を形成し、析出粒
子14a間の気孔を封孔する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特にリードフレームの
半田メッキを廃止した半導体装置とその製造方法に関す
る。
【0002】
【従来の技術】集積回路のリードフレームに対しては、
半導体チップの接着性、及びボンディングワイヤの接着
性を円滑に行うために、表面に内装メッキとしての金メ
ッキまたは銀メッキを施すことq多い。この場合、メッ
キする範囲によってリードフレームの全面にメッキを施
す全面メッキ法と、半導体チップのチップ搭載部分とボ
ンディングワイヤの接着部分にのみメッキを施す部分メ
ッキ法とに分類され、後者の方が使用する貴金属の絶対
量が少ないのでコスト適に望ましいとされている半導体
集積回路装置の製造は、このような内装メッキを施した
リードフレームに、ダイボンド、ワイヤボンド、および
樹脂モールド工程を施して行われる。
【0003】上記の内装メッキに対し、樹脂モールド後
に樹脂の外部に導出されたリードに対して行うメッキを
外装メッキと言う(リードフィニッシュとも言う)。外
装メッキは半導体装置を実装する際に実装基板の接続端
子とリードとの電気的接続を容易ならしめる目的で施す
もので、材料としては安価で信頼性の高い半田が多用さ
れており、手法としては単体トランジスタなどのピンピ
ッチが大きいものに適用される半田ディップ法と、大規
模集積回路等のピンピッチの狭い半導体装置に適用され
る半田メッキ法が一般的である。半田ディップ法は極め
て厚い膜圧の半田をコーティングするため、ピンピッチ
の狭いリードフレームではブリッジが生じて実用的でな
いので、半田メッキ法が使用されている。
【0004】ところで、近年環境問題が急浮上している
ことから、半田に含まれる鉛もその対象となりつつあ
る。従って半導体装置製造の分野においても、半田レス
の外装メッキを実現することが急務になりつつある。こ
の事情を受け、半田にとって代わる外装メッキ材料とし
て、その耐食性と信頼性の点で、Au、Ag、Pd等の
貴金属類が注目されている。特にPdはAuに比較して
コストが安く、Agマイグレーションの心配がない等の
優れた特徴を有するので、現在多様の手法が検討されて
いるものである(たとえば、特公昭63ー49382
号)。
【0005】図3を参照して、特公昭63ー49382
号に記載の技術は、リードフレームのベース金属1(銅
又は42アロイ)の表面に3〜5μのニッケルメッキ層
2を介して0.1〜0.2μのパラジウムメッキ層3を
形成する。パラジウムPdは貴金属類に属し、他のメッ
キ析出金属に比べて析出金属粒子3aの粒径が大きく、
金属粒子3a間の隙間が大きい。このことは、水分が粒
子間に進入しやすく、ベース金属1に到達しやすい事を
意味する。水分がベース金属1に到達した時点でベース
金属1とパラジウムメッキ層3との間で局部電池を形成
し、電気化学的腐食を発生させることになる。その為、
ベース金属1とパラジウムメッキ層3との間に両者の中
間の電気化学的ポテンシャルを持つニッケルメッキ層2
を介在させ、電気化学的腐食の進行を実用上差し支えの
ない範囲に抑えている。尚、パラジウムメッキ層3を5
〜10μと厚付けすれば問題を解決できるが、コスト的
に実用的でない。また、リードフォーミングによってベ
ース金属1が露出しないように、ニッケルメッキ層2の
膜厚は比較的厚く付けることが必要である。
【0006】
【発明が解決しようとする課題】上記のニッケルメッキ
層2は電気化学的腐食の進行を防止するという意味で必
要不可欠のものであるが、ニッケルNiは、もし酸化さ
れると半田付け性を極端に低下させる不動態層を形成す
るという特質がある。半導体装置は、組立後、電子機器
へ実装するために外部接続リードと実装基板の配線とを
半田付けするので、前記不動態層が形成されると実装工
程に多大なる不具合があるという欠点があった。その
為、特にメッキ工程においてニッケルメッキ層2を酸化
させないような注意が必要であるという欠点があった。
【0007】さらに、ダイボンド前に施す金属メッキを
もってリードフィニッシュとすることは、リードフレー
ムの状態から個別の半導体素子にカットベンドした後
で、リードフレームの素材が切断面に露出することを意
味する。このことは、ベース金属1とパラジウムメッキ
層3との間で金属間電界が生じ、水分の介在によって電
界腐食が進行することを意味する。半田メッキでは前記
電界が小さいので電界腐食の発生は殆どないが、貴金属
類では前記電界が大きいので腐食の進行が進行が極めて
速い。また、進行の度合いはリードフレームの素材によ
っても左右され、銅系の素材よりは、微細加工に適した
鉄系の素材の方が前記電界が大きいので腐食の進行も速
い。
【0008】また、金属メッキを複数回行うので、工程
数が増加しコスト高である欠点があった。
【0009】
【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、パラジウムメッキ層の表面を有
機保護膜で表面処理し、粒子間を有機保護膜で被覆する
ことを骨子とするものである。また、有機保護膜の処理
をリードのカットベンド後に行うことにより、ベース金
属と貴金属メッキ層との局部電池腐食を発生させること
のない半導体装置とその製造方法を提供するものであ
る。
【0010】
【作用】本発明によれば、有機保護膜がパラジウムメッ
キ層の粒子間の隙間を密閉するので、粒子間への水分の
進入を許さず、局部電池の発生を防止することができ
る。これによってニッケルメッキ層を廃止することがで
きる。さらに、カットベンド後にリードフィニッシュを
行うので、切断面を全てパラジウムメッキ層と有機保護
膜とで覆うことができる。従って、外気からリードフレ
ームの素材を遮断できるので、電界腐食の発生を完全に
防止できる。
【0011】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図1はQFP型の半導体装置を示す
斜視図である。装置本体のモールド樹脂11内部には半
導体チップが封止してあり、樹脂11内部において半導
体チップの電極と内部リードとが金ワイヤでワイヤボン
ドされ、前記内部リードから連続するリードが外部接続
リード12として樹脂11の側面から外部に導出され、
外部接続リード12は表面実装用のZ字型形状にリード
フォーミングされている。外部接続リード12が実装基
板表面に形成されたプリント配線に半田付けされて固
定、および回路間接続がなされる。
【0012】図2はリード12表面の断面図である。リ
ード12のベース金属13は、放熱特性に優れた銅又は
銅合金か、微細加工性に優れ多ピン又は表面実装用に多
用される鉄系の合金(42アロイなど)からなる。ベー
ス金属13の表面はパラジウムメッキ層14で被覆さ
れ、更にパラジウムメッキ層14の表面を本発明の特徴
となる保護膜15が被覆する。パラジウムメッキ層14
は無電界メッキ(化学メッキ)または電界メッキで行
い、膜厚は1μ以下で、コスト的、能力的には0.1〜
0.3μ程度で十分な特性を発揮できる。尚、ベース金
属13表面にパラジウム層14が点在するような形にな
る、パラジウムの単原子膜程度(50オングストローム
程度)の膜厚でも良い。パラジウム以外の材料では、R
u、Rh、Os、Ir、Ptなどの白金族または金(A
u)、銀(Ag)等の貴金属類を利用することができ
る。保護膜15は、柱状結晶であるパラジウムメッキ層
14の析出粒子14aの粒子間の隙間を塞ぎ、パラジウ
ムメッキ層14を外気から遮断する。保護膜15の膜厚
は1000オングストローム以下で、実用上、50〜1
00オングストロームあればパラジウムメッキ層14を
密閉できる。保護膜14の素材については後述する。
【0013】図3はリード12の先端部分を示す斜視図
である。外部接続リード12は、リードフレームの枠体
から切断されるので、その端面16に素材が露出する。
パラジウム層14とベース金属13とでは局部電池を形
成するので、ベース金属13を露出するのは腐食の要因
となる。その為、外部接続リード12の切断端面16を
もパラジウムメッキ層14と保護膜15とで被覆するか
(図3A)、又はリード12の表裏側面をパラジウムメ
ッキ層12で被覆し、切断端面16だけは保護膜15の
みで被覆する(図3B)。
【0014】以下、本発明による半導体装置の製造方法
を説明する。先ず図4に示すようなリードフレームを準
備する。同図は一例としてQFP(クァッド・フラット
・パッケージ)型半導体装置に使用されるリードフレー
ムを示す。DIP型、SIP型のリードフレームでも良
い。リードフレームは、一定厚みの板状材料をエッチン
グ又は打ち抜き加工することにより所望形状のパターン
に形成したものである。材料は上記したように銅または
鉄系の合金である。このリードフレームは、半導体チッ
プを固着するためのタブ部17と、チップと外部との電
気的接続をとるためのリード12群と、これらを保持す
るための枠体18、およびタブ部17を枠体18に保持
するための吊りリード19からなる。尚、図4ではリー
ドフレームの一部しか図示していないが、実際は図4と
同じパターンが複数個並列に形成された短冊状のフレー
ムである。
【0015】続いて、図5Aに示すように、金属メッキ
を施してリードフレーム表面のダイボンド及びワイヤボ
ンド用の領域に内装メッキ20を施す。内装メッキ20
は、図4の図示一点鎖線21で示すように、半導体チッ
プを搭載するタブ部17と、タブ部17に近接するリー
ド12の先端部を含むワイヤボンディングエリアの表面
である。メッキ材料は、Au、Ag等の貴金属類であ
る。この内装メッキ20は半導体チップとタブ部17と
の電気的接続を容易ならしめるほか、半導体チップ表面
の接続パッドとリード12の先端部とをワイヤボンディ
ングする際の電気的接続を容易ならしめるものである。
尚、素材との密着性その他により、前記ボンディングエ
リアに下地金属として部分的なNiメッキ等を施してか
ら前記貴金属メッキを施しても良い。
【0016】以上がリードフレームの製造フローであ
る。以降は、半導体装置の製造フローになる。図5Bを
参照して、先ず半導体チップ22をタブ部17に固着す
るダイボンド工程を行う。タブ部17上にAgペースト
等のソルダ材料を供給し、タブ部17を加熱しつつ半導
体チップ22を載置し、これを固着する。
【0017】続いて、固着した半導体チップ22上のボ
ンディングパッドとリード12とを接続するワイヤボン
ド工程を行う。Au、Alなどの金属細線23により前
記ボンディングパッドとリードの先端部を各々接続す
る。図5Cを参照して、固着した半導体チップ22を含
む主要部を熱硬化性樹脂24で封止するモールド工程を
行う。リードフレームをモールド金型にセットし、図4
の図示一点鎖線25の部分を樹脂24で封止する。内装
メッキ20部分は樹脂24の内部に封止される。
【0018】図5Dを参照して、リード12を枠体18
から切断して樹脂モールドした半導体装置本体を個々に
分離し、外部接続リード12の形状を整えるカットベン
ド工程を行う。本実施例ではリード12をZ字型の形状
にリードフォーミングして表面実装型の半導体装置とす
る。図5Eを参照して、樹脂24の側面から外部に導出
された外部接続リード12の表面にパラジウムメッキ層
14を無電界メッキ法により形成し、続いて外部接続リ
ード12を、溶媒として水を用いた有機化合物の槽に数
秒〜数十秒浸すことによってパラジウムメッキ層14の
表面に膜厚50〜1000オングストロームの保護膜1
5を形成する。溶液としては100PPM〜0.5重量
%のものを用いることができるが、濃度の制御性などを
考慮すると、0.1〜0.5重量%のものが適当であ
る。液温は室温(15〜40℃)である。そして、パラ
ジウムメッキ層14と保護膜15とが外装メッキ(リー
ドフィニッシュ)となる。
【0019】その後、試験測定工程を行って組立工程が
終了する。以上の工程で製造された半導体装置のリード
12の切断端面は、図3(A)に示す構造となる。図5
(A)の段階でリード12先端部分にも外装メッキを施
すか、あるいは図5(C)の工程の次に外装メッキを施
すと、図5(B)に示した構造になる。
【0020】上記本発明の製造方法によれば、パラジウ
ムメッキ層14の表面を保護膜15が被覆し、パラジウ
ムメッキ層14の粒子間の気孔を保護膜15が密閉す
る。保護膜15は、電気陰性度の大きなN、O、P、
S、等を含有した有機化合物であり、N、O、P、S、
等が極性基(親水基)を形成し、該極性基の孤立電子対
が金属表面の電子と共有結合するものである。そして保
護膜15がパラジウムメッキ層14の表面に安定なバリ
アを形成し、バリアの外側には非極性基(疎水基)が露
出して、電解質やその溶媒となる水分の進入を阻止す
る。従ってパラジウムメッキ層14とベース金属13と
の局部電池の発生を防止できる。しかもリード12のカ
ットベンド工程の後に保護膜15で被覆するので、リー
ド12の切断端面16を含み、局部電池の発生を完全に
防止することができる。
【0021】ところで、半導体装置のリード12に求め
られる特性としては、上記のような耐腐食性の他に、半
導体装置をプリント基板などに実装する為の半田付け工
程における半田濡れ性を満足することが必要不可欠であ
る。また、環境問題にも対応した方が良い。半田付け工
程は、リード12を含め半導体装置をあらかじめ150
〜180℃程度にプリヒートしておき、あらかじめ半田
材料を乗せたプリント配線に当接した後、前記半田材料
に半田溶解温度である240℃程度の熱処理を与えるこ
とにより、リード12とプリント配線との半田付けを行
うものである。そのため保護膜15としては、前記プリ
ヒートの温度に耐えること、即ち沸点が200℃以上で
あることが望まれる。また、保護膜15のコーティング
工程及び洗浄工程に溶媒として水を用いることができる
水溶性であれば、環境問題への対応も容易である。この
ような特性を満足すべき有機化合物としては、イミノ基
−NH−を持つアミン類、メルカプト基−SHを持つチ
オール類が有力である。このほかにイミダゾール類、ト
リアゾール類、インドール類、ベンズアミジン類を用い
ることができる。
【0022】一例として、保護膜15として化02で表
されるトリアジンジチオール類を用いた半導体装置の耐
食性試験の結果を図7に示す。
【化02】 尚、化02で示したトリアジンジチオール類でいえば、
HSとSNaが極性基となり、置換基Rが非極性基とな
る。図7中、半田メッキは膜厚5μ、Pdメッキは膜厚
0.2μ、封孔剤処理は、トリアジンジオールが0.1
重量%の水溶液にリード12を20秒間浸した後水洗処
理を行ったものである。試験方法は24時間の塩水噴霧
試験と5時間の亜硫酸ガス試験である。本発明の処理を
行ったリードは、どちらの試験においても、そしてベー
ス金属13が銅、鉄に関わらず、半田メッキ処理品と同
等の耐食性を示している。
【0023】図8は、同じくトリアジンジチオール類を
用いた半導体装置の半田付け性の試験結果を示すもので
ある。図8中、前処理1は180℃48時間のベーキン
グ処理を、前処理2は8時間のスチームエージングを各
々示す。同じくF有は半田付け時にフラックスを用いた
もの、F無はフラックスを用いなかったもの、Aは膜厚
5μの半田メッキを行った銅フレームを、Bは本発明の
処理を行った銅フレームを各々示す。試験方法はメニス
カスフォース法により、ゼロクロスタイムとメニスカス
フォースを測定した。
【0024】フラックス有りの条件下では、本発明品は
従来の半田メッキ品と同等以上の良好な結果を示すこと
が確認された。そればかりでなく、フラックス無しの条
件下でもある程度の半田濡れ性を示すことが確認され
た。半田メッキ品では全く濡れない。一般的に、実装工
程においては半田濡れ性が2秒(ゼロクロスタイム試
験)以下であれば実用に耐えるとされているので、本発
明品はフラックスを用いずに半田付けを行うことも可能
である。
【0025】
【発明の効果】以上に説明した通り、本発明によれば、
保護膜15を形成することにより、リード12の半田付
け性を保ちつつ、耐腐食性を大幅に向上できる利点を有
する。よって従来のニッケルメッキ層を廃止してパラジ
ウムメッキ層14を形成できるので、外装メッキに要す
るコストと時間を大幅に低減できる利点を有する。これ
らにより、環境問題に対応した半田レスの半導体装置を
提供できる利点を有する。
【0026】また、カットベンド後に保護膜15を形成
するフローとすれば、リードフレームの素材を露出する
ことが無く、よってリードフレームの素材とメッキ金属
との間で発生する電池腐食を完全に防止できる利点を有
する。
【図面の簡単な説明】
【図1】本発明を説明するための斜視図。
【図2】本発明を説明するための断面図。
【図3】リードフレームの先端部分を示す斜視図。
【図4】リードフレームを示す平面図。
【図5】本発明の製造方法を説明するための断面図。
【図6】従来例を説明するための断面図。
【図7】耐腐食性を説明するための図。
【図8】半田濡れ性を説明するための断面図。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】内部に半導体チップを樹脂封止した半導体
    装置本体と、 該半導体装置本体から複数本外部に導出された外部接続
    リードと、 前記外部接続リードの素材表面を被覆する貴金属メッキ
    層と、 前記貴金属メッキ層の表面を被覆する、アミン類、チオ
    ール類、イミダゾール類、またはトリアゾール類の有機
    化合物からなる封孔剤で表面処理した保護膜を具備する
    ことを特徴とする半導体装置。
  2. 【請求項2】前記外部接続リードの切断端面は前記保護
    膜が素材表面を直接被覆したことを特徴とする請求項1
    記載の半導体装置。
  3. 【請求項3】前記保護膜の膜厚が50から1000オン
    グストロームであることを特徴とする請求項1記載の半
    導体装置。
  4. 【請求項4】前記外部接続リードの素材が鉄または銅系
    の素材であることを特徴とする請求項1記載の半導体装
    置の製造方法。
  5. 【請求項5】前記貴金属メッキ層が、Ru、Rh、O
    s、Ir、Pd、Pt、Au、Agの中から選択された
    金属であることを特徴とする請求項1記載の半導体装
    置。
  6. 【請求項6】リードフレームを準備する工程と、 前記リードフレームに半導体チップを搭載し、前記半導
    体チップの電極と前記リードフレームのリードとを電気
    的に接続する工程と、 前記半導体チップを含む前記リードフレームの主要部を
    封止する工程と、 前記リードを前記リードフレームから切断して個々の半
    導体装置に分離する工程と、 前記リードの素材表面に貴金属メッキを施す工程と、 前記リードの表面を、アミン類、チオール類、イミダゾ
    ール類、またはトリアゾール類の有機化合物からなる封
    孔剤で表面処理して前記貴金属層の表面に有機保護膜を
    形成する工程と、を具備することを特徴とする半導体装
    置の製造方法。
  7. 【請求項7】前記保護膜の膜厚が50から1000オン
    グストロームであることを特徴とする請求項7記載の半
    導体装置。
  8. 【請求項8】前記外部接続リードの素材が鉄または銅系
    の素材であることを特徴とする請求項6記載の半導体装
    置の製造方法。
  9. 【請求項9】前記貴金属メッキ層が、Ru、Rh、O
    s、Ir、Pd、Pt、Au、Agの中から選択された
    金属であることを特徴とする請求項6記載の半導体装
    置。
  10. 【請求項10】前記保護膜が化01で表される有機化合
    物であることを特徴とする請求項1又は6記載の半導体
    装置。 【化01】
JP7071983A 1995-03-29 1995-03-29 半導体装置とその製造方法 Pending JPH08274233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7071983A JPH08274233A (ja) 1995-03-29 1995-03-29 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7071983A JPH08274233A (ja) 1995-03-29 1995-03-29 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH08274233A true JPH08274233A (ja) 1996-10-18

Family

ID=13476215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7071983A Pending JPH08274233A (ja) 1995-03-29 1995-03-29 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH08274233A (ja)

Similar Documents

Publication Publication Date Title
US6194777B1 (en) Leadframes with selective palladium plating
US6034422A (en) Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame
JP3062086B2 (ja) Icパッケージ
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US20020153596A1 (en) Lead frame and semiconductor package formed using it
US5540378A (en) Method for the assembly of an electronic package
US20070243665A1 (en) Palladium-Spot Leadframes for High Adhesion Semiconductor Devices and Method of Fabrication
KR101026586B1 (ko) 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법
JPH08111484A (ja) リードフレーム
US6127205A (en) Process for manufacturing a molded electronic component having pre-plated lead terminals
CA2270303A1 (en) Palladium surface coatings suitable for wirebonding and process for forming palladium surface coatings
GB2209766A (en) Copper plated lead frame for semiconductor packages
US7233072B2 (en) Electronic part and surface treatment method of the same
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
CN120330687A (zh) 用于集成电路的浸镀工艺
JPH08274242A (ja) 半導体装置とその製造方法
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
JP3701373B2 (ja) リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置
KR100591235B1 (ko) 반도체 장치
CN101300676A (zh) 用于半导体芯片封装的接触焊盘的表面处理以及提供这种表面处理的方法
JP3757539B2 (ja) 半導体装置用ステム
KR20060112119A (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JPH10284666A (ja) 電子部品機器
JP2522405B2 (ja) チップ形固体電解コンデンサ
JPH0846112A (ja) 半導体装置の製造方法