JPH08274831A - ディジタル復調器のクロック再生回路 - Google Patents

Abstract

(57)【要約】 【目的】 再生クロックの位相が正規の位相よりも進ん
でいてもまた遅れていても、短時間のうちに再生クロッ
クの位相を正規の位相範囲に引込むことを可能とする。 【構成】 同期パターン検知回路６２により復調ベース
バンド信号中から同期パターンを検出し、この同期パタ
ーンが検出されるごとにその検出時点から次の検出時点
までの再生クロックＲＣＫの発生数をカウントして、そ
のカウント値データを比較器９２で基準データと比較す
る。そして、この比較結果から再生クロックＲＣＫの周
波数が復調ベースバンド信号のクロック周波数に対し高
いか低いかを判定し、高ければカウンタ８２にダウンカ
ウント動作を行なわせてスイープ信号電圧を減少させ、
低ければカウンタ８２にアップカウント動作を行なわせ
てスイープ信号電圧を増加させるように制御したもので
ある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば衛星通信システ
ムやディジタル移動通信システムの受信装置に使用され
るディジタル復調器に係わり、特にこの復調器に設けら
れるクロック再生回路に関する。

【０００２】

【従来の技術】一般に、衛星通信システムやディジタル
移動通信システムでは、変復調方式としてＢＰＳＫ（Bi
bary Phase Shift Kying）方式やＱＰＳＫ（Quadrature
PhaseShift Kying）方式、ＭＳＫ（Mimimum Phase Shi
ft Kying ）方式等のディジタル位相変調方式が採用さ
れており、これらのシステムで使用される通信装置には
上記変調方式に応じたディジタル復調器が設けられてい
る。このうちＱＰＳＫ復調器は、例えば高周波回路から
出力された受信中間周波信号を同期検波器で再生搬送波
とミキシングすることにより復調し、この復調信号を低
域フィルタで高調波成分を除去したのち符号識別器に入
力することで復調データを識別再生するように構成され
ている。

【０００３】ところで、上記符号識別器において符号識
別を行なうためには復調データに同期したクロックが必
要であり、そのため復調器にはクロック再生回路が設け
られている。クロック再生回路は、例えばＰＬＬ（Phas
e Locked Loop ）回路を有し、このＰＬＬ回路により復
調ベースバンド信号のクロックに同期した再生クロック
を発生している。また、再生クロックの位相がＰＬＬ回
路の位相引込み範囲を超えて引込めなくなった場合に備
えて、クロック再生回路はスイープ回路を有している。
このスイープ回路は、上記再生クロックの位相が復調ベ
ースバンド信号のクロック位相から所定量以上ずれた場
合に動作し、例えば図７に示すように電圧値が鋸歯状に
変化するスイープ信号を発生する。そして、このスイー
プ信号を上記ＰＬＬ回路の制御電圧に加算してＶＣＯに
供給することにより、再生クロックの位相をＰＬＬ回路
の引込み範囲内に戻すようにしている。

【０００４】

【発明が解決しようとする課題】ところが、このような
従来のクロック再生回路には次のような解決すべき課題
があった。すなわち、スイープ回路からは電圧波形が図
７に示したように固定されたスイープ信号が発生され
る。このため、再生クロックの周波数が復調ベースバン
ド信号の周波数よりも低く例えば図７のイに示す位置に
あった場合には、スイープ信号を発生させることにより
ＶＣＯの制御電圧を比較的短時間のうちにＰＬＬ回路の
位相引込み範囲内に戻すことが可能である。しかしなが
ら、再生クロックの周波数が復調ベースバンド信号の周
波数よりも高く例えば図７のロに示す位置にあった場合
には、スイープ信号の電圧値が上記ロの値からハの値に
達するまでＶＣＯの制御電圧をＰＬＬ回路の位相引込み
範囲内に戻すことができず、位相引込みに時間を長い時
間を要する。

【０００５】そこで本発明は、再生クロックの位相が正
規の位相よりも進んでいてもまた遅れていても短時間の
うちに再生クロックの位相を正規の位相範囲に引込むこ
とができるディジタル復調器のクロック再生回路を提供
することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に本発明のクロック再生回路は、受信したディジタル信
号に同期パターンが一定の時間間隔で挿入されているこ
とに着目してなされたもので、ＰＬＬ回路により復調信
号に同期した再生クロックを発生する再生クロック発生
手段と、上記再生クロックの位相ずれ量が上記ＰＬＬ回
路の位相引込み範囲を超えている場合に上記ＰＬＬ回路
に対しスイープ信号を供給するためのスイープ信号発生
手段とに加え、同期パターン検出手段と、計測手段と、
判定手段と、スイープ制御手段とを新たに備えている。

【０００７】そして、上記同期パターン検出手段により
復調信号中から同期パターンを検出し、この同期パター
ンが検出されるごとにその検出時点から次の検出時点ま
での再生クロックの発生数を上記計測手段により計測
し、この計測手段により得られた計測値を上記復調信号
中の同期パターン間における本来のクロック数と比較し
て、その比較結果から上記復調信号クロックに対する上
記再生クロックの位相の進み遅れを上記判定手段により
判定している。そして、この判定手段の判定結果に基づ
いて、上記スイープ信号発生回路から発生されるスイー
プ信号の増減方向を制御するようにしたものである。

【０００８】また本発明は、上記スイープ信号発生手段
として、所定周波数のカウントクロックをカウントして
そのカウント値を出力するアップダウンカウンタを用
い、上記スイープ制御回路により、上記判定手段の判定
結果に基づいて上記アップダウンカウンタにおけるカウ
ント方向を制御するようにしたことも特徴としている。

【０００９】

【作用】この結果本発明によれば、復調信号クロックに
対する再生クロックの位相ずれ量がＰＬＬ回路の位相引
込み範囲を超えると、復調信号中の２つの同期パターン
間に発生される再生クロック数が計測され、この計測値
が本来のクロック数と比較されてその比較結果から上記
復調信号クロックに対する上記再生クロックの位相の進
み遅れが判定される。そして、この判定の結果に基づい
て、例えば再生クロックの位相が遅れている場合にはこ
の再生クロックの位相を進ませるべくスイープ信号が増
加方向に制御され、これに対し再生クロックの位相が進
んでいる場合にはこの再生クロックの位相を遅らせるべ
くスイープ信号が減少方向に制御される。すなわち、再
生クロックの位相のずれ方向に応じて、その都度この再
生クロックの位相をＰＬＬ回路の位相引込み範囲に近付
ける方向にスイープ信号の増減方向が制御される。

【００１０】したがって、スイープ信号を常に一定の方
向に変化させていた従来の回路に比べて、再生クロック
の位相がどの方向にずれていても、再生クロックの位相
を短時間のうちにＰＬＬ回路の位相引込み範囲内に戻す
ことが可能となる。したがって、位相引込み速度の速い
応答性の優れたクロック再生回路を提供することが可能
となる。

【００１１】また、スイープ信号発生手段としてアップ
ダウンカウンタを用い、このアップダウンカウンタのカ
ウント方向を変えることでスイープ信号の増減の方向を
制御することにより、スイープ信号の増減方向の制御を
比較的簡単な構成で行なうことができる。

【００１２】

【実施例】図１は、本発明の一実施例に係わるクロック
再生回路を備えたＱＰＳＫ復調器の構成を示す回路ブロ
ック図である。図示しない高周波回路から出力された中
間周波の受信変調波信号は、先ず直交検波器１に入力さ
れる。直交検波器１は、２個のミキサ１１Ｉ，１１Ｑ
と、π／２移相器１２とを備え、各ミキサ１１Ｉ，１１
Ｑにおいて上記受信変調波信号を搬送波再生回路２から
発生された再生搬送波とミキシングして同相成分および
直交成分の復調ベースバンド信号ＢＳＩ，ＢＳＱを出力
する。これらの復調ベースバンド信号ＢＳＩ，ＢＳＱ
は、それぞれ低域通過フィルタ（ＬＰＦ）３Ｉ，３Ｑで
高調波成分が除去されたのち符号識別器としてのアナロ
グ／ディジタル（Ａ／Ｄ）変換器４Ｉ，４Ｑに入力さ
れ、これらのＡ／Ｄ変換器４Ｉ，４Ｑで符号識別され
る。そして、これらの符号識別された復調信号は、並列
／直列（Ｐ／Ｓ）変換器５で１系列の直列信号に変換さ
れたのち、復調データＤＴとして図示しない誤り訂正復
号回路に供給される。

【００１３】ところで、本実施例のＱＰＳＫ復調器には
クロック再生回路６が設けられている。クロック再生回
路６は、上記Ａ／Ｄ変換器４Ｉ，４Ｑにおいて符号識別
を行なうために必要な再生クロックＲＣＫを発生するも
ので、クロック再生部６１と、同期パターン検知回路６
２とから構成される。

【００１４】このうち同期パターン検知回路６２は、上
記Ｐ／Ｓ変換器５から出力された復調データＤＴ中から
同期パターンを検出するものである。ここで、送信局か
ら送信される伝送データは、例えば図３に示すごとく各
フレームごとに先頭に同期パターン（ＳＹＣビット）を
配置してその後ろに複数の情報ビットを配置したもの
で、１フレームは固定長となっている。すなわち、伝送
データには同期パターンが一定の間隔で配置されてい
る。したがって、送信局から伝送データが到来している
限り、同期パターン検知回路６２では復調データＤＴ中
から一定の時間間隔で同期パターンが検出される。この
同期パターンが検出されるごとに、同期パターン検知回
路６２は同期パターン検出信号を出力する。

【００１５】一方、クロック再生部６１は次のように構
成される。図２はその構成を示す回路ブロック図であ
る。クロック再生部６１は、ＰＬＬ回路６１ａと、スイ
ープ信号発生回路６１ｂと、スイープ制御回路６１ｃと
から構成される。

【００１６】ＰＬＬ回路６１ａは、位相比較器７１と、
ループフィルタ７２と、加算器７３と、電圧制御発振器
（ＶＣＯ）７４とを有している。そして、ＶＣＯ７４か
ら発振された再生クロックＲＣＫの位相を位相比較器７
１で復調ベースバンド信号ＢＳＩ，ＢＳＱの位相と比較
し、その位相差信号をループフィルタ７２で平滑するこ
とにより制御電圧を生成して、この制御電圧を加算器７
３を経て上記ＶＣＯ７４に供給することにより再生クロ
ックＲＣＫの発振周波数を制御する。

【００１７】スイープ信号発生回路６１ｂは、所定の周
波数のカウントクロックを発生する発振器８１と、スイ
ープ信号発生用のカウンタ８２と、ディジタル／アナロ
グ（Ｄ／Ａ）変換器８３とを備えている。

【００１８】カウンタ８２は、アップダウンカウンタか
らなり、後述するスイープ制御回路６１ｃからカウント
動作を許可する動作制御信号が供給されている期間に、
上記発振器８１から発生されたカウントクロックをカウ
ントする。このときカウント動作の方向、つまりカウン
ト値を増加させる方向にカウントするか減少させる方向
にカウントするかは、スイープ制御回路６１ｃから出力
されるアップダウン制御信号Ｕ／Ｄにより制御される。
このカウンタ８２のカウント値は、Ｄ／Ａ変換器８３に
よりアナログ電圧値に変換されてスイープ信号として上
記ＰＬＬ回路６１ａの加算器７３に供給される。加算器
７３では、ループフィルタ７２から出力された制御電圧
に上記スイープ信号電圧を加算し、その加算電圧をＶＣ
Ｏ７４に供給する。

【００１９】スイープ制御回路６１ｃは、再生クロック
数計測用のカウンタ９１と、比較器９２とを備えてい
る。カウンタ９１には、同期パターン検知回路６２から
出力される同期パターン検出信号がリセット信号として
入力される。したがってカウンタ９１では、上記同期パ
ターン検出信号が入力された時点から次に同期パターン
検出信号が入力されるまでの期間に再生クロックＲＣＫ
のカウントが行なわれ、そのカウント値データは比較器
９２へ出力される。

【００２０】比較器９２は、上記カウンタ９１のカウン
ト値データを基準データと比較する。このとき基準デー
タは、上記同期パターン検出信号が出力されてから次の
同期パターン検出信号が検出されるまでの期間、つまり
復調データの１フレーム期間に含まれる本来の伝送クロ
ック数に設定されている。比較器９２は、上記比較結果
から、カウント値データが比較器自身の動作範囲を越え
ているか否かを判定し、この判定結果に応じて上記スイ
ープ信号発生用のカウンタ８２の動作をオンオフするた
めの動作制御信号ＯＮ／ＯＦＦを出力する。また同時に
比較器９２は、上記比較結果からカウント値データが基
準データよりも大きいか小さいかを判定し、この判定結
果に応じたアップダウン信号Ｕ／Ｄを出力する。

【００２１】次に、以上のように構成されたクロック再
生回路６の動作を説明する。受信動作中にクロック再生
回路６では、ＰＬＬ回路６１ａから復調ベースバンド信
号ＢＳＩ，ＢＳＱに含まれるクロックに位相同期した再
生クロックＲＣＫが発生される。この再生クロックＲＣ
Ｋにより、Ａ／Ｄ変換器４Ｉ，４Ｑでは復調ベースバン
ド信号ＢＳＩ，ＢＳＱの符号識別が行なわれる。

【００２２】さて、この状態で何らかの原因により再生
クロックＲＣＫの周波数が変動したとする。この再生ク
ロックＲＣＫの周波数変動はスイープ制御回路６１ｃに
おいて検出される。すなわち、同期パターン検知回路６
２において復調ベースバンド信号ＢＳＩ，ＢＳＱ中の同
期パターンが検出されると、この時点から次に同期パタ
ーンが検出されるまでの期間に、カウンタ９１で再生ク
ロックＲＣＫの発生数がカウントされる。そして、この
再生クロックＲＣＫのカウント値が比較器９２において
基準データと比較され、この比較結果から再生クロック
ＲＣＫのカウント値が基準データよりも大きいか小さい
か、つまり再生クロックＲＣＫの周波数が復調ベースバ
ンド信号ＢＳＩ，ＢＳＱのクロック周波数よりも高いか
低いかが判定される。そして、この判定結果に応じて、
スイープ信号発生用のカウンタ８２のカウント動作が制
御される。

【００２３】例えば、次の同期パターンの検出タイミン
グ、つまり比較タイミングが図４のＡだった場合には、
再生クロックＲＣＫのカウント値データと基準値データ
とがほぼ等しいため、再生クロックＲＣＫの位相変動は
ＰＬＬ回路６１ａにおいて吸収可能と判断してカウンタ
８２を非動作状態に保持し、スイープ信号を発生させな
い。

【００２４】これに対し、次の同期パターンの検出タイ
ミングが図４のＢだった場合には、比較器９２は再生ク
ロックＲＣＫの周波数が復調ベースバンド信号ＢＳＩ，
ＢＳＱのクロック周波数よりも低く、ＰＬＬ回路６１ａ
ではその位相差を吸収できないと判断し、スイープ信号
を発生させるためにカウンタ８２をカウント動作状態に
設定する。また、それとともに比較器９２は、再生クロ
ックＲＣＫの周波数が復調ベースバンド信号ＢＳＩ，Ｂ
ＳＱのクロック周波数よりも低いことから、再生クロッ
クＲＣＫの周波数を高めるためにはスイープ信号電圧を
増加させる必要があると判断し、カウンタ８２に対しカ
ウントアップ制御信号を与える。このため、カウンタ８
２はアップカウント動作を開始し、そのカウント値はＤ
／Ａ変換器８３でアナログ電圧に変換されてスイープ信
号として加算器７３に供給される。図５中のｂ１からｂ
２は、このときのスイープ信号電圧の変化を示すもので
ある。

【００２５】したがってＶＣＯ７４には、ループフィル
タ７２の出力電圧に上記増加方向に変化するスイープ信
号電圧が加算された制御電圧が供給され、これによりＶ
ＣＯ７４から発生される再生クロックＲＣＫの周波数は
増加する。

【００２６】一方、次の同期パターンの検出タイミング
が図４のＣだった場合には、比較器９２は再生クロック
ＲＣＫの周波数が復調ベースバンド信号ＢＳＩ，ＢＳＱ
のクロック周波数よりも高く、この場合も上記Ｂの場合
と同様にＰＬＬ回路６１ａではその位相差を吸収できな
いと判断し、スイープ信号を発生させるためにカウンタ
８２をカウント動作状態に設定する。

【００２７】また、それとともに比較器９２は、再生ク
ロックＲＣＫの周波数が復調ベースバンド信号ＢＳＩ，
ＢＳＱのクロック周波数よりも高いことから、再生クロ
ックＲＣＫの周波数を低下させるためにはスイープ信号
を減少させる必要があると判断し、カウンタ８２に対し
カウントダウン制御信号を与える。このため、カウンタ
８２はアップカウント動作を開始し、そのカウント値は
Ｄ／Ａ変換器８３でアナログ電圧に変換されてスイープ
信号として加算器７３に供給される。図６中のｃ１から
ｃ２はこのときのスイープ信号電圧の変化を示すもので
ある。

【００２８】したがってＶＣＯ７４には、ループフィル
タ７２の出力電圧に、上記減少方向に変化するスイープ
信号電圧が加算された制御電圧が供給され、これにより
ＶＣＯ７４から発生される再生クロックＲＣＫの周波数
は低下する。

【００２９】なお、次の同期パターンの検出タイミング
が図４のＤまたはＥだった場合には、比較器９２は同期
パターンの検出が正常に行なわれなかったものと判断
し、カウンタ８２には前回の同期パターン検出時点で決
定したカウント動作を再度行なわせる。

【００３０】このように本実施例のクロック再生回路で
は、同期パターン検知回路６２により復調ベースバンド
信号ＢＳＩ，ＢＳＱ中から同期パターンを検出し、この
同期パターンが検出されるごとにその検出時点から次の
検出時点までの再生クロックＲＣＫの発生数をカウント
して、そのカウント値データを比較器９２で基準データ
と比較する。そして、この比較結果から再生クロックＲ
ＣＫの周波数が復調ベースバンド信号ＢＳＩ，ＢＳＱの
クロック周波数に対し高いか低いかを判定し、高ければ
アップダウンカウンタ８２にダウンカウント動作を行な
わせてスイープ信号電圧を減少させ、低ければアップダ
ウンカウンタ８２にアップカウント動作を行なわせてス
イープ信号電圧を増加させるように制御している。

【００３１】したがって本実施例であれば、再生クロッ
クＲＣＫの周波数が高くずれているか低くずれているか
に応じて、スイープ信号電圧の変化方向が減少または増
加する方向に切り替えられる。このため、再生クロック
ＲＣＫの位相がどの方向にずれていても、再生クロック
ＲＣＫの位相を短時間のうちにＰＬＬ回路６１ａの位相
引込み範囲内に戻すことができる。したがって、位相引
込み速度の速い応答性の優れたクロック再生回路を提供
することができる。

【００３２】また、スイープ信号発生器としてアップダ
ウンカウンタ８２を用いたことによって、このアップダ
ウンカウンタ８２のカウント方向を指定するだけでスイ
ープ信号電圧の変化方向を制御することができるので、
簡単な構成で実現できる利点がある。

【００３３】なお、本発明は上記実施例に限定されるも
のではない。例えば、上記実施例ではスイープ信号発生
用のカウンタ８２を、再生クロックＲＣＫの周波数が低
い方向にずれている場合にはカウント値「０」からアッ
プカウントさせ、一方再生クロックＲＣＫの周波数が高
い方向にずれている場合にはカウント値「最大値」から
ダウンカウントさせるように制御したが、上記「０」お
よび「最大値」の代わりに所定のオフセット値を与える
ようにしてもよい。

【００３４】このようにすると、スイープ信号電圧の値
を、「０」あるいは「最大値」からカウント動作を開始
する場合に比べて、より短時間のうちにＰＬＬ回路６１
ａの引き込み可能範囲内に対応する値に到達させること
ができ、これにより再生クロックＲＣＫの同期引き込み
速度をさらに高速化することができる。

【００３５】また前記実施例では、ＱＰＳＫ復調器を例
にとって説明したが、ＢＰＳＫ復調器やＯＱＰＳＫ（Of
fset ＱＰＳＫ）復調器、ＤＱＰＳＫ（Differentially
ＱＰＳＫ）復調器、ＭＳＫ復調器等の他の変調方式に
対応したディジタル復調器に本発明を適用してもよい。

【００３６】その他、復調器の回路構成や、ＰＬＬ回路
およびスイープ信号発生回路の構成、スイープ制御回路
の構成および制御手順や制御内容などについても、本発
明の要旨を逸脱しない範囲で種々変形して実施できる。

【００３７】

【発明の効果】以上詳述したように本発明では、同期パ
ターン検出手段と、計測手段と、判定手段と、スイープ
制御手段とを新たに備え、上記同期パターン検出手段に
より復調信号中から検出される２つの同期パターン間に
おいて、上記計測手段により上記再生クロック発生手段
から発生される再生クロック数を計測し、この計測手段
により得られた計測値を上記復調信号中の同期パターン
間における本来のクロック数と比較して、その比較結果
から上記復調信号クロックに対する上記再生クロックの
位相の進み遅れを上記判定手段により判定している。そ
して、この判定手段の判定結果に基づいて、スイープ信
号発生回路から発生されるスイープ信号の増減方向を制
御するようにしている。

【００３８】したがって本発明によれば、再生クロック
の位相が正規の位相よりも進んでいてもまた遅れていて
も短時間のうちに再生クロックの位相を正規の位相範囲
に引込むことができるディジタル復調器のクロック再生
回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わるクロック再生回路を
備えたＱＰＳＫ復調器の構成を示す回路ブロック図。

【図２】図１に示したＱＰＳＫ復調器におけるクロック
再生部の構成を示す回路ブロック図。

【図３】伝送データのフレーム構成を示す図。

【図４】図２に示したクロック再生部の動作説明に使用
するための図。

【図５】図２に示したクロック再生部の動作説明に使用
するための図。

【図６】図２に示したクロック再生部の動作説明に使用
するための図。

【図７】従来のクロック再生回路の動作を説明するため
の図。

【符号の説明】

１…直交検波器１１Ｉ，１１Ｑ…ミキサ １２…π／２移相器 ２…搬送波再生回路 ３Ｉ，３Ｑ…低域通過フィルタ（ＬＰＦ） ４Ｉ，４Ｑ…アナログ／ディジタル（Ａ／Ｄ）変換器 ５…並列／直列（Ｐ／Ｓ）変換器 ６…クロック再生回路 ６１…クロック再生部 ６２…同期パターン検知回路 ６１ａ…ＰＬＬ回路 ６１ｂ…スイープ信号発生回路 ６１ｃ…スイープ制御回路 ７１…位相比較器 ７２…ループフィルタ ７３…加算器 ７４…電圧制御発振器（ＶＣＯ） ８１…カウントクロックの発振器 ８２…スイープ信号発生用のカウンタ ８３…ディジタル／アナログ（Ｄ／Ａ）変換器 ９１…再生クロックカウント用のカウンタ ９２…比較器 ＢＳＩ，ＢＳＱ…復調ベースバンド信号 ＤＴ…復調データ ＲＣＫ…再生クロック

Claims (2)

【特許請求の範囲】
1. 【請求項１】 同期パターンが一定の時間間隔で挿入さ
   れたディジタル位相変調波信号を復調して復調信号を出
   力するディジタル復調器のクロック再生回路において、 所定の位相引込み範囲を有するＰＬＬ回路を備え、前記
   復調信号に含まれるクロックに同期した再生クロックを
   発生するための再生クロック発生手段と、 前記復調信号に含まれるクロックに対する前記再生クロ
   ックの位相ずれ量が前記ＰＬＬ回路の位相引込み範囲を
   超えている場合に、前記ＰＬＬ回路に対しスイープ信号
   を供給するためのスイープ信号発生手段と、 前記復調信号中から同期パターンを検出するための同期
   パターン検出手段と、 この同期パターン検出手段により同期パターンが検出さ
   れた時点から次の同期パターンが検出されるまでの期間
   に、前記再生クロック発生手段から発生された再生クロ
   ック数を計測するための計測手段と、 この計測手段により得られた計測値を前記復調信号中の
   同期パターン間における本来のクロック数と比較して、
   その比較結果から前記復調信号クロックに対する前記再
   生クロックの位相の進み遅れを判定するための判定手段
   と、 この判定手段の判定結果に基づいて、前記スイープ信号
   発生回路から発生されるスイープ信号の増減方向を制御
   するスイープ制御手段とを具備したことを特徴とするデ
   ィジタル復調器のクロック再生回路。
2. 【請求項２】 前記スイープ信号発生手段は、所定周波
   数のカウントクロックをカウントしてそのカウント値を
   出力するアップダウンカウンタを有し、かつ前記スイー
   プ制御手段は、前記判定手段の判定結果に基づいて前記
   アップダウンカウンタにおけるカウント方向を制御する
   ことを特徴とする請求項１記載のディジタル復調器のク
   ロック再生回路。