JPH08275204A

JPH08275204A - 信号処理装置

Info

Publication number: JPH08275204A
Application number: JP7481395A
Authority: JP
Inventors: Naohisa Kitazato; 直久北里
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-03-31
Filing date: 1995-03-31
Publication date: 1996-10-18
Also published as: EP0735770B1; DE69614427D1; EP0735770A2; EP0735770A3; DE69614427T2

Abstract

(57)【要約】【目的】メインの信号処理系に異常が起き、予備の信
号処理回路へ切り換えても一部の欠損もない信号を得
る。【構成】画像圧縮回路１と予備用画像圧縮回路５とを
並列に設け、この双方の出力信号のいずれか一方を選択
する選択器３を設け、前記画像圧縮回路１の後段に第１
遅延回路２を設け、前記予備用画像圧縮回路５の前後に
第２遅延回路４を設け、画像圧縮回路１の画像圧縮処理
に異常があるとＣＰＵ６がその旨を予備用画像圧縮回路
５及び選択器３に知らせて予備用画像圧縮回路５から圧
縮信号が出力され、選択器３がこの圧縮信号を選択す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メインの信号処理系に
異常があった場合に備えて予備の信号処理系を有する信
号処理装置に関する。

【０００２】

【従来の技術】一般的に放送の信号送出装置において
は、故障等による放送サービスの中断を避けなければな
らない。そのため、従来ではメインの信号処理回路の他
に予備の信号処理回路を用意し、メインの信号処理回路
に異常が発生した場合には操作者の操作により、又は、
自動的に予備の信号処理回路へと信号ルートを切り換え
て放送を続行するよう構成されている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の構成によれば、異常を検出した後に予備の信号処理
回路に切り換えるので、一部の信号が欠損するために一
時的に画像・音声の乱れが起こる。特に、番組毎に課金
する今後の放送サービス等においては、予備の信号処理
回路への切り換え時に起こる一時的な画像等の乱れも問
題となり得る。

【０００４】そこで、本発明はメインの信号処理系に異
常が起き、予備の信号処理回路へ切り換えても一部の欠
損もない信号を得ることができる信号処理装置を提供す
ることを課題とする。

【０００５】

【課題を解決するための手段】上記課題を達成するため
の第１発明の信号処理装置は、入力信号に所定の処理を
施す信号処理回路と、この信号処理回路に並列に接続さ
れ、前記信号処理回路と同一の信号処理を施す予備用信
号処理回路と、前記信号処理回路の出力と前記予備用信
号処理回路の出力とのいずれか一方を選択する選択器
と、前記信号処理回路の信号処理で異常があるか否かを
検出する異常検出回路とを備え、この異常検出回路が異
常を検出すると、前記選択器が前記信号処理回路側の出
力から前記予備用信号処理回路側の出力に選択を切り換
える信号処理装置において、前記信号処理回路の後段に
第１遅延回路を設け、前記予備用信号処理回路の前段
に、前記第１遅延回路の遅延時間と同一又はそれ以上の
遅延量を有する第２遅延回路を設けたものである。

【０００６】また、第２発明の信号処理装置は、１〜Ｎ
番目までのＮ個の信号を入力し、第１の１〜ＮまでのＮ
個の信号と第２の１〜ＮまでのＮ個の信号とをそれぞれ
出力する第１ルータと、前記第１の１〜ＮまでのＮ個の
信号がそれぞれ供給される１〜Ｎ番目までのＮ個の信号
処理回路と、このＮ個の信号処理回路の各出力をそれぞ
れ遅延させて出力するＮ個の第１遅延回路と、前記第２
の１〜ＮまでのＮ個の信号がそれぞれ供給されるＮ個の
第２遅延回路と、このＮ個の第２遅延回路の出力のいず
れか一つを選択する選択器と、この選択器の出力が供給
されるＮ＋１番目の予備用信号処理回路と、前記Ｎ個の
第１遅延回路の出力が１〜Ｎ番目の入力としてそれぞれ
供給され、且つ、前記Ｎ＋１番目の予備用信号処理回路
の出力がＮ＋１番目の入力として供給され、入力信号の
内のＮ個を選択して出力する第２ルータと、前記１〜Ｎ
番目までの各信号処理回路の信号処理で異常があるか否
かをそれぞれ検出する１〜Ｎ番目までのＮ個の異常検出
回路と、このＮ個の異常検出回路によりいずれの信号処
理回路にも異常が検出されない場合には前記第２ルータ
が１〜Ｎ番目の入力信号を１〜Ｎ番目の出力として選択
し、又、前記Ｎ個の異常検出回路によりＸ（１≦Ｘ≦
Ｎ）番目の信号処理回路に異常が検出された場合には前
記選択器がＸ番目の信号を選択し、且つ、前記第２ルー
タがＮ＋１番目の入力信号をＸ番目の出力とするようＸ
番目の出力を可変するようそれぞれ制御する制御回路と
を備えたものである。

【０００７】

【作用】第１発明によれば、信号処理回路の信号処理に
異常が検出された場合に、信号処理回路の出力信号は第
１遅延回路を経て選択器に入力されるため異常ポイント
以前の適当なポイントで選択器の切り換えができる一
方、予備用信号処理回路には信号処理回路よりも第２遅
延回路の遅延時間だけ遅れて入力信号が入力されるた
め、予備用信号処理回路からは信号処理回路で正常に信
号処理されなかった信号が前記選択器に上記切り換え後
に供給され、選択器からは一部の欠損もない信号が得ら
れる。

【０００８】第２発明によれば、Ｘ番目の信号処理回路
の信号処理に異常が検出された場合に、この信号処理回
路の出力信号は第１遅延回路を経て第２ルータに入力さ
れるため異常ポイント以前の適当なポイントで第２ルー
タの切り換えができる一方、予備用信号処理回路にはＸ
番目の入力信号が選択器を経て、且つ、上記信号処理回
路よりも第２遅延回路の遅延時間だけ遅れて入力される
ため、予備用信号処理回路からは上記信号処理回路で正
常に信号処理されなかった信号が第２ルータに上記切り
換え後に供給され、第２ルータのＸ番目の出力端子から
は一部の欠損もないＸ番目の信号が得られる。

【０００９】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１から図１１には本発明の第１実施例が示されて
おり、この第１実施例では本発明をデジタル放送送出装
置に適用した場合が示されている。先ず、このデジタル
放送送出装置の採用する画像圧縮方法について概略を説
明する。本装置に係る画像圧縮方法は、デジタル化した
画像信号の圧縮に際してフレーム間の相関利用を前提と
し、ＤＣＴ及び動き補償予測の組み合わせによる符号化
と、さらに可変長符号化（ＶＬＣ）とを用いて情報量圧
縮を図るものであり、以下詳しく説明する。

【００１０】画像信号の各フレームにはピクチャータイ
プデータをそれぞれ割り当て、このピクチャータイプデ
ータに基づきフレーム間予測符号化を主体として符号化
する。上記ピクチャータイプデータの割り当ては、図１
０に示す如く、一定の順序に沿ったシーケンスデータを
繰り返し割り当てるもので、シーケンスデータの周期毎
に単一のデータグループ（ＧＯＰ）が構成される。各デ
ータグループ（Ｂ，Ｂ，Ｉ，・・・）は他のデータグル
ープに依存することなく独立にデコード可能である。

【００１１】図１１にはフレームのピクチャータイプと
その予測の相関関係を示す図が示されている。図１１に
おいて、ピクチャータイプにはＩピクチャー、Ｐピクチ
ャー、Ｂピクチャーの３種が存在する。Ｉピクチャーは
他フレームからの予測はせずに同一フレーム内の画像信
号のみを用いてＤＣＴを行う。これをイントラ符号化と
称する。Ｐピクチャーは直前のＩピクチャー又はＰピク
チャーからの予測（前向き予測と称する。）が可能なフ
レームである。Ｂピクチャーは、直前直後の両方のＩピ
クチャー又はＰピクチャーからの予測が可能である。よ
って前向き予測の他に、後ろのフレームからの予測（後
ろ向き予測と称する。）、前後両方のフレームからの予
測（両方向予測と称する。）が可能である。

【００１２】図１には信号処理装置であるデジタル放送
送出装置の概略回路ブロック図が示されている。図１に
おいて、信号処理回路である画像圧縮回路１は入力デジ
タル画像信号に所定の圧縮処理を施し、この圧縮処理に
ついては後述する。この画像圧縮回路１の出力は第１遅
延回路２に供給され、第１遅延回路２は１データセット
周期時間（１ＧＯＰ時間）だけ遅延して圧縮画像信号を
選択器３に出力する。

【００１３】また、入力デジタル画像信号は第２遅延回
路４にも供給され、第２遅延回路４は前記第１遅延回路
２の遅延時間（１ＧＯＰ時間）と同一又はそれ以上の時
間遅延させてデジタル画像信号を予備用画像圧縮回路５
に出力する。この実施例では、第２遅延回路４の遅延時
間は、前記画像圧縮回路１での遅延時間（ＤＴ₁）と第
１遅延回路２の遅延時間（１ＧＯＰ時間）との合計時間
に設定されている。但し、第２遅延回路４の遅延時間は
少なくとも第１遅延回路２の遅延時間と同一に設定する
必要がある。

【００１４】予備用信号処理回路である予備用画像圧縮
回路５は前記画像圧縮回路１と同一の信号処理を施し、
その圧縮画像信号を選択器３に出力する。選択器３は入
力信号の選択を自ら制御可能な制御部（図示せず）を有
し、この制御部は図５のフローを実行する。図５のフロ
ーチャートについては下記の作用の箇所で説明する。
尚、ＣＰＵ６が選択器３の切り換えを制御するよう構成
しても良い。

【００１５】この選択器３からのビットストリームデー
タは出力端子Ｔより出力され、出力されたビットストリ
ームデータは伝送路（衛星放送の場合は衛星系の伝送
路）を経て画像デコーダ７へ入力される。

【００１６】また、ＣＰＵ（中央処理装置）６は上述の
各回路の制御を総括し、図６のフローを実行するべく画
像圧縮回路１、予備用画像圧縮回路５及び選択器３と信
号のやりとりを行う。図６のフローチャートについては
下記の作用の箇所で説明する。

【００１７】図２には前記画像圧縮回路１（又は予備用
画像圧縮回路５）の回路ブロック図が示されている。
尚、図２及び図３において予備用画像圧縮回路５の各部
の番号には画像圧縮回路１の各部との識別のためダッシ
ュを付す。図２において、前処理部１０にはフレームシ
ンクロナイザ部と解像度変換部とテレシネ信号検出部と
色信号フォーマット変換部とスキャン変換部とフレーム
順序変換部とシーケンス変換部とが内蔵されている。そ
して、フレームシンクロナイザ部にて画像信号をフレー
ム同期信号に同期させ、解像度変換部で画像信号の水平
方向の画素数を所望の割合に圧縮し、テレシネ信号検出
部では画像信号がテレシネ信号である場合にこれを元の
状態に戻す。又、色信号フォーマット変換部では色信号
（Ｙ，Ｒ−Ｙ，Ｂ−Ｙ）のフォーマットを４：２：２か
ら４：２：０に変換し、スキャン変換部では下記するＤ
ＣＴ処理のためラスタスキャンからブロックスキャンに
変換する。さらに、フレーム順序変換部では入力画像の
フレームに同期して送られて来るピクチャータイプデー
タに基づきフレーム順序を入れ換える。即ち、Ｂピクチ
ャーが未来のフレームからの予測となるため、これを可
能とするべくＢピクチャーの場合には３フレーム遅らせ
て出力し、Ｉピクチャー又はＰピクチャーの場合には遅
延せずにそのまま出力する。さらにまた、シーケンス変
換部では下記する画像符号化部１１に合ったシーケンス
変換を行う。このように前処理部１０で種々の処理がな
された画像信号は画像符号化部１１に供給される。

【００１８】画像符号化部１１は下記に詳述するように
画像信号を符号化し、この符号化した信号（ビットスト
リームデータ）をバッファメモリ１２に出力する。バッ
ファメモリ１２はＤＳＰ（デジタルシグナルプロセス）
回路１３にて書き込みと読み出しが制御され、ＤＳＰ回
路１３はバッファメモリ制御部としても構成されてい
る。バッファメモリ１２からは一定ビットレートのビッ
トストリームが出力され、バッファメモリ１２の出力は
内蔵画像デコーダ１４にも導かれている。この内蔵画像
デコーダ１４の詳しい構成は下記する。又、ＤＳＰ回路
１３及び内蔵画像デコーダ１４は前記ＣＰＵ６と信号の
やりとりを行い、予備用画像圧縮回路５内のＤＳＰ回路
１３’は図７に示すフローを実行する。図７のフローチ
ャートについては下記の作用の箇所で説明する。

【００１９】図３には画像符号化部１１の詳しい回路ブ
ロック図が示されている。図３において、入力画像信号
は減算器２０に供給され、減算器２０は画像信号を下記
する予測値で減算する。減算器２０の出力は２次元の実
画像データ、又は、予測誤差データであり、このデータ
がＤＣＴ符号化回路２１に供給される。ＤＣＴ符号化回
路２１は上記データをブロック単位（例えば８×８画
素）で周波数領域のＤＣＴ係数に変換する。ここで、画
素は一般に低周波成分の大きな信号であるため、ＤＣＴ
係数の分布には一般に偏りがある。

【００２０】ＤＣＴ符号化回路２１の出力は量子化器２
２に供給され、量子化器２２はＤＳＰ（デジタルシグナ
ルプロセス）回路１３からの制御データに基づき量子化
する。この量子化された信号は可変長符号化（ＶＬＣ）
回路２３に供給され、可変長符号化回路２３はＤＳＰ回
路１３からの制御データに基づき可変長符号化する。こ
こで、可変長符号化は、ＤＣＴ係数の偏りを利用して出
現確率の高い事象に対して短い符号を、出現確率の低い
事象に対して長い符号を割り当てて、最終的に効率の良
い符号化を実現する。

【００２１】可変長符号化回路２３で符号化された画像
信号は選択回路３２に出力される。この選択回路３２に
は疑似データ発生部３３からの疑似データ（スタッフィ
ングデータ）、この実施例ではゼロデータが供給され、
ＤＳＰ回路１３からの制御データに基づきいずれか一方
の信号を選択して多重化器２４に出力する。

【００２２】また、量子化器２２の出力は逆量子化器２
５及びＩＤＣＴ回路２６の順に供給され、さらに、この
出力と下記する予測値とが加算器２７で加算されて符号
化された元の画像信号に戻される。この復号画像信号は
フレームメモリ２８にストアされる。

【００２３】一方、入力画像信号は動き検出部２９及び
モード判定部３０にそれぞれ供給され、動き検出部２９
はピクチャータイプ生成部（図示せず）からのピクチャ
ータイプデータ（Ｉ，Ｐ，Ｂ）に関連してブロック単位
（例えば８×８画素）で画像信号の動きを検出する。そ
して、動き検出部２９はブロック単位の動きベクトルを
予測部３１及び多重化部２４に出力し、又、動きベクト
ルを求めるための評価値をモード判別部３０に出力す
る。モード判別部３０は画像信号と評価値を解析し、ピ
クチャータイプデータ（Ｉ，Ｐ，Ｂ）に応じて可能な予
測モードをブロック単位で選択する。具体的には、モー
ド判別部３０はＩピクチャーでは常にイントラ符号化の
みを選択し、Ｐピクチャーではイントラ符号化と前向き
予測とから選択し、Ｂピクチャーではこれに加えて後ろ
向き予測、両方向予測とから選択し、選択した予測モー
ドを予測部３１及び多重化部２４に出力する。予測部３
１ではフレームメモリ２８より画像信号を読み出し、動
きベクトル及び予測モードに基づき予測値を生成する。
イントラ符号化の場合には予測値をゼロとする。従っ
て、この場合には減算器２０の出力は実画像データとな
り、それ以外では予測誤差データとなる。

【００２４】上記多重化部２４では上述した圧縮画像信
号、動きベクトル、予測モードの他に制御データ等が供
給され、これらの信号を多重化してビットストリームを
出力する。

【００２５】図４には前記内蔵画像デコーダ１４の詳し
い回路ブロック図が示されている。図４において、バッ
ファメモリ４０は前記バッファメモリ１２と同容量を有
し、バッファメモリ１２の読み出しレートと同一レート
によってビットストリームを書き込む。このバッファメ
モリ４０の読み出しはＶＬＣデコーダ４１からの要求に
よってなされ、最初の復号するデータがある時間バッフ
ァメモリ４０にストアされた後に読み出しが開始され
る。尚、このバッファメモリ４０は前記バッファメモリ
１２が正常に動作している限り破錠を起こさない。

【００２６】バッファメモリ４０の読み出しデータはＶ
ＬＣデコーダ４１に供給され、ＶＬＣデコーダ４１は圧
縮画像信号のビットストリームが受けているＶＬＣ符号
化を復号する。この復号した量子化ＤＣＴ係数系列の信
号ｂ₁は前記画像符号化部１１の符号ａ₁と同じであり、
この信号ｂ₁が信号ａ₁と同様に連続的に得られるように
ＶＬＣデコーダ４１はバッファメモリ４０からデータを
読み出す。逆量子化器４２は量子化ＤＣＴ係数系列から
再生ＤＣＴ係数系列の信号ｂ₂を生成し、この再生ＤＣ
Ｔ係数系列の信号ｂ₂はＩＤＣＴ部４３により画像デー
タの次元の信号ｂ₃に変換される。信号ｂ₂は画像符号化
部１１の信号ａ₂と、又、信号ｂ₃は画像符号化部１１の
信号ａ₃とそれぞれ等価である。

【００２７】一方、予測部４６はフレームメモリ４５に
予じめストアされている再生画像信号から画像予測信号
ｂ₄を生成する。この信号ｂ₄は画像符号化部１１の信号
ａ₄と等価である。加算器４４は信号ｂ₃と信号ｂ₄を加
算して再生画像信号ｂ₅を生成する。この信号ｂ₅は画像
符号化部１１の信号ａ₅と等価である。又、バッファメ
モリ４０から読み出されたデータの中には、動きベクト
ル、各種モード指定データ等の他に画像符号化部１１で
用いられた付加データも含まれており、この各データｄ
₁はＶＬＣデコーダ４１、逆量子化器４２等に作用して
正しい再生画像を出力するのに用いられる。さらに、バ
ッファメモリ４０、ＶＬＣデコーダ４１、逆量子化器４
２、ＩＤＣＴ部４３及び予測部４６には信号再生処理で
異常があるか否かを検出する異常検出回路（図示せず）
が内蔵され、この各異常検出回路は異常を検出するとエ
ラーステータス信号をＣＰＵ６に出力する。例えば、Ｖ
ＬＣデコーダ４１内の異常検出回路は規則にない符号化
信号が入力された場合に異常と判断する。

【００２８】次に、上記構成の作用を説明する。図１及
び図８において、入力映像信号ｆ₁は画像圧縮回路１に
て圧縮処理され、画像圧縮回路１は符号化された信号を
データセット（ＧＯＰ）単位の時系列の信号として出力
する。この符号化信号ｆ₂は第１遅延回路２で１ＧＯＰ
時間だけ遅延され、この遅延信号ｆ₃が選択器３に出力
される。一方、入力画像信号は第２遅延回路４でＤＴ₁
＋１ＧＯＰ時間だけ遅延され、この遅延信号ｆ₄が予備
用画像圧縮回路５に供給される。この予備用画像圧縮回
路５の画像符号化部１１’は画像信号を符号化処理して
いるが、ＤＳＰ回路１３’はその符号化信号をバッファ
メモリ１２’には書き込まず、予備用画像圧縮回路５か
らの出力ｆ₅はない。若しくは、ＤＳＰ回路１３’はバ
ッファメモリ１２’に疑似データを書き込み、これを読
み出すことによって予備用画像圧縮回路５からは出力と
して疑似データを選択器３に出力する。そして、正常時
には選択器３は画像圧縮回路１側の出力を選択し、これ
をビットストリーム出力ｆ₆として出力する。

【００２９】今、データセット２（ＧＯＰ２）の途中の
信号処理で異常があると、画像圧縮回路１の内蔵画像デ
コーダ１４がエラーステータス信号を出力する。する
と、ＣＰＵ６は、図６に示すように、予備用画像圧縮回
路５のＤＳＰ回路１３’及び選択器３に予備モード指令
を出力する。又、画像圧縮回路１のＤＳＰ回路１３にス
トアされているメモリ占有量Ｘを予備用画像圧縮回路５
のＤＳＰ回路１３’に転送するよう指令を出す。

【００３０】画像圧縮回路１のＤＳＰ回路１３はデータ
セット（ＧＯＰ）の切り換わり時点におけるバッファメ
モリ１２のメモリ占有量Ｘを検出し、最新のデータをス
トアしており、上記転送指令が来るとこのデータを出力
する。

【００３１】また、予備用画像圧縮回路５のＤＳＰ回路
１３’は図７に示す如く、選択器３２’を疑似データ発
生部３３’側に切り換え、バッファメモリ１３’にメモ
リ占有量Ｘだけ疑似データをストアすると共にそのメモ
リ占有量Ｘを保持しつつ疑似データを出力する。ここ
で、上記異常発生時点においては、予備用画像圧縮回路
５はデータセット１（ＧＯＰ１）の信号を処理してお
り、次のデータセット（ＧＯＰ２）のスタートコードの
入力を待つ。ＧＯＰ２のスタートコードを検出すると、
選択器３２’を可変長符号化回路２３’側に切り換え
る。すると、データセット２（ＧＯＰ２）の符号化信号
が最初からバッファメモリ１２’に供給され、バッファ
メモリ１２’ではこの符号化信号の書き込みが開始され
る。従って、バッファメモリ１２’からは疑似データが
全て読み出された後にはデータセット２（ＧＯＰ２）以
後の信号が読み出される。

【００３２】一方、選択器３は、図５に示す如く、予備
モード指令が入力されると、画像圧縮回路１側の出力よ
り次のデータセット（ＧＯＰ２）のスタートコードが入
力されるのを待ち、ＧＯＰ２のスタートコードを検出す
ると、予備用画像圧縮回路５側の出力に選択を切り換え
る。すると、予備用画像圧縮回路５からは疑似データ後
にデータセット２（ＧＯＰ２）の信号が出力される。従
って、選択器３からは、データセット１（ＧＯＰ１）の
後に疑似データを挟んでデータセット２（ＧＯＰ２）以
後の信号が出力されるため、異常が発生しても１部の欠
落もない信号が出力される。

【００３３】図９には各バッファメモリの占有量変化が
示されている。図９において、予備用画像圧縮回路５の
バッファメモリ１２’は画像圧縮回路１のバッファメモ
リ１２のメモリ占有量Ｘと同一に設定されてバッファリ
ング処理を行うので、画像デコーダ側のバッファメモリ
が破錠を起こすことがない。

【００３４】図１２には本発明の第２実施例を示すデジ
タル放送送出装置の概略回路ブロック図が示されてい
る。図１２において、第１ルータ５０には１〜Ｎ番目ま
での画像信号が入力され、第１ルータ５０は１〜Ｎ番目
までの各信号をＮ個の画像圧縮回路５１にそれぞれ出力
すると共に１〜Ｎ番目までの各信号をＮ個の第２遅延回
路５４にそれぞれ出力する。

【００３５】信号処理回路である各画像圧縮回路５１
は、画像信号に対して所定の画像圧縮処理を施し、その
各圧縮信号を各第１遅延回路５２を経て第２ルータ５３
に供給する。又、各画像圧縮回路５１は、異常検出回路
（図示せず）をそれぞれ有し、各異常検出回路は信号処
理で異常があるとエラー信号をスーパーバイザ５７に出
力する。

【００３６】上記各第２遅延回路５４は上記第１遅延回
路５２と同一又はそれ以上の遅延量を有し、この各遅延
出力を選択器５５に出力する。選択器５５はスーパーバ
イザ５７からの制御信号により上記入力信号の１つを選
択して予備用画像圧縮回路５６に出力する。予備用信号
処理回路である予備用画像圧縮回路５６は上記画像圧縮
回路５１と同様の圧縮処理を施し、その圧縮信号を第２
ルータ５３に出力する。

【００３７】第２ルータ５３はスーパーバイザ５７から
の制御信号により（Ｎ＋１）個の入力の内からＮ個の信
号を選択して出力する。このＮ個の信号はミキサ５８で
多重化される。

【００３８】制御回路であるスーパーバイザ５７は各異
常検出回路よりいずれの画像圧縮回路５１にも異常が検
出されない場合には第２ルータ５３が１〜Ｎ番目の入力
信号を番号通りに選択するべく制御信号を出力する。
又、ある異常検出回路にてＸ（１≦Ｘ≦Ｎ）番目の画像
圧縮回路５１に異常が検出されると、選択器５５がＸ番
目の信号を選択するよう制御信号を出力すると共に第２
ルータがＮ＋１番目の入力信号をＸ番目の出力として選
択するよう制御信号を出力する。

【００３９】上記構成において、Ｘ番目の信号について
画像圧縮処理で異常があると、選択器５５を経てＸ番目
の信号が予備用画像圧縮回路５６に供給され、ここで画
像圧縮処理された信号が第２ルータ５３のＸ番目の出力
して出力される。従って、１〜Ｎ番目のいずれの信号の
圧縮処理について異常があっても第２ルータ５３からは
全て正常な信号が出力される。尚、予備用画像圧縮回路
５６を複数設けて複数の信号のバックアップができるよ
う構成しても良い。

【００４０】

【発明の効果】以上述べたように第１発明によれば、入
力信号に所定の処理を施す信号処理回路と、この信号処
理回路に並列に接続され、前記信号処理回路と同一の信
号処理を施す予備用信号処理回路と、前記信号処理回路
の出力と前記予備用信号処理回路の出力とのいずれか一
方を選択する選択器と、前記信号処理回路の信号処理で
異常があるか否かを検出する異常検出回路とを備え、こ
の異常検出回路が異常を検出すると、前記選択器が前記
信号処理回路側の出力から前記予備用信号処理回路側の
出力に選択を切り換える信号処理装置において、前記信
号処理回路の後段に第１遅延回路を設け、前記予備用信
号処理回路の前段に、前記第１遅延回路の遅延時間と同
一又はそれ以上の遅延量を有する第２遅延回路を設けた
ので、入力信号が信号処理回路よりも遅れて予備用信号
処理回路に入力されているため、信号処理回路に異常が
起きて予備用信号処理回路側に切り換えても選択器から
は一部の欠損もない信号を得ることができるという効果
がある。

【００４１】また、第２発明によれば、１〜Ｎ番目まで
のＮ個の信号を入力し、第１の１〜ＮまでのＮ個の信号
と第２の１〜ＮまでのＮ個の信号とをそれぞれ出力する
第１ルータと、前記第１の１〜ＮまでのＮ個の信号がそ
れぞれ供給される１〜Ｎ番目までのＮ個の信号処理回路
と、このＮ個の信号処理回路の各出力をそれぞれ遅延さ
せて出力するＮ個の第１遅延回路と、前記第２の１〜Ｎ
までのＮ個の信号がそれぞれ供給されるＮ個の第２遅延
回路と、このＮ個の第２遅延回路の出力のいずれか一つ
を選択する選択器と、この選択器の出力が供給されるＮ
＋１番目の予備用信号処理回路と、前記Ｎ個の第１遅延
回路の出力が１〜Ｎ番目の入力としてそれぞれ供給さ
れ、且つ、前記Ｎ＋１番目の予備用信号処理回路の出力
がＮ＋１番目の入力として供給され、入力信号の内のＮ
個を選択して出力する第２ルータと、前記１〜Ｎ番目ま
での各信号処理回路の信号処理で異常があるか否かをそ
れぞれ検出する１〜Ｎ番目までのＮ個の異常検出回路
と、このＮ個の異常検出回路によりいずれの信号処理回
路にも異常が検出されない場合には前記第２ルータが１
〜Ｎ番目の入力信号を１〜Ｎ番目の出力として選択し、
又、前記Ｎ個の異常検出回路によりＸ（１≦Ｘ≦Ｎ）番
目の信号処理回路に異常が検出された場合には前記選択
器がＸ番目の信号を選択し、且つ、前記第２ルータがＮ
＋１番目の入力信号をＸ番目の出力とするようＸ番目の
出力を可変するようそれぞれ制御する制御回路とを備え
たもので、Ｘ番目の信号処理回路に異常があった場合に
はＸ番目の信号が予備用信号処理回路に供給され、その
圧縮信号が第２ルータでＸ番目の出力として出力される
もので、Ｘ番目の入力信号が信号処理回路よりも遅れて
予備用信号処理回路に入力されるため、信号処理回路に
異常が起きて予備用信号処理回路側に切り換えても第２
ルータからは一部の欠損もないＸ番目の信号を得ること
ができるという効果がある。

【図面の簡単な説明】

【図１】デジタル放送送出装置の概略回路ブロック図
（第１実施例）。

【図２】画像圧縮回路の回路ブロック図（第１実施
例）。

【図３】画像符号化部の回路ブロック図（第１実施
例）。

【図４】内蔵画像デコーダの回路ブロック図（第１実施
例）。

【図５】異常発生時の選択器のフローチャート（第１実
施例）。

【図６】異常発生時のＣＰＵのフローチャート（第１実
施例）。

【図７】異常発生時の予備用のＤＳＰ回路のフローチャ
ート（第１実施例）。

【図８】異常時の動作例のタイムチャート（第１実施
例）。

【図９】各バッファメモリの占有量変化例のタイムチャ
ート（第１実施例）。

【図１０】データグループの構成を示す図（第１実施
例）。

【図１１】ピクチャータイプと予測構造を示す図（第１
実施例）。

【図１２】デジタル放送送出装置の概略回路ブロック図
（第２実施例）。

【符号の説明】

１，５１…画像圧縮回路（信号処理回路）２，５２…第１遅延回路３，５５…選択器４，５４…第２遅延回路５，５６…予備用画像圧縮回路（予備用信号処理回路）１２，１２’…バッファメモリ（記憶手段，予備用記憶
手段）５０…第１ルータ５３…第２ルータ５７…スーパーバイザ（制御回路）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 7/24 Ｈ０４Ｎ 7/13 Ｚ

Claims

【特許請求の範囲】

【請求項１】入力信号に所定の処理を施す信号処理回
路と、この信号処理回路に並列に接続され、前記信号処理回路
と同一の信号処理を施す予備用信号処理回路と、前記信号処理回路の出力と前記予備用信号処理回路の出
力とのいずれか一方を選択する選択器と、前記信号処理回路の信号処理で異常があるか否かを検出
する異常検出回路とを備え、この異常検出回路が異常を検出すると、前記選択器が前
記信号処理回路側の出力から前記予備用信号処理回路側
の出力に選択を切り換える信号処理装置において、前記信号処理回路の後段に第１遅延回路を設け、前記予備用信号処理回路の前段に、前記第１遅延回路の
遅延時間と同一又はそれ以上の遅延量を有する第２遅延
回路を設けたことを特徴とする信号処理装置。
【請求項２】前記信号処理回路及び前記予備用信号処
理回路は、それぞれ入力信号を、独立した符号化データ
の集合であるデータセット単位の時系列の信号として出
力し、前記第１遅延回路の遅延時間を１データセット周
期時間以上に設定したことを特徴とする請求項１に記載
の信号処理装置。
【請求項３】前記信号処理回路及び予備用信号処理回
路はそれぞれ入力信号である画像信号を圧縮する画像圧
縮回路及び予備用画像圧縮回路であることを特徴とする
請求項２に記載の信号処理装置。
【請求項４】前記画像圧縮回路及び前記予備用画像圧
縮回路はそれぞれ符号化されたデータを一時記憶する記
憶手段及び予備用記憶手段を有し、前記画像圧縮回路が
データセットの切り換わり時点における前記記憶手段の
占有容量を検出し、前記異常検出回路が異常を検出する
と、前記予備用記憶手段の占有容量を異常手前のデータ
セットの前記検出占有容量と同一に設定し、異常が検出
された次の新しいデータセットより前記予備用記憶手段
の書き込みを開始することを特徴とする請求項３に記載
の信号処理装置。
【請求項５】１〜Ｎ番目までのＮ個の信号を入力し、
第１の１〜ＮまでのＮ個の信号と第２の１〜ＮまでのＮ
個の信号とをそれぞれ出力する第１ルータと、前記第１の１〜ＮまでのＮ個の信号がそれぞれ供給され
る１〜Ｎ番目までのＮ個の信号処理回路と、このＮ個の信号処理回路の各出力をそれぞれ遅延させて
出力するＮ個の第１遅延回路と、前記第２の１〜ＮまでのＮ個の信号がそれぞれ供給され
るＮ個の第２遅延回路と、このＮ個の第２遅延回路の出力のいずれか一つを選択す
る選択器と、この選択器の出力が供給されるＮ＋１番目の予備用信号
処理回路と、前記Ｎ個の第１遅延回路の出力が１〜Ｎ番目の入力とし
てそれぞれ供給され、且つ、前記Ｎ＋１番目の予備用信
号処理回路の出力がＮ＋１番目の入力として供給され、
入力信号の内のＮ個を選択して出力する第２ルータと、前記１〜Ｎ番目までの各信号処理回路の信号処理で異常
があるか否かをそれぞれ検出する１〜Ｎ番目までのＮ個
の異常検出回路と、このＮ個の異常検出回路によりいずれの信号処理回路に
も異常が検出されない場合には前記第２ルータが１〜Ｎ
番目の入力信号を１〜Ｎ番目の出力として選択し、又、
前記Ｎ個の異常検出回路によりＸ（１≦Ｘ≦Ｎ）番目の
信号処理回路に異常が検出された場合には前記選択器が
Ｘ番目の信号を選択し、且つ、前記第２ルータがＮ＋１
番目の入力信号をＸ番目の出力とするようＸ番目の出力
を可変するようそれぞれ制御する制御回路と、を備えたことを特徴とする信号処理装置。