JPH08278903A - Ｃｐｕの暴走監視方法 - Google Patents
Ｃｐｕの暴走監視方法Info
- Publication number
- JPH08278903A JPH08278903A JP7079232A JP7923295A JPH08278903A JP H08278903 A JPH08278903 A JP H08278903A JP 7079232 A JP7079232 A JP 7079232A JP 7923295 A JP7923295 A JP 7923295A JP H08278903 A JPH08278903 A JP H08278903A
- Authority
- JP
- Japan
- Prior art keywords
- program
- cpu
- monostable multivibrator
- runaway
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵにおける処理に暴走が発生したとき、１
周期のプログラム処理時間経過を待たずに早期にこれを
検出して報知されるようにする。 【構成】プログラムによってトリガされる単安定マルチ
バイブレータ付置したＣＰＵで実行される一連のプログ
ラムを、処理内容の段落を単位に複数のプログラムモジ
ュールに分割し、一連のプログラムの先頭とプログラム
モジュール毎または複数のプログラムモジュールを連結
したプログラムグループの終端毎に単安定マルチバイブ
レータのトリガ信号を生成するプログラムを挿入し、プ
ログラムが暴走して正常処理時間内にトリガ信号生成プ
ログラムに到達しないとき、単安定マルチバイブレータ
の出力が反転するようにしてプログラムの暴走を報知す
る。
周期のプログラム処理時間経過を待たずに早期にこれを
検出して報知されるようにする。 【構成】プログラムによってトリガされる単安定マルチ
バイブレータ付置したＣＰＵで実行される一連のプログ
ラムを、処理内容の段落を単位に複数のプログラムモジ
ュールに分割し、一連のプログラムの先頭とプログラム
モジュール毎または複数のプログラムモジュールを連結
したプログラムグループの終端毎に単安定マルチバイブ
レータのトリガ信号を生成するプログラムを挿入し、プ
ログラムが暴走して正常処理時間内にトリガ信号生成プ
ログラムに到達しないとき、単安定マルチバイブレータ
の出力が反転するようにしてプログラムの暴走を報知す
る。
Description
【０００１】
【産業上の利用分野】この発明はコンピュータの演算処
理部（ＣＰＵ）における処理が暴走あるいは永久ループ
に入る等によって正常動作でなくなったとき、これを検
出して報知する方法に関する。
理部（ＣＰＵ）における処理が暴走あるいは永久ループ
に入る等によって正常動作でなくなったとき、これを検
出して報知する方法に関する。
【０００２】
【従来の技術】制御用システムに用いるコンピュータで
は、制御にかかわる一連の処理がＣＰＵにおいて繰返し
て実行するようにプログラムが組まれるが、ノイズの侵
入または予想外の割込発生などを契機にプログラムが本
来のフローからはずれて暴走あるいは永久ループに入
り、本来の処理期間内に処理が終了しない事態が発生し
てしまうことがある。
は、制御にかかわる一連の処理がＣＰＵにおいて繰返し
て実行するようにプログラムが組まれるが、ノイズの侵
入または予想外の割込発生などを契機にプログラムが本
来のフローからはずれて暴走あるいは永久ループに入
り、本来の処理期間内に処理が終了しない事態が発生し
てしまうことがある。
【０００３】上記のようなＣＰＵの暴走が発生したと
き、これを検出して報知し、適切な処理が講じられるよ
うにすべく、ＣＰＵにプログラムがスタートするときト
リガ信号を発信するポートを用意し、トリガ信号入力後
一連のプログラムの処理時間をわずかに超える時間経過
後に出力が反転する単安定マルチバイブレータ（ＭＳ
Ｂ）を設け、ＣＰＵにおいてプログラムが繰返しスター
トする毎にＣＰＵが発信するトリガ信号によってこのＭ
ＳＢを起動するようにすると、ＣＰＵにおいてプログラ
ムが正常に流れているときにはＭＳＢの設定時間経過前
に次のトリガ信号かＭＳＢに入力されＭＳＢの出力が反
転することはないのでＭＳＢの出力を監視することによ
ってＣＰＵの暴走を検出する方法が従来から採用されて
いる。
き、これを検出して報知し、適切な処理が講じられるよ
うにすべく、ＣＰＵにプログラムがスタートするときト
リガ信号を発信するポートを用意し、トリガ信号入力後
一連のプログラムの処理時間をわずかに超える時間経過
後に出力が反転する単安定マルチバイブレータ（ＭＳ
Ｂ）を設け、ＣＰＵにおいてプログラムが繰返しスター
トする毎にＣＰＵが発信するトリガ信号によってこのＭ
ＳＢを起動するようにすると、ＣＰＵにおいてプログラ
ムが正常に流れているときにはＭＳＢの設定時間経過前
に次のトリガ信号かＭＳＢに入力されＭＳＢの出力が反
転することはないのでＭＳＢの出力を監視することによ
ってＣＰＵの暴走を検出する方法が従来から採用されて
いる。
【０００４】
【発明が解決しようとする課題】上記従来技術によるＣ
ＰＵの暴走監視方法では、暴走を検出するのに必要な時
間がＣＰＵが実行するプログラムの長さにより決定され
る。すなわち、ＣＰＵの処理するプログラムの量が多く
なると検出に要する時間が長くなり、例えば単安定マル
チバイブレータをトリガした直後に暴走した場合、暴走
の検出が大きく遅れ、被害が大きく広がってしまうとい
う問題がある。
ＰＵの暴走監視方法では、暴走を検出するのに必要な時
間がＣＰＵが実行するプログラムの長さにより決定され
る。すなわち、ＣＰＵの処理するプログラムの量が多く
なると検出に要する時間が長くなり、例えば単安定マル
チバイブレータをトリガした直後に暴走した場合、暴走
の検出が大きく遅れ、被害が大きく広がってしまうとい
う問題がある。
【０００５】本発明は、ＣＰＵにおける処理に暴走など
の異常が発生したとき、１周期のプログラム処理時間経
過を待たずに早期にこれを検出して報知するＣＰＵの暴
走監視方法を提供してコンピュータを用いる制御システ
ムの信頼性と安定性を向上させることを課題とする。
の異常が発生したとき、１周期のプログラム処理時間経
過を待たずに早期にこれを検出して報知するＣＰＵの暴
走監視方法を提供してコンピュータを用いる制御システ
ムの信頼性と安定性を向上させることを課題とする。
【０００６】
【課題を解決するための手段】本発明のＣＰＵの暴走監
視方法では、プログラムによってトリガされる単安定マ
ルチバイブレータのトリガ信号を発信するポートを付置
したＣＰＵ上で実行される一連のプログラムを、処理内
容の段落を単位に複数のプログラムモジュールに分割
し、一連のプログラムの先頭とプログラムモジュール終
端毎または複数のプログラムモジュールを連結したプロ
グラムグループ終端毎に単安定マルチバイブレータのト
リガ信号を生成するプログラムを挿入し、プログラムが
暴走して正常処理時間内にトリガ信号を生成するプログ
ラムに到達しないとき、単安定マルチバイブレータの出
力が発転することによってプログラムの暴走を報知する
ようにしている。
視方法では、プログラムによってトリガされる単安定マ
ルチバイブレータのトリガ信号を発信するポートを付置
したＣＰＵ上で実行される一連のプログラムを、処理内
容の段落を単位に複数のプログラムモジュールに分割
し、一連のプログラムの先頭とプログラムモジュール終
端毎または複数のプログラムモジュールを連結したプロ
グラムグループ終端毎に単安定マルチバイブレータのト
リガ信号を生成するプログラムを挿入し、プログラムが
暴走して正常処理時間内にトリガ信号を生成するプログ
ラムに到達しないとき、単安定マルチバイブレータの出
力が発転することによってプログラムの暴走を報知する
ようにしている。
【０００７】
【作用】プログラムの繰返しの過程で暴走あるいは永久
ループへの迷込みが起ると、一連のプログラムの先頭と
途中に設けた単安定マルチバイブレータトリガプログラ
ムの処理にいつまでも到らず、その間に単安定マルチバ
イブレータの設定時間が到来して出力が反転してしまう
ので、これによって異常の発生が報知される。
ループへの迷込みが起ると、一連のプログラムの先頭と
途中に設けた単安定マルチバイブレータトリガプログラ
ムの処理にいつまでも到らず、その間に単安定マルチバ
イブレータの設定時間が到来して出力が反転してしまう
ので、これによって異常の発生が報知される。
【０００８】
【実施例】プログラムによってトリガされる暴走監視用
の単安定マルチバイブレータ（ＭＳＢ）のトリガ信号を
発信するポートを付置したＣＰＵ上で実行される本発明
に基づく暴走監視方法を適用したプログラムの１実施例
のフローを図１に示す。本発明にもとづくプログラムに
おいては、繰返して実行する一連のプログラムを処理の
内容に対応して複数のプログラムモジュール、たとえば
図１の例のようにＡないしＤに区分し、プログラムモジ
ュールのいくつかを連結してプログラムグループを構成
する。このプログラムグループの区分は、各グループに
おける処理時間が極力同程度になるように例えば図１の
例のようにプログラムＡとＢとを連結してプログラム１
を、プログラムＣとＤとを連結してプログラム２を構成
する。そうして、１周期のプログラムの先頭と連結した
グループプログラムの中間にＭＳＢに向けてトリガ信号
を発信する単安定マルチバイブレータトリガプログラム
を挿入する。図１の実施例では１周期のプログラムの先
頭Ｓ１と、プログラムモジュールＡとＢとが連結されて
なるプログラムグループ１が終了した段階Ｓ４に単安定
マルチバイブレータトリガプログラムを設けている。
の単安定マルチバイブレータ（ＭＳＢ）のトリガ信号を
発信するポートを付置したＣＰＵ上で実行される本発明
に基づく暴走監視方法を適用したプログラムの１実施例
のフローを図１に示す。本発明にもとづくプログラムに
おいては、繰返して実行する一連のプログラムを処理の
内容に対応して複数のプログラムモジュール、たとえば
図１の例のようにＡないしＤに区分し、プログラムモジ
ュールのいくつかを連結してプログラムグループを構成
する。このプログラムグループの区分は、各グループに
おける処理時間が極力同程度になるように例えば図１の
例のようにプログラムＡとＢとを連結してプログラム１
を、プログラムＣとＤとを連結してプログラム２を構成
する。そうして、１周期のプログラムの先頭と連結した
グループプログラムの中間にＭＳＢに向けてトリガ信号
を発信する単安定マルチバイブレータトリガプログラム
を挿入する。図１の実施例では１周期のプログラムの先
頭Ｓ１と、プログラムモジュールＡとＢとが連結されて
なるプログラムグループ１が終了した段階Ｓ４に単安定
マルチバイブレータトリガプログラムを設けている。
【０００９】図２は上記図１のフローのプログラムの実
行状態を説明する図であり（ａ）が単安定マルチバイブ
レータ（ＭＳＢ）とそのトリガ回路の概要を説明する図
であり、（ｂ）は処理のタイミングの説明図である。図
２の（ａ）に例示のように、ＣＰＵ１はＰＩＯ２のポー
トＣを介してＭＳＢ３にトリガ信号を与える。
行状態を説明する図であり（ａ）が単安定マルチバイブ
レータ（ＭＳＢ）とそのトリガ回路の概要を説明する図
であり、（ｂ）は処理のタイミングの説明図である。図
２の（ａ）に例示のように、ＣＰＵ１はＰＩＯ２のポー
トＣを介してＭＳＢ３にトリガ信号を与える。
【００１０】ＭＳＢ３の反転時間は時定数を定める抵抗
Ｒとコンデンサ容量Ｃの値を調整して連結されてグルー
プを構成するプログラムモジュールの合計処理時間の最
長の時間よりいく分長い時間ＴＢを設定しておく。図２
の（ａ）の構成のＣＰＵシステムで図１ののフローのプ
ログラムを実行すると、プログラムのスタート直後の単
安定マルチバイブレータトリガプログラムＳ１によって
ＭＳＢ３は正転する。そして、図２の（ｂ）に例示され
ているようにＭＳＢ３の設定時間ＴＢに到達以前にプロ
グラムグループ１として連結したプログラムモジュール
ＡとＢの処理が終了して再度単安定マルチバイブレータ
トリガ処理Ｓ４が実行されてＭＳＢ３にはリスタート信
号入力されるので、ＭＳＢ３の出力Ｑは正転の状態を継
続する。
Ｒとコンデンサ容量Ｃの値を調整して連結されてグルー
プを構成するプログラムモジュールの合計処理時間の最
長の時間よりいく分長い時間ＴＢを設定しておく。図２
の（ａ）の構成のＣＰＵシステムで図１ののフローのプ
ログラムを実行すると、プログラムのスタート直後の単
安定マルチバイブレータトリガプログラムＳ１によって
ＭＳＢ３は正転する。そして、図２の（ｂ）に例示され
ているようにＭＳＢ３の設定時間ＴＢに到達以前にプロ
グラムグループ１として連結したプログラムモジュール
ＡとＢの処理が終了して再度単安定マルチバイブレータ
トリガ処理Ｓ４が実行されてＭＳＢ３にはリスタート信
号入力されるので、ＭＳＢ３の出力Ｑは正転の状態を継
続する。
【００１１】引続いてプログラムＣとＤの処理が実行さ
れるが、この処理の間にも異常が発生しないとＭＳＢ３
の設定時間ＴＢの経過以前にプログラムモジュールＣと
Ｄの処理が終了してプログラムの先頭に戻って単安定マ
ルチバイブレータトリガ処理Ｓ１が実行されるのでＭＳ
Ｂ３の出力Ｑは正転の状態を継続する。上記のようにプ
ログラムの実行が正常に繰返されているときにはＭＳＢ
３の出力Ｑはスタート時に正転にセットされて以降その
状態が維持されて反転することはない。
れるが、この処理の間にも異常が発生しないとＭＳＢ３
の設定時間ＴＢの経過以前にプログラムモジュールＣと
Ｄの処理が終了してプログラムの先頭に戻って単安定マ
ルチバイブレータトリガ処理Ｓ１が実行されるのでＭＳ
Ｂ３の出力Ｑは正転の状態を継続する。上記のようにプ
ログラムの実行が正常に繰返されているときにはＭＳＢ
３の出力Ｑはスタート時に正転にセットされて以降その
状態が維持されて反転することはない。
【００１２】一方、プログラムの繰返しの過程で暴走あ
るいは永久ループへの迷込みが起ると、実行中のプログ
ラムモジュールまたはプログラムグループの正常作用時
の処理時間内に該プログラムグループの終端に設けた単
安定マルチバイブレータトリガプログラムに到ることが
できなくなり、その間にＭＳＢ３の設定時間が到来して
しまうのでＭＳＢ３の出力Ｑは反転し、ＭＳＢ３の出力
Ｑの反転によって異常の発生が報知されることとなる。
るいは永久ループへの迷込みが起ると、実行中のプログ
ラムモジュールまたはプログラムグループの正常作用時
の処理時間内に該プログラムグループの終端に設けた単
安定マルチバイブレータトリガプログラムに到ることが
できなくなり、その間にＭＳＢ３の設定時間が到来して
しまうのでＭＳＢ３の出力Ｑは反転し、ＭＳＢ３の出力
Ｑの反転によって異常の発生が報知されることとなる。
【００１３】図２の（ｂ）は、何回目かのプログラムＡ
とＢの処理過程に暴走が発生し、単安定マルチバイブレ
ータトリガプログラムＳ４がＭＳＢ３の設定時間内に実
行されないのでＭＳＢ３の出力Ｑは反転してしまい異常
の発生を報知している様子を例示している。
とＢの処理過程に暴走が発生し、単安定マルチバイブレ
ータトリガプログラムＳ４がＭＳＢ３の設定時間内に実
行されないのでＭＳＢ３の出力Ｑは反転してしまい異常
の発生を報知している様子を例示している。
【００１４】
【発明の効果】本発明によるＣＰＵ暴走監視方法では、
一連をなすプログラムを処理内容の段落を単位にプログ
ラムモジュールに分割し、プログラムモジュール毎に、
または処理時間の合計が同等となる複数のプログラムモ
ジュールを連結したプログラムグループ毎に単安定マル
チバイブレータにトリガ信号を入力するプログラムを設
けてプログラムを構成しているので、プログラム実行の
過程でＣＰＵの暴走が発生した場合でも、暴走を発生し
たプログラムグループ実行段階で異常が検出報知され、
一連をなすプログラムのすべてを処理する時間の経過後
にはじめて異常が検出される従来の方法にくらべ早期に
異常の検出が可能となり、コンピュータを用いる制御シ
ステムの信頼性と安全性をより高度に保持できるという
効果が得られる。
一連をなすプログラムを処理内容の段落を単位にプログ
ラムモジュールに分割し、プログラムモジュール毎に、
または処理時間の合計が同等となる複数のプログラムモ
ジュールを連結したプログラムグループ毎に単安定マル
チバイブレータにトリガ信号を入力するプログラムを設
けてプログラムを構成しているので、プログラム実行の
過程でＣＰＵの暴走が発生した場合でも、暴走を発生し
たプログラムグループ実行段階で異常が検出報知され、
一連をなすプログラムのすべてを処理する時間の経過後
にはじめて異常が検出される従来の方法にくらべ早期に
異常の検出が可能となり、コンピュータを用いる制御シ
ステムの信頼性と安全性をより高度に保持できるという
効果が得られる。
【図１】本発明にもとづくＣＰＵ暴走監視方法の処理の
フロー図
フロー図
【図２】本発明のＣＰＵ暴走監視方法の処理動作説明図
１ ＣＰＵ ２ ＰＩＯ ３ 単安定マルチバイブレータＭＳＢ
Claims (1)
- 【請求項１】プログラムによってトリガされる単安定マ
ルチバイブレータのトリガ信号を発信するポートを付置
したＣＰＵ上で実行される一連のプログラムを、処理内
容の段落を単位に複数のプログラムモジュールに分割
し、一連のプログラムの先頭とプログラムモジュールの
終端毎または複数のプログラムモジュールを連結したプ
ログラムグループの終端毎に単安定マルチバイブレータ
のトリガ信号を生成するプログラムを設け、プログラム
が暴走して正常処理時間内にトリガ信号を生成するプロ
グラムに到達しないとき、単安定マルチバイブレータの
出力が反転することによってプログラムの暴走を報知す
るようにしたことを特徴とするＣＰＵの暴走監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079232A JPH08278903A (ja) | 1995-04-05 | 1995-04-05 | Ｃｐｕの暴走監視方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079232A JPH08278903A (ja) | 1995-04-05 | 1995-04-05 | Ｃｐｕの暴走監視方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08278903A true JPH08278903A (ja) | 1996-10-22 |
Family
ID=13684144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079232A Pending JPH08278903A (ja) | 1995-04-05 | 1995-04-05 | Ｃｐｕの暴走監視方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08278903A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081699A (ja) * | 2005-09-13 | 2007-03-29 | Fuji Xerox Co Ltd | 画像処理装置、異常検知方法、プログラムおよび記録媒体 |
-
1995
- 1995-04-05 JP JP7079232A patent/JPH08278903A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081699A (ja) * | 2005-09-13 | 2007-03-29 | Fuji Xerox Co Ltd | 画像処理装置、異常検知方法、プログラムおよび記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
| JPH0528063A (ja) | マイクロコンピユータ | |
| CN114625108B (zh) | 一种仿真测试方法及装置 | |
| JPH06324721A (ja) | 接続ユニット脱落検知方法 | |
| JPH064318A (ja) | エラー検出方式 | |
| US20030093725A1 (en) | Method and circuit for monitoring microcomputer for onboard electronic control device | |
| JP2536789Y2 (ja) | マイクロコンピュータシステムの誤動作防止装置 | |
| JPH0750467B2 (ja) | ワンチップマイクロコンピュータ | |
| JPH086822A (ja) | 暴走監視機能付きｃｐｕ装置 | |
| JPH05324411A (ja) | デジタル処理システムの監視方式 | |
| JPH11327959A (ja) | プロセッサの異常監視方法及び装置 | |
| JP2000010824A (ja) | ソフトウェア監視回路 | |
| JPS63238641A (ja) | マイクロプロセツサ障害簡易検出方式 | |
| JPH1166020A (ja) | マイクロコンピュータの異常検出回路 | |
| JP3009238B2 (ja) | マイクロコンピュータ付加用レジスタ故障検出装置 | |
| JPS60164852A (ja) | プログラム暴走監視方式 | |
| JPH02252034A (ja) | ウォッチドッグタイマ設定方式 | |
| KR0125945B1 (ko) | 중앙처리장치의 동작 상태 감시장치 및 그 방법 | |
| JPH04106637A (ja) | ストール検出回路 | |
| JPH03152637A (ja) | 異常診断システム | |
| JPH04182743A (ja) | マイクロプロセッサの再起動方法 | |
| CN117270499A (zh) | 一种看门狗芯片的板上测试方法、装置及测试系统 | |
| JP2689778B2 (ja) | 電子制御装置の暴走検知装置 | |
| JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
| JPS62172441A (ja) | マルチｃｐｕシステムの暴走検出装置 |