JPH08279571A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08279571A JPH08279571A JP7083712A JP8371295A JPH08279571A JP H08279571 A JPH08279571 A JP H08279571A JP 7083712 A JP7083712 A JP 7083712A JP 8371295 A JP8371295 A JP 8371295A JP H08279571 A JPH08279571 A JP H08279571A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor chip
- insulating film
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 小型化ができる半導体装置を提供する。
【構成】 絶縁性フィルム２５上に配線パターン２６が
形成され、該配線パターン２６上に半導体チップ２７が
バンプ２８を介して接続され、絶縁性フィルム２５には
配線パターン２６に対応して所要の配列でスルーホール
２９が形成され、スルーホール２９に外部接続用のバン
プ３１が絶縁性フィルム２５の半導体チップ２７が搭載
された面と反対側の面に突出するよう設けられ、半導体
チップ２７および配線パターン２６とが、半導体チップ
２７の絶縁性フィルム２５に対向する面と反対側の外表
面を露出させて封止樹脂３２により封止されていること
を特徴としている。
形成され、該配線パターン２６上に半導体チップ２７が
バンプ２８を介して接続され、絶縁性フィルム２５には
配線パターン２６に対応して所要の配列でスルーホール
２９が形成され、スルーホール２９に外部接続用のバン
プ３１が絶縁性フィルム２５の半導体チップ２７が搭載
された面と反対側の面に突出するよう設けられ、半導体
チップ２７および配線パターン２６とが、半導体チップ
２７の絶縁性フィルム２５に対向する面と反対側の外表
面を露出させて封止樹脂３２により封止されていること
を特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は薄く形成でき、かつ放熱
性に優れる半導体装置に関する。
性に優れる半導体装置に関する。
【０００２】
【従来の技術】パッケージに半導体チップを搭載した半
導体装置は、実装密度を向上させるため、益々小型化の
要請が強い。図５は、プリント配線基板に半導体チップ
を搭載し、片面モールドした、いわゆるオーバーモール
ドタイプの半導体装置である。１０は樹脂基板、１１は
樹脂基板１０の上面側に形成された配線パターン、１２
は樹脂基板１０の下面側に形成された配線パターンであ
り、両配線パターン１１、１２はスルーホールめっき皮
膜１３を介して接続している。１４は半導体チップであ
り、ダイパッド１５上に固定され、ワイヤ１６により配
線パターン１１と電気的に接続されている。１７ははん
だバンプであり、配線パターン１２に固定され、樹脂基
板下面側に所定の例えばマトリクス状に多数配列されて
いる。１８、１９は保護膜である。半導体チップ１４は
トランスファーモールド等により樹脂２０で封止されて
いる。
導体装置は、実装密度を向上させるため、益々小型化の
要請が強い。図５は、プリント配線基板に半導体チップ
を搭載し、片面モールドした、いわゆるオーバーモール
ドタイプの半導体装置である。１０は樹脂基板、１１は
樹脂基板１０の上面側に形成された配線パターン、１２
は樹脂基板１０の下面側に形成された配線パターンであ
り、両配線パターン１１、１２はスルーホールめっき皮
膜１３を介して接続している。１４は半導体チップであ
り、ダイパッド１５上に固定され、ワイヤ１６により配
線パターン１１と電気的に接続されている。１７ははん
だバンプであり、配線パターン１２に固定され、樹脂基
板下面側に所定の例えばマトリクス状に多数配列されて
いる。１８、１９は保護膜である。半導体チップ１４は
トランスファーモールド等により樹脂２０で封止されて
いる。
【０００３】
【発明が解決しようとする課題】上記のオーバーモール
ドタイプの半導体装置では片面モールドのため薄型化が
可能となる。しかしながら、樹脂基板１０自体が０．３
〜０．５ｍｍ程度の厚さを有しており、またワイヤ１６
が半導体チップ１４の上方に突出してこのワイヤ１６を
覆って樹脂２０により封止するため、半導体装置全体の
厚さがかなりのものとなり、薄型化の要請に応えられな
くなってきている。また、半導体チップ１４の周辺とな
る部位の樹脂基板１０にスルーホール１３ａを設け、該
スルーホール１３ａの部位から樹脂基体１０の下面側に
配線パターン１２を引き回してはんだバンプ１７を固定
しているため全体の配線が長くなるという問題点があっ
た。さらにはんだバンプ１７を直接スルーホール１３ａ
の部位に固定できないため、図示のごとくスルーホール
の回りにランドを形成して、該ランド上にはんだバンプ
１７を固定するようにしていたので、ランドの分だけエ
リアを広く必要とし、小型化が図れなかった。
ドタイプの半導体装置では片面モールドのため薄型化が
可能となる。しかしながら、樹脂基板１０自体が０．３
〜０．５ｍｍ程度の厚さを有しており、またワイヤ１６
が半導体チップ１４の上方に突出してこのワイヤ１６を
覆って樹脂２０により封止するため、半導体装置全体の
厚さがかなりのものとなり、薄型化の要請に応えられな
くなってきている。また、半導体チップ１４の周辺とな
る部位の樹脂基板１０にスルーホール１３ａを設け、該
スルーホール１３ａの部位から樹脂基体１０の下面側に
配線パターン１２を引き回してはんだバンプ１７を固定
しているため全体の配線が長くなるという問題点があっ
た。さらにはんだバンプ１７を直接スルーホール１３ａ
の部位に固定できないため、図示のごとくスルーホール
の回りにランドを形成して、該ランド上にはんだバンプ
１７を固定するようにしていたので、ランドの分だけエ
リアを広く必要とし、小型化が図れなかった。
【０００４】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、小型化
ができる半導体装置を提供するにある。
なされたものであり、その目的とするところは、小型化
ができる半導体装置を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、絶縁性フィルム
上に配線パターンが形成され、該配線パターンに半導体
チップがバンプを介して接続されると共に、前記絶縁性
フィルムの反対側の面には外部接続用のバンプが前記配
線パターンに対応して所要の配列で形成されたスルーホ
ールから突出して設けられており、前記半導体チップお
よび前記配線パターンが、前記接続された半導体チップ
の反対側の面を露出させて封止樹脂により封止されてい
ることを特徴としている。前記絶縁性フィルムにはポリ
イミドフィルムを好適に用いることができる。前記封止
樹脂を低圧で射出成形すると好適である。前記バンプは
はんだボールとすることができる。前記露出している半
導体チップ面に放熱用の被覆層を形成することにより薄
さを確保したまま放熱性を向上できる。また前記封止樹
脂に導電性樹脂を用いることにより放熱性と電気的特性
を向上させることができる。
するため次の構成を備える。すなわち、絶縁性フィルム
上に配線パターンが形成され、該配線パターンに半導体
チップがバンプを介して接続されると共に、前記絶縁性
フィルムの反対側の面には外部接続用のバンプが前記配
線パターンに対応して所要の配列で形成されたスルーホ
ールから突出して設けられており、前記半導体チップお
よび前記配線パターンが、前記接続された半導体チップ
の反対側の面を露出させて封止樹脂により封止されてい
ることを特徴としている。前記絶縁性フィルムにはポリ
イミドフィルムを好適に用いることができる。前記封止
樹脂を低圧で射出成形すると好適である。前記バンプは
はんだボールとすることができる。前記露出している半
導体チップ面に放熱用の被覆層を形成することにより薄
さを確保したまま放熱性を向上できる。また前記封止樹
脂に導電性樹脂を用いることにより放熱性と電気的特性
を向上させることができる。
【０００６】
【作用】図１に示すように、半導体チップ２７を配線パ
ターン２６上にバンプを介して接続し、しかも半導体チ
ップ２７上面側を封止樹脂３２によって覆わず露出させ
るようにしているので、半導体装置全体の厚さを薄く、
かつ軽量化でき、さらに半導体チップ２７の熱放散性を
高めることができる。また、半導体チップ２７をバンプ
を介して接続し、しかも配線パターン２６を介してスル
ーホール２９内に形成したバンプ３１により絶縁性フィ
ルム２５下面側に端子を引き出しているので、配線の長
さを可及的に短くできるメリットがある。さらにバンプ
３１は配線パターン２６により閉塞されたスルーホール
２９内に直接充填して設けられるので、従来のようにス
ルーホール２９の回りにランドを形成する必要がなく、
それだけスペース効率があがり、バンプ３１を密なパタ
ーンで配設でき、したがってまたそれだけ小型化でき
る。
ターン２６上にバンプを介して接続し、しかも半導体チ
ップ２７上面側を封止樹脂３２によって覆わず露出させ
るようにしているので、半導体装置全体の厚さを薄く、
かつ軽量化でき、さらに半導体チップ２７の熱放散性を
高めることができる。また、半導体チップ２７をバンプ
を介して接続し、しかも配線パターン２６を介してスル
ーホール２９内に形成したバンプ３１により絶縁性フィ
ルム２５下面側に端子を引き出しているので、配線の長
さを可及的に短くできるメリットがある。さらにバンプ
３１は配線パターン２６により閉塞されたスルーホール
２９内に直接充填して設けられるので、従来のようにス
ルーホール２９の回りにランドを形成する必要がなく、
それだけスペース効率があがり、バンプ３１を密なパタ
ーンで配設でき、したがってまたそれだけ小型化でき
る。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１において、２５は絶縁性フ
ィルムであり、ポリイミドフィルム等の耐熱性に優れる
フィルムが好適である。２６は絶縁性フィルム２５上に
所要のパターンで形成された配線パターンであり、この
配線パターン上に半導体チップ２７がバンプ２８を介し
てフリップ・チップ接続されている。配線パターン２６
は、銅箔等の金属箔を貼設した絶縁性フィルム（例えば
ＴＡＢテープ）２５の金属箔を所要パターンにエッチン
グすることによって形成できる。
づいて詳細に説明する。図１において、２５は絶縁性フ
ィルムであり、ポリイミドフィルム等の耐熱性に優れる
フィルムが好適である。２６は絶縁性フィルム２５上に
所要のパターンで形成された配線パターンであり、この
配線パターン上に半導体チップ２７がバンプ２８を介し
てフリップ・チップ接続されている。配線パターン２６
は、銅箔等の金属箔を貼設した絶縁性フィルム（例えば
ＴＡＢテープ）２５の金属箔を所要パターンにエッチン
グすることによって形成できる。
【０００８】絶縁性フィルム２５の配線パターン２６に
対応する位置にスルーホール２９が形成されている。該
スルーホール２９はエキシマレーザー等により各配線パ
ターン２６に対応して正確に穿設できる。したがってス
ルーホール２９の一端側は配線パターン２６により閉塞
され、他端側は絶縁性フィルム２５の下面側に開口して
いる。絶縁性フィルム２５と半導体チップ２７との間隙
には樹脂３０が満たされる。３１は外部接続用バンプの
一例のはんだバンプであり、スルーホール２９内を満た
して配線パターン２６に電気的に接続され、かつ絶縁性
フィルム２５下面側にボール状に突出している。なお、
はんだバンプ３１は必ずしもボール状に突出していなく
ともよい。またはんだバンプ３１は半導体チップ２７と
反対側となる絶縁性フィルム２５の下面側に所要のパタ
ーン、例えばマトリクス状に配設できる。
対応する位置にスルーホール２９が形成されている。該
スルーホール２９はエキシマレーザー等により各配線パ
ターン２６に対応して正確に穿設できる。したがってス
ルーホール２９の一端側は配線パターン２６により閉塞
され、他端側は絶縁性フィルム２５の下面側に開口して
いる。絶縁性フィルム２５と半導体チップ２７との間隙
には樹脂３０が満たされる。３１は外部接続用バンプの
一例のはんだバンプであり、スルーホール２９内を満た
して配線パターン２６に電気的に接続され、かつ絶縁性
フィルム２５下面側にボール状に突出している。なお、
はんだバンプ３１は必ずしもボール状に突出していなく
ともよい。またはんだバンプ３１は半導体チップ２７と
反対側となる絶縁性フィルム２５の下面側に所要のパタ
ーン、例えばマトリクス状に配設できる。
【０００９】３２は封止樹脂であり、半導体チップ２７
の側面および配線パターン２６を覆って設けられてい
る。したがって半導体チップ２７の絶縁性フィルム２５
と反対側となる外表面は露出されている。封止樹脂３２
はポッティング樹脂による無圧成形によってもよいが、
低圧の射出成形によって形成してもよい。低圧の射出成
形は、モールド型のキャビティ内に半導体チップ２７を
前記のように搭載した絶縁性フィルム２５を配置し、キ
ャビティ内に例えば液状樹脂を低圧で射出充填して固化
し、成形するようにすることができる。
の側面および配線パターン２６を覆って設けられてい
る。したがって半導体チップ２７の絶縁性フィルム２５
と反対側となる外表面は露出されている。封止樹脂３２
はポッティング樹脂による無圧成形によってもよいが、
低圧の射出成形によって形成してもよい。低圧の射出成
形は、モールド型のキャビティ内に半導体チップ２７を
前記のように搭載した絶縁性フィルム２５を配置し、キ
ャビティ内に例えば液状樹脂を低圧で射出充填して固化
し、成形するようにすることができる。
【００１０】封止樹脂３２はトランスファーモールドの
ように高圧条件下で成形してもよいが、このような高圧
条件下では、配線パターン２６を銅等の柔らかい金属箔
で形成した場合に図２に示すように配線パターン２６が
スルーホール２９内に樹脂圧によって押し出され変形す
るおそれがあるのである。この点無圧あるいは低圧で封
止樹脂３２を成形することによって配線パターン２６の
変形を防止できる。なお、製造工程においては、はんだ
ボール３１は最後、すなわち封止樹脂３２による樹脂封
止工程後に形成される。またスルーホール２９内壁に
は、はんだの濡れ性を向上させるため銅めっき等のスル
ーホールめっき皮膜３３を形成するようにすると好適で
ある（図３）。
ように高圧条件下で成形してもよいが、このような高圧
条件下では、配線パターン２６を銅等の柔らかい金属箔
で形成した場合に図２に示すように配線パターン２６が
スルーホール２９内に樹脂圧によって押し出され変形す
るおそれがあるのである。この点無圧あるいは低圧で封
止樹脂３２を成形することによって配線パターン２６の
変形を防止できる。なお、製造工程においては、はんだ
ボール３１は最後、すなわち封止樹脂３２による樹脂封
止工程後に形成される。またスルーホール２９内壁に
は、はんだの濡れ性を向上させるため銅めっき等のスル
ーホールめっき皮膜３３を形成するようにすると好適で
ある（図３）。
【００１１】上記実施例では、前記従来のものに比し
て、半導体チップ２７を配線パターン２６上にフリップ
・チップ接続し、しかも半導体チップ２７上面側を封止
樹脂３２によって覆わず露出させるようにしているの
で、半導体装置全体の厚さを薄く、かつ軽量化でき、さ
らに半導体チップ２７の熱放散性を高めることができ
る。また、半導体チップ２７をフリップ・チップ接続
し、しかも配線パターン２６を介してスルーホール２９
内に形成したはんだバンプ３１により絶縁性フィルム２
５下面側に端子を引き出しているので、配線の長さを可
及的に短くできるメリットがある。さらにはんだバンプ
３１は配線パターン２６により閉塞されたスルーホール
２９内に直接充填して設けられるので、従来のようにス
ルーホール２９の回りにランドを形成する必要がなく、
それだけスペース効率があがり、はんだバンプ３１を密
なパターンで配設でき、したがってまたそれだけ小型化
できる。
て、半導体チップ２７を配線パターン２６上にフリップ
・チップ接続し、しかも半導体チップ２７上面側を封止
樹脂３２によって覆わず露出させるようにしているの
で、半導体装置全体の厚さを薄く、かつ軽量化でき、さ
らに半導体チップ２７の熱放散性を高めることができ
る。また、半導体チップ２７をフリップ・チップ接続
し、しかも配線パターン２６を介してスルーホール２９
内に形成したはんだバンプ３１により絶縁性フィルム２
５下面側に端子を引き出しているので、配線の長さを可
及的に短くできるメリットがある。さらにはんだバンプ
３１は配線パターン２６により閉塞されたスルーホール
２９内に直接充填して設けられるので、従来のようにス
ルーホール２９の回りにランドを形成する必要がなく、
それだけスペース効率があがり、はんだバンプ３１を密
なパターンで配設でき、したがってまたそれだけ小型化
できる。
【００１２】図４は他の実施例を示す。前記実施例と同
じ構成は同一符号を付し、説明を省略する。本実施例で
は、露出している半導体チップ２７の外表面を覆って、
銅ペースト膜等の金属粉と樹脂を混練した金属粉入りペ
ースト膜（放熱性被覆層）３５を形成した。該金属粉入
りペースト膜３５はペーストを印刷し、乾燥することに
よって形成できる。本実施例では、薄さを保ったままさ
らに半導体チップ２７の放熱性を向上させることができ
る。なお、前記各実施例において、封止樹脂３２に銅等
の金属からなるフィラーが添加された導電性樹脂（図示
せず）を用いると半導体装置の放熱性と電気的特性を向
上できる。封止樹脂３２に導電性樹脂を用いる場合、絶
縁性フィルム２５上の配線パターン２６は接地用配線パ
ターンなどの必要な所要部位を除いて保護膜（レジス
ト）で被覆され（図示せず）、導電性樹脂と電気的に絶
縁される。また半導体チップ２７と配線パターン２６の
接続部分（バンプ）は樹脂３０が充填されているので導
電性樹脂と電気的に絶縁される。配線パターン２６のう
ちの、接地用配線パターンを導電性樹脂と接続するよう
にすると、半導体チップ２７を外部から電気的にシール
ドできるので、半導体装置の電気的特性を向上できる。
じ構成は同一符号を付し、説明を省略する。本実施例で
は、露出している半導体チップ２７の外表面を覆って、
銅ペースト膜等の金属粉と樹脂を混練した金属粉入りペ
ースト膜（放熱性被覆層）３５を形成した。該金属粉入
りペースト膜３５はペーストを印刷し、乾燥することに
よって形成できる。本実施例では、薄さを保ったままさ
らに半導体チップ２７の放熱性を向上させることができ
る。なお、前記各実施例において、封止樹脂３２に銅等
の金属からなるフィラーが添加された導電性樹脂（図示
せず）を用いると半導体装置の放熱性と電気的特性を向
上できる。封止樹脂３２に導電性樹脂を用いる場合、絶
縁性フィルム２５上の配線パターン２６は接地用配線パ
ターンなどの必要な所要部位を除いて保護膜（レジス
ト）で被覆され（図示せず）、導電性樹脂と電気的に絶
縁される。また半導体チップ２７と配線パターン２６の
接続部分（バンプ）は樹脂３０が充填されているので導
電性樹脂と電気的に絶縁される。配線パターン２６のう
ちの、接地用配線パターンを導電性樹脂と接続するよう
にすると、半導体チップ２７を外部から電気的にシール
ドできるので、半導体装置の電気的特性を向上できる。
【００１３】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００１４】
【発明の効果】本発明に係る半導体装置によれば、上述
したように、半導体チップを配線パターン上にバンプを
介して接続し、しかも半導体チップ外表面側を封止樹脂
によって覆わず露出させるようにしているので、半導体
装置全体の厚さを薄く、かつ軽量化でき、さらに半導体
チップの熱放散性を高めることができる。また、半導体
チップをバンプを介して接続し、しかも配線パターンを
介してスルーホール内に形成した外部接続用のバンプに
より絶縁性フィルム下面側に端子を引き出しているの
で、配線の長さを可及的に短くできるメリットがある。
露出された半導体チップの外表面を覆って放熱性被覆層
を形成することによって、薄さを保ったまま放熱性を一
層向上させることができる。さらに、封止樹脂に導電性
樹脂を用いることによって、放熱性、電気的特性を向上
できる。
したように、半導体チップを配線パターン上にバンプを
介して接続し、しかも半導体チップ外表面側を封止樹脂
によって覆わず露出させるようにしているので、半導体
装置全体の厚さを薄く、かつ軽量化でき、さらに半導体
チップの熱放散性を高めることができる。また、半導体
チップをバンプを介して接続し、しかも配線パターンを
介してスルーホール内に形成した外部接続用のバンプに
より絶縁性フィルム下面側に端子を引き出しているの
で、配線の長さを可及的に短くできるメリットがある。
露出された半導体チップの外表面を覆って放熱性被覆層
を形成することによって、薄さを保ったまま放熱性を一
層向上させることができる。さらに、封止樹脂に導電性
樹脂を用いることによって、放熱性、電気的特性を向上
できる。
【図１】第１の実施例を示した断面図である。
【図２】配線パターンの変形状態を示す説明図である。
【図３】スルーホール内にめっき皮膜を形成した実施例
の部分断面図である。
の部分断面図である。
【図４】金属粉入りペースト膜（放熱性ペースト膜）を
形成した実施例を示す断面図である。
形成した実施例を示す断面図である。
【図５】従来の半導体装置の一例を示す部分断面図であ
る。
る。
２５ 絶縁性フィルム ２６ 配線パターン ２７ 半導体チップ ２８ バンプ ２９ スルーホール ３０ 樹脂 ３１ はんだバンプ ３２ 封止樹脂 ３３ スルーホールめっき膜 ３５ 放熱性被覆層
Claims (6)
- 【請求項１】 絶縁性フィルム上に配線パターンが形成
され、該配線パターンに半導体チップがバンプを介して
接続されると共に、前記絶縁性フィルムの反対側の面に
は外部接続用のバンプが前記配線パターンに対応して所
要の配列で形成されたスルーホールから突出して設けら
れており、前記半導体チップおよび前記配線パターン
が、前記接続された半導体チップの反対側の面を露出さ
せて封止樹脂により封止されていることを特徴とする半
導体装置。 - 【請求項２】 絶縁性フィルムがポリイミドフィルムで
あることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記封止樹脂が低圧で射出成形されてい
ることを特徴とする請求項１または２記載の半導体装
置。 - 【請求項４】 前記バンプがはんだボールであることを
特徴とする請求項１、２または３記載の半導体装置。 - 【請求項５】 前記露出された半導体チップの外表面に
放熱用被覆層が形成されていることを特徴とする請求項
１、２、３または４記載の半導体装置。 - 【請求項６】 前記封止樹脂が導電性樹脂であることを
特徴とする請求項１、２、３、４または５記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7083712A JPH08279571A (ja) | 1995-04-10 | 1995-04-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7083712A JPH08279571A (ja) | 1995-04-10 | 1995-04-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279571A true JPH08279571A (ja) | 1996-10-22 |
Family
ID=13810123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7083712A Pending JPH08279571A (ja) | 1995-04-10 | 1995-04-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279571A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330473A (ja) * | 1995-05-31 | 1996-12-13 | Samsung Electron Co Ltd | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ |
| WO1998040914A1 (fr) * | 1997-03-13 | 1998-09-17 | Ibiden Co., Ltd. | Carte imprimee et son procede de fabrication |
| US6448665B1 (en) | 1997-10-15 | 2002-09-10 | Kabushiki Kaisha Toshiba | Semiconductor package and manufacturing method thereof |
| CN1316620C (zh) * | 2003-10-27 | 2007-05-16 | 精工爱普生株式会社 | 半导体芯片 |
| JP2010114355A (ja) * | 2008-11-10 | 2010-05-20 | Fujitsu Ltd | 電子部品、電子部品の製造方法及び伝熱部材の製造方法 |
| US8110245B2 (en) | 1999-02-18 | 2012-02-07 | Seiko Epson Corporation | Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument |
| KR101255335B1 (ko) * | 2005-11-23 | 2013-04-16 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그 제조 방법 |
-
1995
- 1995-04-10 JP JP7083712A patent/JPH08279571A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330473A (ja) * | 1995-05-31 | 1996-12-13 | Samsung Electron Co Ltd | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ |
| WO1998040914A1 (fr) * | 1997-03-13 | 1998-09-17 | Ibiden Co., Ltd. | Carte imprimee et son procede de fabrication |
| US7339118B1 (en) | 1997-03-13 | 2008-03-04 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| US7612295B2 (en) | 1997-03-13 | 2009-11-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| US6448665B1 (en) | 1997-10-15 | 2002-09-10 | Kabushiki Kaisha Toshiba | Semiconductor package and manufacturing method thereof |
| KR100348098B1 (ko) * | 1997-10-15 | 2002-12-26 | 가부시끼가이샤 도시바 | 반도체패키지및그제조방법 |
| US8110245B2 (en) | 1999-02-18 | 2012-02-07 | Seiko Epson Corporation | Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument |
| CN1316620C (zh) * | 2003-10-27 | 2007-05-16 | 精工爱普生株式会社 | 半导体芯片 |
| KR101255335B1 (ko) * | 2005-11-23 | 2013-04-16 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP2010114355A (ja) * | 2008-11-10 | 2010-05-20 | Fujitsu Ltd | 電子部品、電子部品の製造方法及び伝熱部材の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123638B2 (ja) | 半導体装置 | |
| EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
| US7241645B2 (en) | Method for assembling a ball grid array package with multiple interposers | |
| US6469374B1 (en) | Superposed printed substrates and insulating substrates having semiconductor elements inside | |
| US5866942A (en) | Metal base package for a semiconductor device | |
| KR970000214B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| KR100483642B1 (ko) | 반도체장치및반도체장치의제조방법 | |
| US6534859B1 (en) | Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package | |
| US6664617B2 (en) | Semiconductor package | |
| US5399903A (en) | Semiconductor device having an universal die size inner lead layout | |
| US5467253A (en) | Semiconductor chip package and method of forming | |
| JPH10270592A (ja) | 半導体装置及びその製造方法 | |
| JPH0855933A (ja) | 半田接続型熱伝導体を有するボールグリッドアレイ集積回路パッケージ | |
| JPH0846136A (ja) | 半導体装置 | |
| US5882957A (en) | Ball grid array packaging method for an integrated circuit and structure realized by the method | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| US20030148554A1 (en) | Packaged semiconductor device and method of formation | |
| JPH08279571A (ja) | 半導体装置 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| WO2007143661A2 (en) | Thermally enchanced bga packages and methods | |
| KR100475337B1 (ko) | 고전력칩스케일패키지및그제조방법 | |
| JP3101043B2 (ja) | プラスチックｉｃチップキャリア及びその製造方法 |