JPH08279619A - 表示用薄膜半導体装置の製造方法 - Google Patents
表示用薄膜半導体装置の製造方法Info
- Publication number
- JPH08279619A JPH08279619A JP10475095A JP10475095A JPH08279619A JP H08279619 A JPH08279619 A JP H08279619A JP 10475095 A JP10475095 A JP 10475095A JP 10475095 A JP10475095 A JP 10475095A JP H08279619 A JPH08279619 A JP H08279619A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- gate electrode
- surface side
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 金属ゲート電極を用いたトップゲート型の薄
膜トランジスタにおいて半導体薄膜に注入された不純物
の活性化を効率的且つ一様に行なう。 【構成】 表示用薄膜半導体装置を製造する為、先ず透
明基板１の表面側に半導体薄膜２を成膜する。次に半導
体薄膜２の上にゲート絶縁膜３を形成する。このゲート
絶縁膜３の上に金属を主成分とする導電膜を堆積し、所
定の形状にパタニングして金属ゲート電極４を形成す
る。この金属ゲート電極４をマスクとして表面側から不
純物イオンを照射し、半導体薄膜２中に不純物を注入し
てソース領域Ｓ及びドレイン領域Ｄを設け薄膜トランジ
スタＴＦＴを形成する。この後、透明基板１の裏面側か
らレーザ光を照射し、半導体薄膜２に注入された不純物
を活性化する。裏面露光を行なうので金属ゲート電極４
に何等遮られる事なく不純物の活性化を均一且つ効率的
に行なえる。最後に、薄膜トランジスタＴＦＴのドレイ
ン領域Ｄに接続して画素電極を形成する。
膜トランジスタにおいて半導体薄膜に注入された不純物
の活性化を効率的且つ一様に行なう。 【構成】 表示用薄膜半導体装置を製造する為、先ず透
明基板１の表面側に半導体薄膜２を成膜する。次に半導
体薄膜２の上にゲート絶縁膜３を形成する。このゲート
絶縁膜３の上に金属を主成分とする導電膜を堆積し、所
定の形状にパタニングして金属ゲート電極４を形成す
る。この金属ゲート電極４をマスクとして表面側から不
純物イオンを照射し、半導体薄膜２中に不純物を注入し
てソース領域Ｓ及びドレイン領域Ｄを設け薄膜トランジ
スタＴＦＴを形成する。この後、透明基板１の裏面側か
らレーザ光を照射し、半導体薄膜２に注入された不純物
を活性化する。裏面露光を行なうので金属ゲート電極４
に何等遮られる事なく不純物の活性化を均一且つ効率的
に行なえる。最後に、薄膜トランジスタＴＦＴのドレイ
ン領域Ｄに接続して画素電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は表示用薄膜半導体装置の
製造方法に関する。より詳しくは、半導体薄膜に注入さ
れた不純物をレーザ光照射により活性化する技術に関す
る。
製造方法に関する。より詳しくは、半導体薄膜に注入さ
れた不純物をレーザ光照射により活性化する技術に関す
る。
【０００２】
【従来の技術】薄膜トランジスタを集積形成した表示用
薄膜半導体装置はアクティブマトリクス型液晶表示パネ
ル等の能動素子基板に好適であり、近年その開発が活発
に行なわれている。表示用薄膜半導体装置は大別して、
非晶質シリコン薄膜をトランジスタの活性層とする構造
と、多結晶シリコン薄膜をトランジスタの活性層にする
構造とがある。前者は主として大型の液晶表示装置に採
用されており、安価なガラス基板上に約４００℃前後の
比較的低温プロセスで非晶質シリコン薄膜トランジスタ
を集積形成できる。しかしながら、非晶質シリコン薄膜
はキャリアの移動度が低い為、周辺の駆動回路を同一基
板上に集積形成する事は困難である。周辺駆動回路を内
蔵できない為、液晶表示パネルと外部駆動回路とを直接
結線しなければならず、配線の為の実装限界が液晶表示
パネルの高精細化を阻んでいる。これに対し、後者の構
造は比較的キャリアの移動度が高い多結晶シリコン薄膜
をトランジスタの活性層に用いている為、周辺駆動回路
も同時に集積形成できる。しかしながら、多結晶シリコ
ン薄膜の成膜温度及び多結晶シリコン薄膜トランジスタ
のプロセス温度は最高１０００℃前後に及び、耐熱性に
優れた高価な石英基板を用いている。この為、多結晶シ
リコン薄膜トランジスタを集積形成した表示用薄膜半導
体装置は主として小型の液晶表示パネルで実用化されて
いるのみである。
薄膜半導体装置はアクティブマトリクス型液晶表示パネ
ル等の能動素子基板に好適であり、近年その開発が活発
に行なわれている。表示用薄膜半導体装置は大別して、
非晶質シリコン薄膜をトランジスタの活性層とする構造
と、多結晶シリコン薄膜をトランジスタの活性層にする
構造とがある。前者は主として大型の液晶表示装置に採
用されており、安価なガラス基板上に約４００℃前後の
比較的低温プロセスで非晶質シリコン薄膜トランジスタ
を集積形成できる。しかしながら、非晶質シリコン薄膜
はキャリアの移動度が低い為、周辺の駆動回路を同一基
板上に集積形成する事は困難である。周辺駆動回路を内
蔵できない為、液晶表示パネルと外部駆動回路とを直接
結線しなければならず、配線の為の実装限界が液晶表示
パネルの高精細化を阻んでいる。これに対し、後者の構
造は比較的キャリアの移動度が高い多結晶シリコン薄膜
をトランジスタの活性層に用いている為、周辺駆動回路
も同時に集積形成できる。しかしながら、多結晶シリコ
ン薄膜の成膜温度及び多結晶シリコン薄膜トランジスタ
のプロセス温度は最高１０００℃前後に及び、耐熱性に
優れた高価な石英基板を用いている。この為、多結晶シ
リコン薄膜トランジスタを集積形成した表示用薄膜半導
体装置は主として小型の液晶表示パネルで実用化されて
いるのみである。
【０００３】
【発明が解決しようとする課題】多結晶シリコン薄膜ト
ランジスタを用いて大型高精細の液晶表示パネルを量産
する為には、低価格のガラス基板を採用できる低温プロ
セスの確立が必須である。低温プロセスの手法として従
来から大きく期待されてきたのは、レーザ光を非晶質シ
リコン等の半導体薄膜に照射して、低融点ガラス基板上
に高品質の多結晶シリコンを形成する技術である。即
ち、非晶質シリコンにレーザ光を照射して一旦溶融化し
た後、冷却過程で固相成長を進行させ多結晶化を図って
いる。この時、基板自体は高温に加熱されない為、高度
の耐熱性を要しない。この様にして成膜された高品質の
多結晶シリコン薄膜に不純物をイオン注入して薄膜トラ
ンジスタのソース領域やドレイン領域を形成する。この
時、注入された不純物を活性化しソース領域及びドレイ
ン領域の低抵抗化を図る為、従来約１０００℃程度のプ
ロセス温度でアニール処理を行なっていた。このアニー
ル処理はレーザ光照射によって行なう事も可能であり、
不純物の活性化処理も又比較的低温プロセスで行なえ
る。薄膜トランジスタがその活性層となる半導体薄膜の
上に絶縁膜を介してゲート電極を形成したトップゲート
構造の場合、ゲート電極の上からレーザ光を照射して不
純物の活性化を行なう。しかしながら、ゲート電極が金
属材料で構成されている場合、レーザ光がこれにより遮
断される為、不純物の均一な活性化が困難であるという
課題がある。特に、金属ゲート電極の端面部でレーザ光
が部分的に遮られる為、ゲート電極直下に位置するチャ
ネル領域とソース領域及びドレイン領域との間に不純物
の活性化が不十分なオフセット領域が生じ、十分な駆動
電流が得られない。これを避ける為にはトップゲート構
造に代えボトムゲート構造を採用せざるを得ず、トラン
ジスタのプロセス上及び動作特性上不利になる場合が生
じる。あるいは、あくまで金属ゲート電極を用いてトッ
プゲート構造とする場合、ゲート形成前に不純物をイオ
ン注入しこの段階でレーザ光照射による活性化を行なう
事も考えられる。この後ゲート電極をパタニング形成す
る事になる。しかしながら、これではゲート電極をマス
クとしたセルフアライメントによる不純物のイオン注入
ができない。なお、金属ゲート電極に代えシリコンゲー
ト電極を用いた場合、比較的容易にレーザ光照射で不純
物の活性化を図る事は可能である。しかしながら、シリ
コンゲート電極は金属ゲート電極に比べ高温プロセスを
要する為、本来低温プロセス用のレーザ光照射技術と整
合性がなく、そのメリットを生かす事は難しい。
ランジスタを用いて大型高精細の液晶表示パネルを量産
する為には、低価格のガラス基板を採用できる低温プロ
セスの確立が必須である。低温プロセスの手法として従
来から大きく期待されてきたのは、レーザ光を非晶質シ
リコン等の半導体薄膜に照射して、低融点ガラス基板上
に高品質の多結晶シリコンを形成する技術である。即
ち、非晶質シリコンにレーザ光を照射して一旦溶融化し
た後、冷却過程で固相成長を進行させ多結晶化を図って
いる。この時、基板自体は高温に加熱されない為、高度
の耐熱性を要しない。この様にして成膜された高品質の
多結晶シリコン薄膜に不純物をイオン注入して薄膜トラ
ンジスタのソース領域やドレイン領域を形成する。この
時、注入された不純物を活性化しソース領域及びドレイ
ン領域の低抵抗化を図る為、従来約１０００℃程度のプ
ロセス温度でアニール処理を行なっていた。このアニー
ル処理はレーザ光照射によって行なう事も可能であり、
不純物の活性化処理も又比較的低温プロセスで行なえ
る。薄膜トランジスタがその活性層となる半導体薄膜の
上に絶縁膜を介してゲート電極を形成したトップゲート
構造の場合、ゲート電極の上からレーザ光を照射して不
純物の活性化を行なう。しかしながら、ゲート電極が金
属材料で構成されている場合、レーザ光がこれにより遮
断される為、不純物の均一な活性化が困難であるという
課題がある。特に、金属ゲート電極の端面部でレーザ光
が部分的に遮られる為、ゲート電極直下に位置するチャ
ネル領域とソース領域及びドレイン領域との間に不純物
の活性化が不十分なオフセット領域が生じ、十分な駆動
電流が得られない。これを避ける為にはトップゲート構
造に代えボトムゲート構造を採用せざるを得ず、トラン
ジスタのプロセス上及び動作特性上不利になる場合が生
じる。あるいは、あくまで金属ゲート電極を用いてトッ
プゲート構造とする場合、ゲート形成前に不純物をイオ
ン注入しこの段階でレーザ光照射による活性化を行なう
事も考えられる。この後ゲート電極をパタニング形成す
る事になる。しかしながら、これではゲート電極をマス
クとしたセルフアライメントによる不純物のイオン注入
ができない。なお、金属ゲート電極に代えシリコンゲー
ト電極を用いた場合、比較的容易にレーザ光照射で不純
物の活性化を図る事は可能である。しかしながら、シリ
コンゲート電極は金属ゲート電極に比べ高温プロセスを
要する為、本来低温プロセス用のレーザ光照射技術と整
合性がなく、そのメリットを生かす事は難しい。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は金属ゲート電極構造においてレーザ
光の照射により不純物を十分活性化可能な表示用薄膜半
導体装置の製造方法を提供する事を目的とする。かかる
目的を達成する為に以下の手段を講じた。即ち、本発明
によれば表示用薄膜半導体装置は以下の工程により製造
される。先ず、透明基板の表面側に半導体薄膜を成膜す
る。次に、該半導体薄膜の上にゲート絶縁膜を形成す
る。続いて、該ゲート絶縁膜の上に金属を主成分とする
導電膜を堆積し所定の形状にパタニングして金属ゲート
電極を形成する。続いて、該金属ゲート電極をマスクと
して表面側から不純物イオンを照射し、該半導体薄膜中
に不純物を注入してソース領域及びドレイン領域を設け
薄膜トランジスタを形成する。特徴事項として、この後
透明基板の裏面側からレーザ光を照射し、該半導体薄膜
に注入された不純物を活性化する。最後に、薄膜トラン
ジスタのドレイン領域に接続して画素電極を形成する。
この様にして、表示用薄膜半導体装置が完成する。本装
置は例えばアクティブマトリクス型液晶表示装置の能動
素子基板に用いられる。この場合には、予め対向電極が
形成された対向基板を該透明基板に所定の間隙を介して
接合し、該間隙に液晶を封入する。これにより、アクテ
ィブマトリクス型液晶表示装置が完成する。
題に鑑み、本発明は金属ゲート電極構造においてレーザ
光の照射により不純物を十分活性化可能な表示用薄膜半
導体装置の製造方法を提供する事を目的とする。かかる
目的を達成する為に以下の手段を講じた。即ち、本発明
によれば表示用薄膜半導体装置は以下の工程により製造
される。先ず、透明基板の表面側に半導体薄膜を成膜す
る。次に、該半導体薄膜の上にゲート絶縁膜を形成す
る。続いて、該ゲート絶縁膜の上に金属を主成分とする
導電膜を堆積し所定の形状にパタニングして金属ゲート
電極を形成する。続いて、該金属ゲート電極をマスクと
して表面側から不純物イオンを照射し、該半導体薄膜中
に不純物を注入してソース領域及びドレイン領域を設け
薄膜トランジスタを形成する。特徴事項として、この後
透明基板の裏面側からレーザ光を照射し、該半導体薄膜
に注入された不純物を活性化する。最後に、薄膜トラン
ジスタのドレイン領域に接続して画素電極を形成する。
この様にして、表示用薄膜半導体装置が完成する。本装
置は例えばアクティブマトリクス型液晶表示装置の能動
素子基板に用いられる。この場合には、予め対向電極が
形成された対向基板を該透明基板に所定の間隙を介して
接合し、該間隙に液晶を封入する。これにより、アクテ
ィブマトリクス型液晶表示装置が完成する。
【０００５】
【作用】本発明によれば、表面側からの加工により、透
明基板上に半導体薄膜を形成し、次にゲート絶縁膜を介
して金属ゲート電極をパタニング形成し、さらにこれを
マスクとしてセルフアライメントで不純物をイオン注入
している。これにより、金属ゲート電極を用いたトップ
ゲート型の薄膜トランジスタの基本構造が得られる。こ
の後、裏面側からの加工を行ない、レーザ光を照射して
半導体薄膜に注入された不純物の活性化を行なう。裏面
露光方式の為、何等金属ゲート電極に遮られる事なく不
純物の活性化が短時間で実施可能になる。
明基板上に半導体薄膜を形成し、次にゲート絶縁膜を介
して金属ゲート電極をパタニング形成し、さらにこれを
マスクとしてセルフアライメントで不純物をイオン注入
している。これにより、金属ゲート電極を用いたトップ
ゲート型の薄膜トランジスタの基本構造が得られる。こ
の後、裏面側からの加工を行ない、レーザ光を照射して
半導体薄膜に注入された不純物の活性化を行なう。裏面
露光方式の為、何等金属ゲート電極に遮られる事なく不
純物の活性化が短時間で実施可能になる。
【０００６】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる表示用薄膜半導
体装置製造方法の工程図である。先ず、工程（１）で、
透明基板１の表面側に半導体薄膜を成膜する。具体的に
は、ガラス等の絶縁材からなる透明基板１上に、７０〜
１００nmの厚みでシリコンの半導体薄膜２を形成する。
例えば、ＣＶＤ法で非晶質シリコン又は比較的微小な粒
径の多結晶シリコンを堆積する。あるいは、多結晶シリ
コンを成膜した後、Ｓｉ+ イオンを打ち込んで一旦非晶
質化しても良い。次に工程（２）に進み、表面からレー
ザ光を照射して結晶成長を図り、大粒径化した多結晶シ
リコンからなる半導体薄膜２を得る。なお、レーザ光照
射による固相成長に代え、６００℃程度の熱アニールに
より多結晶シリコンの大粒径化を図っても良い。
詳細に説明する。図１は本発明にかかる表示用薄膜半導
体装置製造方法の工程図である。先ず、工程（１）で、
透明基板１の表面側に半導体薄膜を成膜する。具体的に
は、ガラス等の絶縁材からなる透明基板１上に、７０〜
１００nmの厚みでシリコンの半導体薄膜２を形成する。
例えば、ＣＶＤ法で非晶質シリコン又は比較的微小な粒
径の多結晶シリコンを堆積する。あるいは、多結晶シリ
コンを成膜した後、Ｓｉ+ イオンを打ち込んで一旦非晶
質化しても良い。次に工程（２）に進み、表面からレー
ザ光を照射して結晶成長を図り、大粒径化した多結晶シ
リコンからなる半導体薄膜２を得る。なお、レーザ光照
射による固相成長に代え、６００℃程度の熱アニールに
より多結晶シリコンの大粒径化を図っても良い。
【０００７】次に工程（３）に進み、半導体薄膜２の上
にゲート絶縁膜３を形成する。具体的には、半導体薄膜
２を素子領域の形状に合わせてアイランド状にパタニン
グした後、その表面を熱酸化してゲート絶縁膜３を形成
する。あるいはこれに代えて、ＬＰ−ＣＶＤ法やＰ−Ｃ
ＶＤ法を用いて、シリコン酸化物又はシリコン窒化物か
らなるゲート絶縁膜３を例えば１０〜１００nmの厚みで
成膜する。
にゲート絶縁膜３を形成する。具体的には、半導体薄膜
２を素子領域の形状に合わせてアイランド状にパタニン
グした後、その表面を熱酸化してゲート絶縁膜３を形成
する。あるいはこれに代えて、ＬＰ−ＣＶＤ法やＰ−Ｃ
ＶＤ法を用いて、シリコン酸化物又はシリコン窒化物か
らなるゲート絶縁膜３を例えば１０〜１００nmの厚みで
成膜する。
【０００８】工程（４）に進み、ゲート絶縁膜３の上に
金属を主成分とする導電膜を堆積し所定の形状にパタニ
ングして金属ゲート電極４を形成する。具体的には、導
電膜としてＭｏＳｉ，ＷＳｉ，Ａｌ，Ｔａ，Ｍｏ／Ｔ
ａ，Ｍｏ，Ｗ，Ｔｉ，Ｃｒ等の金属を主成分とする材料
を成膜する。これをフォトリソグラフィ及びエッチング
で所定の形状にパタニングする。
金属を主成分とする導電膜を堆積し所定の形状にパタニ
ングして金属ゲート電極４を形成する。具体的には、導
電膜としてＭｏＳｉ，ＷＳｉ，Ａｌ，Ｔａ，Ｍｏ／Ｔ
ａ，Ｍｏ，Ｗ，Ｔｉ，Ｃｒ等の金属を主成分とする材料
を成膜する。これをフォトリソグラフィ及びエッチング
で所定の形状にパタニングする。
【０００９】次に工程（５）に進み、金属ゲート電極４
をマスクとして透明基板１の表面側から不純物イオンを
照射し、半導体薄膜２中に不純物を注入してソース領域
Ｓ及びドレイン領域Ｄを設け、薄膜トランジスタＴＦＴ
を形成する。具体的には、イオンインプランテーション
法又はイオンドーピング法を用いてＮ型もしくはＰ型の
不純物をイオン注入する。この様にして、金属ゲート電
極４の直下にはチャネル領域Ｃｈが形成され、その両側
には不純物が高濃度で注入されたソース領域Ｓ及びドレ
イン領域Ｄが設けられる。場合によっては、チャネル領
域Ｃｈとドレイン領域Ｄとの間及びチャネル領域Ｃｈと
ソース領域Ｓとの間に、不純物が比較的低濃度で注入さ
れたオフセット領域を設けても良い。所謂ＬＤＤ構造が
その一例であり、金属ゲート電極４の両側端部に略整合
して、オフセット領域が設けられる。
をマスクとして透明基板１の表面側から不純物イオンを
照射し、半導体薄膜２中に不純物を注入してソース領域
Ｓ及びドレイン領域Ｄを設け、薄膜トランジスタＴＦＴ
を形成する。具体的には、イオンインプランテーション
法又はイオンドーピング法を用いてＮ型もしくはＰ型の
不純物をイオン注入する。この様にして、金属ゲート電
極４の直下にはチャネル領域Ｃｈが形成され、その両側
には不純物が高濃度で注入されたソース領域Ｓ及びドレ
イン領域Ｄが設けられる。場合によっては、チャネル領
域Ｃｈとドレイン領域Ｄとの間及びチャネル領域Ｃｈと
ソース領域Ｓとの間に、不純物が比較的低濃度で注入さ
れたオフセット領域を設けても良い。所謂ＬＤＤ構造が
その一例であり、金属ゲート電極４の両側端部に略整合
して、オフセット領域が設けられる。
【００１０】この後工程（６）に進み、透明基板１の裏
面側からレーザ光を照射し、半導体薄膜２に注入された
不純物を活性化する。裏面露光を行なうので、レーザ光
は金属ゲート電極４に何等遮られる事なくソース領域Ｓ
及びドレイン領域Ｄに注入された不純物を短時間で活性
化できる。特に、金属ゲート電極４の両側端面部に整合
するオフセット領域に対しても十分なレーザ光を照射で
き、ＴＦＴの電気特性を良好なものにしている。オフセ
ット領域に含まれる不純物の活性化は重要であり、これ
により十分な駆動電流（オン電流）が得られると共にリ
ーク電流（オフ電流）を極力抑制できる。又、裏面露光
は表面露光に比べプロセス中汚染が生じる可能性が少な
い。一般に、金属ゲート電極構造を採用した場合、不純
物の活性化は低温熱アニール又はレーザ光照射（レーザ
アニール）に限られる。通常のＬＳＩプロセスで採用し
ている１０００℃程度の高温熱アニールは行なう事がで
きない。又、低温熱アニールの場合は処理時間が長い為
スループットが悪化する。一方、表面側から行なう通常
のレーザアニールでは金属ゲート電極の影となる部分に
十分な照射エネルギーが加えられない為、ＴＦＴの特性
上重要な部分の活性化が不十分となってしまう。そこ
で、本発明では裏面からレーザアニールを行ない、透明
基板越しに不純物の効率的且つ均一な活性化を図ってい
る。
面側からレーザ光を照射し、半導体薄膜２に注入された
不純物を活性化する。裏面露光を行なうので、レーザ光
は金属ゲート電極４に何等遮られる事なくソース領域Ｓ
及びドレイン領域Ｄに注入された不純物を短時間で活性
化できる。特に、金属ゲート電極４の両側端面部に整合
するオフセット領域に対しても十分なレーザ光を照射で
き、ＴＦＴの電気特性を良好なものにしている。オフセ
ット領域に含まれる不純物の活性化は重要であり、これ
により十分な駆動電流（オン電流）が得られると共にリ
ーク電流（オフ電流）を極力抑制できる。又、裏面露光
は表面露光に比べプロセス中汚染が生じる可能性が少な
い。一般に、金属ゲート電極構造を採用した場合、不純
物の活性化は低温熱アニール又はレーザ光照射（レーザ
アニール）に限られる。通常のＬＳＩプロセスで採用し
ている１０００℃程度の高温熱アニールは行なう事がで
きない。又、低温熱アニールの場合は処理時間が長い為
スループットが悪化する。一方、表面側から行なう通常
のレーザアニールでは金属ゲート電極の影となる部分に
十分な照射エネルギーが加えられない為、ＴＦＴの特性
上重要な部分の活性化が不十分となってしまう。そこ
で、本発明では裏面からレーザアニールを行ない、透明
基板越しに不純物の効率的且つ均一な活性化を図ってい
る。
【００１１】続いて工程（７）に進み、薄膜トランジス
タＴＦＴを被覆する様に層間絶縁膜５を成膜する。例え
ば、ＰＳＧ，ＮＳＧ等を約６００nm程度の厚みでＡＰ−
ＣＶＤ法等により堆積する。この後、ＴＦＴの性能を改
善する為水素化処理を施す。例えば、水素プラズマ中に
透明基板１を曝露して半導体薄膜２中に水素を導入し、
ダングリングボンドを終端化してリーク電流を抑制す
る。あるいは、層間絶縁膜５の上に一旦ｐ−ＳｉＮx 膜
を積層し、加熱処理を行なって水素を半導体薄膜２に拡
散させても良い。工程（８）に進み、層間絶縁膜５にコ
ンタクトホールを開口して、ソース領域Ｓ及びドレイン
領域Ｄの一部を露出させる。最後に工程（９）におい
て、スパッタ法等によりアルミニウムを４００〜６００
nm程度の厚みで成膜する。これを所定の形状にパタニン
グして配線電極６Ｓ，６Ｄに加工する。一方の配線電極
６Ｓはソース領域Ｓに接続し、他方の配線電極６Ｄはド
レイン領域Ｄに電気接続している。これにより、表示用
薄膜半導体装置の基本構造が完成する。なお、ＴＦＴを
画素スイッチング用の能動素子として用いる場合、この
後配線電極６Ｄに接続して画素電極を形成する。一方、
配線電極６Ｓは信号線に接続する事になる。かかる構成
を有する表示用薄膜半導体装置を能動素子基板として用
いアクティブマトリクス型の液晶表示装置を組み立てる
事ができる。予め対向電極が形成された対向基板を透明
基板１に所定の間隙を介して接合し、この間隙に液晶を
封入すると、アクティブマトリクス型の液晶表示装置が
完成する。
タＴＦＴを被覆する様に層間絶縁膜５を成膜する。例え
ば、ＰＳＧ，ＮＳＧ等を約６００nm程度の厚みでＡＰ−
ＣＶＤ法等により堆積する。この後、ＴＦＴの性能を改
善する為水素化処理を施す。例えば、水素プラズマ中に
透明基板１を曝露して半導体薄膜２中に水素を導入し、
ダングリングボンドを終端化してリーク電流を抑制す
る。あるいは、層間絶縁膜５の上に一旦ｐ−ＳｉＮx 膜
を積層し、加熱処理を行なって水素を半導体薄膜２に拡
散させても良い。工程（８）に進み、層間絶縁膜５にコ
ンタクトホールを開口して、ソース領域Ｓ及びドレイン
領域Ｄの一部を露出させる。最後に工程（９）におい
て、スパッタ法等によりアルミニウムを４００〜６００
nm程度の厚みで成膜する。これを所定の形状にパタニン
グして配線電極６Ｓ，６Ｄに加工する。一方の配線電極
６Ｓはソース領域Ｓに接続し、他方の配線電極６Ｄはド
レイン領域Ｄに電気接続している。これにより、表示用
薄膜半導体装置の基本構造が完成する。なお、ＴＦＴを
画素スイッチング用の能動素子として用いる場合、この
後配線電極６Ｄに接続して画素電極を形成する。一方、
配線電極６Ｓは信号線に接続する事になる。かかる構成
を有する表示用薄膜半導体装置を能動素子基板として用
いアクティブマトリクス型の液晶表示装置を組み立てる
事ができる。予め対向電極が形成された対向基板を透明
基板１に所定の間隙を介して接合し、この間隙に液晶を
封入すると、アクティブマトリクス型の液晶表示装置が
完成する。
【００１２】図２は、図１に示した工程（６）で行なわ
れる裏面レーザ光照射の具体例を表わした説明図であ
る。一般に透明基板１は大型のウェハからなり表示用薄
膜半導体装置をチップとして多数個どりできる様にして
いる。即ち、透明基板１には予め複数の区画１１が設定
されており、レーザ光照射工程では個々の区画１１に対
してエキシマレーザパルス１２を順次ワンショットで照
射する。本例では区画１１は矩形を有しており、これに
整合して矩形のレーザ光断面１３を有するエキシマレー
ザパルス１２をワンショットで透明基板１の裏面側から
照射する。なお、本発明はこれに限られるものではな
く、ワンショット照射に代えレーザ光を一次元的もしく
は二次元的に走査して裏面側から半導体薄膜２に照射し
ても良い。
れる裏面レーザ光照射の具体例を表わした説明図であ
る。一般に透明基板１は大型のウェハからなり表示用薄
膜半導体装置をチップとして多数個どりできる様にして
いる。即ち、透明基板１には予め複数の区画１１が設定
されており、レーザ光照射工程では個々の区画１１に対
してエキシマレーザパルス１２を順次ワンショットで照
射する。本例では区画１１は矩形を有しており、これに
整合して矩形のレーザ光断面１３を有するエキシマレー
ザパルス１２をワンショットで透明基板１の裏面側から
照射する。なお、本発明はこれに限られるものではな
く、ワンショット照射に代えレーザ光を一次元的もしく
は二次元的に走査して裏面側から半導体薄膜２に照射し
ても良い。
【００１３】図３は、本発明に従って製造された表示用
薄膜半導体装置の一例を示す模式的な斜視図である。表
示用薄膜半導体装置５０を製造するには、先ず最初に成
膜工程を行ない比較的低融点（例えば６００℃以下）の
ガラス材料からなる透明基板５１の上に半導体薄膜５２
を形成する。次に、半導体薄膜５２の加熱処理を含む一
連の処理を行ない１チップ分の区画５３に薄膜トランジ
スタを集積形成する。加熱処理の一環として、裏面から
のレーザ光照射を行ない、半導体薄膜５２に注入された
不純物の活性化を行なっている。この様にして、区画５
３内に画素アレイ部５４、水平走査回路５５、垂直走査
回路５６が形成される。これらは何れも薄膜トランジス
タの集積構造からなる。最後に画素アレイ部５４に１画
面分の画素電極を形成して表示用薄膜半導体装置５０が
完成する。上述した様に、不純物の活性化は区画５３に
対してレーザパルスをワンショットで透明基板５１の裏
面側から照射している。レーザパルスとしてエキシマレ
ーザ光を用いる事ができる。エキシマレーザ光は強力な
パルス紫外光である為、シリコン等からなる半導体薄膜
５２で吸収され、その部分の温度を上昇させる。これに
より不純物の活性化が図られる。しかしながら透明基板
５１はエキシマレーザ光を殆ど吸収しない材料が選択さ
れる為、直接レーザ光照射を裏面側から受けても基板温
度が上昇する惧れはない。
薄膜半導体装置の一例を示す模式的な斜視図である。表
示用薄膜半導体装置５０を製造するには、先ず最初に成
膜工程を行ない比較的低融点（例えば６００℃以下）の
ガラス材料からなる透明基板５１の上に半導体薄膜５２
を形成する。次に、半導体薄膜５２の加熱処理を含む一
連の処理を行ない１チップ分の区画５３に薄膜トランジ
スタを集積形成する。加熱処理の一環として、裏面から
のレーザ光照射を行ない、半導体薄膜５２に注入された
不純物の活性化を行なっている。この様にして、区画５
３内に画素アレイ部５４、水平走査回路５５、垂直走査
回路５６が形成される。これらは何れも薄膜トランジス
タの集積構造からなる。最後に画素アレイ部５４に１画
面分の画素電極を形成して表示用薄膜半導体装置５０が
完成する。上述した様に、不純物の活性化は区画５３に
対してレーザパルスをワンショットで透明基板５１の裏
面側から照射している。レーザパルスとしてエキシマレ
ーザ光を用いる事ができる。エキシマレーザ光は強力な
パルス紫外光である為、シリコン等からなる半導体薄膜
５２で吸収され、その部分の温度を上昇させる。これに
より不純物の活性化が図られる。しかしながら透明基板
５１はエキシマレーザ光を殆ど吸収しない材料が選択さ
れる為、直接レーザ光照射を裏面側から受けても基板温
度が上昇する惧れはない。
【００１４】図４は、図３に示した様な表示用薄膜半導
体装置を能動素子基板として用い、組み立てられたアク
ティブマトリクス型液晶表示装置の一例を示す模式的な
斜視図である。図示する様に、アクティブマトリクス型
液晶表示装置は透明基板１０１と対向基板１０２と両者
の間に保持された液晶１０３とを備えた積層構造を有す
る。透明基板１０１には画素アレイ部１０４と駆動回路
部とが集積形成されている。駆動回路部は垂直回路１０
５と水平走査回路１０６とに分れている。又、透明基板
１０１の周辺部上端には外部接続用の端子部１０７が形
成されている。端子部１０７は配線１０８を介して垂直
走査回路１０５及び水平走査回路１０６に接続してい
る。画素アレイ部１０４にはマトリクス状に配列した画
素電極１０９及び対応する薄膜トランジスタ１１０が集
積形成されている。これらの画素電極１０９及び薄膜ト
ランジスタ１１０は、図１で示した工程に従い透明基板
１０１の上に集積形成されたものである。
体装置を能動素子基板として用い、組み立てられたアク
ティブマトリクス型液晶表示装置の一例を示す模式的な
斜視図である。図示する様に、アクティブマトリクス型
液晶表示装置は透明基板１０１と対向基板１０２と両者
の間に保持された液晶１０３とを備えた積層構造を有す
る。透明基板１０１には画素アレイ部１０４と駆動回路
部とが集積形成されている。駆動回路部は垂直回路１０
５と水平走査回路１０６とに分れている。又、透明基板
１０１の周辺部上端には外部接続用の端子部１０７が形
成されている。端子部１０７は配線１０８を介して垂直
走査回路１０５及び水平走査回路１０６に接続してい
る。画素アレイ部１０４にはマトリクス状に配列した画
素電極１０９及び対応する薄膜トランジスタ１１０が集
積形成されている。これらの画素電極１０９及び薄膜ト
ランジスタ１１０は、図１で示した工程に従い透明基板
１０１の上に集積形成されたものである。
【００１５】
【発明の効果】以上説明した様に、本発明によれば、透
明基板の表面側から半導体薄膜を成膜し、これを活性層
として金属ゲート電極を用いたトップゲート構造の薄膜
トランジスタを形成する。この後、裏面からのレーザ光
照射を行ない、半導体薄膜に注入された不純物の活性化
を図っている。かかる本発明のプロセスを採用する事に
より、金属ゲート電極で何等遮られる事なくトップゲー
ト型薄膜トランジスタの不純物活性化を短時間で実施で
き、製造プロセスの合理化が可能になる。又、裏面から
のレーザ光照射により金属ゲート電極の影になる事なく
均一に不純物の活性化が可能になり、薄膜トランジスタ
の動作特性安定化が達成できる。
明基板の表面側から半導体薄膜を成膜し、これを活性層
として金属ゲート電極を用いたトップゲート構造の薄膜
トランジスタを形成する。この後、裏面からのレーザ光
照射を行ない、半導体薄膜に注入された不純物の活性化
を図っている。かかる本発明のプロセスを採用する事に
より、金属ゲート電極で何等遮られる事なくトップゲー
ト型薄膜トランジスタの不純物活性化を短時間で実施で
き、製造プロセスの合理化が可能になる。又、裏面から
のレーザ光照射により金属ゲート電極の影になる事なく
均一に不純物の活性化が可能になり、薄膜トランジスタ
の動作特性安定化が達成できる。
【図１】本発明にかかる表示用薄膜半導体装置製造方法
を示す工程図である。
を示す工程図である。
【図２】裏面からのレーザ光照射工程の一例を示す模式
図である。
図である。
【図３】本発明に従って製造された表示用薄膜半導体装
置の一例を示す斜視図である。
置の一例を示す斜視図である。
【図４】本発明に従って製造された表示用薄膜半導体装
置を能動素子基板として用いたアクティブマトリクス型
液晶表示装置の一例を示す斜視図である。
置を能動素子基板として用いたアクティブマトリクス型
液晶表示装置の一例を示す斜視図である。
１ 透明基板 ２ 半導体薄膜 ３ ゲート絶縁膜 ４ 金属ゲート電極
Claims (2)
- 【請求項１】 透明基板の表面側に半導体薄膜を成膜す
る工程と、 該半導体薄膜の上にゲート絶縁膜を形成する工程と、 該ゲート絶縁膜の上に金属を主成分とする導電膜を堆積
し所定の形状にパタニングして金属ゲート電極を形成す
る工程と、 該金属ゲート電極をマスクとして表面側から不純物イオ
ンを照射し、該半導体薄膜中に不純物を注入してソース
領域及びドレイン領域を設け薄膜トランジスタを形成す
る工程と、 透明基板の裏面側からレーザ光を照射し、該半導体薄膜
に注入された不純物を活性化する工程と、 該薄膜トランジスタのドレイン領域に接続して画素電極
を形成する工程とを行なう表示用薄膜半導体装置の製造
方法。 - 【請求項２】 透明基板の表面側に半導体薄膜を成膜す
る工程と、 該半導体薄膜の上にゲート絶縁膜を形成する工程と、 該ゲート絶縁膜の上に金属を主成分とする導電膜を堆積
し所定の形状にパタニングして金属ゲート電極を形成す
る工程と、 該金属ゲート電極をマスクとして表面側から不純物イオ
ンを照射し、該半導体薄膜中に不純物を注入してソース
領域及びドレイン領域を設け薄膜トランジスタを形成す
る工程と、 透明基板の裏面側からレーザ光を照射し、該半導体薄膜
に注入された不純物を活性化する工程と、 該薄膜トランジスタのドレイン領域に接続して画素電極
を形成する工程と、 予め対向電極が形成された対向基板を該透明基板に所定
の間隙を介して接合し、該間隙に液晶を封入する工程と
を行なう液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10475095A JPH08279619A (ja) | 1995-04-04 | 1995-04-04 | 表示用薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10475095A JPH08279619A (ja) | 1995-04-04 | 1995-04-04 | 表示用薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279619A true JPH08279619A (ja) | 1996-10-22 |
Family
ID=14389179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10475095A Pending JPH08279619A (ja) | 1995-04-04 | 1995-04-04 | 表示用薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279619A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231654A (ja) * | 2001-01-30 | 2002-08-16 | Ishikawajima Harima Heavy Ind Co Ltd | レーザアニール方法及び装置 |
| JP2002353237A (ja) * | 2001-05-24 | 2002-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1995
- 1995-04-04 JP JP10475095A patent/JPH08279619A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231654A (ja) * | 2001-01-30 | 2002-08-16 | Ishikawajima Harima Heavy Ind Co Ltd | レーザアニール方法及び装置 |
| JP2002353237A (ja) * | 2001-05-24 | 2002-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344072B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3525316B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4115158B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10189998A (ja) | 表示用薄膜半導体装置及びその製造方法 | |
| JP2000058841A (ja) | 半導体装置及びその作製方法 | |
| KR100631349B1 (ko) | 반도체막과 그의 제조방법, 반도체장치 및 그의 제조방법 | |
| JPH1098196A (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| JP3468003B2 (ja) | 表示用薄膜半導体装置 | |
| JP3402030B2 (ja) | 薄膜半導体装置製造方法 | |
| JP4209619B2 (ja) | 半導体装置の作製方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4656685B2 (ja) | 半導体装置 | |
| JP3422096B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08279619A (ja) | 表示用薄膜半導体装置の製造方法 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JPH10189499A (ja) | 半導体装置の製造方法 | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JP2000036601A (ja) | 薄膜トランジスタの製造方法 | |
| JP3874825B2 (ja) | 半導体装置及び電気光学装置の作製方法 | |
| JPH0864836A (ja) | 薄膜半導体装置の製造方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000124461A (ja) | 薄膜トランジスタおよびその製造方法 |