JPH08279670A - 電子部品の表面実装構造 - Google Patents
電子部品の表面実装構造Info
- Publication number
- JPH08279670A JPH08279670A JP7082288A JP8228895A JPH08279670A JP H08279670 A JPH08279670 A JP H08279670A JP 7082288 A JP7082288 A JP 7082288A JP 8228895 A JP8228895 A JP 8228895A JP H08279670 A JPH08279670 A JP H08279670A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- electronic component
- hole
- lead terminal
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10704—Pin grid array [PGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】一般のマーケットで入手可能な低コストのパッ
ケージや部品等を用いることができ、且つ、接続信頼性
に優れた表面実装構造を提供する。 【構成】配線基板１５の上部の接続ピン１２に対向する
位置に有底の接続孔１４が設けられ、半田１３が充填さ
れている。接続ピン１２の先端部がこの接続孔１４に係
合され、接続ピン１２の先端部と接続孔１４とが半田１
３により接続され、接続ピン１２の本体部分が露出した
状態で電子部品１１が配線基板１５に表面実装され
る。。
ケージや部品等を用いることができ、且つ、接続信頼性
に優れた表面実装構造を提供する。 【構成】配線基板１５の上部の接続ピン１２に対向する
位置に有底の接続孔１４が設けられ、半田１３が充填さ
れている。接続ピン１２の先端部がこの接続孔１４に係
合され、接続ピン１２の先端部と接続孔１４とが半田１
３により接続され、接続ピン１２の本体部分が露出した
状態で電子部品１１が配線基板１５に表面実装され
る。。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品の表面実装構
造に係り、特に複数のリード端子を持つ電子部品（マル
チチップモジュール、半導体素子、コネクタ、受動素子
等）を配線基板上に表面実装する技術に関する。
造に係り、特に複数のリード端子を持つ電子部品（マル
チチップモジュール、半導体素子、コネクタ、受動素子
等）を配線基板上に表面実装する技術に関する。
【０００２】
【従来の技術】近年、電子装置に対する高性能化、低価
格化の要求は益々高まり、電子部品の実装技術に関して
も、高密度化（高性能化）、低コスト化（低価格化）の
要求は留まることがない。
格化の要求は益々高まり、電子部品の実装技術に関して
も、高密度化（高性能化）、低コスト化（低価格化）の
要求は留まることがない。
【０００３】現在、高密度化を達成する実装方式とし
て、ＬＳＩ(Large Scale Integratedcircuit)をプラス
チックＱＦＰ(Quad Flat Package)にパッケージし、こ
れを配線基板上に表面実装する方式が主流となってい
る。しかし、ＬＳＩの高性能化に伴う多端子化が進み、
ＱＦＰではパッケージサイズが大きくなって実装密度を
今以上に上げることが難しくなってきており、また、端
子の微細ピッチ化のため、組立コストが上昇する等の問
題が発生している。この問題を解決するためには、端子
を二次元配列とするのが良く、この例として、ＢＧＡ(B
all Grid Array)パッケージとＰＧＡ(Pin Grid Array)
パッケージがある。
て、ＬＳＩ(Large Scale Integratedcircuit)をプラス
チックＱＦＰ(Quad Flat Package)にパッケージし、こ
れを配線基板上に表面実装する方式が主流となってい
る。しかし、ＬＳＩの高性能化に伴う多端子化が進み、
ＱＦＰではパッケージサイズが大きくなって実装密度を
今以上に上げることが難しくなってきており、また、端
子の微細ピッチ化のため、組立コストが上昇する等の問
題が発生している。この問題を解決するためには、端子
を二次元配列とするのが良く、この例として、ＢＧＡ(B
all Grid Array)パッケージとＰＧＡ(Pin Grid Array)
パッケージがある。
【０００４】前者は、最近採用が始まり、今後発展して
いくであろう新しいパッケージであるが、現状では一般
的ではない。後者は、通常、プリント配線基板に設けら
れたスルーホールに各端子を挿入して半田接続する方式
のため、各スルーホールが形成された位置には多段の内
層ヴィアを設けることができず、また、スルーホール間
に通せる配線本数が少ないこと等により、プリント配線
基板の配線密度を上げることができず、高密度化には向
いていない。
いくであろう新しいパッケージであるが、現状では一般
的ではない。後者は、通常、プリント配線基板に設けら
れたスルーホールに各端子を挿入して半田接続する方式
のため、各スルーホールが形成された位置には多段の内
層ヴィアを設けることができず、また、スルーホール間
に通せる配線本数が少ないこと等により、プリント配線
基板の配線密度を上げることができず、高密度化には向
いていない。
【０００５】しかし、一方で、このような後者のパッケ
ージを用いて、プリント配線基板の配線密度を向上する
表面実装技術も提案されている。
ージを用いて、プリント配線基板の配線密度を向上する
表面実装技術も提案されている。
【０００６】特開昭５９−１２１９９３号公報には、こ
のような表面実装構造が開示されている。これを図３を
用いて説明する。
のような表面実装構造が開示されている。これを図３を
用いて説明する。
【０００７】図３において、ＰＧＡパッケージ３１の裏
面に短寸の接続ピン３２を配し、プリント配線基板３５
には、接続ピン３２に対応して接続ピン３２の長さより
もやや深い接続孔３４を設けている。接続孔３４には半
田３３を供給して半田ポット構造とし、この接続孔３４
に、ＰＧＡパッケージ３１の接続ピン３２のほぼ全体を
埋め込んで半田接続を行う。
面に短寸の接続ピン３２を配し、プリント配線基板３５
には、接続ピン３２に対応して接続ピン３２の長さより
もやや深い接続孔３４を設けている。接続孔３４には半
田３３を供給して半田ポット構造とし、この接続孔３４
に、ＰＧＡパッケージ３１の接続ピン３２のほぼ全体を
埋め込んで半田接続を行う。
【０００８】この従来技術では、プリント配線基板３５
に設ける接続孔３４をスルーホールとはしないため、接
続孔の設けられた層よりも下の層には内層ビアを設ける
ことができ、基板の配線密度を向上できると共に、ＰＧ
Ａパッケージ３１の搭載ズレが発生せず、接続不良を防
止できるという効果が有る。
に設ける接続孔３４をスルーホールとはしないため、接
続孔の設けられた層よりも下の層には内層ビアを設ける
ことができ、基板の配線密度を向上できると共に、ＰＧ
Ａパッケージ３１の搭載ズレが発生せず、接続不良を防
止できるという効果が有る。
【０００９】また、表面実装技術、１９９４年７月号、
ＰＰ．９〜１５、「ＭＣＭパッケージとＭＣＭのＰＷＢ
への最適実装」という論文には、これとは別の表面実装
構造が開示されている。これを図４を用いて説明する。
ＰＰ．９〜１５、「ＭＣＭパッケージとＭＣＭのＰＷＢ
への最適実装」という論文には、これとは別の表面実装
構造が開示されている。これを図４を用いて説明する。
【００１０】図４において、ＰＧＡパッケージ４１の裏
面に接続ピン４２を配し、プリント配線基板４５には、
接続ピン４２に対応してランド４４を設けている。そし
て、接続ピン４２の先端をランド４４に付き当て、両者
を半田接合して半田フィレツト４３を形成している。
面に接続ピン４２を配し、プリント配線基板４５には、
接続ピン４２に対応してランド４４を設けている。そし
て、接続ピン４２の先端をランド４４に付き当て、両者
を半田接合して半田フィレツト４３を形成している。
【００１１】この従来技術では、プリント配線基板４５
と電子部品との接続を基板表面で行うため、基板に接続
孔を設ける必要がなく、基板の全ての部分を配線領域と
することができ、より配線密度を向上できる。
と電子部品との接続を基板表面で行うため、基板に接続
孔を設ける必要がなく、基板の全ての部分を配線領域と
することができ、より配線密度を向上できる。
【００１２】
【発明が解決しようとする課題】ＰＧＡパッケージを始
めとする複数のリード端子を有する電子部品を配線基板
に表面実装する技術では、ピン形状に特別な仕様を付加
することなく、一般のマーケットで入手できる低コスト
なパッケージや部品、配線基板等を用いて、高密度実装
を可能とでき、且つ、接続信頼性に優れた実装構造が要
求されるが、上記従来技術には以下のような問題点があ
った。
めとする複数のリード端子を有する電子部品を配線基板
に表面実装する技術では、ピン形状に特別な仕様を付加
することなく、一般のマーケットで入手できる低コスト
なパッケージや部品、配線基板等を用いて、高密度実装
を可能とでき、且つ、接続信頼性に優れた実装構造が要
求されるが、上記従来技術には以下のような問題点があ
った。
【００１３】即ち、前者の公報に開示された構造では、
接続ピン３２が短寸であって、そのほぼ全体が半田ポッ
ト内に埋まっており、実質的にＰＧＡパッケージ３１が
プリント配線基板３５に面接続された状態にある。この
ため、実稼働時のパワーオン／オフによる両者間の熱膨
張差が大きい場合、接続半田３３や接続ピン３２とＰＧ
Ａパッケージ３１の接続部に過大な歪みや応力が発生し
て、接続信頼性を確保しにくいという問題があった。
接続ピン３２が短寸であって、そのほぼ全体が半田ポッ
ト内に埋まっており、実質的にＰＧＡパッケージ３１が
プリント配線基板３５に面接続された状態にある。この
ため、実稼働時のパワーオン／オフによる両者間の熱膨
張差が大きい場合、接続半田３３や接続ピン３２とＰＧ
Ａパッケージ３１の接続部に過大な歪みや応力が発生し
て、接続信頼性を確保しにくいという問題があった。
【００１４】また、後者の論文に開示された構造では、
実稼働時のパワーオン／オフによるＰＧＡパッケージ４
１とプリント配線基板４５との間の熱膨張差を接続ピン
４２の撓みで吸収する構造になっている。このため、半
田フィレツト４３は、接続ピン４２の撓みによるモーメ
ントを受けて歪みが大きく成りやすく、接続信頼性を得
られるＰＧＡパッケージサイズに制約が生ずるという問
題があった。また、半田フィレツト４３の形状のばらつ
きを低減して、発生する歪みを押さえるため、接続ピン
４２の先端部高さのそろい具合、プリント配線基板４５
の平面度に厳しい仕様を設ける必要があり、部品コスト
の上昇を招くという問題もあった。
実稼働時のパワーオン／オフによるＰＧＡパッケージ４
１とプリント配線基板４５との間の熱膨張差を接続ピン
４２の撓みで吸収する構造になっている。このため、半
田フィレツト４３は、接続ピン４２の撓みによるモーメ
ントを受けて歪みが大きく成りやすく、接続信頼性を得
られるＰＧＡパッケージサイズに制約が生ずるという問
題があった。また、半田フィレツト４３の形状のばらつ
きを低減して、発生する歪みを押さえるため、接続ピン
４２の先端部高さのそろい具合、プリント配線基板４５
の平面度に厳しい仕様を設ける必要があり、部品コスト
の上昇を招くという問題もあった。
【００１５】本発明の目的は、上記従来技術の問題点を
改善して、一般のマーケットで入手可能な低コストのパ
ッケージや部品等を用いて高密度実装を可能とし、且
つ、接続信頼性に優れた実装構造を提供することにあ
る。
改善して、一般のマーケットで入手可能な低コストのパ
ッケージや部品等を用いて高密度実装を可能とし、且
つ、接続信頼性に優れた実装構造を提供することにあ
る。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、配線基板の上部のリード端子に対向す
る位置に有底の接続孔が設けられ、リード端子の先端部
がこの接続孔に係合され、リード端子の先端部と接続孔
とが接続材により接続されるものである。
め、本発明では、配線基板の上部のリード端子に対向す
る位置に有底の接続孔が設けられ、リード端子の先端部
がこの接続孔に係合され、リード端子の先端部と接続孔
とが接続材により接続されるものである。
【００１７】また、この接続孔は、その孔径に対する孔
深さの比がおよそ１であり、更に、接続孔に係合される
リード端子の先端部の長さが、リード端子の全長に対し
ておよそ１／２〜１／１０であるものである。
深さの比がおよそ１であり、更に、接続孔に係合される
リード端子の先端部の長さが、リード端子の全長に対し
ておよそ１／２〜１／１０であるものである。
【００１８】
【作用】本発明によれば、リード端子の先端部のみが基
板の接続孔に係合し、本体部分が露出した状態で電子部
品が実装されるため、電子部品と基板との間に熱膨張差
がある場合でも、リード端子の本体部分の撓みによって
これを吸収することができる。
板の接続孔に係合し、本体部分が露出した状態で電子部
品が実装されるため、電子部品と基板との間に熱膨張差
がある場合でも、リード端子の本体部分の撓みによって
これを吸収することができる。
【００１９】また、係合部の接続材料が接続孔によって
拘束されるため、電子部品と基板との間の熱膨張差によ
って生じるリード端子の撓みのモーメントによる影響を
受けにくく、接続材料の歪みを小さく抑えることができ
る。
拘束されるため、電子部品と基板との間の熱膨張差によ
って生じるリード端子の撓みのモーメントによる影響を
受けにくく、接続材料の歪みを小さく抑えることができ
る。
【００２０】更に、リード端子の先端部を接続孔に係合
せしめる構造であるため、リード端子の長さにばらつき
がある場合や、基板の平面度が粗い場合でも、それらの
影響を係合部で吸収することができる。
せしめる構造であるため、リード端子の長さにばらつき
がある場合や、基板の平面度が粗い場合でも、それらの
影響を係合部で吸収することができる。
【００２１】従って、電子部品の材質、サイズやリード
端子の形状、基板の材質、反り等に対する制約が少な
く、一般のマーケットで入手可能な低コストのパッケー
ジや部品等を用いることができ、且つ、接続信頼性を格
段に向上できる。
端子の形状、基板の材質、反り等に対する制約が少な
く、一般のマーケットで入手可能な低コストのパッケー
ジや部品等を用いることができ、且つ、接続信頼性を格
段に向上できる。
【００２２】
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。
的に説明する。
【００２３】図１において、アルミナ製ＰＧＡパッケー
ジ１１の裏面には、コバール製のネイルヘッドピン１２
が格子状にろう付けされている。ネイルヘッドピン１２
にはＮｉ−Ａｕめっき（図示せず）が施されており、そ
の先端部は、ピン成型時に行われるバレル研磨により、
Ｒ面取りがなされている。
ジ１１の裏面には、コバール製のネイルヘッドピン１２
が格子状にろう付けされている。ネイルヘッドピン１２
にはＮｉ−Ａｕめっき（図示せず）が施されており、そ
の先端部は、ピン成型時に行われるバレル研磨により、
Ｒ面取りがなされている。
【００２４】ポリイミド樹脂を主材料とするプリント配
線基板１５では、基板上のＰＧＡパッケージ１１が搭載
される領域の各ネイルヘッドピン１２に対向する位置に
有底の接続孔１４が形成されている。
線基板１５では、基板上のＰＧＡパッケージ１１が搭載
される領域の各ネイルヘッドピン１２に対向する位置に
有底の接続孔１４が形成されている。
【００２５】接続孔１４は、ネイルヘッドピン１２の外
径よりも大きい孔径を有し、この孔径に対する孔深さの
比がおよそ１前後となるように形成されている。このよ
うに形成することにより、例えば、スクリーン印刷によ
り半田ペーストを接続孔１４に充填する場合でも充分な
量の半田ペーストを孔内に充填できる。
径よりも大きい孔径を有し、この孔径に対する孔深さの
比がおよそ１前後となるように形成されている。このよ
うに形成することにより、例えば、スクリーン印刷によ
り半田ペーストを接続孔１４に充填する場合でも充分な
量の半田ペーストを孔内に充填できる。
【００２６】また、接続孔１４では、挿入するピン先端
部がその中心部に誘導されるよう、底の形状を逆円錐形
状とし、その内面には、半田接続性が良好となるように
Ｃｕメッキ（図示せず）が施されている。また、その外
側でプリント配線基板１５の内層に設けられた配線と電
気的に接続されている（図示せず）。
部がその中心部に誘導されるよう、底の形状を逆円錐形
状とし、その内面には、半田接続性が良好となるように
Ｃｕメッキ（図示せず）が施されている。また、その外
側でプリント配線基板１５の内層に設けられた配線と電
気的に接続されている（図示せず）。
【００２７】この接続孔１４に、本実施例では鉛錫共晶
半田（融点１８３℃）１３がスクリーン印刷により充填
されている。
半田（融点１８３℃）１３がスクリーン印刷により充填
されている。
【００２８】この接続孔１４に対して、ネイルヘッドピ
ン１２の先端部を係合せしめる。この時、必要に応じて
外力を加えることにより、リード端子の先端部を接続孔
の中心に誘う。その後、プリント配線基板１５全体をリ
フロー炉に投入して加熱すると、半田１３の溶融によ
り、ＰＧＡパッケージ１１のネイルヘッドピン１２が自
重で接続孔１４内に沈み込み、その底の形状によって先
端部が接続孔１４の中心部に誘われて位置する。そし
て、ネイルヘッドピン１２の先端部と接続孔１４との間
の隙間を半田１３が埋めて、両者が接続される。
ン１２の先端部を係合せしめる。この時、必要に応じて
外力を加えることにより、リード端子の先端部を接続孔
の中心に誘う。その後、プリント配線基板１５全体をリ
フロー炉に投入して加熱すると、半田１３の溶融によ
り、ＰＧＡパッケージ１１のネイルヘッドピン１２が自
重で接続孔１４内に沈み込み、その底の形状によって先
端部が接続孔１４の中心部に誘われて位置する。そし
て、ネイルヘッドピン１２の先端部と接続孔１４との間
の隙間を半田１３が埋めて、両者が接続される。
【００２９】このとき、ネイルヘッドピン１２の接続孔
１４に係合する部分の長さは、ピン全長のおよそ１／３
〜１／１０となり、ネイルヘッドピン１２の本体部分は
基板外部に露出した状態でＰＧＡパッケージ１１が実装
される。
１４に係合する部分の長さは、ピン全長のおよそ１／３
〜１／１０となり、ネイルヘッドピン１２の本体部分は
基板外部に露出した状態でＰＧＡパッケージ１１が実装
される。
【００３０】次に、本発明の他の実施例について説明す
る。
る。
【００３１】図２において、コネクタ２１のボディ部は
ＰＰＳ樹脂製で、その裏面には、りん青銅を材料とする
板状のリード端子２２が格子状に設けられている。リー
ド端子２２の表面には半田接続性を良好とするために半
田メッキが施され、また、各リード端子２２の先端には
テーパカットが施されている。
ＰＰＳ樹脂製で、その裏面には、りん青銅を材料とする
板状のリード端子２２が格子状に設けられている。リー
ド端子２２の表面には半田接続性を良好とするために半
田メッキが施され、また、各リード端子２２の先端には
テーパカットが施されている。
【００３２】ガラスエポキシ樹脂製のプリント配線基板
２５には、多ピンコネクタ２１が搭載される領域の各リ
ード端子２２に対向する位置に有底の接続孔２４が形成
されている。
２５には、多ピンコネクタ２１が搭載される領域の各リ
ード端子２２に対向する位置に有底の接続孔２４が形成
されている。
【００３３】本実施例においても、前記実施例と同様
に、接続孔２４は、リード端子２２の外径よりも大きい
孔径を有し、この孔径に対する孔深さの比がおよそ１前
後となるように形成されている。また、接続孔２４の底
の形状は逆円錐形状とされ、その内面には、半田接続性
が良好となるようにＣｕメッキ（図示せず）が施されて
いる。更に、接続孔２４はプリント配線基板２５の内層
に設けられた配線と電気的に接続されている（図示せ
ず）。
に、接続孔２４は、リード端子２２の外径よりも大きい
孔径を有し、この孔径に対する孔深さの比がおよそ１前
後となるように形成されている。また、接続孔２４の底
の形状は逆円錐形状とされ、その内面には、半田接続性
が良好となるようにＣｕメッキ（図示せず）が施されて
いる。更に、接続孔２４はプリント配線基板２５の内層
に設けられた配線と電気的に接続されている（図示せ
ず）。
【００３４】この接続孔２４に、本実施例では錫銀共晶
半田（融点２２１℃）２３がスクリーン印刷によって充
填される。
半田（融点２２１℃）２３がスクリーン印刷によって充
填される。
【００３５】この接続孔２４に対して、リード端子２２
の先端部を係合せしめる。そして、コネクタ２１に荷重
を掛けつつ、プリント配線基板２５全体をリフロー炉に
投入して加熱すると、半田２３が溶融してリード端子２
２の先端部が接続孔２４の中心に誘われて、半田接続が
完了する。
の先端部を係合せしめる。そして、コネクタ２１に荷重
を掛けつつ、プリント配線基板２５全体をリフロー炉に
投入して加熱すると、半田２３が溶融してリード端子２
２の先端部が接続孔２４の中心に誘われて、半田接続が
完了する。
【００３６】本実施例では、リード端子２２の接続孔に
係合する部分の長さは、リード端子全長の１／２から１
／３程度であり、本実施例でもリード端子２２の本体部
分が露出した状態でコネクタ２１が実装される。
係合する部分の長さは、リード端子全長の１／２から１
／３程度であり、本実施例でもリード端子２２の本体部
分が露出した状態でコネクタ２１が実装される。
【００３７】尚、リード端子２２は、側面から見ると図
２−ｂに示すように屈曲しており、リード端子２２本体
部の可撓性が大きく、長尺コネクタにも対応できるよう
になっている。
２−ｂに示すように屈曲しており、リード端子２２本体
部の可撓性が大きく、長尺コネクタにも対応できるよう
になっている。
【００３８】更に、本発明の他の実施例について説明す
る。
る。
【００３９】まず、発明者は、電子部品をプリント配線
基板上に表面実装した場合、その接続部において、電子
部品と基板間の熱膨張率の大小により、接続材料の疲労
破断が電子部品の中心方向に対してリード端子の内側ま
たは外側のいずれか一方の側で、選択的に進行する事実
を見出した。
基板上に表面実装した場合、その接続部において、電子
部品と基板間の熱膨張率の大小により、接続材料の疲労
破断が電子部品の中心方向に対してリード端子の内側ま
たは外側のいずれか一方の側で、選択的に進行する事実
を見出した。
【００４０】例えば、アルミナ製のＰＧＡパッケージを
プリント配線基板上に半田を用いて表面実装した場合
に、温度サイクル試験を行ってみると、個々の接続部に
おいてリード端子のＰＧＡパッケージの中心方向に対し
て内側の接続半田で疲労破断が進行し、外側では疲労破
断がなかなか進行しないことが観察された。
プリント配線基板上に半田を用いて表面実装した場合
に、温度サイクル試験を行ってみると、個々の接続部に
おいてリード端子のＰＧＡパッケージの中心方向に対し
て内側の接続半田で疲労破断が進行し、外側では疲労破
断がなかなか進行しないことが観察された。
【００４１】この事実から、疲労破断が進行しにくい側
で、更に接続材料の疲労破断を抑えるようにすれば、リ
ード端子と基板との間の電気的接続がより長い期間保た
れることになる。
で、更に接続材料の疲労破断を抑えるようにすれば、リ
ード端子と基板との間の電気的接続がより長い期間保た
れることになる。
【００４２】そこで、本実施例では、上記実施例で説明
したＰＧＡパッケージ１１をプリント配線基板１５に表
面実装する場合に、基板上のＰＧＡパッケージ１１が搭
載される領域の各ネイルヘッドピン１２に対向する位置
より、その搭載領域の中心から放射状に少し外側にずら
した位置に接続孔１４を形成する。これにより、ネイル
ヘッドピン１２と接続孔１４との間で、パッケージの中
心方向に対してピンの外側により大きな間隔があき、そ
の部分の半田の量が多くなって、より強固にネイルヘッ
ドピン１２と接続孔１４が接続され、疲労破断の進行が
抑えられる。従って、ＰＧＡパッケージ１１とプリント
配線基板１５との電気的接続を長期間保つことができ
る。
したＰＧＡパッケージ１１をプリント配線基板１５に表
面実装する場合に、基板上のＰＧＡパッケージ１１が搭
載される領域の各ネイルヘッドピン１２に対向する位置
より、その搭載領域の中心から放射状に少し外側にずら
した位置に接続孔１４を形成する。これにより、ネイル
ヘッドピン１２と接続孔１４との間で、パッケージの中
心方向に対してピンの外側により大きな間隔があき、そ
の部分の半田の量が多くなって、より強固にネイルヘッ
ドピン１２と接続孔１４が接続され、疲労破断の進行が
抑えられる。従って、ＰＧＡパッケージ１１とプリント
配線基板１５との電気的接続を長期間保つことができ
る。
【００４３】以上の実施例に加えて、表面実装される電
子部品の任意の位置に位置合わせ用のピン等を設け、そ
れに対応させて基板上に位置合わせ用の孔を設けること
も可能である。これにより、電子部品を基板上に実装す
る際に、まず、上記ピン及び孔により基板上に電子部品
が位置合わせされ、その後、電子部品のピン若しくはリ
ード端子が接続孔に挿入されるため、両者の確実な接続
が行えると共に、実装時における電子部品のピン曲がり
等を防止することができる。
子部品の任意の位置に位置合わせ用のピン等を設け、そ
れに対応させて基板上に位置合わせ用の孔を設けること
も可能である。これにより、電子部品を基板上に実装す
る際に、まず、上記ピン及び孔により基板上に電子部品
が位置合わせされ、その後、電子部品のピン若しくはリ
ード端子が接続孔に挿入されるため、両者の確実な接続
が行えると共に、実装時における電子部品のピン曲がり
等を防止することができる。
【００４４】以上、本発明を実施例に基づいて具体的に
説明したが、本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更可能である
ことは言うまでもない。
説明したが、本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更可能である
ことは言うまでもない。
【００４５】例えば、本実施例では、電子部品としてＰ
ＧＡパッケージとコネクタとを挙げたが、その他の電子
部品、例えば、マルチチップモジュール基板等について
も本発明を同様に適用可能である。
ＧＡパッケージとコネクタとを挙げたが、その他の電子
部品、例えば、マルチチップモジュール基板等について
も本発明を同様に適用可能である。
【００４６】また、本実施例では、接続孔の構成として
孔径と孔深さとの比がおよそ１：１であるものを示した
が、これ以外にも様々の比をもつ接続孔によって本発明
を実現できる。また、１つのプリント配線基板上に数種
類の電子部品が実装される場合には、孔深さを一定と
し、孔径のみを変えて接続孔を形成してもよい。
孔径と孔深さとの比がおよそ１：１であるものを示した
が、これ以外にも様々の比をもつ接続孔によって本発明
を実現できる。また、１つのプリント配線基板上に数種
類の電子部品が実装される場合には、孔深さを一定と
し、孔径のみを変えて接続孔を形成してもよい。
【００４７】その他、本実施例では、接続孔に半田をス
クリーン印刷によって充填したが、これに限らず、接続
材料とその供給法は必要に応じて最適に選択すればよ
い。
クリーン印刷によって充填したが、これに限らず、接続
材料とその供給法は必要に応じて最適に選択すればよ
い。
【００４８】接続孔の底の形状についても同様である。
【００４９】
【発明の効果】本発明によれば、リード端子の先端部の
みが基板の接続孔に係合し、本体部分が露出した状態で
電子部品が実装されるため、電子部品と基板との間に熱
膨張差がある場合でも、リード端子の本体部分の撓みに
よってこれを吸収することができる。
みが基板の接続孔に係合し、本体部分が露出した状態で
電子部品が実装されるため、電子部品と基板との間に熱
膨張差がある場合でも、リード端子の本体部分の撓みに
よってこれを吸収することができる。
【００５０】また、係合部の接続材料が接続孔によって
拘束されるため、リード端子の撓みのモーメントによる
影響を受けにくく、これにより接続材料の歪みを小さく
抑えることができる。
拘束されるため、リード端子の撓みのモーメントによる
影響を受けにくく、これにより接続材料の歪みを小さく
抑えることができる。
【００５１】更に、リード端子の先端部を接続孔に係合
せしめる構造であるため、リード端子の長さのばらつき
や基板の平面度の粗さ等の悪影響を係合部で吸収するこ
とができる。
せしめる構造であるため、リード端子の長さのばらつき
や基板の平面度の粗さ等の悪影響を係合部で吸収するこ
とができる。
【００５２】従って、電子部品の材質、サイズやリード
端子の形状、基板の材質、反り等に対する制約が少な
く、一般のマーケットで入手可能な低コストのパッケー
ジや部品等を用いて高密度実装が可能となり、且つ、接
続信頼性を格段に向上できる。
端子の形状、基板の材質、反り等に対する制約が少な
く、一般のマーケットで入手可能な低コストのパッケー
ジや部品等を用いて高密度実装が可能となり、且つ、接
続信頼性を格段に向上できる。
【図１】本発明の一実施例における電子部品の表面実装
構造の断面図。
構造の断面図。
【図２】本発明の他の実施例における電子部品の表面実
装構造の断面図及び側面図。
装構造の断面図及び側面図。
【図３】従来技術における電子部品の表面実装構造の断
面図。
面図。
【図４】従来技術における電子部品の表面実装構造の断
面図。
面図。
１１、３１、４１…ＰＧＡパッケージ １２、…ネイルヘッドピン １３、２３、３３…半田 １４、２４、３４…接続孔 １５、２５、３５、４５…プリント配線基板 ２１…コネクタ ２２…リード端子 ３２、４２…接続ピン ４３…半田フィレット ４４…ランド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 根津 利忠 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 笠井 憲一 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 今橋 富美雄 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 江崎 悟 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 白井 貢 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内
Claims (5)
- 【請求項１】配線基板と、該配線基板に実装される複数
のリード端子を有する電子部品とから成る電子部品の表
面実装構造において、 前記配線基板の上部の前記リード端子に対向する位置に
有底の接続孔が設けられ、前記リード端子の先端部が該
接続孔に係合され、前記リード端子の先端部と該接続孔
とが接続材により接続されて成ることを特徴とする電子
部品の表面実装構造。 - 【請求項２】前記接続孔は、その孔径に対する孔深さの
比がおよそ１であることを特徴とする特許請求の範囲第
１項記載の電子部品の表面実装構造。 - 【請求項３】前記接続孔の孔深さが、前記配線基板の厚
さの１／２以下であることを特徴とする特許請求の範囲
第２項記載の電子部品の表面実装構造。 - 【請求項４】前記接続孔に係合される前記リード端子の
先端部の長さが、前記リード端子の全長に対しておよそ
１／２〜１／１０であることを特徴とする特許請求の範
囲第２項記載の電子部品の表面実装構造。 - 【請求項５】配線基板と、該配線基板に実装される複数
のリード端子を有する、相異なる２種以上の電子部品と
から成る電子部品の表面実装構造において、 各電子部品毎に、前記配線基板の上部の前記リード端子
に対向する位置に、複数の、等しい孔深さを有する有底
の接続孔が設けられ、前記各電子部品の前記リード端子
の先端部が該接続孔に係合され、前記リード端子の先端
部と該接続孔とが接続材により接続されて成ることを特
徴とする電子部品の表面実装構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7082288A JPH08279670A (ja) | 1995-04-07 | 1995-04-07 | 電子部品の表面実装構造 |
| US08/626,940 US5926375A (en) | 1995-04-07 | 1996-04-03 | Surface mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7082288A JPH08279670A (ja) | 1995-04-07 | 1995-04-07 | 電子部品の表面実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279670A true JPH08279670A (ja) | 1996-10-22 |
Family
ID=13770349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7082288A Pending JPH08279670A (ja) | 1995-04-07 | 1995-04-07 | 電子部品の表面実装構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5926375A (ja) |
| JP (1) | JPH08279670A (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5743009A (en) | 1995-04-07 | 1998-04-28 | Hitachi, Ltd. | Method of making multi-pin connector |
| SG71046A1 (en) | 1996-10-10 | 2000-03-21 | Connector Systems Tech Nv | High density connector and method of manufacture |
| DE19707709C1 (de) * | 1997-02-26 | 1998-04-16 | Siemens Ag | Leiterplatte für elektrische Schaltungen und Verfahren zur Herstellung einer solchen Leiterplatte, sowie Anordnung einer Leiterplatte auf einem Stecksockel |
| US6565364B1 (en) * | 1998-12-23 | 2003-05-20 | Mirae Corporation | Wafer formed with CSP device and test socket of BGA device |
| DE19942631A1 (de) * | 1999-09-07 | 2001-03-08 | Endress Hauser Gmbh Co | Verfahren zum Bestücken einer Leiterplatte |
| US6414850B1 (en) * | 2000-01-11 | 2002-07-02 | Cisco Technology, Inc. | Method and apparatus for decoupling ball grid array devices |
| US6657136B1 (en) | 2000-06-30 | 2003-12-02 | Cisco Technology, Inc. | Termination board for mounting on circuit board |
| EP1238445B1 (en) * | 2000-07-31 | 2007-05-23 | Koninklijke Philips Electronics N.V. | System comprising at least two printed circuit boards |
| US6529365B1 (en) * | 2001-09-28 | 2003-03-04 | Intel Corporation | Multiple terminal SMT BGA-style wound capacitor |
| US6864058B2 (en) * | 2002-02-06 | 2005-03-08 | Baylor College Of Medicine | Vaccinia topoisomerases I-based assays for detection of specific DNA breaks |
| US7093746B2 (en) * | 2002-05-17 | 2006-08-22 | Fry's Metals, Inc. | Coated stencil with reduced surface tension |
| US6988652B2 (en) * | 2002-05-17 | 2006-01-24 | Fry's Metals, Inc. | Solder printing using a stencil having a reverse-tapered aperture |
| CN2652088Y (zh) * | 2002-09-20 | 2004-10-27 | 日本特殊陶业株式会社 | 由树脂制成的带有插脚的电路板 |
| US20050151273A1 (en) * | 2003-12-30 | 2005-07-14 | Arnold Richard W. | Semiconductor chip package |
| US7282932B2 (en) * | 2004-03-02 | 2007-10-16 | Micron Technology, Inc. | Compliant contact pin assembly, card system and methods thereof |
| TWI237364B (en) * | 2004-12-14 | 2005-08-01 | Advanced Semiconductor Eng | Flip chip package with anti-floating mechanism |
| CN1676259A (zh) * | 2005-04-22 | 2005-10-05 | 番禺得意精密电子工业有限公司 | 一种焊接方法及使用该焊接方法的电路板 |
| US20070002549A1 (en) * | 2005-06-30 | 2007-01-04 | Brusso Patricia A | Electronic package connected to a substrate |
| US7361044B1 (en) | 2006-12-14 | 2008-04-22 | Intel Corporation | Socket that engages a pin grid array |
| US8057240B2 (en) * | 2010-03-23 | 2011-11-15 | Tyco Electronics Corporation | Circuit board for an electrical connector assembly |
| JPWO2018042846A1 (ja) * | 2016-08-30 | 2019-06-24 | 株式会社村田製作所 | 電子デバイス及び多層セラミック基板 |
| CN109561619A (zh) * | 2018-12-29 | 2019-04-02 | 昂纳信息技术（深圳）有限公司 | 一种电子元器件组合装置及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121993A (ja) * | 1982-12-28 | 1984-07-14 | 富士通株式会社 | 半導体パツケ−ジの実装方法 |
| US4750092A (en) * | 1985-11-20 | 1988-06-07 | Kollmorgen Technologies Corporation | Interconnection package suitable for electronic devices and methods for producing same |
| JPS62229896A (ja) * | 1986-03-29 | 1987-10-08 | 株式会社東芝 | 印刷配線基板 |
| EP0279881B1 (de) * | 1987-02-25 | 1989-09-13 | Winchester Electronics Zweigwerk Der Litton Precision Products International Gmbh | Verfahren und Verbindungsanordnung zum Anschliessen eines mehrpoligen Steckverbinders an eine Leiterplatte |
| EP0483408B1 (en) * | 1990-11-02 | 1995-02-08 | International Business Machines Corporation | Removable VLSI package |
| US5264729A (en) * | 1992-07-29 | 1993-11-23 | Lsi Logic Corporation | Semiconductor package having programmable interconnect |
| JP3667786B2 (ja) * | 1994-03-17 | 2005-07-06 | インテル・コーポレーション | Ｉｃソケットおよびそのプリント基板との導通接続状態の検査方法 |
-
1995
- 1995-04-07 JP JP7082288A patent/JPH08279670A/ja active Pending
-
1996
- 1996-04-03 US US08/626,940 patent/US5926375A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5926375A (en) | 1999-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5045914A (en) | Plastic pad array electronic AC device | |
| US5859474A (en) | Reflow ball grid array assembly | |
| US5861663A (en) | Column grid array or ball grid array pad on via | |
| US7279784B2 (en) | Semiconductor package | |
| KR100234719B1 (ko) | 에리어 어레이 패키지 및 그 제조방법 | |
| US7211889B2 (en) | Semiconductor package and method for manufacturing the same | |
| EP0772234A2 (en) | Integrated circuit package | |
| US20080138934A1 (en) | Method of manufacturing multi-stack package | |
| KR101332861B1 (ko) | 아이씨 패키지 및 그 제조방법 | |
| US5926375A (en) | Surface mounting structure | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| KR19990047477A (ko) | 에리어 어레이형 반도체 패키지 및 그 제조방법 | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| US6395581B1 (en) | BGA semiconductor package improving solder joint reliability and fabrication method thereof | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| US20030025201A1 (en) | Integrated circuit chip with little possibility of becoming damaged and structure for mounting the same | |
| US6248951B1 (en) | Dielectric decal for a substrate of an integrated circuit package | |
| US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
| JPH10229262A (ja) | 電子部品の表面実装構造 | |
| JPS61174752A (ja) | 半導体装置 | |
| KR100215687B1 (ko) | 반도체용 패키지 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JPH08148526A (ja) | 半導体装置 | |
| JPH09270477A (ja) | セラミック基板 | |
| JPH08236911A (ja) | ボール状外部接続端子の構造 |