JPH08279681A - 回路基板及びその製造方法並びに半導体装置 - Google Patents
回路基板及びその製造方法並びに半導体装置Info
- Publication number
- JPH08279681A JPH08279681A JP7083725A JP8372595A JPH08279681A JP H08279681 A JPH08279681 A JP H08279681A JP 7083725 A JP7083725 A JP 7083725A JP 8372595 A JP8372595 A JP 8372595A JP H08279681 A JPH08279681 A JP H08279681A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- solder
- thin film
- filling
- filling portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 本発明は回路基板に関し、安価でしかも半導
体装置の基板に好適な回路基板を実現することを目的と
する。 【構成】 回路基板３０は、回路基板本体３１と、この
表面上の薄膜回路部３３とよりなる。回路基板本体３１
は、ＢＴレジン製の本体部３４と、貫通孔３７内を占め
る高融点はんだ製の充填部３８と、電源パターン３５及
びグランドパターン３６とを有する。薄膜回路部３３
は、回路基板本体３１の研摩された表面３２上に、充填
部３８と電気的に接続されて形成してある。
体装置の基板に好適な回路基板を実現することを目的と
する。 【構成】 回路基板３０は、回路基板本体３１と、この
表面上の薄膜回路部３３とよりなる。回路基板本体３１
は、ＢＴレジン製の本体部３４と、貫通孔３７内を占め
る高融点はんだ製の充填部３８と、電源パターン３５及
びグランドパターン３６とを有する。薄膜回路部３３
は、回路基板本体３１の研摩された表面３２上に、充填
部３８と電気的に接続されて形成してある。
Description
【０００１】
【産業上の利用分野】本発明は表面に薄膜回路部を有す
る回路基板及びその製造方法並びに回路基板を使用した
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装
置に関する。表面に薄膜形成技術を利用して形成された
薄膜回路部を有する回路基板は、例えばＢＧＡ型の半導
体装置の基板として利用される。
る回路基板及びその製造方法並びに回路基板を使用した
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装
置に関する。表面に薄膜形成技術を利用して形成された
薄膜回路部を有する回路基板は、例えばＢＧＡ型の半導
体装置の基板として利用される。
【０００２】このＢＧＡ型の半導体装置は、最終的には
マザーボード上に実装されて使用される。従って、上記
の回路基板は、製造コストが安価である他に、半導体装
置の基板として利用されるのに好適な特性を有すること
が望ましい。
マザーボード上に実装されて使用される。従って、上記
の回路基板は、製造コストが安価である他に、半導体装
置の基板として利用されるのに好適な特性を有すること
が望ましい。
【０００３】
【従来の技術】図３は従来の回路基板１０を示す。回路
基板１０は、図３（Ｃ）に示すように、回路基板本体１
１と、この研摩された表面１２上の薄膜回路部１３とよ
りなる。
基板１０は、図３（Ｃ）に示すように、回路基板本体１
１と、この研摩された表面１２上の薄膜回路部１３とよ
りなる。
【０００４】回路基板１０は、三層のセラミック積層基
板であり、ビア１４を有する。この回路基板１０は図３
（Ａ）に示すように、孔内に銅ペーストが充填され且つ
厚膜パターンが形成された三枚のグリーンシート１
７-1，１７-2，１７-3を積層し、焼成し、次いで、同図
（Ｂ）に示すように、表面を研摩することによって製造
される。
板であり、ビア１４を有する。この回路基板１０は図３
（Ａ）に示すように、孔内に銅ペーストが充填され且つ
厚膜パターンが形成された三枚のグリーンシート１
７-1，１７-2，１７-3を積層し、焼成し、次いで、同図
（Ｂ）に示すように、表面を研摩することによって製造
される。
【０００５】薄膜回路部１３は、絶縁膜１５及び薄膜導
体パターン１６を有し、上記表面１２上に形成されてい
る。上記構成の回路基板１０は、図４に示すように、Ｂ
ＧＡ半導体装置２０の基板として使用される。
体パターン１６を有し、上記表面１２上に形成されてい
る。上記構成の回路基板１０は、図４に示すように、Ｂ
ＧＡ半導体装置２０の基板として使用される。
【０００６】ＢＧＡ半導体装置２０は、回路基板１０と
この上面に固着してある半導体チップ２１と、半導体チ
ップ２１を封止する封止樹脂部２２と、回路基板１０の
下面に格子状に並んで配された半田バンプ２３とよりな
る。このＢＧＡ半導体装置２０は、下面の半田バンプ２
３を、パッド２６に半田付けされて、ガラスエポキシ製
のプリント基板よりなるマザーボード２５上に実装され
て使用される。
この上面に固着してある半導体チップ２１と、半導体チ
ップ２１を封止する封止樹脂部２２と、回路基板１０の
下面に格子状に並んで配された半田バンプ２３とよりな
る。このＢＧＡ半導体装置２０は、下面の半田バンプ２
３を、パッド２６に半田付けされて、ガラスエポキシ製
のプリント基板よりなるマザーボード２５上に実装され
て使用される。
【０００７】
【発明が解決しようとする課題】回路基板１０は、回路
基板本体１１がセラミック製であるため、価格が高いも
のであった。また、マザーボード２５の材質であるガラ
スエポキシの熱膨脹係数は約２０ppm ／℃であるのに対
し、回路基板１０の材質であるセラミックの熱膨脹係数
は約７ppm ／℃と小さい。
基板本体１１がセラミック製であるため、価格が高いも
のであった。また、マザーボード２５の材質であるガラ
スエポキシの熱膨脹係数は約２０ppm ／℃であるのに対
し、回路基板１０の材質であるセラミックの熱膨脹係数
は約７ppm ／℃と小さい。
【０００８】このように、回路基板１０とマザーボード
２５との間に熱膨脹率に関して大きな差があるため、Ｂ
ＧＡ半導体装置２０の動作に伴う熱変化による熱応力
が、半田バンプ２３とパッド２６との接続個所に作用す
る。この熱応力の点から、ＢＧＡ半導体装置２０の大き
さは制限され、一辺の長さが約２０ｍｍの正方形が限度
であり、これ以上サイズの大きいＢＧＡ半導体装置は実
現が困難であった。
２５との間に熱膨脹率に関して大きな差があるため、Ｂ
ＧＡ半導体装置２０の動作に伴う熱変化による熱応力
が、半田バンプ２３とパッド２６との接続個所に作用す
る。この熱応力の点から、ＢＧＡ半導体装置２０の大き
さは制限され、一辺の長さが約２０ｍｍの正方形が限度
であり、これ以上サイズの大きいＢＧＡ半導体装置は実
現が困難であった。
【０００９】そこで、本発明は、上記課題を解決した回
路基板及びその製造方法並びに半導体装置を提供するこ
とを目的とする。
路基板及びその製造方法並びに半導体装置を提供するこ
とを目的とする。
【００１０】
【課題を解決するための手段】請求項１の発明は、貫通
孔内がはんだ製の充填部で占められた合成樹脂製の回路
基板本体と、上記充填部と電気的に接続されて、該回路
基板本体の表面に形成されている薄膜回路部とよりなる
構成としたものである。
孔内がはんだ製の充填部で占められた合成樹脂製の回路
基板本体と、上記充填部と電気的に接続されて、該回路
基板本体の表面に形成されている薄膜回路部とよりなる
構成としたものである。
【００１１】請求項２の発明は、上記回路基板本体は、
内部に、上記充填部と電気的に接続された電源パターン
及びグランドパターンを有する構成としたものである。
請求項３の発明は、貫通孔を有する合成樹脂製のプリン
ト基板の該貫通孔内に、溶融したはんだを充填するはん
だ充填工程と、上記はんだが充填されたプリント基板の
面を研摩する研摩工程と、プリント基板の研摩された面
に、膜生成、パターニング等を行って、薄膜回路部を形
成する薄膜回路部形成工程とよりなる構成としたもので
ある。
内部に、上記充填部と電気的に接続された電源パターン
及びグランドパターンを有する構成としたものである。
請求項３の発明は、貫通孔を有する合成樹脂製のプリン
ト基板の該貫通孔内に、溶融したはんだを充填するはん
だ充填工程と、上記はんだが充填されたプリント基板の
面を研摩する研摩工程と、プリント基板の研摩された面
に、膜生成、パターニング等を行って、薄膜回路部を形
成する薄膜回路部形成工程とよりなる構成としたもので
ある。
【００１２】請求項４の発明は、貫通孔内がはんだ製の
充填部で占められ、内部に、該充填部と電気的に接続さ
れた電源パターン及びグランドパターンを有する回路基
板本体と、上記充填部と電気的に接続されて、上記回路
基板本体の表面に形成してある薄膜回路部とよりなる回
路基板と、該回路基板の該薄膜回路部上に固着してある
半導体チップと、該半導体チップを封止する封止樹脂部
と、上記回路基板の下面に、上記充填部と電気的に接続
されて形成してある実装用の接続端子とよりなる構成と
したものである。
充填部で占められ、内部に、該充填部と電気的に接続さ
れた電源パターン及びグランドパターンを有する回路基
板本体と、上記充填部と電気的に接続されて、上記回路
基板本体の表面に形成してある薄膜回路部とよりなる回
路基板と、該回路基板の該薄膜回路部上に固着してある
半導体チップと、該半導体チップを封止する封止樹脂部
と、上記回路基板の下面に、上記充填部と電気的に接続
されて形成してある実装用の接続端子とよりなる構成と
したものである。
【００１３】請求項５の発明は、請求項４の実装用の接
続端子は、低融点はんだ製のバンプであり、上記充填部
のはんだは、該バンプのはんだよりも高融点を有するは
んだである構成としたものである。
続端子は、低融点はんだ製のバンプであり、上記充填部
のはんだは、該バンプのはんだよりも高融点を有するは
んだである構成としたものである。
【００１４】
【作用】請求項１の回路基板本体が合成樹脂製である構
成は、セラミック製である場合に比べて安価とするよう
に作用する。はんだ製の充填部は、貫通孔を確実に埋め
るように作用し、これによって、薄膜回路部を形成する
ときに、レジスト等が貫通孔内にしみ込まずに正常に形
成されるように作用する。
成は、セラミック製である場合に比べて安価とするよう
に作用する。はんだ製の充填部は、貫通孔を確実に埋め
るように作用し、これによって、薄膜回路部を形成する
ときに、レジスト等が貫通孔内にしみ込まずに正常に形
成されるように作用する。
【００１５】請求項２の回路基板本体内部の電源パター
ン及びグランドパターンは電気抵抗を低くするように作
用する。請求項３のはんだ充填工程及び研摩工程は、レ
ジストがしみ込まず、且つ平坦に塗布されるようにし
て、レジストの塗布等の薄膜形成技術の適用に支障が生
じないように作用する。
ン及びグランドパターンは電気抵抗を低くするように作
用する。請求項３のはんだ充填工程及び研摩工程は、レ
ジストがしみ込まず、且つ平坦に塗布されるようにし
て、レジストの塗布等の薄膜形成技術の適用に支障が生
じないように作用する。
【００１６】請求項４の合成樹脂製の回路基板を基板と
した構成は、合成樹脂製であるマザーボード上に実装し
たときに、実装用接続端子の個所に熱応力が加わりにく
くするように作用する。また、回路基板本体が、充填
部、電源パターン及びグランドパターンを有する構成
は、回路基板の電気的特性、ひいては、半導体装置の電
気的特性を向上させるように作用する。
した構成は、合成樹脂製であるマザーボード上に実装し
たときに、実装用接続端子の個所に熱応力が加わりにく
くするように作用する。また、回路基板本体が、充填
部、電源パターン及びグランドパターンを有する構成
は、回路基板の電気的特性、ひいては、半導体装置の電
気的特性を向上させるように作用する。
【００１７】請求項５の発明において、実装用接続端子
部をはんだ型のバンプとし、且つ充填部のはんだがバン
プのはんだより高融点を有する構成は、充填部を少しも
溶かす虞れなくバンプが形成されるように作用する。
部をはんだ型のバンプとし、且つ充填部のはんだがバン
プのはんだより高融点を有する構成は、充填部を少しも
溶かす虞れなくバンプが形成されるように作用する。
【００１８】
〔回路基板の実施例〕図１（Ｅ）に示すように、回路基
板３０は、回路基板本体３１と、この回路基板本体３１
の研摩された表面３２上の薄膜回路部３３とよりなる。
板３０は、回路基板本体３１と、この回路基板本体３１
の研摩された表面３２上の薄膜回路部３３とよりなる。
【００１９】回路基板本体３１は、耐熱性を有する合成
樹脂であるＢＴ（ｂｉｓｍａｌｅｉｍｉｄｅ−ｔｒｉａ
ｚｉｎ：ビスマレイミド・トリアジン）レジン製の本体
部３４を有する。回路基板本体３１は、内部に、電源パ
ターン３５及びグランドパターン３６を有する。
樹脂であるＢＴ（ｂｉｓｍａｌｅｉｍｉｄｅ−ｔｒｉａ
ｚｉｎ：ビスマレイミド・トリアジン）レジン製の本体
部３４を有する。回路基板本体３１は、内部に、電源パ
ターン３５及びグランドパターン３６を有する。
【００２０】回路基板本体３１は、高融点はんだが充填
されている貫通孔３７を有する。３８は高融点はんだ製
の充填部であり、貫通孔３７内を占めている。また、充
填部３８と、電源パターン３５及びグランドパターン３
６とが電気的に接続してある。
されている貫通孔３７を有する。３８は高融点はんだ製
の充填部であり、貫通孔３７内を占めている。また、充
填部３８と、電源パターン３５及びグランドパターン３
６とが電気的に接続してある。
【００２１】薄膜回路部３３は、充填部３８の上端面３
８ａと電気的に接続されて形成してある二層のＣｕ製の
薄膜導体パターン３９と、この薄膜導体パターン３９を
電気的に絶縁する絶縁層４０とを有する。また、回路基
板３０は、薄膜導体よりなるパッド４１を有する。パッ
ド４１は、充填部３８の下端面３８ｂと電気的に接続さ
れて、基板本体３１の研摩された裏面４２上に形成して
ある。
８ａと電気的に接続されて形成してある二層のＣｕ製の
薄膜導体パターン３９と、この薄膜導体パターン３９を
電気的に絶縁する絶縁層４０とを有する。また、回路基
板３０は、薄膜導体よりなるパッド４１を有する。パッ
ド４１は、充填部３８の下端面３８ｂと電気的に接続さ
れて、基板本体３１の研摩された裏面４２上に形成して
ある。
【００２２】ＢＴレジンの熱膨張係数は、１１ｐｐｍ／
℃であり、ガラスエポキシの熱膨張係数（約２０ｐｐｍ
／℃）と略同じである 上記充填部３８は、高融点はんだに限定されるものでは
なく、場合によっては低融点はんだでもよい。ただし、
回路基板の作製工程において、はんだの融点よりも低温
での処理が必要となる。
℃であり、ガラスエポキシの熱膨張係数（約２０ｐｐｍ
／℃）と略同じである 上記充填部３８は、高融点はんだに限定されるものでは
なく、場合によっては低融点はんだでもよい。ただし、
回路基板の作製工程において、はんだの融点よりも低温
での処理が必要となる。
【００２３】なお、充填部３８は、以下の役割をする。 貫通孔３７を埋め、後述する薄膜回路部形成工程６
２において、塗布したレジストが回路基板本体３１の下
面にしみ出ないようにする。これによって、レジストが
正常に塗布される。
２において、塗布したレジストが回路基板本体３１の下
面にしみ出ないようにする。これによって、レジストが
正常に塗布される。
【００２４】 貫通孔３７の部分の電気抵抗を下げ
る。これにより、図２のＢＧＡ半導体装置８０におい
て、バンプ８３と半導体チップ８１との間の電気抵抗が
低くなっている。このことは、ＢＧＡ半導体装置８０の
特性上好都合である。
る。これにより、図２のＢＧＡ半導体装置８０におい
て、バンプ８３と半導体チップ８１との間の電気抵抗が
低くなっている。このことは、ＢＧＡ半導体装置８０の
特性上好都合である。
【００２５】 図２に示すように、バンプ８３が充填
部３８の下端の部位に形成されることを可能とする。 充填部３８が高融点はんだ製であるため、バンプ８
３を低融点のはんだ製とすることによって、バンプ８３
を形成するときに充填部３８が溶け出さず、充填部３８
は、良好な品質を維持する。即ち、充填部３８が高融点
はんだ製であることは、低融点のはんだを使用すること
によって、バンプ８３を形成することを可能とする。
部３８の下端の部位に形成されることを可能とする。 充填部３８が高融点はんだ製であるため、バンプ８
３を低融点のはんだ製とすることによって、バンプ８３
を形成するときに充填部３８が溶け出さず、充填部３８
は、良好な品質を維持する。即ち、充填部３８が高融点
はんだ製であることは、低融点のはんだを使用すること
によって、バンプ８３を形成することを可能とする。
【００２６】また、回路基板３０は、更に、以下の特長
を有する。電源パターン３５及びグランドパターン３６
は、回路基板本体３１の内部に形成されるものであり、
薄膜回路部３３の薄膜導体パターン３９に比べて、厚さ
及び幅が共に相当に大きく、その電気的抵抗は低い。
を有する。電源パターン３５及びグランドパターン３６
は、回路基板本体３１の内部に形成されるものであり、
薄膜回路部３３の薄膜導体パターン３９に比べて、厚さ
及び幅が共に相当に大きく、その電気的抵抗は低い。
【００２７】一般に、回路基板において、電源パターン
及びグランドパターンは、信号パターンに比べて、抵抗
が低いことが要求される。上記回路基板３０は、電源パ
ターン３５及びグランドパターン３６が低い電気抵抗を
有するものであるため、良好な特性を有する。
及びグランドパターンは、信号パターンに比べて、抵抗
が低いことが要求される。上記回路基板３０は、電源パ
ターン３５及びグランドパターン３６が低い電気抵抗を
有するものであるため、良好な特性を有する。
【００２８】〔回路基板の製造方法の実施例〕図１
（Ｂ）に示す一般のＢＴレジン製のプリント基板５０を
用意する。このプリント基板５０は、内部に電源パター
ン３５及びグランドパターン３６を有し、更には、貫通
孔３７を有し、且つ貫通孔３７の内周壁上に、銅メッキ
膜および金めっき膜５１を有する。
（Ｂ）に示す一般のＢＴレジン製のプリント基板５０を
用意する。このプリント基板５０は、内部に電源パター
ン３５及びグランドパターン３６を有し、更には、貫通
孔３７を有し、且つ貫通孔３７の内周壁上に、銅メッキ
膜および金めっき膜５１を有する。
【００２９】金メッキ膜５１は、電源パターン３５及び
グランドパターンのうち貫通孔３７に露出している部分
を保護する役割及び後述するはんだの貫通孔３７内への
流し込みが円滑に行われるようにする役割を有する。回
路基板３０は、高融点はんだ充填工程６０，表面裏面研
摩工程６１，及び薄膜回路部形成工程６２を経て製造さ
れる。
グランドパターンのうち貫通孔３７に露出している部分
を保護する役割及び後述するはんだの貫通孔３７内への
流し込みが円滑に行われるようにする役割を有する。回
路基板３０は、高融点はんだ充填工程６０，表面裏面研
摩工程６１，及び薄膜回路部形成工程６２を経て製造さ
れる。
【００３０】 高融点はんだ充填工程６０ 図１（Ｂ）に示すように、Ｓｎ：Ｐｂの組成比（Ｗｔ
％）が例えば５：９５である高融点はんだ（溶融温度：
３０５〜３１２℃）製のボール７０を、プリント基板５
０の各貫通孔３７の上側開口に載せ、プリント板５０を
リフロー炉を通す。
％）が例えば５：９５である高融点はんだ（溶融温度：
３０５〜３１２℃）製のボール７０を、プリント基板５
０の各貫通孔３７の上側開口に載せ、プリント板５０を
リフロー炉を通す。
【００３１】これにより、高融点はんだボール７０が溶
け、溶けたはんだが、毛細管現象によって貫通孔３７内
にＺ1 方向に引き込まれて、貫通孔３７内に充填され
る。この溶けたはんだの引き込みは、貫通孔３７内に金
メッキ膜５１が形成されていることによって、より円滑
に行われる。
け、溶けたはんだが、毛細管現象によって貫通孔３７内
にＺ1 方向に引き込まれて、貫通孔３７内に充填され
る。この溶けたはんだの引き込みは、貫通孔３７内に金
メッキ膜５１が形成されていることによって、より円滑
に行われる。
【００３２】これにより、図１（Ｃ）に示すように、高
融点はんだ製の初期充填部７１が形成される。初期充填
部７１は、上下端に、貫通孔３７の上下開口より上下に
盛り上がった盛り上がり部７１ａ，７１ｂを有する。
融点はんだ製の初期充填部７１が形成される。初期充填
部７１は、上下端に、貫通孔３７の上下開口より上下に
盛り上がった盛り上がり部７１ａ，７１ｂを有する。
【００３３】高融点はんだを貫通孔３７内に充填する方
法は、上記の方法に限るものではない。なお、高融点は
んだを貫通孔３７内に、上側の開口側からと下側の開口
側からの両側より同時に充填すると、貫通孔３７内に巣
が出来易い。そこで、高融点はんだの充填は一方向から
のみ行うのが望ましい。
法は、上記の方法に限るものではない。なお、高融点は
んだを貫通孔３７内に、上側の開口側からと下側の開口
側からの両側より同時に充填すると、貫通孔３７内に巣
が出来易い。そこで、高融点はんだの充填は一方向から
のみ行うのが望ましい。
【００３４】ここで、充填する材料を高融点はんだとし
たのは、第１には、薄膜回路部３３を形成するときに受
ける熱によって、充填部が溶け出さないようにするた
め、第２には出来上がった回路基板を後述するようにＢ
ＧＡ半導体装置の基板として使用する場合に、低融点は
んだ製のバンプを形成するときに受ける熱によって、充
填部が溶け出さないようにするためである。
たのは、第１には、薄膜回路部３３を形成するときに受
ける熱によって、充填部が溶け出さないようにするた
め、第２には出来上がった回路基板を後述するようにＢ
ＧＡ半導体装置の基板として使用する場合に、低融点は
んだ製のバンプを形成するときに受ける熱によって、充
填部が溶け出さないようにするためである。
【００３５】なお、工程６０を完了した後にプリント基
板５１が受ける熱の程度によっては、高融点はんだに代
えて、通常の低融点はんだ（例えばＳｎ：Ｐｂの組成比
（Ｗｔ％）が６０：４０であり、溶融温度が１８３〜１
９０℃である）を用いてもよい。
板５１が受ける熱の程度によっては、高融点はんだに代
えて、通常の低融点はんだ（例えばＳｎ：Ｐｂの組成比
（Ｗｔ％）が６０：４０であり、溶融温度が１８３〜１
９０℃である）を用いてもよい。
【００３６】 表面・裏面研摩工程６１ 初期充填部７１が形成されたプリント基板５０の表面７
２及び裏面７３を若干研摩して、図１（Ｄ）に示す回路
基板３１を得る。上記の研摩によって、研摩された表面
３２及び研摩された裏面４２が形成される。
２及び裏面７３を若干研摩して、図１（Ｄ）に示す回路
基板３１を得る。上記の研摩によって、研摩された表面
３２及び研摩された裏面４２が形成される。
【００３７】また、研摩によって、盛り上がり部７１
ａ，７１ｂは削り取られ、初期充填部７１は充填部３８
となる。充填部３８の上端面３８ａは、研摩された表面
３２と同一面となり、充填部３８の下端面３８ｂは、研
摩された裏面４２と同一面となる。
ａ，７１ｂは削り取られ、初期充填部７１は充填部３８
となる。充填部３８の上端面３８ａは、研摩された表面
３２と同一面となり、充填部３８の下端面３８ｂは、研
摩された裏面４２と同一面となる。
【００３８】研摩された表面３２及び裏面４２を形成す
るのは、薄膜パターン形成プロセスを可能とする平坦な
下地を得るためである。 薄膜回路部形成工程６２ 一般的な薄膜パターン形成技術であるＣｒ−Ｃｕ−Ｃｒ
のスパッタリング、レジスト塗布、露光現像、エッチン
グ、レジストはくり、絶縁層形成を適宜行う。
るのは、薄膜パターン形成プロセスを可能とする平坦な
下地を得るためである。 薄膜回路部形成工程６２ 一般的な薄膜パターン形成技術であるＣｒ−Ｃｕ−Ｃｒ
のスパッタリング、レジスト塗布、露光現像、エッチン
グ、レジストはくり、絶縁層形成を適宜行う。
【００３９】これによって、図１（Ｅ）に示すように、
回路基板３１の表面３２上に薄膜回路部３３が形成さ
れ、裏面４２上にパッド４１が形成される。以上によ
り、図１（Ｅ）に示す回路基板３０が完成する。上記の
回路基板の製造方法によれば、ＢＴレジン製のプリント
基板５０を素材として使用するため、図３のセラミック
基板よりも大型の基板で多枚取り処理が可能であり、製
造コストは、従来に比べて格段に安価である。
回路基板３１の表面３２上に薄膜回路部３３が形成さ
れ、裏面４２上にパッド４１が形成される。以上によ
り、図１（Ｅ）に示す回路基板３０が完成する。上記の
回路基板の製造方法によれば、ＢＴレジン製のプリント
基板５０を素材として使用するため、図３のセラミック
基板よりも大型の基板で多枚取り処理が可能であり、製
造コストは、従来に比べて格段に安価である。
【００４０】〔ＢＧＡ半導体装置の実施例〕図２のＢＧ
Ａ半導体装置８０は、上記の製造方法によって製造され
た図１（Ｅ）に示す回路基板３０を基板として利用した
構造を有する。ＢＧＡ半導体装置８０は、回路基板３０
と、この回路基板３０の上面に固着してある半導体チッ
プ８１と、半導体チップ８１を封止する封止樹脂部８２
と、回路基板３０の下面の各パッド４１に付いており、
格子状に並んで配されている低融点はんだ製のバンプ８
３とよりなる。
Ａ半導体装置８０は、上記の製造方法によって製造され
た図１（Ｅ）に示す回路基板３０を基板として利用した
構造を有する。ＢＧＡ半導体装置８０は、回路基板３０
と、この回路基板３０の上面に固着してある半導体チッ
プ８１と、半導体チップ８１を封止する封止樹脂部８２
と、回路基板３０の下面の各パッド４１に付いており、
格子状に並んで配されている低融点はんだ製のバンプ８
３とよりなる。
【００４１】バンプ８３が実装用の接続端子を構成す
る。半導体チップ８１は、バンプ８４を介して、薄膜回
路部３３の薄膜導体パターン３９の端のパッド部と電気
的に接続される。そして、接続点を保護する目的で半導
体チップと薄膜回路基板のすきまに、専用の保護樹脂８
５が注入してある。
る。半導体チップ８１は、バンプ８４を介して、薄膜回
路部３３の薄膜導体パターン３９の端のパッド部と電気
的に接続される。そして、接続点を保護する目的で半導
体チップと薄膜回路基板のすきまに、専用の保護樹脂８
５が注入してある。
【００４２】バンプ８３を構成する低融点はんだは、Ｓ
ｎ：Ｐｂの組成比（Ｗｔ％）が６０：４０であるもので
あり、溶融温度は１８３〜１９０℃である。バンプ８３
を形成するときに、回路基板３０は２００℃程度に加熱
される。しかし、この温度によっては、充填部３８は溶
融せず、不都合は起きない。
ｎ：Ｐｂの組成比（Ｗｔ％）が６０：４０であるもので
あり、溶融温度は１８３〜１９０℃である。バンプ８３
を形成するときに、回路基板３０は２００℃程度に加熱
される。しかし、この温度によっては、充填部３８は溶
融せず、不都合は起きない。
【００４３】なお、各バンプ８３は、各充填部３８の下
端面３８ｂの個所に設けてある。また、回路基板３０の
寸法は、図４中の回路基板１０より相当に大きく、一辺
の長さＬ2 が約３０〜４０mmの正方形である。このた
め、半導体チップ８１のサイズは、図４中の半導体チッ
プ２１より大きい。
端面３８ｂの個所に設けてある。また、回路基板３０の
寸法は、図４中の回路基板１０より相当に大きく、一辺
の長さＬ2 が約３０〜４０mmの正方形である。このた
め、半導体チップ８１のサイズは、図４中の半導体チッ
プ２１より大きい。
【００４４】これによって、ＢＧＡ半導体装置８０は、
図４のＢＧＡ半導体装置２０に比べて、優れた特性を有
する。ＢＧＡ半導体装置８０は、下面のはんだバンプ８
３をパッド２６に半田付けされて、ガラスエポキシプリ
ント基板よりなるマザーボード２５上に実装されて使用
される。
図４のＢＧＡ半導体装置２０に比べて、優れた特性を有
する。ＢＧＡ半導体装置８０は、下面のはんだバンプ８
３をパッド２６に半田付けされて、ガラスエポキシプリ
ント基板よりなるマザーボード２５上に実装されて使用
される。
【００４５】ここで、回路基板３０はＢＴレジン製であ
り、先に述べたようにその熱膨脹係数は、マザーボード
２５の材料であるガラスエポキシの熱膨脹係数と近い。
このため、ＢＧＡ半導体装置８０のサイズが従来の図３
に示すＢＧＡ半導体装置２０のサイズに比べて大きいに
も拘らず、熱変化によって半田バンプ８３の個所に加わ
る熱応力は十分に小さく、不都合は起きない。
り、先に述べたようにその熱膨脹係数は、マザーボード
２５の材料であるガラスエポキシの熱膨脹係数と近い。
このため、ＢＧＡ半導体装置８０のサイズが従来の図３
に示すＢＧＡ半導体装置２０のサイズに比べて大きいに
も拘らず、熱変化によって半田バンプ８３の個所に加わ
る熱応力は十分に小さく、不都合は起きない。
【００４６】なお、上記のはんだバンプ８３に代えて、
ピンが低融点はんだにより接着された構成としてもよ
い。なお、各請求項において、「はんだ」は、Ｐｂ−Ｓ
ｎ合金に限定されるものではなく、広い概念であって、
他の合金、又は別の金属であって、融点が２００〜３０
０℃程度のものも包含するものである。
ピンが低融点はんだにより接着された構成としてもよ
い。なお、各請求項において、「はんだ」は、Ｐｂ−Ｓ
ｎ合金に限定されるものではなく、広い概念であって、
他の合金、又は別の金属であって、融点が２００〜３０
０℃程度のものも包含するものである。
【００４７】
【発明の効果】以上説明したように、請求項１の発明に
よれば、合成樹脂製の回路基板本体を利用した構成であ
るため、セラミック製である従来のものに比べて、安価
とし得る。
よれば、合成樹脂製の回路基板本体を利用した構成であ
るため、セラミック製である従来のものに比べて、安価
とし得る。
【００４８】また、表面に薄膜回路部を有し、しかも、
熱膨脹が一般のプリント基板と略同じである回路基板を
実現出来る。請求項２の発明によれば、電気抵抗の低い
電源パターン及びグランドパターンを有するため、特性
の優れた回路基板を実現できる。
熱膨脹が一般のプリント基板と略同じである回路基板を
実現出来る。請求項２の発明によれば、電気抵抗の低い
電源パターン及びグランドパターンを有するため、特性
の優れた回路基板を実現できる。
【００４９】請求項３の発明によれば、合成樹脂製であ
り、且つ表面に薄膜回路部を有する回路基板を安定に製
造出来る。請求項４の発明によれば、回路基板の熱膨脹
がマザーボードの熱膨脹と略等しいため、マザーボード
に実装させて動作させたときに実装用接続端子に加わる
熱応力を小さくし得、よって実装の信頼性を向上させる
ことが出来る。また、回路基板のサイズを従来のものに
比べて大きくすることが出来、よって、半導体チップの
サイズの大型化に良好に対応出来る。
り、且つ表面に薄膜回路部を有する回路基板を安定に製
造出来る。請求項４の発明によれば、回路基板の熱膨脹
がマザーボードの熱膨脹と略等しいため、マザーボード
に実装させて動作させたときに実装用接続端子に加わる
熱応力を小さくし得、よって実装の信頼性を向上させる
ことが出来る。また、回路基板のサイズを従来のものに
比べて大きくすることが出来、よって、半導体チップの
サイズの大型化に良好に対応出来る。
【００５０】しかも、回路基板は、回路基板本体が充填
部、電源パターン及びグランドパターンを有することに
より良好な電気的特性を有し、よって特性の良好な半導
体装置を実現出来る。請求項５の発明によれば、低融点
はんだ製のバンプを形成するときに、高融点はんだ製で
ある充填部は少しも溶けず、よって、バンプを安定に形
成出来る。
部、電源パターン及びグランドパターンを有することに
より良好な電気的特性を有し、よって特性の良好な半導
体装置を実現出来る。請求項５の発明によれば、低融点
はんだ製のバンプを形成するときに、高融点はんだ製で
ある充填部は少しも溶けず、よって、バンプを安定に形
成出来る。
【図１】本発明の回路基板及びその製造方法を示す図で
ある。
ある。
【図２】本発明のＢＧＡ半導体装置を示す図である。
【図３】従来の回路基板を示す図である。
【図４】従来のＢＧＡ半導体装置を示す図である。
２５ マザーボード ２６ パッド ３０ 回路基板 ３１ 回路基板本体 ３２ 研摩された表面 ３３ 薄膜回路部 ３４ ＢＴレジン製の本体部 ３５ 電源パターン ３６ グランドパターン ３７ 貫通孔 ３８ 高融点はんだ製の充填部 ３８ａ 上端面 ３８ｂ 下端面 ３９ 薄膜導体パターン ４０ 絶縁層 ４１ パッド ４２ 研摩された裏面 ５０ プリント基板 ５１ 金メッキ膜／Ｎｉメッキ／Ａｕメッキ（表面） ６０ 高融点はんだ充填工程 ６１ 表面・裏面研摩工程 ６２ 薄膜回路部形成工程 ７０ 高融点はんだボール ７１ 高融点はんだ製の初期充填部 ７１ａ，７１ｂ 盛り上がり部 ７２ 表面 ７３ 裏面 ８０ ＢＧＡ半導体装置 ８１ 半導体チップ ８２ 封止樹脂部 ８３ 低融点はんだ製のバンプ ８４ バンプ ８５ 保護樹脂
Claims (5)
- 【請求項１】 貫通孔内がはんだ製の充填部で占められ
た合成樹脂製の回路基板本体と、 上記充填部と電気的に接続されて、該回路基板本体の表
面に形成されている薄膜回路部とよりなる構成としたこ
とを特徴とする回路基板。 - 【請求項２】 上記回路基板本体は、内部に、上記充填
部と電気的に接続された電源パターン及びグランドパタ
ーンを有する構成としたことを特徴とする請求項１記載
の回路基板。 - 【請求項３】 貫通孔を有する合成樹脂製のプリント基
板の該貫通孔内に、溶融したはんだを充填するはんだ充
填工程と、 上記はんだが充填されたプリント基板の面を研摩する研
摩工程と、 プリント基板の研摩された面に、膜生成、パターニング
等を行って、薄膜回路部を形成する薄膜回路部形成工程
とよりなる構成としたことを特徴とする回路基板の製造
方法。 - 【請求項４】 貫通孔内がはんだ製の充填部で占めら
れ、内部に、該充填部と電気的に接続された電源パター
ン及びグランドパターンを有する回路基板本体と、上記
充填部と電気的に接続されて、上記回路基板本体の表面
に形成してある薄膜回路部とよりなる回路基板と、 該回路基板の該薄膜回路部上に固着してある半導体チッ
プと、 該半導体チップを封止する封止樹脂部と、 上記回路基板の下面に、上記充填部と電気的に接続され
て形成してある実装用の接続端子とよりなる構成とした
ことを特徴とする半導体装置。 - 【請求項５】 請求項４の実装用の接続端子は、はんだ
製のバンプであり、且つ、上記充填部のはんだは、該バ
ンプのはんだよりも高融点を有するはんだである構成と
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7083725A JPH08279681A (ja) | 1995-04-10 | 1995-04-10 | 回路基板及びその製造方法並びに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7083725A JPH08279681A (ja) | 1995-04-10 | 1995-04-10 | 回路基板及びその製造方法並びに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279681A true JPH08279681A (ja) | 1996-10-22 |
Family
ID=13810502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7083725A Withdrawn JPH08279681A (ja) | 1995-04-10 | 1995-04-10 | 回路基板及びその製造方法並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279681A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113677102A (zh) * | 2020-05-13 | 2021-11-19 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板的制备方法以及电路板 |
| US12177990B2 (en) | 2019-10-30 | 2024-12-24 | Murata Manufacturing Co., Ltd. | Electronic component module, and method of manufacturing electronic component module |
-
1995
- 1995-04-10 JP JP7083725A patent/JPH08279681A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12177990B2 (en) | 2019-10-30 | 2024-12-24 | Murata Manufacturing Co., Ltd. | Electronic component module, and method of manufacturing electronic component module |
| CN113677102A (zh) * | 2020-05-13 | 2021-11-19 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板的制备方法以及电路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449406B2 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
| KR100629826B1 (ko) | 접합재 및 이를 이용한 회로 장치 | |
| JPH077038A (ja) | 電子パッケージ | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| KR100715410B1 (ko) | 혼성 집적 회로 | |
| JPH0658924B2 (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP2008227055A (ja) | 回路基板 | |
| JP3279849B2 (ja) | 半導体装置 | |
| JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
| KR100447895B1 (ko) | 칩 스케일 패키지 및 그 제조방법 | |
| JPH05144821A (ja) | 半導体装置 | |
| JP3030605B2 (ja) | 半導体装置 | |
| JPH0736429B2 (ja) | セラミックス配線基板の製造方法 | |
| JP2949072B2 (ja) | ボールグリッドアレイタイプ部品の製造方法 | |
| JP3692215B2 (ja) | 配線基板の実装構造 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JPH11145613A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JP2000077464A (ja) | 配線基板およびその製造方法 | |
| JPH10112514A (ja) | 半導体装置及びその製造方法 | |
| JP2000315704A (ja) | 半導体装置の製造方法 | |
| JPH08279576A (ja) | 半導体素子の実装構造体及び半導体素子の実装方法 | |
| JP3808358B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |