JPH08287695A - 電圧レベル変換器 - Google Patents
電圧レベル変換器Info
- Publication number
- JPH08287695A JPH08287695A JP29678495A JP29678495A JPH08287695A JP H08287695 A JPH08287695 A JP H08287695A JP 29678495 A JP29678495 A JP 29678495A JP 29678495 A JP29678495 A JP 29678495A JP H08287695 A JPH08287695 A JP H08287695A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- level converter
- voltage level
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 7
- 230000015654 memory Effects 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 12
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims description 11
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims description 11
- 238000006880 cross-coupling reaction Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 230000003750 conditioning effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 高電源電圧が存在する際にも存在しない際に
も低電源電圧で動作しうる電圧レベル変換器を提供す
る。 【解決手段】 入力バイアス端子２５と、第１低電圧源
ＶＣＣ、第２高電圧源ＶＰＰ及び第３電圧源ＶＳＳに対
する接続ラインと、第１及び第２相補出力端子１８，２
０と、入力制御端子２６とを有する電圧レベル変換器で
あって、入力バイアス端子２５が自動バイアス段３０の
第３出力端子３２に接続され、自動バイアス段３０は前
記の電圧源ＶＣＣ，ＶＰＰ，ＶＳＳに対する接続ライン
を有し、前記の第２高電圧源の電圧が存在しない場合に
前記の第３出力端子３２にほぼ前記の第１低電圧源の電
圧を生じ、前記の第２高電圧源の電圧が存在する場合に
前記の第１低電圧源の電圧よりも大きな第３電圧を生ぜ
しめ、この第３電圧は前記の第２高電圧源ＶＰＰから取
出すようする。
も低電源電圧で動作しうる電圧レベル変換器を提供す
る。 【解決手段】 入力バイアス端子２５と、第１低電圧源
ＶＣＣ、第２高電圧源ＶＰＰ及び第３電圧源ＶＳＳに対
する接続ラインと、第１及び第２相補出力端子１８，２
０と、入力制御端子２６とを有する電圧レベル変換器で
あって、入力バイアス端子２５が自動バイアス段３０の
第３出力端子３２に接続され、自動バイアス段３０は前
記の電圧源ＶＣＣ，ＶＰＰ，ＶＳＳに対する接続ライン
を有し、前記の第２高電圧源の電圧が存在しない場合に
前記の第３出力端子３２にほぼ前記の第１低電圧源の電
圧を生じ、前記の第２高電圧源の電圧が存在する場合に
前記の第１低電圧源の電圧よりも大きな第３電圧を生ぜ
しめ、この第３電圧は前記の第２高電圧源ＶＰＰから取
出すようする。
Description
【０００１】
【発明の属する技術分野】本発明は、しばしば電圧レベ
ルトランスレータと称される電圧レベル変換器をバイア
スする方法および装置に関するものである。本発明は複
数の正の電源電圧が存在するシステム、特にＥＥＰＲＯ
Ｍ及びフラッシュＥＥＰＲＯＭメモリ回路に適用するも
のである。
ルトランスレータと称される電圧レベル変換器をバイア
スする方法および装置に関するものである。本発明は複
数の正の電源電圧が存在するシステム、特にＥＥＰＲＯ
Ｍ及びフラッシュＥＥＰＲＯＭメモリ回路に適用するも
のである。
【０００２】
【従来の技術】図１は既知の電圧レベル変換器１０を示
すブロック線図であり、この変換器は交差結合段１２
と、カスコード段１４と、高レベル制御電圧をＥＥＰＲ
ＯＭ又はフラッシュＥＥＰＲＯＭメモリ回路のようなメ
モリ回路１７に供給するスイッチング段１６とを有す
る。
すブロック線図であり、この変換器は交差結合段１２
と、カスコード段１４と、高レベル制御電圧をＥＥＰＲ
ＯＭ又はフラッシュＥＥＰＲＯＭメモリ回路のようなメ
モリ回路１７に供給するスイッチング段１６とを有す
る。
【０００３】交差結合段１２は正の高電圧源ＶＰＰに接
続され、それぞれの出力端子１８及び２０に高電圧の相
補出力信号ＯＵＴH 及びＮＯＵＴH を生じる。出力端子
１８及び２０は本例ではメモリ１７内のメモリセル（図
示せず）の端子スイッチに結合されている。
続され、それぞれの出力端子１８及び２０に高電圧の相
補出力信号ＯＵＴH 及びＮＯＵＴH を生じる。出力端子
１８及び２０は本例ではメモリ１７内のメモリセル（図
示せず）の端子スイッチに結合されている。
【０００４】カスコード段１４の入力端子は交差結合段
１２の出力端子１８及び２０に接続されている。カスコ
ード段１４はそれぞれの出力端子２２及び２４に低電圧
の相補出力信号ＮＯＵＴL 及びＯＵＴL を生じ、端子25
において正の低電圧源ＶＣＣによりバイアスされてい
る。
１２の出力端子１８及び２０に接続されている。カスコ
ード段１４はそれぞれの出力端子２２及び２４に低電圧
の相補出力信号ＮＯＵＴL 及びＯＵＴL を生じ、端子25
において正の低電圧源ＶＣＣによりバイアスされてい
る。
【０００５】スイッチング段１６の２つの入力端子はカ
スコード段１４のそれぞれの出力端子２２及び２４に接
続されている。スイッチング段１６は第３の入力端子２
６を介して入力制御信号ＶＣＴＬにより制御されるとと
もに低電圧源ＶＣＣ及び負の、すなわち基準の電圧源Ｖ
ＳＳに接続されている。入力制御信号ＶＣＴＬの電圧レ
ベルは通常電圧源ＶＣＣから取出される。電圧源ＶＣＣ
への接続は端子２７を介して行われている。
スコード段１４のそれぞれの出力端子２２及び２４に接
続されている。スイッチング段１６は第３の入力端子２
６を介して入力制御信号ＶＣＴＬにより制御されるとと
もに低電圧源ＶＣＣ及び負の、すなわち基準の電圧源Ｖ
ＳＳに接続されている。入力制御信号ＶＣＴＬの電圧レ
ベルは通常電圧源ＶＣＣから取出される。電圧源ＶＣＣ
への接続は端子２７を介して行われている。
【０００６】図２は図１の詳細回路を示す。図２を参照
するに、交差結合段１２は交差結合された２つのｐチャ
ネルＭＯＳ、すなわちＰＭＯＳトランジスタＭＰ１及び
ＭＰ２を有し、これらのソースが高電圧源ＶＰＰに接続
されている。トランジスタＭＰ１のゲートはトランジス
タＭＰ２のドレイン１８に接続され、トランジスタＭＰ
２のゲートはトランジスタＭＰ１のドレイン２０に接続
されている。
するに、交差結合段１２は交差結合された２つのｐチャ
ネルＭＯＳ、すなわちＰＭＯＳトランジスタＭＰ１及び
ＭＰ２を有し、これらのソースが高電圧源ＶＰＰに接続
されている。トランジスタＭＰ１のゲートはトランジス
タＭＰ２のドレイン１８に接続され、トランジスタＭＰ
２のゲートはトランジスタＭＰ１のドレイン２０に接続
されている。
【０００７】カスコード段１４は２つのｎチャネルＭＯ
Ｓ、すなわちＮＭＯＳトランジスタＭＮ１及びＭＮ２を
有し、これらのドレインはトランジスタＭＰ１及びＭＰ
２のドレインにそれぞれ接続され、トランジスタＭＮ１
及びＭＮ２のゲートは端子２５に接続され、この端子２
５は電圧源ＶＣＣに接続されている。
Ｓ、すなわちＮＭＯＳトランジスタＭＮ１及びＭＮ２を
有し、これらのドレインはトランジスタＭＰ１及びＭＰ
２のドレインにそれぞれ接続され、トランジスタＭＮ１
及びＭＮ２のゲートは端子２５に接続され、この端子２
５は電圧源ＶＣＣに接続されている。
【０００８】スイッチング段１６は２つのＮＭＯＳトラ
ンジスタＭＮ３及びＭＮ４とＣＭＯＳインバータＩＮＶ
１とを有する。トランジスタＭＮ３及びＭＮ４のドレイ
ンはトランジスタＭＮ１及びＭＮ２のソースにそれぞれ
接続されている。制御信号ＶＣＴＬはトランジスタＭＮ
３のゲート及びインバータＩＮＶ１の入力端子に供給さ
れる。トランジスタＭＮ４のゲートはインバータＩＮＶ
１の出力端子２８に接続されている。インバータＩＮＶ
１の上側は電圧源ＶＣＣに接続されている端子２７に接
続され、インバータＩＮＶ１の下側は電圧源ＶＳＳに接
続されている。
ンジスタＭＮ３及びＭＮ４とＣＭＯＳインバータＩＮＶ
１とを有する。トランジスタＭＮ３及びＭＮ４のドレイ
ンはトランジスタＭＮ１及びＭＮ２のソースにそれぞれ
接続されている。制御信号ＶＣＴＬはトランジスタＭＮ
３のゲート及びインバータＩＮＶ１の入力端子に供給さ
れる。トランジスタＭＮ４のゲートはインバータＩＮＶ
１の出力端子２８に接続されている。インバータＩＮＶ
１の上側は電圧源ＶＣＣに接続されている端子２７に接
続され、インバータＩＮＶ１の下側は電圧源ＶＳＳに接
続されている。
【０００９】電圧レベル変換器１０は所望通りに接続さ
れた適切なバイポーラトランジスタを以って構成するか
或いはＭＯＳトランジスタとバイポーラトランジスタと
の適切ないかなる組合せをも以って構成しうること勿論
である。図２の回路の動作は対称的である為、トランジ
スタＭＮ３のゲート２６に存在する定常状態の論理値が
「高」、すなわちＶＣＣの電圧レベルにある場合のその
動作のみを考慮する。その理由は、逆の場合を当業者が
容易に理解しうる為である。
れた適切なバイポーラトランジスタを以って構成するか
或いはＭＯＳトランジスタとバイポーラトランジスタと
の適切ないかなる組合せをも以って構成しうること勿論
である。図２の回路の動作は対称的である為、トランジ
スタＭＮ３のゲート２６に存在する定常状態の論理値が
「高」、すなわちＶＣＣの電圧レベルにある場合のその
動作のみを考慮する。その理由は、逆の場合を当業者が
容易に理解しうる為である。
【００１０】この場合、トランジスタＭＮ３が導通し、
トランジスタＭＮ４が非導通となる。従って、トランジ
スタＭＮ３がトランジスタＭＮ１のソースをほぼＶＳＳ
の電圧レベルまで降下させ、このトランジスタＭＮ１を
導通させる。その理由は、トランジスタＭＮ１のゲート
が、実際にはトランジスタＭＮ２のゲートも電圧源ＶＣ
Ｃにより端子２５を介してバイアスされている為であ
る。トランジスタＭＮ２は導通しない。その理由は、そ
のソース２４が、トランジスタＭＮ４が導通していない
為に高インピーダンス端子となっている為である。トラ
ンジスタＭＮ１はトランジスタＭＰ１のドレイン２０及
びトランジスタＭＰ２のゲートをトランジスタＭＮ３を
介してほぼＶＳＳの電圧レベルまで降下させる。トラン
ジスタＭＰ１及びＭＰ２が交差結合されている為、これ
らトランジスタのいずれかの一方のゲートの電圧降下作
用が他方のゲートの電圧上昇を生ぜしめ、従って相補出
力信号ＯＵＴH 及びＮＯＵＴH が得られる。この特定の
例では、出力信号ＯＵＴH がほぼＶＰＰの電圧レベルに
あり、出力信号ＮＯＵＴH がほぼＶＳＳの電圧レベルに
ある。
トランジスタＭＮ４が非導通となる。従って、トランジ
スタＭＮ３がトランジスタＭＮ１のソースをほぼＶＳＳ
の電圧レベルまで降下させ、このトランジスタＭＮ１を
導通させる。その理由は、トランジスタＭＮ１のゲート
が、実際にはトランジスタＭＮ２のゲートも電圧源ＶＣ
Ｃにより端子２５を介してバイアスされている為であ
る。トランジスタＭＮ２は導通しない。その理由は、そ
のソース２４が、トランジスタＭＮ４が導通していない
為に高インピーダンス端子となっている為である。トラ
ンジスタＭＮ１はトランジスタＭＰ１のドレイン２０及
びトランジスタＭＰ２のゲートをトランジスタＭＮ３を
介してほぼＶＳＳの電圧レベルまで降下させる。トラン
ジスタＭＰ１及びＭＰ２が交差結合されている為、これ
らトランジスタのいずれかの一方のゲートの電圧降下作
用が他方のゲートの電圧上昇を生ぜしめ、従って相補出
力信号ＯＵＴH 及びＮＯＵＴH が得られる。この特定の
例では、出力信号ＯＵＴH がほぼＶＰＰの電圧レベルに
あり、出力信号ＮＯＵＴH がほぼＶＳＳの電圧レベルに
ある。
【００１１】電圧源ＶＣＣがほぼ５Ｖの電圧を供給する
場合には、トランジスタＭＮ１，ＭＮ２，ＭＮ３及びＭ
Ｎ４はこれらが高速で信頼性のあるスイッチングを達成
しうるのに充分な電流をそれぞれ流しうるようにした寸
法のアスペクト比（幅対長さの比）すなわちＷ／Ｌ比を
有しうる。
場合には、トランジスタＭＮ１，ＭＮ２，ＭＮ３及びＭ
Ｎ４はこれらが高速で信頼性のあるスイッチングを達成
しうるのに充分な電流をそれぞれ流しうるようにした寸
法のアスペクト比（幅対長さの比）すなわちＷ／Ｌ比を
有しうる。
【００１２】しかし、約３Ｖ又はそれ以下の電圧を生じ
る低電圧源ＶＣＣの場合には、図２に示す回路は最良で
も悪いスイッチング特性を呈し、最悪の場合スイッチン
グしなくなる。トランジスタＭＰ１及びＭＰ２のアスペ
クト比に比べてトランジスタＭＮ１，ＭＮ２，ＭＮ３及
びＭＮ４のアスペクト比を高めることにより回路のスイ
ッチング動作、すなわち速度を改善するが、これはトラ
ンジスタの寸法と電力消費の犠牲の下にのみ達成される
ものである。回路のスイッチング特性が悪くなる主たる
原因は、前述したように電圧源ＶＣＣがほぼ３Ｖ又はそ
れ以下の場合に、カスコード段１４のトランジスタＭＮ
１及びＭＮ２のゲートにおけるバイアス電圧があまりに
も低いということである。
る低電圧源ＶＣＣの場合には、図２に示す回路は最良で
も悪いスイッチング特性を呈し、最悪の場合スイッチン
グしなくなる。トランジスタＭＰ１及びＭＰ２のアスペ
クト比に比べてトランジスタＭＮ１，ＭＮ２，ＭＮ３及
びＭＮ４のアスペクト比を高めることにより回路のスイ
ッチング動作、すなわち速度を改善するが、これはトラ
ンジスタの寸法と電力消費の犠牲の下にのみ達成される
ものである。回路のスイッチング特性が悪くなる主たる
原因は、前述したように電圧源ＶＣＣがほぼ３Ｖ又はそ
れ以下の場合に、カスコード段１４のトランジスタＭＮ
１及びＭＮ２のゲートにおけるバイアス電圧があまりに
も低いということである。
【００１３】
【発明が解決しようとする課題】本発明の目的は、メモ
リの機能上の制御システム（すなわち読出し、書込み、
消去及び確認（ベリファイ）制御システム）の環境に適
用され、書込み、消去及び確認機能サイクル中に存在す
る高電源電圧（すなわちＶＰＰ＝１２Ｖ）が存在する場
合も存在しない場合も低電源電圧（例えば５Ｖに対抗す
るものとしての約３Ｖ又はそれ以下の電源電圧ＶＣＣ）
で動作しうる電圧レベル変換器を提供することにある。
リの機能上の制御システム（すなわち読出し、書込み、
消去及び確認（ベリファイ）制御システム）の環境に適
用され、書込み、消去及び確認機能サイクル中に存在す
る高電源電圧（すなわちＶＰＰ＝１２Ｖ）が存在する場
合も存在しない場合も低電源電圧（例えば５Ｖに対抗す
るものとしての約３Ｖ又はそれ以下の電源電圧ＶＣＣ）
で動作しうる電圧レベル変換器を提供することにある。
【００１４】本発明者は、このような環境において、高
電圧ＶＰＰの存在中のみ電圧レベル変換器が状態を変え
る必要であるということ、すなわち、電圧レベル変換器
は、書込み、消去及び確認機能サイクル中に切換える必
要があるだけであるということを認識した。従って、本
発明は、高電圧ＶＰＰが存在しない場合に、電圧レベル
変換器を低電源電圧、すなわちＶＣＣ＝３Ｖを用いる
「スタンバイ」モードに維持し、ＶＰＰが存在する際
に、電圧レベル変換器をバイアスするのに用いられＶＰ
Ｐから取出される電圧を書込み、消去及び確認機能サイ
クル中ＶＣＣ値よりも大きな値に昇圧することを提案す
る。
電圧ＶＰＰの存在中のみ電圧レベル変換器が状態を変え
る必要であるということ、すなわち、電圧レベル変換器
は、書込み、消去及び確認機能サイクル中に切換える必
要があるだけであるということを認識した。従って、本
発明は、高電圧ＶＰＰが存在しない場合に、電圧レベル
変換器を低電源電圧、すなわちＶＣＣ＝３Ｖを用いる
「スタンバイ」モードに維持し、ＶＰＰが存在する際
に、電圧レベル変換器をバイアスするのに用いられＶＰ
Ｐから取出される電圧を書込み、消去及び確認機能サイ
クル中ＶＣＣ値よりも大きな値に昇圧することを提案す
る。
【００１５】
【課題を解決するための手段】本発明は、入力バイアス
端子と、第１低電圧源、第２高電圧源及び基準電圧源へ
の接続ラインと、相補の高電圧出力信号を生じる第１及
び第２出力端子と、入力制御端子とを有する電圧レベル
変換器において、前記の入力バイアス端子が自動バイア
ス段の第３出力端子に接続され、この自動バイアス段
は、前記の第２高電圧源の電圧が存在しない場合に前記
の第３出力端子にほぼ前記の第１低電圧源の電圧を生ぜ
しめるとともに前記の第２高電圧源の電圧が存在する場
合に前記の第１低電圧源の電圧よりも高い第３電圧を生
ぜしめるために前記の電圧源への接続ラインを有してお
り、前記の第３電圧は前記の第２高電圧源の電圧から取
出されるようになっていることを特徴とする。
端子と、第１低電圧源、第２高電圧源及び基準電圧源へ
の接続ラインと、相補の高電圧出力信号を生じる第１及
び第２出力端子と、入力制御端子とを有する電圧レベル
変換器において、前記の入力バイアス端子が自動バイア
ス段の第３出力端子に接続され、この自動バイアス段
は、前記の第２高電圧源の電圧が存在しない場合に前記
の第３出力端子にほぼ前記の第１低電圧源の電圧を生ぜ
しめるとともに前記の第２高電圧源の電圧が存在する場
合に前記の第１低電圧源の電圧よりも高い第３電圧を生
ぜしめるために前記の電圧源への接続ラインを有してお
り、前記の第３電圧は前記の第２高電圧源の電圧から取
出されるようになっていることを特徴とする。
【００１６】本発明の他の例によれば、自動バイアス段
を複数の一方向導通回路及び電流源の双方又はいずれか
一方を以って構成することができる。前記の電圧源の各
々とバイアス段の出力端子との間に１つの一方向導通回
路又は電流源を動作的に接続する。一方向導通回路又は
電流源は例えばダイオードを用いて構成しうる。使用す
るダイオードはｐ−ｎ接合ダイオード、ショットキーダ
イオード、ＭＯＳダイオード又はツェナーダイオードを
任意に組合せて動作的に接続したものとすることがで
き、一方向導通回路及び電流源の双方又はいずれか一方
の各々は１つ以上のダイオードを用いて構成しうる。
を複数の一方向導通回路及び電流源の双方又はいずれか
一方を以って構成することができる。前記の電圧源の各
々とバイアス段の出力端子との間に１つの一方向導通回
路又は電流源を動作的に接続する。一方向導通回路又は
電流源は例えばダイオードを用いて構成しうる。使用す
るダイオードはｐ−ｎ接合ダイオード、ショットキーダ
イオード、ＭＯＳダイオード又はツェナーダイオードを
任意に組合せて動作的に接続したものとすることがで
き、一方向導通回路及び電流源の双方又はいずれか一方
の各々は１つ以上のダイオードを用いて構成しうる。
【００１７】正の電圧源の１つの電圧値が低い、例えば
３Ｖである場合には、順方向の低電圧降下、すなわち約
３００ｍＶ〜５００ｍＶの順方向電圧降下を有する関連
のダイオードを用い、バイアス電圧が低電源電圧にでき
るだけ近づくようにするのが有利である。ショットキー
ダイオードの順方向電圧降下は低いが、バイアス段をモ
ノリシック半導体基板上に形成する必要がある場合に
は、ショットキーダイオードを用いる代わりに、ゲート
しきい値電圧を“調整した”装置ではなく“自然の”Ｍ
ＯＳ装置としうるＭＯＳダイオード接続構造を用いる。
“自然の”ＭＯＳ装置は、ポリシリコンゲートに不純物
（ドーバント）を導入しないＭＯＳ装置であり、従って
そのしきち値電圧ＶTHは代表的に約４００ｍＶを呈す
る。
３Ｖである場合には、順方向の低電圧降下、すなわち約
３００ｍＶ〜５００ｍＶの順方向電圧降下を有する関連
のダイオードを用い、バイアス電圧が低電源電圧にでき
るだけ近づくようにするのが有利である。ショットキー
ダイオードの順方向電圧降下は低いが、バイアス段をモ
ノリシック半導体基板上に形成する必要がある場合に
は、ショットキーダイオードを用いる代わりに、ゲート
しきい値電圧を“調整した”装置ではなく“自然の”Ｍ
ＯＳ装置としうるＭＯＳダイオード接続構造を用いる。
“自然の”ＭＯＳ装置は、ポリシリコンゲートに不純物
（ドーバント）を導入しないＭＯＳ装置であり、従って
そのしきち値電圧ＶTHは代表的に約４００ｍＶを呈す
る。
【００１８】“自然の”ＭＯＳ装置に代わるものとして
はＶTH“調整”装置がある。“調整”装置とは、そのゲ
ートに適切な不純物をドーピングしてそのゲートしきい
値電圧を高めた装置である。このような“調整”装置
は、正の電圧源の１つの電圧源が高い、例えば１２Ｖで
ある場合に用いるのが有利である。その理由は、関連の
ダイオードを選択又は設計又はその双方を行うことによ
り高電圧降下を達成しうる為である。理想的には、単一
の“調整”装置が好ましいが、複数の“調整”装置を用
いるか或いは“調整”装置と“自然の”装置との組合せ
を用いることもできる。バイアス電圧の値が高電圧源の
値の半分、すなわち１２／２Ｖ＝６Ｖとなるような比較
的高い順方向電圧降下、すなわちしきい値電圧を有する
１つ以上のダイオードを用いる必要がある。
はＶTH“調整”装置がある。“調整”装置とは、そのゲ
ートに適切な不純物をドーピングしてそのゲートしきい
値電圧を高めた装置である。このような“調整”装置
は、正の電圧源の１つの電圧源が高い、例えば１２Ｖで
ある場合に用いるのが有利である。その理由は、関連の
ダイオードを選択又は設計又はその双方を行うことによ
り高電圧降下を達成しうる為である。理想的には、単一
の“調整”装置が好ましいが、複数の“調整”装置を用
いるか或いは“調整”装置と“自然の”装置との組合せ
を用いることもできる。バイアス電圧の値が高電圧源の
値の半分、すなわち１２／２Ｖ＝６Ｖとなるような比較
的高い順方向電圧降下、すなわちしきい値電圧を有する
１つ以上のダイオードを用いる必要がある。
【００１９】ＭＯＳ接続ダイオードを用いる場合にも、
これらのアスペクト比、すなわちゲートの幅対ゲートの
長さの比（Ｗ／Ｌ）を“調整”することができる。しき
い値電圧を変えるこの技術は、上述した“自然の”或い
は“ドーピング”技術と関連させて、或いは代わるもの
として用いることができる。
これらのアスペクト比、すなわちゲートの幅対ゲートの
長さの比（Ｗ／Ｌ）を“調整”することができる。しき
い値電圧を変えるこの技術は、上述した“自然の”或い
は“ドーピング”技術と関連させて、或いは代わるもの
として用いることができる。
【００２０】本発明の他の例によれば、自動バイアス段
が、バイアス段の出力端子と負電圧源との間の電流を遮
断する被制御スイッチング素子を有するようにすること
もできる。この被制御スイッチング素子は導通回路又は
電流源の高電圧側又は低電圧側に配置することができ、
動作的に接続された被制御ＭＯＳ又はバイポーラトラン
ジスタを用いて構成しうる。
が、バイアス段の出力端子と負電圧源との間の電流を遮
断する被制御スイッチング素子を有するようにすること
もできる。この被制御スイッチング素子は導通回路又は
電流源の高電圧側又は低電圧側に配置することができ、
動作的に接続された被制御ＭＯＳ又はバイポーラトラン
ジスタを用いて構成しうる。
【００２１】本発明の他の例によれば、電圧レベル変換
器が、第２電圧源、すなわち高電圧源に動作的に接続さ
れ１つ以上の高電圧出力信号を生じる交差結合段と、動
作的に接続され、バイアス段によりバイアスされ、高電
圧源及び負すなわち基準電圧源との間をバッファリング
するカスコード段と、第１電圧源、すなわち低電圧源間
により給電され、カスコード段と負電圧源との間に接続
され、低電圧の入力制御信号に応答して動作するスイッ
チング段とを有するようにしうる。交差結合段は第１及
び第２の動作的に接続されたＰＭＯＳトランジスタを有
することができ、カスコード段は第１及び第２の動作的
に接続されたＮＭＯＳトランジスタを有し、これらトラ
ンジスタの導通度をバイアス段により制御することがで
き、スイチング段は第３及び第４の動作的に接続された
ＮＭＯＳトランジスタと、反転段とを有し、この反転段
は第１電圧源及び基準電圧源への動作的な接続ライン
と、低電圧入力制御端子及び第３ＮＭＯＳトランジスタ
のゲート端子に接続された入力端子と、第４ＮＭＯＳト
ランジスタのゲート端子に接続された出力端子とを有す
るようにしうる。
器が、第２電圧源、すなわち高電圧源に動作的に接続さ
れ１つ以上の高電圧出力信号を生じる交差結合段と、動
作的に接続され、バイアス段によりバイアスされ、高電
圧源及び負すなわち基準電圧源との間をバッファリング
するカスコード段と、第１電圧源、すなわち低電圧源間
により給電され、カスコード段と負電圧源との間に接続
され、低電圧の入力制御信号に応答して動作するスイッ
チング段とを有するようにしうる。交差結合段は第１及
び第２の動作的に接続されたＰＭＯＳトランジスタを有
することができ、カスコード段は第１及び第２の動作的
に接続されたＮＭＯＳトランジスタを有し、これらトラ
ンジスタの導通度をバイアス段により制御することがで
き、スイチング段は第３及び第４の動作的に接続された
ＮＭＯＳトランジスタと、反転段とを有し、この反転段
は第１電圧源及び基準電圧源への動作的な接続ライン
と、低電圧入力制御端子及び第３ＮＭＯＳトランジスタ
のゲート端子に接続された入力端子と、第４ＮＭＯＳト
ランジスタのゲート端子に接続された出力端子とを有す
るようにしうる。
【００２２】本発明の他の例によれば、１つ以上のバイ
アス段と１つ以上の電圧レベル変換器とを以って、メモ
リ装置又はメモリ回路の１つ以上のメモリセル又はメモ
リセルのブロック中の１つ以上の端子スイッチの一部を
構成することができる。メモリ装置又はメモリ回路は、
計算システム又は計算システムにより動作させられるＥ
ＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭ型メモリ装置又
はメモリ回路とすることができる。
アス段と１つ以上の電圧レベル変換器とを以って、メモ
リ装置又はメモリ回路の１つ以上のメモリセル又はメモ
リセルのブロック中の１つ以上の端子スイッチの一部を
構成することができる。メモリ装置又はメモリ回路は、
計算システム又は計算システムにより動作させられるＥ
ＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭ型メモリ装置又
はメモリ回路とすることができる。
【００２３】本発明の他の例によれば、前記の１つ以上
の端子スイッチが、第１及び第２電圧レベル変換器と、
第３及び第４ＰＭＯＳトランジスタと、端子スイッチの
出力端子を保護する回路と有しており、第１電圧レベル
変換器は前記の電圧源のすべてから直接給電され、第２
電圧レベル変換器は第１電圧源及び基準電圧源から直
接、第２電圧源からは第３及び第４ＰＭＯＳトランジス
タを介して間接的に給電され、第１及び第２電圧レベル
変換器の入力制御端子は一緒に接続され且つ制御され、
第１及び第２電圧レベル変換器の入力バイアス端子はバ
イアス段の出力端子により一緒に接続され且つ制御さ
れ、第３ＰＭＯＳトランジスタのソース及び基板端子は
第２高電圧源に接続され、そのゲート端子は第１電圧レ
ベル変換器の出力端子の１つに接続され、第４ＰＭＯＳ
トランジスタのドレイン端子は第３ＰＭＯＳトランジス
タのドレイン端子に接続され、第４ＰＭＯＳトランジス
タのソース及び基板端子は端子スイッチの出力端子に接
続され、第４ＰＭＯＳトランジスタのゲート端子は第１
レベル変換器の出力端子に対応する第２電圧レベル変換
器の出力端子の１つに接続され、端子スイッチの出力端
子を保護する回路が、前記の電圧源のすべてと、第３及
び第４ＰＭＯＳトランジスタのドレイン端子と、端子ス
イッチの出力端子とに対する動作接続ラインとを有して
いるようにするか、或いは前記の１つ以上の端子スイッ
チが、前記の電圧源のすべてから直接給電され、入力制
御端子及び入力バイアス端子を有する第３電圧レベル変
換器と、出力電圧を生じる第６出力端子を有し、第２電
圧源及び基準電圧源によって給電される分圧器と、端子
スイッチの出力端子に接続されたドレイン端子と、基準
電圧源に接続された基板端子と、第３電圧レベル変換器
の出力端子の１つに接続されたゲート端子と、第６出力
端子に接続されたソース端子とを有する第５ＮＭＯＳト
ランジスタとを具えているようにするか、これらの双方
を行うことができる。
の端子スイッチが、第１及び第２電圧レベル変換器と、
第３及び第４ＰＭＯＳトランジスタと、端子スイッチの
出力端子を保護する回路と有しており、第１電圧レベル
変換器は前記の電圧源のすべてから直接給電され、第２
電圧レベル変換器は第１電圧源及び基準電圧源から直
接、第２電圧源からは第３及び第４ＰＭＯＳトランジス
タを介して間接的に給電され、第１及び第２電圧レベル
変換器の入力制御端子は一緒に接続され且つ制御され、
第１及び第２電圧レベル変換器の入力バイアス端子はバ
イアス段の出力端子により一緒に接続され且つ制御さ
れ、第３ＰＭＯＳトランジスタのソース及び基板端子は
第２高電圧源に接続され、そのゲート端子は第１電圧レ
ベル変換器の出力端子の１つに接続され、第４ＰＭＯＳ
トランジスタのドレイン端子は第３ＰＭＯＳトランジス
タのドレイン端子に接続され、第４ＰＭＯＳトランジス
タのソース及び基板端子は端子スイッチの出力端子に接
続され、第４ＰＭＯＳトランジスタのゲート端子は第１
レベル変換器の出力端子に対応する第２電圧レベル変換
器の出力端子の１つに接続され、端子スイッチの出力端
子を保護する回路が、前記の電圧源のすべてと、第３及
び第４ＰＭＯＳトランジスタのドレイン端子と、端子ス
イッチの出力端子とに対する動作接続ラインとを有して
いるようにするか、或いは前記の１つ以上の端子スイッ
チが、前記の電圧源のすべてから直接給電され、入力制
御端子及び入力バイアス端子を有する第３電圧レベル変
換器と、出力電圧を生じる第６出力端子を有し、第２電
圧源及び基準電圧源によって給電される分圧器と、端子
スイッチの出力端子に接続されたドレイン端子と、基準
電圧源に接続された基板端子と、第３電圧レベル変換器
の出力端子の１つに接続されたゲート端子と、第６出力
端子に接続されたソース端子とを有する第５ＮＭＯＳト
ランジスタとを具えているようにするか、これらの双方
を行うことができる。
【００２４】本発明の他の例によれば、基準電圧源に対
する第２電圧源の電圧の大きさを第１電圧源の電圧の大
きさよりも大きくする。第２電圧源の電圧の大きさは約
１２Ｖとし、第１電圧源の電圧の大きさは約３Ｖとす
る。本発明の他の例によれば、定常状態のバイアス段の
大きさを約３Ｖ近くに、しかし３Ｖよりも小さくする
か、或いは３Ｖよりも１Ｖ以上大きくするも１２Ｖより
も小さくする。本発明の他の例によれば、バイアス段
や、電圧レベル変換器や、ＥＥＰＲＯＭ回路や、フラッ
シュＥＥＰＲＯＭ回路のいずれか又は任意の組合せをモ
ノリシック半導体基板集積回路上に形成するか、或いは
バイアス段を以って集積回路の少なくとも１つの素子を
構成する。
する第２電圧源の電圧の大きさを第１電圧源の電圧の大
きさよりも大きくする。第２電圧源の電圧の大きさは約
１２Ｖとし、第１電圧源の電圧の大きさは約３Ｖとす
る。本発明の他の例によれば、定常状態のバイアス段の
大きさを約３Ｖ近くに、しかし３Ｖよりも小さくする
か、或いは３Ｖよりも１Ｖ以上大きくするも１２Ｖより
も小さくする。本発明の他の例によれば、バイアス段
や、電圧レベル変換器や、ＥＥＰＲＯＭ回路や、フラッ
シュＥＥＰＲＯＭ回路のいずれか又は任意の組合せをモ
ノリシック半導体基板集積回路上に形成するか、或いは
バイアス段を以って集積回路の少なくとも１つの素子を
構成する。
【００２５】本発明の目的、特徴及び利点や、その他の
事は以下の図面に関する説明から明らかとなるであろ
う。これらの図は単なる例示であり本発明の範囲をこれ
らの例に限定するものではない。
事は以下の図面に関する説明から明らかとなるであろ
う。これらの図は単なる例示であり本発明の範囲をこれ
らの例に限定するものではない。
【００２６】
【発明の実施の形態】図３は本発明による電圧レベル変
換器の一実施例を示すブロック線図である。図３を参照
するに、この図にも図１及び２の電圧レベル変換器を示
しているが、この図では端子２７は前述したように電圧
源ＶＣＣに接続され、一方、端子２７は自動バイアス段
３０の出力端子３２に接続され、この自動バイアス段３
０は２つの正の電圧源ＶＰＰ及びＶＣＣと基準電圧源Ｖ
ＳＳとに接続されている。この自動バイアス段３０は、
図１及び図２に示したようにカスコード段１４を低電圧
源ＶＣＣによりバイアスするのではなく、出力端子３２
を経て電圧レベル変換器１０のカスコード段１４をバイ
アスする。
換器の一実施例を示すブロック線図である。図３を参照
するに、この図にも図１及び２の電圧レベル変換器を示
しているが、この図では端子２７は前述したように電圧
源ＶＣＣに接続され、一方、端子２７は自動バイアス段
３０の出力端子３２に接続され、この自動バイアス段３
０は２つの正の電圧源ＶＰＰ及びＶＣＣと基準電圧源Ｖ
ＳＳとに接続されている。この自動バイアス段３０は、
図１及び図２に示したようにカスコード段１４を低電圧
源ＶＣＣによりバイアスするのではなく、出力端子３２
を経て電圧レベル変換器１０のカスコード段１４をバイ
アスする。
【００２７】図４は図３の自動バイアス段の回路図を示
す。図４を参照するに、自動バイアス段３０は２つのダ
イオード回路ＤＣ1 及びＤＣ２と電流源Ｓ１とを有す
る。ダイオード回路ＤＣ１はダイオードＤ１を有し、そ
の陽極は低電圧源ＶＣＣに接続され、陰極は出力端子３
２に接続されている。
す。図４を参照するに、自動バイアス段３０は２つのダ
イオード回路ＤＣ1 及びＤＣ２と電流源Ｓ１とを有す
る。ダイオード回路ＤＣ１はダイオードＤ１を有し、そ
の陽極は低電圧源ＶＣＣに接続され、陰極は出力端子３
２に接続されている。
【００２８】この特定の実施例では、ダイオード回路Ｄ
Ｃ２を、２つの直列接続ダイオードＤ２及びＤ３を有す
るものとして示してある。ダイオードＤ２の陽極は高電
圧源ＶＰＰに接続されており、ダイオードＤ３の陽極は
ダイオードＤ２の陰極に接続され、ダイオードＤ３の陰
極は出力端子３２に接続されている。このダオード回路
ＤＣ２は１つのみのダイオード（図示せず）を用いて、
或いは３つ以上の直列接続ダイオード（図示せず）を用
いて構成することもできること勿論である。
Ｃ２を、２つの直列接続ダイオードＤ２及びＤ３を有す
るものとして示してある。ダイオードＤ２の陽極は高電
圧源ＶＰＰに接続されており、ダイオードＤ３の陽極は
ダイオードＤ２の陰極に接続され、ダイオードＤ３の陰
極は出力端子３２に接続されている。このダオード回路
ＤＣ２は１つのみのダイオード（図示せず）を用いて、
或いは３つ以上の直列接続ダイオード（図示せず）を用
いて構成することもできること勿論である。
【００２９】電流源Ｓ１は出力端子３２と基準電圧源Ｖ
ＳＳとの間に接続されている。高電源電圧ＶＰＰが存在
している際には、電圧レベル変換器１０を切換えて「動
作」モードにする必要がある。この場合、ダイオード回
路ＤＣ２内のダイオード及び電流源Ｓ１が電流を高電圧
源ＶＰＰから負電圧源ＶＳＳに自動的に流す。ダイオー
ド回路ＤＣ２内に用いるダイオードの個数を変えてバイ
アス電圧ＶＢＩＡＳの値を設定することができる。各ダ
イオードの順方向電圧降下は代表的に０．６Ｖである。
従って、ＶＰＰ＝１２Ｖの場合に、ＶＢＩＡＳを約６Ｖ
に設定する必要がある場合には、１０個の直列接続ダイ
オードを必要とする。ＶＢＩＡＳは、ＶＣＣからダイオ
ード回路ＤＣ１の順方向電圧降下を引いた値、すなわち
ＶＣＣ−ＶF1よりも大きくなるようにする必要がある。
より一般的に言えば、一方向に電流を流すダイオード回
路ＤＣ１を逆バイアスする必要がある。
ＳＳとの間に接続されている。高電源電圧ＶＰＰが存在
している際には、電圧レベル変換器１０を切換えて「動
作」モードにする必要がある。この場合、ダイオード回
路ＤＣ２内のダイオード及び電流源Ｓ１が電流を高電圧
源ＶＰＰから負電圧源ＶＳＳに自動的に流す。ダイオー
ド回路ＤＣ２内に用いるダイオードの個数を変えてバイ
アス電圧ＶＢＩＡＳの値を設定することができる。各ダ
イオードの順方向電圧降下は代表的に０．６Ｖである。
従って、ＶＰＰ＝１２Ｖの場合に、ＶＢＩＡＳを約６Ｖ
に設定する必要がある場合には、１０個の直列接続ダイ
オードを必要とする。ＶＢＩＡＳは、ＶＣＣからダイオ
ード回路ＤＣ１の順方向電圧降下を引いた値、すなわち
ＶＣＣ−ＶF1よりも大きくなるようにする必要がある。
より一般的に言えば、一方向に電流を流すダイオード回
路ＤＣ１を逆バイアスする必要がある。
【００３０】ＶＢＩＡＳの値がＶＣＣ−ＶF1よりも高く
なるとダイオード回路ＤＣ１が自動的にターンオフし、
低電圧源ＶＣＣをバイアス電圧ＶＢＩＡＳから分離す
る。ダイオード回路ＤＣ１を逆バイアスする為には、Ｖ
ＢＩＡＳが代表的に約ＶＣＣ＋１Ｖ又はそれ以上の電圧
を有するようする必要がある。従って、ダイオード回路
ＤＣ２は、高電圧源ＶＰＰが存在する場合に、電圧ＶＢ
ＩＡＳが約ＶＰＰ／２の値になるように設計しうる。こ
こに、ＶＰＰ／２＞ＶＣＣ−ＶF1である。
なるとダイオード回路ＤＣ１が自動的にターンオフし、
低電圧源ＶＣＣをバイアス電圧ＶＢＩＡＳから分離す
る。ダイオード回路ＤＣ１を逆バイアスする為には、Ｖ
ＢＩＡＳが代表的に約ＶＣＣ＋１Ｖ又はそれ以上の電圧
を有するようする必要がある。従って、ダイオード回路
ＤＣ２は、高電圧源ＶＰＰが存在する場合に、電圧ＶＢ
ＩＡＳが約ＶＰＰ／２の値になるように設計しうる。こ
こに、ＶＰＰ／２＞ＶＣＣ−ＶF1である。
【００３１】高電圧源ＶＰＰが存在しない際には電圧レ
ベル変換器１０を切換える必要がなく、従って「スタン
バイ」モードにしておく。従って、ダイオード回路ＤＣ
２は自動的にターンオフする。ＶＢＩＡＳがＶＣＣ−Ｖ
F1以下に減少すると、ＶＰＰが存在するかしないかにか
かわらずＶＣＣが常に存在するとした場合に、ダイオー
ド回路ＤＣ１が自動的にターンオフする。バイアス電圧
ＶＢＩＡＳがその必要とする動作電圧よりも高く維持さ
れている限り、電流源Ｓ１が導通し続ける、すなわちよ
り一般的に言えば電流源Ｓ１を順方向バイアスする必要
があるということに注意すべきである。
ベル変換器１０を切換える必要がなく、従って「スタン
バイ」モードにしておく。従って、ダイオード回路ＤＣ
２は自動的にターンオフする。ＶＢＩＡＳがＶＣＣ−Ｖ
F1以下に減少すると、ＶＰＰが存在するかしないかにか
かわらずＶＣＣが常に存在するとした場合に、ダイオー
ド回路ＤＣ１が自動的にターンオフする。バイアス電圧
ＶＢＩＡＳがその必要とする動作電圧よりも高く維持さ
れている限り、電流源Ｓ１が導通し続ける、すなわちよ
り一般的に言えば電流源Ｓ１を順方向バイアスする必要
があるということに注意すべきである。
【００３２】低電圧源ＶＣＣが約３Ｖである場合、ダイ
オードＤ１の順方向電圧降下をできるだけ低くし、すな
わち、その定常状態での導通時の損失をできるだけ低く
し、ＶＰＰが存在しない場合にバイアス電圧ＶＢＩＡＳ
がＶＣＣの値にできるだけ近づくようにすることが重要
である。このような場合、ＶＢＩＡＳ、すなわちＶＣＣ
−ＶF1の値はカスコード段１４の状態を保持するのに充
分となる。その理由は、電圧レベル変換器１０は高電圧
源ＶＰＰが存在する場合のみ状態を切換える必要がある
為である。更に、図４の回路は複数個の電圧レベル変換
器１０の回路（図示せず）をバイアスするのに用いるこ
とができる。
オードＤ１の順方向電圧降下をできるだけ低くし、すな
わち、その定常状態での導通時の損失をできるだけ低く
し、ＶＰＰが存在しない場合にバイアス電圧ＶＢＩＡＳ
がＶＣＣの値にできるだけ近づくようにすることが重要
である。このような場合、ＶＢＩＡＳ、すなわちＶＣＣ
−ＶF1の値はカスコード段１４の状態を保持するのに充
分となる。その理由は、電圧レベル変換器１０は高電圧
源ＶＰＰが存在する場合のみ状態を切換える必要がある
為である。更に、図４の回路は複数個の電圧レベル変換
器１０の回路（図示せず）をバイアスするのに用いるこ
とができる。
【００３３】図５は図４の変形例を示す。図５を参照す
るに、ダイオード回路ＤＣ１及びＤＣ２は、ダイオード
接続したＮＭＯＳトランジスタＭＮ５，ＭＮ６及びＭＮ
７を以って構成したものとして示してある。トランジス
タＭＮ６及びＭＮ７の双方又はいずれか一方は、設計に
あたって、ＶＰＰの存在中バイアス電圧ＶＢＩＡＳを予
め定めた値に設定するように調整したアスペクト比、す
なわちＷ／Ｌ比又はゲートしきい値又はその双方を有す
るようにしうる。トランジスタＭＮ５はゲート“しきい
値調整した”トランジスタとせずに“自然の”トランジ
スタとするのが有利である。その理由は、そのゲート−
ソーススイッチングしきい値ＶTHが低くなり、これによ
り所定のアスペクト比に対しバイアス電圧ＶＢＩＡＳを
大きくする為である。これとは逆に、トランジスタＭＮ
６及びＭＮ７の双方又ははいずれか一方は“自然の”Ｎ
ＭＯＳトランジスタとせでに“しきい値調整した”ＮＭ
ＯＳトランジスタとするのが有利である。その理由は、
これらの組合せたスイッチングしきい値を電圧源ＶＣＣ
よりもほぼ１Ｖ大きくする必要がある為である。更に、
トランジスタＭＮ５と、トランジスタＭＮ６及びＭＮ７
の双方又はいずれか一方とをそれぞれ“自然の”及び
“しきい値調整した”トランジスタとするのが有利であ
る。
るに、ダイオード回路ＤＣ１及びＤＣ２は、ダイオード
接続したＮＭＯＳトランジスタＭＮ５，ＭＮ６及びＭＮ
７を以って構成したものとして示してある。トランジス
タＭＮ６及びＭＮ７の双方又はいずれか一方は、設計に
あたって、ＶＰＰの存在中バイアス電圧ＶＢＩＡＳを予
め定めた値に設定するように調整したアスペクト比、す
なわちＷ／Ｌ比又はゲートしきい値又はその双方を有す
るようにしうる。トランジスタＭＮ５はゲート“しきい
値調整した”トランジスタとせずに“自然の”トランジ
スタとするのが有利である。その理由は、そのゲート−
ソーススイッチングしきい値ＶTHが低くなり、これによ
り所定のアスペクト比に対しバイアス電圧ＶＢＩＡＳを
大きくする為である。これとは逆に、トランジスタＭＮ
６及びＭＮ７の双方又ははいずれか一方は“自然の”Ｎ
ＭＯＳトランジスタとせでに“しきい値調整した”ＮＭ
ＯＳトランジスタとするのが有利である。その理由は、
これらの組合せたスイッチングしきい値を電圧源ＶＣＣ
よりもほぼ１Ｖ大きくする必要がある為である。更に、
トランジスタＭＮ５と、トランジスタＭＮ６及びＭＮ７
の双方又はいずれか一方とをそれぞれ“自然の”及び
“しきい値調整した”トランジスタとするのが有利であ
る。
【００３４】前述したダイオードのいずれか又はすべて
は、ｐ−ｎダイオード、ツェナーダイオード、ＭＯＳダ
イオード又はショットキーダイオードを適切に選択し接
続した組合せを以って構成することができることに注意
すべきである。
は、ｐ−ｎダイオード、ツェナーダイオード、ＭＯＳダ
イオード又はショットキーダイオードを適切に選択し接
続した組合せを以って構成することができることに注意
すべきである。
【００３５】本発明の一適用例は３つの電源端子を有す
るメモリ回路、特に、低電圧源ＶＣＣの値が約３Ｖ又は
それ以下であり、高電圧源ＶＰＰの値がＶＣＣよりも可
成り大きい、すなわち約１２Ｖである３重電源ＥＥＰＲ
ＯＭ又はフラッシュＥＥＰＲＯＭメモリ回路である。或
いはまた、メモリ回路は２つの電源端子と内部回路、す
なわち第２の正の電圧を第１の正の電圧から発生又は取
出す電荷ポンプ及び／又は分圧器とを有するようにしう
る。
るメモリ回路、特に、低電圧源ＶＣＣの値が約３Ｖ又は
それ以下であり、高電圧源ＶＰＰの値がＶＣＣよりも可
成り大きい、すなわち約１２Ｖである３重電源ＥＥＰＲ
ＯＭ又はフラッシュＥＥＰＲＯＭメモリ回路である。或
いはまた、メモリ回路は２つの電源端子と内部回路、す
なわち第２の正の電圧を第１の正の電圧から発生又は取
出す電荷ポンプ及び／又は分圧器とを有するようにしう
る。
【００３６】図６は、ＥＥＰＲＯＭ又はフラッシュＥＥ
ＰＲＯＭメモリ回路に用いられる種類の単一のフローテ
ィングゲートＭＯＳトランジスタメモリセルの簡単化し
たブロック線図を示す。図６を参照するに、メモリセル
４０は、制御ゲート端子４２、ドレイン端子４４及びソ
ース端子４６を持つ３端子フローティングケートＮＭＯ
Ｓトランジスタを有し、基板端子（図示せず）は負電圧
源ＶＳＳに接続されている。ゲート端子４２はゲート端
子スイッチ４８の出力端子に接続され、ソース端子４６
はソース端子スイッチ５０の出力端子に接続され、ドレ
イン端子４４はビットライン端子５２に接続されてい
る。
ＰＲＯＭメモリ回路に用いられる種類の単一のフローテ
ィングゲートＭＯＳトランジスタメモリセルの簡単化し
たブロック線図を示す。図６を参照するに、メモリセル
４０は、制御ゲート端子４２、ドレイン端子４４及びソ
ース端子４６を持つ３端子フローティングケートＮＭＯ
Ｓトランジスタを有し、基板端子（図示せず）は負電圧
源ＶＳＳに接続されている。ゲート端子４２はゲート端
子スイッチ４８の出力端子に接続され、ソース端子４６
はソース端子スイッチ５０の出力端子に接続され、ドレ
イン端子４４はビットライン端子５２に接続されてい
る。
【００３７】ゲート端子スイッチ４８は３つのすべての
電圧源ＶＰＰ，ＶＣＣ及びＶＳＳに接続されており、ソ
ース端子スイッチ５０は電圧源ＶＰＰ及びＶＳＳにのみ
接続されている。ビットライン端子スイッチ５２はプロ
グラマブル負荷回路５４からの入力接続ライン５３と、
センス増幅器５６への出力接続ライン５５とを有してい
る。
電圧源ＶＰＰ，ＶＣＣ及びＶＳＳに接続されており、ソ
ース端子スイッチ５０は電圧源ＶＰＰ及びＶＳＳにのみ
接続されている。ビットライン端子スイッチ５２はプロ
グラマブル負荷回路５４からの入力接続ライン５３と、
センス増幅器５６への出力接続ライン５５とを有してい
る。
【００３８】ゲート端子スイッチ４８、ソース端子スイ
ッチ５０及びビットライン端子スイッチ５２のすべてが
入力制御信号ＲＥＡＤ，ＥＲＡＳＥ及びＷＲＩＴＥに対
するそれぞれの接続ライン５８，６０及び６２を有して
いる。ゲート端子スイチは入力制御信号ＶＥＲＩＦＹに
対する接続ライン６３をも有しており、この入力制御信
号はメモリセルが正しく書込まれたか或いはプログラミ
ングされたかを確認するのに用いられる。
ッチ５０及びビットライン端子スイッチ５２のすべてが
入力制御信号ＲＥＡＤ，ＥＲＡＳＥ及びＷＲＩＴＥに対
するそれぞれの接続ライン５８，６０及び６２を有して
いる。ゲート端子スイチは入力制御信号ＶＥＲＩＦＹに
対する接続ライン６３をも有しており、この入力制御信
号はメモリセルが正しく書込まれたか或いはプログラミ
ングされたかを確認するのに用いられる。
【００３９】本発明の基本的な適用は、書込み（ＷＲＴ
Ｅ）又は消去（ＥＲＡＳＥ）サイクル中図３の電圧レベ
ル変換器１０の相補出力信号ＯＵＴH 及びＮＯＵＴH を
直接用いて端子スイッチ４８，５０及び５２を制御する
ことにある。例えば、しばしばプログラム（ＰＲＯＧＲ
ＡＭ）サイクルと称するＷＲＩＴＥサイクル中、電圧Ｖ
ＰＰをゲート端子４２に存在させる必要があり、これを
達成する為には、ＷＲＩＴＥ制御信号をほぼＶＰＰの電
圧としてゲート端子スイッチ４８をターン・オンさせる
必要がある。同様に、ＥＲＡＳＥサイクル中電圧ＶＰＰ
をソース端子４６に存在させる必要があり、これを達成
する為には、ＥＲＡＳＥ制御信号をほぼＶＰＰの電圧と
してソース端子スイッチ５０をターン・オンさせる必要
がある。
Ｅ）又は消去（ＥＲＡＳＥ）サイクル中図３の電圧レベ
ル変換器１０の相補出力信号ＯＵＴH 及びＮＯＵＴH を
直接用いて端子スイッチ４８，５０及び５２を制御する
ことにある。例えば、しばしばプログラム（ＰＲＯＧＲ
ＡＭ）サイクルと称するＷＲＩＴＥサイクル中、電圧Ｖ
ＰＰをゲート端子４２に存在させる必要があり、これを
達成する為には、ＷＲＩＴＥ制御信号をほぼＶＰＰの電
圧としてゲート端子スイッチ４８をターン・オンさせる
必要がある。同様に、ＥＲＡＳＥサイクル中電圧ＶＰＰ
をソース端子４６に存在させる必要があり、これを達成
する為には、ＥＲＡＳＥ制御信号をほぼＶＰＰの電圧と
してソース端子スイッチ５０をターン・オンさせる必要
がある。
【００４０】図７は、ＥＥＰＲＯＭ又はフラッシュＥＥ
ＰＲＯＭセルの端子スイッチの一部分の一実施例の一部
ブロック及び一部回路にした図を示す。この図７を参照
するに、この図７は本発明のより一層複雑な適用例を示
す。この特定例では、自動電源電圧検知バイアス段３０
の出力端子３２に接続される端子スイッチ４８，５０又
は５２が２つの電圧レベル変換器７０及び７２と、２つ
のＰＭＯＳトランジスタＭＰ１０及びＭＰ１１と、端子
スイッチの出力端子ＯＴを保護する保護回路７３とを有
している。
ＰＲＯＭセルの端子スイッチの一部分の一実施例の一部
ブロック及び一部回路にした図を示す。この図７を参照
するに、この図７は本発明のより一層複雑な適用例を示
す。この特定例では、自動電源電圧検知バイアス段３０
の出力端子３２に接続される端子スイッチ４８，５０又
は５２が２つの電圧レベル変換器７０及び７２と、２つ
のＰＭＯＳトランジスタＭＰ１０及びＭＰ１１と、端子
スイッチの出力端子ＯＴを保護する保護回路７３とを有
している。
【００４１】バイアス段３０は電圧レベル変換器７０及
び７２の双方をバイアスし、これら変換器はＲＥＡＤ，
ＥＲＡＳＥ又はＷＲＩＴＥ制御信号のいずれかに相当す
る低電圧レベル、すなわちＶＣＣの信号により双方共一
緒に制御される。バイアス段３０及び電圧レベル変換器
７０は双方共電圧源ＶＰＰ，ＶＣＣ及びＶＳＳから直接
給電される。
び７２の双方をバイアスし、これら変換器はＲＥＡＤ，
ＥＲＡＳＥ又はＷＲＩＴＥ制御信号のいずれかに相当す
る低電圧レベル、すなわちＶＣＣの信号により双方共一
緒に制御される。バイアス段３０及び電圧レベル変換器
７０は双方共電圧源ＶＰＰ，ＶＣＣ及びＶＳＳから直接
給電される。
【００４２】トランジスタＭＰ１０のソース及び基板端
子は電圧源ＶＰＰに接続され、そのゲート端子は電圧レ
ベル変換器７０の高電圧出力端子の１つに接続され且つ
これにより制御される。トランジスタＭＰ１０及びＭＰ
１１のドレイン端子７４は互いに接続され、トランジス
タＭＰ１１のソース及び基板端子は端子スイッチの出力
端子ＯＴを構成する。トランジスタＭＰ１１のゲート端
子は電圧レベル変換器７２の高電圧出力端子の１つに接
続され且つこれにより制御される。この高電圧出力端子
は電圧レベル変換器７０の同じ高電圧出力端子に対応す
る。
子は電圧源ＶＰＰに接続され、そのゲート端子は電圧レ
ベル変換器７０の高電圧出力端子の１つに接続され且つ
これにより制御される。トランジスタＭＰ１０及びＭＰ
１１のドレイン端子７４は互いに接続され、トランジス
タＭＰ１１のソース及び基板端子は端子スイッチの出力
端子ＯＴを構成する。トランジスタＭＰ１１のゲート端
子は電圧レベル変換器７２の高電圧出力端子の１つに接
続され且つこれにより制御される。この高電圧出力端子
は電圧レベル変換器７０の同じ高電圧出力端子に対応す
る。
【００４３】電圧レベル変換器７２は電圧源ＶＣＣ及び
ＶＳＳから直接給電されると共に電圧源ＶＰＰからトラ
ンジスタＭＰ１０及びＭＰ１１を介して間接的に給電さ
れる。すなわち、電圧レベル変換器７２の高電圧電源端
子は端子スイッチの出力端子ＯＴに接続されている。
ＶＳＳから直接給電されると共に電圧源ＶＰＰからトラ
ンジスタＭＰ１０及びＭＰ１１を介して間接的に給電さ
れる。すなわち、電圧レベル変換器７２の高電圧電源端
子は端子スイッチの出力端子ＯＴに接続されている。
【００４４】保護回路７３はすべての電圧源ＶＰＰ，Ｖ
ＣＣ及びＶＳＳと、出力端子ＯＴと、トランジスタＭＰ
１０及びＭＰ１１のドレイン端子７４とに接続されてい
る。保護回路７３の主目的は、トランジスタＭＰ１１の
ドレイン及びソース端子間の電位差をトランジスタＭＰ
１１のターン・オン中及びその後に最小に保つようにす
ることである。
ＣＣ及びＶＳＳと、出力端子ＯＴと、トランジスタＭＰ
１０及びＭＰ１１のドレイン端子７４とに接続されてい
る。保護回路７３の主目的は、トランジスタＭＰ１１の
ドレイン及びソース端子間の電位差をトランジスタＭＰ
１１のターン・オン中及びその後に最小に保つようにす
ることである。
【００４５】図７に示す端子スイッチの構成は当業者に
とって既知である為、この回路の動作説明は省略する。
図７について認識すべき点は、電圧レベル変換器７０及
び７２をバイアスする自動電源電圧検知バイアス段３０
をＲＥＡＤ，ＥＲＡＳＥ又はＷＲＩＴＥ機能の目的に対
し適用することである。
とって既知である為、この回路の動作説明は省略する。
図７について認識すべき点は、電圧レベル変換器７０及
び７２をバイアスする自動電源電圧検知バイアス段３０
をＲＥＡＤ，ＥＲＡＳＥ又はＷＲＩＴＥ機能の目的に対
し適用することである。
【００４６】図８は、ＥＥＰＲＯＭ又はフラッシュＥＥ
ＰＲＯＭメモリセルの端子スイッチの他の一部分の実施
例を一部ブロック及び一部回路にした図を示す。図８を
参照するに、この特定例では、ゲート端子スイッチ４８
が他の電圧レベル変換器８０と、ＮＭＯＳトランジスタ
ＭＮ１０と、分圧器８２とを有する。
ＰＲＯＭメモリセルの端子スイッチの他の一部分の実施
例を一部ブロック及び一部回路にした図を示す。図８を
参照するに、この特定例では、ゲート端子スイッチ４８
が他の電圧レベル変換器８０と、ＮＭＯＳトランジスタ
ＭＮ１０と、分圧器８２とを有する。
【００４７】バイアス段３０は、低電圧レベルＶＥＲＩ
ＦＹ（確認）制御信号により制御される電圧レベル変換
器８０をバイアスする。バイアス段３０と電圧レベル変
換器８０との双方は電圧源ＶＰＰ，ＶＣＣ及びＶＳＳか
ら直接給電される。分圧器８２は電圧源ＶＰＰ及びＶＳ
Ｓから給電され、ＶＰＰから取出される約７Ｖの電位を
出力端子８４を介して生ぜしめる。
ＦＹ（確認）制御信号により制御される電圧レベル変換
器８０をバイアスする。バイアス段３０と電圧レベル変
換器８０との双方は電圧源ＶＰＰ，ＶＣＣ及びＶＳＳか
ら直接給電される。分圧器８２は電圧源ＶＰＰ及びＶＳ
Ｓから給電され、ＶＰＰから取出される約７Ｖの電位を
出力端子８４を介して生ぜしめる。
【００４８】ＮＭＯＳトランジスタＭＮ１０のドレイン
端子はゲート端子スイッチ４８の出力端子４２に接続さ
れており、そのゲート端子は電圧レベル変換器８０の高
電圧出力端子の１つに接続されてこの出力端子により制
御され、そのソース端子は分圧器８２の出力端子８４に
接続され、その基板端子は電圧源ＶＳＳに接続されてい
る。
端子はゲート端子スイッチ４８の出力端子４２に接続さ
れており、そのゲート端子は電圧レベル変換器８０の高
電圧出力端子の１つに接続されてこの出力端子により制
御され、そのソース端子は分圧器８２の出力端子８４に
接続され、その基板端子は電圧源ＶＳＳに接続されてい
る。
【００４９】図８に示す端子スイチの構成も当業者にと
って既知である為、この回路の動作説明は省略する。図
８に対し認識すべき点は、電圧レベル変換器８０をバイ
アスする自動電源電圧検知バイアス段３０を電圧源ＶＰ
Ｐの存在中ＷＲＩＴＥサイクルを確認する目的に適用す
ることである。
って既知である為、この回路の動作説明は省略する。図
８に対し認識すべき点は、電圧レベル変換器８０をバイ
アスする自動電源電圧検知バイアス段３０を電圧源ＶＰ
Ｐの存在中ＷＲＩＴＥサイクルを確認する目的に適用す
ることである。
【００５０】電力低下モードを必要とする場合には直流
電流路を遮断して電力消費量を節約するように１つ又は
複数のスイッチング素子（図示せず）を自動電源電圧検
知バイアス段３０内に容易に組込むことができる。スイ
ッチング素子は電流源Ｓ１の上側又は下側のいずれかに
配置することができる。
電流路を遮断して電力消費量を節約するように１つ又は
複数のスイッチング素子（図示せず）を自動電源電圧検
知バイアス段３０内に容易に組込むことができる。スイ
ッチング素子は電流源Ｓ１の上側又は下側のいずれかに
配置することができる。
【００５１】自動バイアス回路３０の多くの変形は本発
明の範囲を逸脱することなく等業者にとって容易に推考
しうるものである。種々の変形例はダイオード接続した
ＭＯＳダイオード、ｐ−ｎ接合ダイオード、ツェナーダ
イオード又はショットキーダイオードの組合せの使用
や、スイッチング素子を構成するＭＯＳ及び／又はバイ
ポーラトランジスタの使用である。
明の範囲を逸脱することなく等業者にとって容易に推考
しうるものである。種々の変形例はダイオード接続した
ＭＯＳダイオード、ｐ−ｎ接合ダイオード、ツェナーダ
イオード又はショットキーダイオードの組合せの使用
や、スイッチング素子を構成するＭＯＳ及び／又はバイ
ポーラトランジスタの使用である。
【図１】既知の電圧レベル変換器を示すブロック線図で
ある。
ある。
【図２】図１の詳細回路図である。
【図３】本発明により電圧レベル変換器をバイアスする
自動バイアス段の一実施例を示すブロック線図である。
自動バイアス段の一実施例を示すブロック線図である。
【図４】図３の自動バイアス段の一例を示す回路図であ
る。
る。
【図５】図３の自動バイアス段の他の例を示す回路図で
ある。
ある。
【図６】ＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭメモ
リ回路に用いられる種類の単一フローティングゲートＭ
ＯＳトランジスタメモリセルを簡単化して示すブロック
線図である。
リ回路に用いられる種類の単一フローティングゲートＭ
ＯＳトランジスタメモリセルを簡単化して示すブロック
線図である。
【図７】ＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭメモ
リセルの端子スイッチの一部分の一実施例を示す部分的
ブロック及び部分的回路図である。
リセルの端子スイッチの一部分の一実施例を示す部分的
ブロック及び部分的回路図である。
【図８】ＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭメモ
リセルの端子スイッチの他の部分の一実施例を示す部分
的ブロック及び部分的回路図である。
リセルの端子スイッチの他の部分の一実施例を示す部分
的ブロック及び部分的回路図である。
１０ 電圧レベル変換器 １２ 交差結合段 １４ カスコード段 １６ スイッチング段 ３０ 自動バイアス段 ４０ メモリセル ４８ ゲート端子スイッチ ５０ ソース端子スイッチ ５２ ビットライン端子スイッチ ５４ プログラマブル負荷回路 ５６ センス増幅器 ７０，７２，８０ 電圧レベル変換器 ７３ 保護回路 ８２ 分圧器
Claims (16)
- 【請求項１】 入力バイアス端子（25）と、第１低電圧
源（ＶＣＣ）、第２高電圧源（ＶＰＰ）及び基準電圧源
（ＶＳＳ）への接続ラインと、相補の高電圧出力信号を
生じる第１及び第２出力端子（18，20）と、入力制御端
子（26）とを有する電圧レベル変換器（10）において、 前記の入力バイアス端子（25）が自動バイアス段（30）
の第３出力端子（32）に接続され、この自動バイアス段
（30）は、前記の第２高電圧源（ＶＰＰ）の電圧が存在
しない場合に前記の第３出力端子（32）にほぼ前記の第
１低電圧源（ＶＣＣ）の電圧を生ぜしめるとともに前記
の第２高電圧源（ＶＰＰ）の電圧が存在する場合に前記
の第１低電圧源（ＶＣＣ）の電圧よりも高い第３電圧を
生ぜしめるために前記の電圧源（ＶＣＣ，ＶＰＰ，ＶＳ
Ｓ）への接続ラインを有しており、前記の第３電圧は前
記の第２高電圧源（ＶＰＰ）の電圧から取出されるよう
になっていることを特徴とする電圧レベル変換器。 - 【請求項２】 請求項１に記載の電圧レベル変換器（1
0）において、 前記のバイアス段（30）が、 − 第１低電圧源（ＶＣＣ）と第３出力端子（32）との
間に接続され、低電圧降下を生ぜしめる第１単方向電流
導通手段と、 − 第２高電圧源（ＶＰＰ）と第３出力端子（32）との
間に接続され、選択した電圧降下を生ぜしめる第２単方
向電流導通手段と、 − 第３出力端子（32）と基準電圧源（ＶＳＳ）との間
に接続された第３電流導通手段とを具えていることを特
徴とする電圧レベル変換器。 - 【請求項３】 請求項２に記載の電圧レベル変換器にお
いて、 − 前記の第１単方向電流導通手段が第１ダイオード
（Ｄ１）を有し、 − 前記の第２単方向電流導通手段が第２ダイオード
（Ｄ２）を有し、 − 前記の第３電流導通手段が電流源（Ｓ１）を有して
いることを特徴とする電圧レベル変換器。 - 【請求項４】 請求項３に記載の電圧レベル変換器（1
0）において、 前記の第１又は第２ダイオード（Ｄ１，Ｄ２）がダイオ
ード接続のｎチャネルＭＯＳトランジスタであることを
特徴とする電圧レベル変換器。 - 【請求項５】 請求項３に記載の電圧レベル変換器（1
0）において、 前記の第２単方向電流導通手段が更に、前記の第２ダイ
オード（Ｄ２）と直列に接続された少なくとも第３ダイ
オード（Ｄ３）を有していることを特徴とする電圧レベ
ル変換器。 - 【請求項６】 請求項５に記載の電圧レベル変換器（1
0）において、 前記の第１ダイオード（Ｄ１）、第２ダイオード（Ｄ
２）及び少なくとも１つの第３ダイオード（Ｄ３）のう
ちの１つ又は任意の組合せをダイオード接続されたｎチ
ャネルＭＯＳトランジスタ（ＭＮ５，ＭＮ６，ＭＮ７）
としたことを特徴とする電圧レベル変換器。 - 【請求項７】 請求項４又は６に記載の電圧レベル変換
器（10）において、 ダイオード接続されたｎチャネルＭＯＳトランジスタと
して接続された前記の第１ダイオード（Ｄ１）をいわゆ
る“自然の”ＭＯＳトランジスタとしたことを特徴とす
る電圧レベル変換器。 - 【請求項８】 請求項１〜７のいずれか一項に記載の電
圧レベル変換器（10）において、 この電圧レベル変換器が更に、前記の第３出力端子（3
2）と前記の基準電圧源（ＶＳＳ）との間の電流の流れ
を中断する被制御スイッチング手段を有していることを
特徴とする電圧レベル変換器。 - 【請求項９】 請求項１〜８のいずれか一項に記載の電
圧レベル変換器（10）において、 この電圧レベル変換器（10）が、 − 前記の第２高電圧源（ＶＰＰ）に接続され、第１及
び第２出力端子（18，20）に第１及び第２高電圧出力信
号（ＯＵＴH , ＮＯＵＴH ）をそれぞれ発生する交差結
合段（12）と、 − 第１及び第２入力端子と、第４及び第５出力端子
（22，24）と、入力バイアス端子（25）とを有し、第２
高電圧源（ＶＰＰ）及び基準電圧源（ＶＳＳ）間をバッ
ファリングするカスコード段（14）であって、前記の第
１及び第２入力端子が前記の第１及び第２出力端子（1
8，20）にそれぞれ接続され、前記の入力バイアス端子
（25）が前記の第３出力端子（32）に接続されている当
該カスコード段（14）と、 − 第１低電圧源（ＶＣＣ）及び基準電圧源（ＶＳＳ）
に接続され、第３及び第４入力端子と入力制御端子（2
6）とを有するスイッイチング段（16）であって、前記
の第３及び第４入力端子が前記の第４及び第５出力端子
（22，24）にそれぞれ接続されている当該スイッチング
段（16）とを具えていることを特徴とする電圧レベル変
換器。 - 【請求項１０】 請求項９に記載の電圧レベル変換器
（10）において、 − 前記の交差結合段（12）が第１及び第２ｐチャネル
ＭＯＳトランジスタ（ＭＰ１，ＭＰ２）を有し、 − 前記のカスコード段（14）が第１及び第２ｎチャネ
ルＭＯＳトランジスタ（ＭＮ１，ＭＮ２）を有し、 − 前記のスイッチング段（16）が第３及び第４ｎチャ
ネルＭＯＳトランジスタ（ＭＮ３，ＭＮ４）と、インバ
ータ段（ＩＮＶ１）とを有し、 このインバータ段（ＩＮＶ１）は第１低電圧源（ＶＣ
Ｃ）及び基準電圧源（ＶＳＳ）間に接続され、入力制御
端子（26）及び第３ｎチャネルＭＯＳトランジスタ（Ｍ
Ｎ３）のゲート端子に接続された入力端子と、第４ｎチ
ャネルＭＯＳトランジスタ（ＭＮ４）のゲート端子に接
続された出力端子（28）とを有していることを特徴とす
る電圧レベル変換器。 - 【請求項１１】 請求項１〜１０のいずれか一項に記載
の電圧レベル変換器（10）において、 この電圧レベル変換器がメモリ装置の１つ以上のメモリ
セル又は複数のメモリセルのブロックにおける１つ以上
の端子スイッチ（48，50，52）の一部を構成しているこ
とを特徴とする電圧レベル変換器。 - 【請求項１２】 請求項１１に記載の電圧レベル変換器
（10）において、 前記のメモリ装置がＥＥＰＲＯＭ又はフラッシュＥＥＰ
ＲＯＭメモリ回路であることを特徴とする電圧レベル変
換器。 - 【請求項１３】 請求項１１又は１２に記載の電圧レベ
ル変換器（10）において、 前記の１つ以上の端子スイッチ（48，50，52）が、 − 第１及び第２電圧レベル変換器（70，72）と、 − 第３及び第４ｐチャネルＭＯＳトランジスタ（ＭＰ
10，ＭＰ11）と、 − 端子スイッチの出力端子（ＯＴ）を保護する回路と
を有しており、 − 第１電圧レベル変換器（70）は前記の電圧源（ＭＣ
Ｃ，ＶＰＰ，ＶＳＳ）から直接給電され、 − 第２電圧レベル変換器（72）は第１低電圧源（ＶＣ
Ｃ）及び基準電圧源（ＶＳＳ）から直接、第２高電圧源
（ＶＰＰ）からは第３及び第４ｐチャネルＭＯＳトラン
ジスタ（ＭＰ10，ＭＰ11）を介して間接的に給電され、 − 第１及び第２電圧レベル変換器（70，72）の入力制
御端子（26）は一緒に接続され且つ制御され、 − 第１及び第２電圧レベル変換器（70，72）の入力バ
イアス端子（25）はバイアス段（30）の出力端子（32）
により一緒に接続され且つ制御され、 − 第３ｐチャネルＭＯＳトランジスタ（ＭＰ10）のソ
ース及び基板端子は第２高電圧源（ＶＰＰ）に接続さ
れ、そのゲート端子は第１電圧レベル変換器（70）の出
力端子の１つに接続され、 − 第４ｐチャネルＭＯＳトランジスタ（ＭＰ11）のド
レイン端子（74）は第３ｐチャネルＭＯＳトランジスタ
（ＭＰ10）のドレイン端子に接続され、第４ｐチャネル
ＭＯＳトランジスタのソース及び基板端子は端子スイッ
チの出力端子（ＯＴ）に接続され、第４ｐチャネルＭＯ
Ｓトランジスタゲート端子は第２電圧レベル変換器（7
2）の出力端子の１つに接続され、 − 端子スイッチの出力端子を保護する回路が、電圧源
（ＶＣＣ，ＶＰＰ，ＶＳＳ）と、第３及び第４ｐチャネ
ルＭＯＳトランジスタ（ＭＰ10，ＭＰ11）のドレイン端
子（74）と、端子スイッチの出力端子とに対する接続ラ
インとを有していることを特徴とする電圧レベル変換
器。 - 【請求項１４】 請求項１３に記載の電圧レベル変換器
（10）において、 前記の１つ以上の端子スイッチが、 − 前記の電圧源（ＶＣＣ，ＶＰＰ，ＶＳＳ）から直接
給電され、入力制御端子（26）及び入力バイアス端子
（25）を有する第３電圧レベル変換器（80）と、 − 出力電圧を生じる第６出力端子（84）を有し、第２
高電圧源（ＶＰＰ）及び基準電圧源（ＶＳＳ）によって
給電される分圧器（82）と、 − 端子スイッチの出力端子（ＯＴ）に接続されたドレ
イン端子と、基準電圧源（ＶＳＳ）に接続された基板端
子と、第３電圧レベル変換器（80）の出力端子の１つに
接続されたゲート端子と、第６出力端子（84）に接続さ
れたソース端子とを有する第５ｎチャネルＭＯＳトラン
ジスタ（ＭＮ10）とを具えていることを特徴とする電圧
レベル変換器。 - 【請求項１５】 電圧レベル変換器（10）を、 − 当該電圧レベル変換器を動作させる必要がない場合
に、第１低電圧源（ＶＣＣ）から取出される低バイアス
電圧により自動的にバイアスし、 − 当該電圧レベル変換器を動作させる必要がある場合
に、第２高電圧源（ＶＰＰ）から取出される高バイアス
電圧により自動的にバイアスすることを特徴とする電圧
レベル変換器バイアス方法。 - 【請求項１６】 請求項１５に記載の電圧レベル変換器
バイアス方法において、 − 低バイアス電圧をほぼ第１低電圧源（ＶＣＣ）の電
圧とし、 − 高バイアス電圧を低バイアス電圧よりも大きな選択
電圧とすることを特徴とする電圧レベル変換器バイアス
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9423051:3 | 1994-11-15 | ||
| GB9423051A GB9423051D0 (en) | 1994-11-15 | 1994-11-15 | A voltage level converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08287695A true JPH08287695A (ja) | 1996-11-01 |
| JP2816124B2 JP2816124B2 (ja) | 1998-10-27 |
Family
ID=10764438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29678495A Expired - Fee Related JP2816124B2 (ja) | 1994-11-15 | 1995-11-15 | 電圧レベル変換器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5764097A (ja) |
| EP (1) | EP0713167B1 (ja) |
| JP (1) | JP2816124B2 (ja) |
| DE (1) | DE69517287T2 (ja) |
| GB (1) | GB9423051D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009163874A (ja) * | 2009-04-20 | 2009-07-23 | Renesas Technology Corp | 半導体装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2787921A1 (fr) * | 1998-12-23 | 2000-06-30 | St Microelectronics Sa | Circuit cmos haute tension |
| US6122204A (en) * | 1999-05-26 | 2000-09-19 | National Semiconductor Corporation | Sense amplifier having a bias circuit with a reduced size |
| US6396326B1 (en) * | 2000-06-30 | 2002-05-28 | Intel Corporation | High voltage driver having overshoot/undershoot protection circuitry |
| US20020075875A1 (en) * | 2000-09-22 | 2002-06-20 | Narad Networks, Inc. | Broadband system with transmission scheduling and flow control |
| US6697282B1 (en) * | 2000-09-29 | 2004-02-24 | Intel Corporation | Reference voltage generator employing large flash memory cells coupled to threshold tuning devices |
| US6914451B2 (en) * | 2001-10-17 | 2005-07-05 | Optillion Operations Ab | Adaptive level binary logic |
| US20040257125A1 (en) * | 2003-06-23 | 2004-12-23 | Cheng William W. | Trickle current-cascode DAC |
| JP5024141B2 (ja) * | 2008-03-21 | 2012-09-12 | 富士通セミコンダクター株式会社 | パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体 |
| JP5194954B2 (ja) | 2008-03-31 | 2013-05-08 | 富士通セミコンダクター株式会社 | レベルコンバータ |
| WO2010073489A1 (ja) | 2008-12-26 | 2010-07-01 | 株式会社アドバンテスト | スイッチ装置、および試験装置 |
| TWI483550B (zh) * | 2012-07-16 | 2015-05-01 | Novatek Microelectronics Corp | 動態控制電位移位電路 |
| DE102016115600B4 (de) | 2016-08-23 | 2026-02-19 | Infineon Technologies Ag | Pegelumsetzer und verfahren zum betreiben von diesem |
| US10630293B2 (en) * | 2017-03-31 | 2020-04-21 | Adanced Micro Devices, Inc. | High speed transmitter |
| US10938348B1 (en) * | 2019-10-30 | 2021-03-02 | Psemi Corporation | Complete turn off and protection of branched cascode amplifier |
| US12255645B2 (en) * | 2022-08-12 | 2025-03-18 | Ememory Technology Inc. | Programming method of non-volatile memory cell |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06152383A (ja) * | 1992-11-09 | 1994-05-31 | Seiko Epson Corp | 信号電圧レベル変換回路及び出力バッファ回路 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4565932A (en) * | 1983-12-29 | 1986-01-21 | Motorola, Inc. | High voltage circuit for use in programming memory circuits (EEPROMs) |
| JPS61151898A (ja) * | 1984-12-26 | 1986-07-10 | Fujitsu Ltd | 半導体記憶装置におけるワ−ド線ドライバ回路 |
| JPH0632230B2 (ja) * | 1987-03-31 | 1994-04-27 | 株式会社東芝 | 半導体不揮発性記憶装置 |
| IT1232973B (it) * | 1987-12-01 | 1992-03-11 | Sgs Microelettronica Spa | Dispositivo di commutazione dell'alimentazione di tensione per memorie non volatili in tecnologia mos |
| NL8703040A (nl) * | 1987-12-16 | 1989-07-17 | Philips Nv | Werkwijze voor het besturen van een passieve ferro-elektrisch vloeibaar kristal weergeefinrichting. |
| FR2642239B1 (fr) * | 1988-12-30 | 1991-04-05 | Cit Alcatel | Limiteur de courant et recepteur optique en faisant application |
| JPH03270319A (ja) * | 1990-03-19 | 1991-12-02 | Fujitsu Ltd | レベル変換回路 |
| JPH03283200A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法 |
| US5220534A (en) * | 1990-07-31 | 1993-06-15 | Texas Instruments, Incorporated | Substrate bias generator system |
| US5179297A (en) * | 1990-10-22 | 1993-01-12 | Gould Inc. | CMOS self-adjusting bias generator for high voltage drivers |
| US5157280A (en) * | 1991-02-13 | 1992-10-20 | Texas Instruments Incorporated | Switch for selectively coupling a power supply to a power bus |
| JP2672740B2 (ja) * | 1991-10-07 | 1997-11-05 | 三菱電機株式会社 | マイクロコンピュータ |
| US5394028A (en) * | 1992-06-26 | 1995-02-28 | Motorola, Inc. | Apparatus for transitioning between power supply levels |
| JP3003404B2 (ja) * | 1992-08-28 | 2000-01-31 | 日本電気株式会社 | 電源選択回路 |
| US5341344A (en) * | 1992-10-14 | 1994-08-23 | Optical Detective Systems, Inc. | Obstacle-detection system |
| US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
| US5457414A (en) * | 1992-12-22 | 1995-10-10 | At&T Ipm Corp. | Power supply loss sensor |
| US5493244A (en) * | 1994-01-13 | 1996-02-20 | Atmel Corporation | Breakdown protection circuit using high voltage detection |
-
1994
- 1994-11-15 GB GB9423051A patent/GB9423051D0/en active Pending
-
1995
- 1995-11-13 EP EP95308091A patent/EP0713167B1/en not_active Expired - Lifetime
- 1995-11-13 DE DE69517287T patent/DE69517287T2/de not_active Expired - Fee Related
- 1995-11-15 US US08/555,988 patent/US5764097A/en not_active Expired - Lifetime
- 1995-11-15 JP JP29678495A patent/JP2816124B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06152383A (ja) * | 1992-11-09 | 1994-05-31 | Seiko Epson Corp | 信号電圧レベル変換回路及び出力バッファ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009163874A (ja) * | 2009-04-20 | 2009-07-23 | Renesas Technology Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69517287T2 (de) | 2000-10-26 |
| EP0713167B1 (en) | 2000-05-31 |
| GB9423051D0 (en) | 1995-01-04 |
| EP0713167A1 (en) | 1996-05-22 |
| US5764097A (en) | 1998-06-09 |
| DE69517287D1 (de) | 2000-07-06 |
| JP2816124B2 (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2816124B2 (ja) | 電圧レベル変換器 | |
| US4874967A (en) | Low power voltage clamp circuit | |
| US7504876B1 (en) | Substrate bias feedback scheme to reduce chip leakage power | |
| US5872476A (en) | Level converter circuit generating a plurality of positive/negative voltages | |
| US5027053A (en) | Low power VCC /2 generator | |
| US8531229B2 (en) | Level shifting circuit | |
| KR980006526A (ko) | 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리 | |
| KR100471737B1 (ko) | 출력회로,누설전류를감소시키기위한회로,트랜지스터를선택적으로스위치하기위한방법및반도체메모리 | |
| JPH08272467A (ja) | 基板電位発生回路 | |
| JP4074690B2 (ja) | 電圧レベル変換回路 | |
| US6320808B1 (en) | Memory read amplifier circuit with high current level discrimination capacity | |
| JPH10209853A (ja) | レベルシフト回路 | |
| JP3875285B2 (ja) | 半導体集積回路の中間電圧発生回路 | |
| JPH1188072A (ja) | Ｍｏｓ半導体集積回路 | |
| US6242971B1 (en) | Monolithically integrated selector for electrically programmable memory cell devices | |
| US6590420B1 (en) | Level shifting circuit and method | |
| US6512698B2 (en) | Semiconductor device | |
| JP3967722B2 (ja) | 半導体装置 | |
| JPH0794969A (ja) | 高速電流感知増幅器 | |
| US4751682A (en) | Sense circuit | |
| JPH06197001A (ja) | レベル変換回路 | |
| JP3055505B2 (ja) | レベル変換回路 | |
| KR100783368B1 (ko) | 스타트업모듈 | |
| US6850112B2 (en) | Device for controlling a circuit generating reference voltages | |
| KR100344830B1 (ko) | 전압 스위치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |