JPH08288300A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH08288300A JPH08288300A JP7086748A JP8674895A JPH08288300A JP H08288300 A JPH08288300 A JP H08288300A JP 7086748 A JP7086748 A JP 7086748A JP 8674895 A JP8674895 A JP 8674895A JP H08288300 A JPH08288300 A JP H08288300A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 微細で有効な、エミッタ・ベース接合の保護
構造を容易に形成できるようにすることを目的とする。 【構成】 スペーサ層4は、ドーピング濃度をエミッタ
層3よりも十分に低くし、その膜厚を100Å程度以下
に薄くして動作状態では空乏化下状態となるようにす
る。また、このスペーサ層4は、ベース層5の多数キャ
リアおよび少数キャリアに対してはポテンシャル障壁と
して働き、エミッタ層3の多数キャリアに対してはポテ
ンシャル障壁が100meV以下とほとんどない状態と
する。
構造を容易に形成できるようにすることを目的とする。 【構成】 スペーサ層4は、ドーピング濃度をエミッタ
層3よりも十分に低くし、その膜厚を100Å程度以下
に薄くして動作状態では空乏化下状態となるようにす
る。また、このスペーサ層4は、ベース層5の多数キャ
リアおよび少数キャリアに対してはポテンシャル障壁と
して働き、エミッタ層3の多数キャリアに対してはポテ
ンシャル障壁が100meV以下とほとんどない状態と
する。
Description
【0001】
【産業上の利用分野】この発明は、化合物半導体材料を
用いて高性能化を図ったヘテロ接合バイポーラトランジ
スタに関する。
用いて高性能化を図ったヘテロ接合バイポーラトランジ
スタに関する。
【0002】
【従来の技術】GaAs基板上に作成した化合物半導体
HBT(ヘテロ接合バイポーラトランジスタ)は、動作
速度,大出力動作,製造面での自由度の点で優れた素質
を持っており、次世代の超高速デバイスとして期待され
ている。他の多くのデバイスと同様に、寄生抵抗や寄生
容量を低減させるための素子の微細化は、このHBTに
おいても高速化のための基本的な手法である。微細化の
うち、ベース電極をエミッタメサに可能な限り近接させ
る技術は、ベース抵抗を低減させる上で特に重要であ
り、そのための様々なセルフアライン構造が用いられて
きた。
HBT(ヘテロ接合バイポーラトランジスタ)は、動作
速度,大出力動作,製造面での自由度の点で優れた素質
を持っており、次世代の超高速デバイスとして期待され
ている。他の多くのデバイスと同様に、寄生抵抗や寄生
容量を低減させるための素子の微細化は、このHBTに
おいても高速化のための基本的な手法である。微細化の
うち、ベース電極をエミッタメサに可能な限り近接させ
る技術は、ベース抵抗を低減させる上で特に重要であ
り、そのための様々なセルフアライン構造が用いられて
きた。
【0003】ここで、微細化にともなって問題となるの
は、エミッタ・ベース接合の周辺に発生する過剰ベース
電流が、全ベース電流に比べて相対的に大きくなり、電
流利得が低下することである。従って、通常のHBTで
は、その接合の周辺をエミッタ層の一部を用いてカバー
するいわゆるガードリング構造とし、表面再結合による
リーク電流を抑える対策がなされている。しかしなが
ら、ベース電極/エミッタメサ間隔が一定以下に狭くな
ると、ガードリングの効果が失われる。従って、微細化
に耐える新たなエミッタ・ベース接合の保護構造や材料
構造の開発が望まれている。
は、エミッタ・ベース接合の周辺に発生する過剰ベース
電流が、全ベース電流に比べて相対的に大きくなり、電
流利得が低下することである。従って、通常のHBTで
は、その接合の周辺をエミッタ層の一部を用いてカバー
するいわゆるガードリング構造とし、表面再結合による
リーク電流を抑える対策がなされている。しかしなが
ら、ベース電極/エミッタメサ間隔が一定以下に狭くな
ると、ガードリングの効果が失われる。従って、微細化
に耐える新たなエミッタ・ベース接合の保護構造や材料
構造の開発が望まれている。
【0004】材料構成の面では、AlGaAsよりも安
定と考えられるInGaPをエミッタとするInGaP
/GaAsが注目されている。すでに、寿命試験の結果
で、AlGaAs/GaAs系よりも長寿命となるとの
報告もある。しかし、InGaPをエミッタとして用い
たHBTの製造には、GaAsとInGaPとの材料の
化学的性質の違いのため、より高度な技術が要求され
る。InGaPの応用は、材料的には有利となるにもか
かわらず、一般的なトランジスタの構造を用いる限り、
微細なガードリング構造の製造は難しい。
定と考えられるInGaPをエミッタとするInGaP
/GaAsが注目されている。すでに、寿命試験の結果
で、AlGaAs/GaAs系よりも長寿命となるとの
報告もある。しかし、InGaPをエミッタとして用い
たHBTの製造には、GaAsとInGaPとの材料の
化学的性質の違いのため、より高度な技術が要求され
る。InGaPの応用は、材料的には有利となるにもか
かわらず、一般的なトランジスタの構造を用いる限り、
微細なガードリング構造の製造は難しい。
【0005】図3は、従来の典型的なnpn型InGa
P/GaAsHBTの構成を示し、(a)は断面図、
(b)はバンドダイアグラムである。同図において、1
1はGaAsからなるエミッタキャップ層、12は組成
傾斜AlGaAsからなるエミッタキャップ層、13は
AlGaAsからなるエミッタキャップ層である。ま
た、14はn形の不純物としてシリコンが導入されたI
nGaPからなるエミッタ層、15はp形の不純物とし
て炭素が導入されたGaAsからなるベース層、16は
n形の不純物としてシリコンが導入されたGaAsから
なるコレクタ層、17はGaAsからなるサブコレクタ
層、18はAuGe合金からなるエミッタ電極、19は
TiとAuとの積層金属からなるベース電極、20はA
uGe合金からなるコレクタ電極である。
P/GaAsHBTの構成を示し、(a)は断面図、
(b)はバンドダイアグラムである。同図において、1
1はGaAsからなるエミッタキャップ層、12は組成
傾斜AlGaAsからなるエミッタキャップ層、13は
AlGaAsからなるエミッタキャップ層である。ま
た、14はn形の不純物としてシリコンが導入されたI
nGaPからなるエミッタ層、15はp形の不純物とし
て炭素が導入されたGaAsからなるベース層、16は
n形の不純物としてシリコンが導入されたGaAsから
なるコレクタ層、17はGaAsからなるサブコレクタ
層、18はAuGe合金からなるエミッタ電極、19は
TiとAuとの積層金属からなるベース電極、20はA
uGe合金からなるコレクタ電極である。
【0006】図3のHBTにおいては、エミッタキャッ
プ層12,13にAlGaAsを用いるようにしている
が、エミッタ層14はInGaPであり、ガードリング
の形成は接合の周辺のエミッタ層14を薄く一定の横幅
に加工することで行われる(文献1:F.Ren et al.,IEE
E Electron Device Lett.14,p.322,1993)。InGaP
/GaAsヘテロ界面での価電子帯不連続は、AlGa
As/GaAsのそれよりも大きく、ベース中からエミ
ッタ中に逆注入するホール電流を低減する。すなわち、
電流利得の低下を防げる。これは特に、素子温度が高く
なると効果的である。なお、図3に示すHBTでは、エ
ミッタ層14の半導体材料をInGaPとするため、複
数のキャップ層を設けるようにしている。
プ層12,13にAlGaAsを用いるようにしている
が、エミッタ層14はInGaPであり、ガードリング
の形成は接合の周辺のエミッタ層14を薄く一定の横幅
に加工することで行われる(文献1:F.Ren et al.,IEE
E Electron Device Lett.14,p.322,1993)。InGaP
/GaAsヘテロ界面での価電子帯不連続は、AlGa
As/GaAsのそれよりも大きく、ベース中からエミ
ッタ中に逆注入するホール電流を低減する。すなわち、
電流利得の低下を防げる。これは特に、素子温度が高く
なると効果的である。なお、図3に示すHBTでは、エ
ミッタ層14の半導体材料をInGaPとするため、複
数のキャップ層を設けるようにしている。
【0007】図4は、従来の他の例である、npn型I
nGaP/GaAsHBTの構成を示し、(a)は断面
図、(b)はバンドダイアグラムである。同図におい
て、21はGaAsからなるエミッタ層、22はInG
aPからなるバリア層、23はGaAsからなるベース
層、24はGaAsからなるコレクタ層、25はGaA
sからなるサブコレクタ層、26はエミッタ電極、27
はベース電極、28はコレクタ電極である。
nGaP/GaAsHBTの構成を示し、(a)は断面
図、(b)はバンドダイアグラムである。同図におい
て、21はGaAsからなるエミッタ層、22はInG
aPからなるバリア層、23はGaAsからなるベース
層、24はGaAsからなるコレクタ層、25はGaA
sからなるサブコレクタ層、26はエミッタ電極、27
はベース電極、28はコレクタ電極である。
【0008】図4の構造のHBTは、トンネルエミッタ
型と呼ばれるものであり、InGaPからなるバリア層
22は十分なトンネル電流が得られるように一定以下に
薄く、かつエミッタ・ベース耐圧が確保できるように一
定以上に厚くする必要がある。報告例では、バリア層2
2の厚さとしては200Å程度が用いられている(文献
2:H.Leier et al.,Electron.Lett.29,p.868,1993)。
このトンネルエミッタ型HBTでは、意図的にガードリ
ング構造とはしないで、バリア層22をベース層23の
全面に残して、接合の保護を行うようにしている。
型と呼ばれるものであり、InGaPからなるバリア層
22は十分なトンネル電流が得られるように一定以下に
薄く、かつエミッタ・ベース耐圧が確保できるように一
定以上に厚くする必要がある。報告例では、バリア層2
2の厚さとしては200Å程度が用いられている(文献
2:H.Leier et al.,Electron.Lett.29,p.868,1993)。
このトンネルエミッタ型HBTでは、意図的にガードリ
ング構造とはしないで、バリア層22をベース層23の
全面に残して、接合の保護を行うようにしている。
【0009】
【発明が解決しようとする課題】従来は以上のように構
成されていたので、以下に示すような問題点があった。
まず、図3に示したHBT構造の第1の問題は、InG
aPからなるエミッタ層14をガードリング構造とする
ための微細加工にある。材料の特質として、InGaP
のウエットエッチングは、一般的に制御性に乏しいもの
である。このため、この微細加工には、ドライエッチン
グを用いることになる。しかし、ドライエッチングの過
程では、イオン衝撃などによりInGaPの層やGaA
sの層にダメージが発生する。その結果、InGaPや
GaAsの表面/バルク中の再結合中心密度が増大し、
それがベース電流を増大したり、素子寿命を劣化させた
りする原因となりうる。
成されていたので、以下に示すような問題点があった。
まず、図3に示したHBT構造の第1の問題は、InG
aPからなるエミッタ層14をガードリング構造とする
ための微細加工にある。材料の特質として、InGaP
のウエットエッチングは、一般的に制御性に乏しいもの
である。このため、この微細加工には、ドライエッチン
グを用いることになる。しかし、ドライエッチングの過
程では、イオン衝撃などによりInGaPの層やGaA
sの層にダメージが発生する。その結果、InGaPや
GaAsの表面/バルク中の再結合中心密度が増大し、
それがベース電流を増大したり、素子寿命を劣化させた
りする原因となりうる。
【0010】第2の問題は、仮にガードリング構造がダ
メージを受けずに形成されたとしても、加工の制御性の
制約から、残されるガードリング部分が比較的厚くな
り、そのために、ガードリング部分に電子が注入される
電流パスが生じる点である。ここで、薄層化の必要のな
い程度にエミッタ層14をはじめから適度に薄く形成す
るようにしても、ガードリング構造形成のためのドライ
エッチングのダメージの影響は前述と同様に残る。ま
た、ガードリング中の電流パスは完全には抑えられな
い。結局、エミッタとして機能すべくドーピング濃度と
厚さが設計されたn形のInGaP層にガードリング構
造を形成しようとする限り、接合の保護構造としてのガ
ードリングの加工が難しい。そして、ドライエッチング
のダメージが残るという問題が避けられない。
メージを受けずに形成されたとしても、加工の制御性の
制約から、残されるガードリング部分が比較的厚くな
り、そのために、ガードリング部分に電子が注入される
電流パスが生じる点である。ここで、薄層化の必要のな
い程度にエミッタ層14をはじめから適度に薄く形成す
るようにしても、ガードリング構造形成のためのドライ
エッチングのダメージの影響は前述と同様に残る。ま
た、ガードリング中の電流パスは完全には抑えられな
い。結局、エミッタとして機能すべくドーピング濃度と
厚さが設計されたn形のInGaP層にガードリング構
造を形成しようとする限り、接合の保護構造としてのガ
ードリングの加工が難しい。そして、ドライエッチング
のダメージが残るという問題が避けられない。
【0011】一方、トンネルエミッタ型HBTの問題
は、第1に、バリア層22が比較的薄いので、エミッタ
・ベース耐圧が十分でないことである。第2に、バリア
層22上に形成した金属をこのバリア層22を通して合
金化することでベース電極27を形成する。このため、
その合金深さの制御が必要になるとともに、ベース層2
3との接触抵抗が必ずしも低くならない。これに対し
て、バリア層22を薄くすれば、エミッタ容量の増大と
エミッタ・ベース耐圧の低下を招くという問題が起こ
る。
は、第1に、バリア層22が比較的薄いので、エミッタ
・ベース耐圧が十分でないことである。第2に、バリア
層22上に形成した金属をこのバリア層22を通して合
金化することでベース電極27を形成する。このため、
その合金深さの制御が必要になるとともに、ベース層2
3との接触抵抗が必ずしも低くならない。これに対し
て、バリア層22を薄くすれば、エミッタ容量の増大と
エミッタ・ベース耐圧の低下を招くという問題が起こ
る。
【0012】この発明は、以上のような問題点を解消す
るためになされたものであり、微細で有効な、エミッタ
・ベース接合の保護構造を容易に形成できるようにする
ことを目的とする。
るためになされたものであり、微細で有効な、エミッタ
・ベース接合の保護構造を容易に形成できるようにする
ことを目的とする。
【0013】
【課題を解決するための手段】この発明のヘテロ接合バ
イポーラトランジスタは、第1導電形のコレクタ層、こ
の上に形成された第2導電形のベース層、この上に形成
された第1導電形のエミッタ層から構成された積層構造
を含み、それぞれの層に接続する電極が設けられ、ベー
ス層がエミッタ層下の領域より延長している外部ベース
領域にこのベース層に接続する電極が形成されている。
そして、以下に示すようにして、ベース層上にスペーサ
層が形成されていることを特徴とする。まず、第1に、
そのスペーサ層は、エミッタ層にドーピングされている
不純物濃度以下の不純物濃度を有する。第2に、ベース
層の多数キャリアおよび少数キャリアに対してポテンシ
ャル障壁として働く。第3に、そのベース層の多数キャ
リアに対するポテンシャル障壁はエミッタ層のポテンシ
ャル障壁よりも高く、エミッタ層の多数キャリアに対し
ては100meV以下の障壁として働く。第4に、ヘテ
ロ接合バイポーラトランジスタの動作状態では空乏化す
る。また、このスペーサ層は、そのバンドギャップエネ
ルギーがエミッタ層側ほど大きいことを特徴とする。そ
して、そのスペーサ層は、そのバンドギャップエネルギ
ーがベース層側よりエミッタ層側に向かって階段的に増
大していることを特徴とする。
イポーラトランジスタは、第1導電形のコレクタ層、こ
の上に形成された第2導電形のベース層、この上に形成
された第1導電形のエミッタ層から構成された積層構造
を含み、それぞれの層に接続する電極が設けられ、ベー
ス層がエミッタ層下の領域より延長している外部ベース
領域にこのベース層に接続する電極が形成されている。
そして、以下に示すようにして、ベース層上にスペーサ
層が形成されていることを特徴とする。まず、第1に、
そのスペーサ層は、エミッタ層にドーピングされている
不純物濃度以下の不純物濃度を有する。第2に、ベース
層の多数キャリアおよび少数キャリアに対してポテンシ
ャル障壁として働く。第3に、そのベース層の多数キャ
リアに対するポテンシャル障壁はエミッタ層のポテンシ
ャル障壁よりも高く、エミッタ層の多数キャリアに対し
ては100meV以下の障壁として働く。第4に、ヘテ
ロ接合バイポーラトランジスタの動作状態では空乏化す
る。また、このスペーサ層は、そのバンドギャップエネ
ルギーがエミッタ層側ほど大きいことを特徴とする。そ
して、そのスペーサ層は、そのバンドギャップエネルギ
ーがベース層側よりエミッタ層側に向かって階段的に増
大していることを特徴とする。
【0014】
【作用】スペーサ層は、ベース層の多数キャリアに対し
てエミッタ層よりポテンシャル障壁が高く、かつエミッ
タ層の多数キャリアに対してはほとんど障壁とならない
ので、トランジスタの動作に大きな変化を起こすことが
ない。そして、このスペーサ層は、ベース層の多数キャ
リアキャリアおよび少数キャリアに対してポテンシャル
障壁として働くので、ベース層が露出する場合に比べて
表面再結合を抑えられる.
てエミッタ層よりポテンシャル障壁が高く、かつエミッ
タ層の多数キャリアに対してはほとんど障壁とならない
ので、トランジスタの動作に大きな変化を起こすことが
ない。そして、このスペーサ層は、ベース層の多数キャ
リアキャリアおよび少数キャリアに対してポテンシャル
障壁として働くので、ベース層が露出する場合に比べて
表面再結合を抑えられる.
【0015】
【実施例】まず、この発明の実施例を説明する前に、発
明の概要について説明する。この発明においては、HB
T構造に、エミッタ層あるいは接合のバリア層としては
機能せず、一方で、ベース層の表面保護としては有効に
働く「スペーサ層」を新たに導入するようにしたところ
に特徴がある。そして、このベース層に隣接するスペー
サ層が、注入電流の制御に直接寄与していない点が特徴
である。
明の概要について説明する。この発明においては、HB
T構造に、エミッタ層あるいは接合のバリア層としては
機能せず、一方で、ベース層の表面保護としては有効に
働く「スペーサ層」を新たに導入するようにしたところ
に特徴がある。そして、このベース層に隣接するスペー
サ層が、注入電流の制御に直接寄与していない点が特徴
である。
【0016】以下この発明の1実施例を図を参照して説
明する。 実施例1.図1は、この発明の1実施例であるnpn型
のAlGaAs/GaAsHBTの構成を示す断面図
(a)とバンドダイアグラム(b)である。同図におい
て、1はGaAsからなるエミッタキャップ層、2はA
lの組成比がエミッタキャップ層1側より徐々に増大し
ていく組成傾斜したAlGaAsからなるエミッタキャ
ップ層である。また、3はAlGaAsからなるエミッ
タ層、4はInGaPからなるスペーサ層、5はGaA
sからなるベース層、6はGaAsからなるコレクタ
層、7はGaAsからなるサブコレクタ層、8はエミッ
タ電極、9はベース電極、10はコレクタ電極である。
明する。 実施例1.図1は、この発明の1実施例であるnpn型
のAlGaAs/GaAsHBTの構成を示す断面図
(a)とバンドダイアグラム(b)である。同図におい
て、1はGaAsからなるエミッタキャップ層、2はA
lの組成比がエミッタキャップ層1側より徐々に増大し
ていく組成傾斜したAlGaAsからなるエミッタキャ
ップ層である。また、3はAlGaAsからなるエミッ
タ層、4はInGaPからなるスペーサ層、5はGaA
sからなるベース層、6はGaAsからなるコレクタ
層、7はGaAsからなるサブコレクタ層、8はエミッ
タ電極、9はベース電極、10はコレクタ電極である。
【0017】この、スペーサ層4は、ドーピング濃度を
エミッタ層3よりも十分に低くし、その膜厚を100Å
程度以下に薄くして動作状態では空乏化下状態となるよ
うにする。また、このスペーサ層4は、ベース層5の多
数キャリアおよび少数キャリアに対してはポテンシャル
障壁として働き、エミッタ層3の多数キャリアに対して
はポテンシャル障壁が100meV以下とほとんどない
状態とする。そして、この実施例の構造では、エミッタ
層3の一部を加工したガードリング構造は形成せず、ベ
ース層5の表面保護層としてスペーサ層4をベース層5
全域に形成するようにした。
エミッタ層3よりも十分に低くし、その膜厚を100Å
程度以下に薄くして動作状態では空乏化下状態となるよ
うにする。また、このスペーサ層4は、ベース層5の多
数キャリアおよび少数キャリアに対してはポテンシャル
障壁として働き、エミッタ層3の多数キャリアに対して
はポテンシャル障壁が100meV以下とほとんどない
状態とする。そして、この実施例の構造では、エミッタ
層3の一部を加工したガードリング構造は形成せず、ベ
ース層5の表面保護層としてスペーサ層4をベース層5
全域に形成するようにした。
【0018】ここで、ベース層5のエミッタ層3下より
はみ出ている部分(外部ベース)のバンドエネルギー状
態は、この層の結晶の構造やドーピング構造だけでは決
まらない。ここで問題となるのは、表面の電荷である。
表面準位密度が高いと、外部ベース表面の準位に蓄積さ
れるプラス電荷(npn型の場合)は、表面のバンドエ
ネルギーを下げる働きをする。この結果、外部ベースの
表面には、電子にとってポテンシャルの低い部分(電子
チャネル)が形成される。これらが注入電子のリークパ
スであり、過剰ベース電流の原因となる。
はみ出ている部分(外部ベース)のバンドエネルギー状
態は、この層の結晶の構造やドーピング構造だけでは決
まらない。ここで問題となるのは、表面の電荷である。
表面準位密度が高いと、外部ベース表面の準位に蓄積さ
れるプラス電荷(npn型の場合)は、表面のバンドエ
ネルギーを下げる働きをする。この結果、外部ベースの
表面には、電子にとってポテンシャルの低い部分(電子
チャネル)が形成される。これらが注入電子のリークパ
スであり、過剰ベース電流の原因となる。
【0019】これに対して、スペーサ層4に用いられて
いるInGaPは、GaAsとの伝導帯不連続がAlG
aAs/GaAsの場合よりも小さく、かつGaAsと
の価電子帯不連続がAlGaAs/GaAsの場合より
十分に大きい。そして、スペーサ層4は、材料的にも、
GaAsからなるベース層5や、AlGaAsからなる
エミッタ層3よりも、表面準位密度が低いという特徴が
ある。そして、このスペーサ層4は、ベース層5のキャ
リアに対してポテンシャル障壁として働くので、表面再
結合を防ぐことができる。
いるInGaPは、GaAsとの伝導帯不連続がAlG
aAs/GaAsの場合よりも小さく、かつGaAsと
の価電子帯不連続がAlGaAs/GaAsの場合より
十分に大きい。そして、スペーサ層4は、材料的にも、
GaAsからなるベース層5や、AlGaAsからなる
エミッタ層3よりも、表面準位密度が低いという特徴が
ある。そして、このスペーサ層4は、ベース層5のキャ
リアに対してポテンシャル障壁として働くので、表面再
結合を防ぐことができる。
【0020】ところで、前述した従来の構造(図3)で
も、GaAsからなるベース層15上にInGaPから
なるエミッタ層14があり、そしてこの上にAlGaA
sからなるエミッタキャップ層13が形成された構成と
なっている。すなわち、GaAs(ベース層)−InG
aP−AlGaAsの層構成となっており、この実施例
のからなるエミッタ層3(AlGaAs),スペーサ層
4(InGaP),ベース層5(GaAs)の構成と類
似している。しかし、図3に示す構造では、電子注入を
制御するエミッタ層14はInGaPであり、この層の
一部に動作状態で中性領域、すなわち空乏化する領域が
残る点で、前述したこの実施例の構造とは全く異なる。
も、GaAsからなるベース層15上にInGaPから
なるエミッタ層14があり、そしてこの上にAlGaA
sからなるエミッタキャップ層13が形成された構成と
なっている。すなわち、GaAs(ベース層)−InG
aP−AlGaAsの層構成となっており、この実施例
のからなるエミッタ層3(AlGaAs),スペーサ層
4(InGaP),ベース層5(GaAs)の構成と類
似している。しかし、図3に示す構造では、電子注入を
制御するエミッタ層14はInGaPであり、この層の
一部に動作状態で中性領域、すなわち空乏化する領域が
残る点で、前述したこの実施例の構造とは全く異なる。
【0021】図3に示す構造では、InGaPからなる
エミッタ層14がエミッタとして機能すること、すなわ
ちトランジスタを構成するエミッタの電位がこのエミッ
タ層14の部分で規定されることを意図している。この
ため、中性部分が存在すること、すなわちキャリアが存
在することが本質的に必要なこととなり、この実施例の
構造とは全く異なることになる。また、前述した従来の
トンネルエミッタ型HBT(図4)では、バリア層22
に一定以上の厚さが必要であり、また、このバリア層2
2が注入電流を制御している。
エミッタ層14がエミッタとして機能すること、すなわ
ちトランジスタを構成するエミッタの電位がこのエミッ
タ層14の部分で規定されることを意図している。この
ため、中性部分が存在すること、すなわちキャリアが存
在することが本質的に必要なこととなり、この実施例の
構造とは全く異なることになる。また、前述した従来の
トンネルエミッタ型HBT(図4)では、バリア層22
に一定以上の厚さが必要であり、また、このバリア層2
2が注入電流を制御している。
【0022】このことに対し、この実施例におけるスペ
ーサ層4(図1)は、より薄い状態とし、また、注入電
流の制御に直接寄与しない。この実施例におけるスペー
サ層4のエミッタ層3下よりはみ出している領域(外部
ベース)での役割は、GaAsからなるベース層5の表
面準位密度の低減が主目的である。スペーサ層4は、動
作状態で空乏化するように薄くしてあるが、その表面準
位密度の低減は達成される。そして、このように、スペ
ーサ層4が薄いので、「ガードリング中のポテンシャル
サドルポイント」に起因する電流パスを断つことができ
る。そして、有限の表面空間電荷によるベース層5表面
のバンドベンディングが小さくなり、ベース層5の表面
チャネルに蓄積されるキャリア濃度を抑制することがで
きる。
ーサ層4(図1)は、より薄い状態とし、また、注入電
流の制御に直接寄与しない。この実施例におけるスペー
サ層4のエミッタ層3下よりはみ出している領域(外部
ベース)での役割は、GaAsからなるベース層5の表
面準位密度の低減が主目的である。スペーサ層4は、動
作状態で空乏化するように薄くしてあるが、その表面準
位密度の低減は達成される。そして、このように、スペ
ーサ層4が薄いので、「ガードリング中のポテンシャル
サドルポイント」に起因する電流パスを断つことができ
る。そして、有限の表面空間電荷によるベース層5表面
のバンドベンディングが小さくなり、ベース層5の表面
チャネルに蓄積されるキャリア濃度を抑制することがで
きる。
【0023】実施例2.図2(a)は、この発明の他の
実施例であるHBTの構成を示すバンドダイアグラムで
ある。同図において、31はAlGaAsからなるエミ
ッタ層、32はAlGaInPからなりAlの組成比が
エミッタ層31側ほど高くなっているスペーサ層、33
はGaAsからなるベース層である。スペーサ層32は
Alの組成比がエミッタ層31側で増大するバンドギャ
ップ・プロファイルをとるようにしているので、この中
では電子に対する加速電界が生じる。このため、エミッ
タ層31から注入され、ベース層33中で後方散乱によ
り逆戻りした電子の一部が、エミッタ層31とスペーサ
層32の界面に蓄積するのを防ぐことができる。
実施例であるHBTの構成を示すバンドダイアグラムで
ある。同図において、31はAlGaAsからなるエミ
ッタ層、32はAlGaInPからなりAlの組成比が
エミッタ層31側ほど高くなっているスペーサ層、33
はGaAsからなるベース層である。スペーサ層32は
Alの組成比がエミッタ層31側で増大するバンドギャ
ップ・プロファイルをとるようにしているので、この中
では電子に対する加速電界が生じる。このため、エミッ
タ層31から注入され、ベース層33中で後方散乱によ
り逆戻りした電子の一部が、エミッタ層31とスペーサ
層32の界面に蓄積するのを防ぐことができる。
【0024】実施例3.図2(b)は、この発明の第3
の実施例である、npn型のHBTの構成を示すバンド
ダイアグラムである。同図において、41はAlGaA
sからなるエミッタ層、42はAlGaInPからなる
エミッタ層41側のスペーサ層、43はGaInPから
なるスペーサ層、44はGaAsからなるベース層であ
る。この実施例においては、エミッタ層41側のスペー
サ層42の方がバンドギャップが大きく、スペーサ層4
2,43の厚さが、ポテンシャルノッチができないよう
に十分薄いものとなっている。このため、エミッタ層4
1から注入され、ベース層44中で後方散乱により逆戻
りした電子の一部が、エミッタ層41とスペーサ層42
の界面に蓄積するのを防ぐことができる。
の実施例である、npn型のHBTの構成を示すバンド
ダイアグラムである。同図において、41はAlGaA
sからなるエミッタ層、42はAlGaInPからなる
エミッタ層41側のスペーサ層、43はGaInPから
なるスペーサ層、44はGaAsからなるベース層であ
る。この実施例においては、エミッタ層41側のスペー
サ層42の方がバンドギャップが大きく、スペーサ層4
2,43の厚さが、ポテンシャルノッチができないよう
に十分薄いものとなっている。このため、エミッタ層4
1から注入され、ベース層44中で後方散乱により逆戻
りした電子の一部が、エミッタ層41とスペーサ層42
の界面に蓄積するのを防ぐことができる。
【0025】なお、上記実施例においては、npn型A
lGaAs/GaAsHBTに関して説明したが、これ
に限るものではない。例えば、InAlAs/InGa
AsHBTであってもよく、他のHBTであってもよ
い。また、pnp型のHBTにも適用できる。
lGaAs/GaAsHBTに関して説明したが、これ
に限るものではない。例えば、InAlAs/InGa
AsHBTであってもよく、他のHBTであってもよ
い。また、pnp型のHBTにも適用できる。
【0026】
【発明の効果】以上説明したように、この発明によれ
ば、ベース層の多数キャリアおよび少数キャリアに対し
てポテンシャルバリアとして働き、そのベース中の多数
キャリアに対するポテンシャル障壁はエミッタ層より高
く、同時にエミッタ層の多数キャリアに対してはポテン
シャル障壁がほぼ無く、動作状態では空乏化する状態と
したスペーサ層をベース層上に形成するようにした。こ
のため、トランジスタのバイアス条件は、通常のHBT
と基本的には同一であるものの、過剰ベース電流の低減
と、素子加工の点で、以下に示すような優れた効果があ
る。
ば、ベース層の多数キャリアおよび少数キャリアに対し
てポテンシャルバリアとして働き、そのベース中の多数
キャリアに対するポテンシャル障壁はエミッタ層より高
く、同時にエミッタ層の多数キャリアに対してはポテン
シャル障壁がほぼ無く、動作状態では空乏化する状態と
したスペーサ層をベース層上に形成するようにした。こ
のため、トランジスタのバイアス条件は、通常のHBT
と基本的には同一であるものの、過剰ベース電流の低減
と、素子加工の点で、以下に示すような優れた効果があ
る。
【0027】まず、スペーサ層は動作状態では空乏化す
るように薄く、また、このように薄くても、ベース層の
多数キャリアおよび少数キャリアに対してポテンシャル
バリアとして働き、外部ベースにおける表面再結合を低
減することができる。このように、スペーサ層が薄いの
で、従来の構造に見られる「ガードリング中のポテンシ
ャルサドルポイント」に起因する電流パスを断つことが
できる。これは、結果的には、エミッタ層下よりはみ出
している外部ベース上の表面チャネルに注入キャリアが
流れ込むのを防ぐものであり、過剰ベース電流を低減さ
せる。また、スペーサ層が薄いことにより、有限の表面
空間電荷によるベース層表面のバンドベンディングが小
さくなり、ベース層の表面チャネルに蓄積されるキャリ
ア濃度を低減させる。これは、表面再結合を抑えること
になり、やはり過剰ベース電流を低減する。
るように薄く、また、このように薄くても、ベース層の
多数キャリアおよび少数キャリアに対してポテンシャル
バリアとして働き、外部ベースにおける表面再結合を低
減することができる。このように、スペーサ層が薄いの
で、従来の構造に見られる「ガードリング中のポテンシ
ャルサドルポイント」に起因する電流パスを断つことが
できる。これは、結果的には、エミッタ層下よりはみ出
している外部ベース上の表面チャネルに注入キャリアが
流れ込むのを防ぐものであり、過剰ベース電流を低減さ
せる。また、スペーサ層が薄いことにより、有限の表面
空間電荷によるベース層表面のバンドベンディングが小
さくなり、ベース層の表面チャネルに蓄積されるキャリ
ア濃度を低減させる。これは、表面再結合を抑えること
になり、やはり過剰ベース電流を低減する。
【0028】そして、ガードリング構造を設けないの
で、加工マージンが大きくなり、ベース電極をエミッタ
メサに近接させて形成することがでる。このため、ベー
ス抵抗を低減するとともに、ベース・コレクタ接合面積
を縮小し、コレクタ容量の低減を図ることができる。以
上のことは、HBTを用いた集積回路の高速化および低
電力化に寄与するものである。また、スペーサ層が存在
しても、エミッタ層はドーピング濃度や厚さを通常のH
BT構造とほぼ同様に設定できるので、必要十分なエミ
ッタ・ベース耐圧が得られる。
で、加工マージンが大きくなり、ベース電極をエミッタ
メサに近接させて形成することがでる。このため、ベー
ス抵抗を低減するとともに、ベース・コレクタ接合面積
を縮小し、コレクタ容量の低減を図ることができる。以
上のことは、HBTを用いた集積回路の高速化および低
電力化に寄与するものである。また、スペーサ層が存在
しても、エミッタ層はドーピング濃度や厚さを通常のH
BT構造とほぼ同様に設定できるので、必要十分なエミ
ッタ・ベース耐圧が得られる。
【0029】また、スペーサ層のバンドギャップエネル
ギーをエミッタ側ほど大きくなるようにしたので、この
中では電子に対する加速電界が生じる。このため、エミ
ッタ層から注入され、ベース層で後方散乱により逆戻り
した電子の一部が、エミッタ層とスペーサ層の界面に蓄
積するのを防ぐことができる。また、スペーサ層に、I
nAlGaPやInGaAsPを用いるようにしたの
で、外部ベースにおける表面準位密度をより低減するこ
とができ、上述した効果をより発揮するものとなる。
ギーをエミッタ側ほど大きくなるようにしたので、この
中では電子に対する加速電界が生じる。このため、エミ
ッタ層から注入され、ベース層で後方散乱により逆戻り
した電子の一部が、エミッタ層とスペーサ層の界面に蓄
積するのを防ぐことができる。また、スペーサ層に、I
nAlGaPやInGaAsPを用いるようにしたの
で、外部ベースにおける表面準位密度をより低減するこ
とができ、上述した効果をより発揮するものとなる。
【図1】 この発明の1実施例であるnpn型のAlG
aAs/GaAsHBTの構成を示す断面図(a)とバ
ンドダイアグラム(b)である。
aAs/GaAsHBTの構成を示す断面図(a)とバ
ンドダイアグラム(b)である。
【図2】 この発明の他の実施例であるHBTの構成を
示すバンドダイアグラムである。
示すバンドダイアグラムである。
【図3】 従来の典型的なnpn型InGaP/GaA
sHBTの構成を示し、(a)は断面図、(b)はバン
ドダイアグラムである。
sHBTの構成を示し、(a)は断面図、(b)はバン
ドダイアグラムである。
【図4】 従来の他の例である、npn型InGaP/
GaAsHBTの構成を示し、(a)は断面図、(b)
はバンドダイアグラムである。
GaAsHBTの構成を示し、(a)は断面図、(b)
はバンドダイアグラムである。
1…エミッタキャップ層、2…エミッタキャップ層、3
…エミッタ層、4…スペーサ層、5…ベース層、6…コ
レクタ層、7…サブコレクタ層、8…エミッタ電極、9
…ベース電極、10…コレクタ電極。
…エミッタ層、4…スペーサ層、5…ベース層、6…コ
レクタ層、7…サブコレクタ層、8…エミッタ電極、9
…ベース電極、10…コレクタ電極。
Claims (5)
- 【請求項1】 第1導電形のコレクタ層、この上に形成
された第2導電形のベース層、この上に形成された第1
導電形のエミッタ層から構成された積層構造を含み、そ
れぞれの層に接続する電極が設けられ、前記ベース層が
エミッタ層下の領域より延長している外部ベース領域に
このベース層に接続する電極が形成されたヘテロ接合バ
イポーラトランジスタにおいて、 前記ベース層上全面に形成されたスペーサ層を有し、 このスペーサ層は、 前記エミッタ層にドーピングされている不純物濃度以下
の不純物濃度を有し、 前記ベース層の少数キャリアおよび多数キャリアに対し
てポテンシャル障壁として働き、 前記ベース層の多数キャリアに対するポテンシャル障壁
は前記エミッタ層のポテンシャル障壁よりも高く、前記
エミッタ層の多数キャリアに対しては100meV以下
の障壁として働き、 前記ヘテロ接合バイポーラトランジスタの動作状態では
空乏化するように形成されたことを特徴とするヘテロ接
合バイポーラトランジスタ。 - 【請求項2】 請求項1記載のヘテロ接合バイポーラト
ランジスタにおいて、 前記スペーサ層は、そのバンドギャップエネルギーが前
記エミッタ層側ほど大きいことを特徴とするヘテロ接合
バイポーラトランジスタ。 - 【請求項3】 請求項1記載のヘテロ接合バイポーラト
ランジスタにおいて、 前記スペーサ層は、そのバンドギャップエネルギーが前
記ベース層側より前記エミッタ層側に向かって階段的に
増大していることを特徴とするヘテロ接合バイポーラト
ランジスタ。 - 【請求項4】 請求項1から3いずれか1項記載のヘテ
ロ接合バイポーラトランジスタにおいて、 前記エミッタ層はn形のAlGaAsで構成し、前記ス
ペーサ層はInAlGaPで構成したことを特徴とする
ヘテロ接合バイポーラトランジスタ。 - 【請求項5】 請求項1から3いずれか1項記載のヘテ
ロ接合バイポーラトランジスタにおいて、 前記エミッタ層はn形のInAlGaAsで構成し、前
記スペーサ層はInGaAsPで構成したことを特徴と
するヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086748A JPH08288300A (ja) | 1995-04-12 | 1995-04-12 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086748A JPH08288300A (ja) | 1995-04-12 | 1995-04-12 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288300A true JPH08288300A (ja) | 1996-11-01 |
Family
ID=13895402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7086748A Pending JPH08288300A (ja) | 1995-04-12 | 1995-04-12 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288300A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068480A (ja) * | 1999-06-23 | 2001-03-16 | Hitachi Ltd | 半導体装置および半導体集積回路 |
| US6462362B1 (en) | 1999-11-15 | 2002-10-08 | Nec Corporation | Heterojunction bipolar transistor having prevention layer between base and emitter |
| JP2008153613A (ja) * | 2006-09-28 | 2008-07-03 | Sanyo Electric Co Ltd | 半導体装置 |
| CN100454573C (zh) * | 2003-11-18 | 2009-01-21 | 恩益禧电子股份有限公司 | 半导体器件 |
| US8866194B2 (en) | 2006-09-28 | 2014-10-21 | Semiconductor Components Industries, Llc | Semiconductor device |
-
1995
- 1995-04-12 JP JP7086748A patent/JPH08288300A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068480A (ja) * | 1999-06-23 | 2001-03-16 | Hitachi Ltd | 半導体装置および半導体集積回路 |
| US6462362B1 (en) | 1999-11-15 | 2002-10-08 | Nec Corporation | Heterojunction bipolar transistor having prevention layer between base and emitter |
| CN100454573C (zh) * | 2003-11-18 | 2009-01-21 | 恩益禧电子股份有限公司 | 半导体器件 |
| JP2008153613A (ja) * | 2006-09-28 | 2008-07-03 | Sanyo Electric Co Ltd | 半導体装置 |
| US8866194B2 (en) | 2006-09-28 | 2014-10-21 | Semiconductor Components Industries, Llc | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI695504B (zh) | 異質接面雙極性電晶體 | |
| US7067858B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| CN100565913C (zh) | 半导体装置 | |
| US6147371A (en) | Bipolar transistor and manufacturing method for same | |
| CN100383979C (zh) | 用于hbt中的发射极镇流电阻器的结构和方法 | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP3303815B2 (ja) | バイポーラトランジスタ | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP4861556B2 (ja) | ヘテロ構造バイポーラトランジスタ及びその製造方法 | |
| JP3044398B2 (ja) | バイポーラトランジスタ | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010287603A (ja) | 化合物半導体素子及びその製造方法 | |
| JP2001176881A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH08107116A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11186281A (ja) | 半導体装置 | |
| JP2004281950A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004247362A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2003209117A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09102501A (ja) | マルチエミッタ型ヘテロバイポーラトランジスタ | |
| JP2001077125A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH04280435A (ja) | バイポーラトランジスタおよびその製造方法 |