JPH08288540A - 並列発光／受光アレイ一体化素子 - Google Patents
並列発光／受光アレイ一体化素子Info
- Publication number
- JPH08288540A JPH08288540A JP9395595A JP9395595A JPH08288540A JP H08288540 A JPH08288540 A JP H08288540A JP 9395595 A JP9395595 A JP 9395595A JP 9395595 A JP9395595 A JP 9395595A JP H08288540 A JPH08288540 A JP H08288540A
- Authority
- JP
- Japan
- Prior art keywords
- light
- light receiving
- light emitting
- receiving
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【目的】 低コストで、よりコンパクトで、かつ作製の
手間の少ない光インターコネクション用の発光／受光素
子チップを提供する。 【構成】 面発光レーザアレイと受光素子アレイをＧａ
Ａｓ基板、あるいはＡｌＧａＡｓ基板上にモノリシック
に集積していることを特徴とし、また、受光素子は面型
のｐｉｎフォトダイオード、フォトトランジスタ、ある
いはＭＳＭフォトダイオードであることを特徴とし、さ
らに、受光素子には受信回路、面発光レーザには駆動回
路が電気的に接続され、かつ、駆動・受信回路が空間的
に分離しており、かつ、モノリシックに集積されている
ことを特徴とする。
手間の少ない光インターコネクション用の発光／受光素
子チップを提供する。 【構成】 面発光レーザアレイと受光素子アレイをＧａ
Ａｓ基板、あるいはＡｌＧａＡｓ基板上にモノリシック
に集積していることを特徴とし、また、受光素子は面型
のｐｉｎフォトダイオード、フォトトランジスタ、ある
いはＭＳＭフォトダイオードであることを特徴とし、さ
らに、受光素子には受信回路、面発光レーザには駆動回
路が電気的に接続され、かつ、駆動・受信回路が空間的
に分離しており、かつ、モノリシックに集積されている
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、一つの基板上に受光素
子群と面発光レーザ群とをモノリシックに集積化した並
列発光／受光アレイ一体化素子に関するものである。
子群と面発光レーザ群とをモノリシックに集積化した並
列発光／受光アレイ一体化素子に関するものである。
【０００２】
【従来の技術】ＬＳＩ技術では、高集積化、大容量化に
ともなって、配線空間による信号遅延や帯域制限、配線
間の電磁干渉等が深刻化している。光を媒体とした光イ
ンターコネクションは、その特徴である空間並列性、超
高速性、無誘電性等からこの問題を解決する重要な技術
である。図１に示すように、光インターコネクションに
用いられる受光素子アレイ、発光素子アレイは、従来別
々のチップ２，３であり、これらはプリント基板１上に
装着され、それぞれ光ファイバなどの光学系６によって
接続されている。この場合、駆動回路４、受信回路５等
のＩＣチップをそれぞれ発光／受光部に接続するため、
コスト高となる。また、発光／受光部をそれぞれ電気
的、光学的に実装する際、大きくなるばかりか、実装作
業も面倒となる欠点が生じた。
ともなって、配線空間による信号遅延や帯域制限、配線
間の電磁干渉等が深刻化している。光を媒体とした光イ
ンターコネクションは、その特徴である空間並列性、超
高速性、無誘電性等からこの問題を解決する重要な技術
である。図１に示すように、光インターコネクションに
用いられる受光素子アレイ、発光素子アレイは、従来別
々のチップ２，３であり、これらはプリント基板１上に
装着され、それぞれ光ファイバなどの光学系６によって
接続されている。この場合、駆動回路４、受信回路５等
のＩＣチップをそれぞれ発光／受光部に接続するため、
コスト高となる。また、発光／受光部をそれぞれ電気
的、光学的に実装する際、大きくなるばかりか、実装作
業も面倒となる欠点が生じた。
【０００３】
【発明が解決しようとする課題】本発明は、図２に示す
ように、基板１上の同一チップ７上に、面発光レーザ１
０および面型受光素子９をアレイ化して集積し、さらに
駆動・受信回路８をモノリシックに集積した構成の素子
であり、低コストで、よりコンパクトで、かつ作製の手
間の少ない光インターコネクション用の発光／受光アレ
イ一体化素子を提供することを目的とする。
ように、基板１上の同一チップ７上に、面発光レーザ１
０および面型受光素子９をアレイ化して集積し、さらに
駆動・受信回路８をモノリシックに集積した構成の素子
であり、低コストで、よりコンパクトで、かつ作製の手
間の少ない光インターコネクション用の発光／受光アレ
イ一体化素子を提供することを目的とする。
【０００４】
【課題を解決するための手段】前記課題を解決するため
に、本発明の請求項１の並列発光／受光アレイ一体化素
子は、基板上に、受光素子群と面発光レーザ群とが空間
的に分離した状態で、かつモノリシックに配列されてい
ることを特徴とする。
に、本発明の請求項１の並列発光／受光アレイ一体化素
子は、基板上に、受光素子群と面発光レーザ群とが空間
的に分離した状態で、かつモノリシックに配列されてい
ることを特徴とする。
【０００５】また、本発明の請求項２の並列発光／受光
アレイ一体化素子は、前記請求項１の素子において、基
板が、ＧａＡｓ基板あるいはＡｌＧａＡｓ基板であるこ
とを特徴とする。
アレイ一体化素子は、前記請求項１の素子において、基
板が、ＧａＡｓ基板あるいはＡｌＧａＡｓ基板であるこ
とを特徴とする。
【０００６】また、本発明の請求項３の並列発光／受光
アレイ一体化素子は、前記請求項１または２の素子にお
いて、受光素子が面型のｐｉｎフォトダイオードないし
はフォトトランジスタないしはＭＳＭフォトダイオード
であることを特徴とする。
アレイ一体化素子は、前記請求項１または２の素子にお
いて、受光素子が面型のｐｉｎフォトダイオードないし
はフォトトランジスタないしはＭＳＭフォトダイオード
であることを特徴とする。
【０００７】さらに、本発明の請求項４の並列発光／受
光アレイ一体化素子は、前記請求項１ないし３のいずれ
かの素子において、受光素子には受信回路が、面発光レ
ーザには駆動回路が電気的にそれぞれ独立に接続される
とともに、これら駆動回路群および受信回路群が前記受
光素子群および面発光レーザ群から空間的に分離した状
態でモノリシックに集積されていることを特徴とする。
光アレイ一体化素子は、前記請求項１ないし３のいずれ
かの素子において、受光素子には受信回路が、面発光レ
ーザには駆動回路が電気的にそれぞれ独立に接続される
とともに、これら駆動回路群および受信回路群が前記受
光素子群および面発光レーザ群から空間的に分離した状
態でモノリシックに集積されていることを特徴とする。
【０００８】
【作用】本発明の素子では、同一基板上に面発光レーザ
アレイと受光素子アレイがモノリシックに集積されてい
るため、劈開の必要がなく、そのためコンパクトであ
り、コストパフォーマンスもよく、作製が容易であり、
また、発光部−受光部−回路部が空間的に分離されてい
るため、迷光の影響を受けにくく、光学系との結合が比
較的容易な光インターコネクションを目的とした発光受
光装置を作製することができるようになる。
アレイと受光素子アレイがモノリシックに集積されてい
るため、劈開の必要がなく、そのためコンパクトであ
り、コストパフォーマンスもよく、作製が容易であり、
また、発光部−受光部−回路部が空間的に分離されてい
るため、迷光の影響を受けにくく、光学系との結合が比
較的容易な光インターコネクションを目的とした発光受
光装置を作製することができるようになる。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１０】（実施例１）図３（ａ），（ｂ）は、本発
明の第１の実施例を説明する図である。本実施例では、
（ａ）図に示すように、ｐ−ＧａＡｓ基板１８を用い、
ｐ−Ａｌ0.15Ｇａ0.85Ａｓ／ＡｌＡｓ多層膜からなる第
一の光反射層１６、活性層を含む光学波長ｍλ（λは発
振波長）のスペーサ層１９、ｎ−Ａｌ0.15Ｇａ0.85Ａｓ
／ＡｌＡｓ多層膜からなる第二の光反射層１５、ＩｎＧ
ａＰ層からなるエッチストップ層１４、ｐ−Ａｌ0.15Ｇ
ａ0.85Ａｓ／ｉ−ＧａＡｓ／ｎ−Ａｌ0.15Ｇａ0.85Ａｓ
からなるｐｉｎフォトダイオード１３の結晶を連続成長
する。
明の第１の実施例を説明する図である。本実施例では、
（ａ）図に示すように、ｐ−ＧａＡｓ基板１８を用い、
ｐ−Ａｌ0.15Ｇａ0.85Ａｓ／ＡｌＡｓ多層膜からなる第
一の光反射層１６、活性層を含む光学波長ｍλ（λは発
振波長）のスペーサ層１９、ｎ−Ａｌ0.15Ｇａ0.85Ａｓ
／ＡｌＡｓ多層膜からなる第二の光反射層１５、ＩｎＧ
ａＰ層からなるエッチストップ層１４、ｐ−Ａｌ0.15Ｇ
ａ0.85Ａｓ／ｉ−ＧａＡｓ／ｎ−Ａｌ0.15Ｇａ0.85Ａｓ
からなるｐｉｎフォトダイオード１３の結晶を連続成長
する。
【００１１】次に、チップサイズ３ｍｍ角の半分の面積
をｐｉｎ結晶の部分だけエッチングにより除去し、素子
径２０μｍ、間隔が２５０μｍとなるように、レジスト
／ＳｉＯ2 からなるマスクを面発光レーザ上、およびｐ
ｉｎフォトダイオード上に、それぞれ２×２アレイとな
るように形成する。
をｐｉｎ結晶の部分だけエッチングにより除去し、素子
径２０μｍ、間隔が２５０μｍとなるように、レジスト
／ＳｉＯ2 からなるマスクを面発光レーザ上、およびｐ
ｉｎフォトダイオード上に、それぞれ２×２アレイとな
るように形成する。
【００１２】引き続き、加速電圧３８０および８０ｋｅ
Ｖ、ドーズ量２×１０14ｃｍ-3でＨ+ イオン注入、およ
び素子間分離のために加速電圧８０ｋｅＶ、ドーズ量２
×１０14ｃｍ-3でＯ+ イオン注入を行い、イオン注入領
域２０を形成する。
Ｖ、ドーズ量２×１０14ｃｍ-3でＨ+ イオン注入、およ
び素子間分離のために加速電圧８０ｋｅＶ、ドーズ量２
×１０14ｃｍ-3でＯ+ イオン注入を行い、イオン注入領
域２０を形成する。
【００１３】その後、マスク剥離後、ＡＲコート１２を
形成し、ｐ電極１１、すなわち、ｐｉｎフォトダイオー
ド１３上の電極１１と基板１８の底面の電極１７として
ＡｕＺｎ／Ｎｉ／Ａｕを、ｎ電極、すなわち、第２の光
反射層１５上の電極１１と電極１７としてＡｕＧｅ／Ｎ
ｉ／Ａｕを形成し、水素雰囲気中４１５℃で５分間アニ
ールする。
形成し、ｐ電極１１、すなわち、ｐｉｎフォトダイオー
ド１３上の電極１１と基板１８の底面の電極１７として
ＡｕＺｎ／Ｎｉ／Ａｕを、ｎ電極、すなわち、第２の光
反射層１５上の電極１１と電極１７としてＡｕＧｅ／Ｎ
ｉ／Ａｕを形成し、水素雰囲気中４１５℃で５分間アニ
ールする。
【００１４】駆動・受信回路２２は、ｐｉｎフォトダイ
オード１３中のｉ−ＧａＡｓ層２１を用い、ＦＥＴ（ト
ランジスタ）および抵抗等で回路を構築する。
オード１３中のｉ−ＧａＡｓ層２１を用い、ＦＥＴ（ト
ランジスタ）および抵抗等で回路を構築する。
【００１５】図３（ｂ）は、発光および受光素子部を説
明するための回路図である。アース端子２４の取り出し
は、図３（ａ）から明らかなように、面発光レーザアレ
イ２３では基板１８の底面の電極１７から、ｐｉｎフォ
トダイオードアレイ２５では第二の光反射層上の電極１
７から、それぞれ行っている。
明するための回路図である。アース端子２４の取り出し
は、図３（ａ）から明らかなように、面発光レーザアレ
イ２３では基板１８の底面の電極１７から、ｐｉｎフォ
トダイオードアレイ２５では第二の光反射層上の電極１
７から、それぞれ行っている。
【００１６】このようにモノリシックに集積化して作製
された受光素子アレイ２×２と面発光レーザアレイ２×
２のチップを、図２に示すように、プリント基板上に装
着した。面発光レーザに対して電流を注入し、Ｉ−Ｌ特
性を調べた。しきい値電流４．５ｍＡ、しきい値電圧
２．５Ｖにおいて、Ｉ−Ｌ曲線は立ち上がり、レーザ発
振を確認した。また、ｐｉｎフォトダイオードにおい
て、８５０ｎｍ、１００ｍＷの光に対し受光感度０．４
Ａ／Ｗの均一な特性を確認した。光ファイバによりイン
ターコネクトすることにより、応答速度は数ｎｓである
ことを確認した。
された受光素子アレイ２×２と面発光レーザアレイ２×
２のチップを、図２に示すように、プリント基板上に装
着した。面発光レーザに対して電流を注入し、Ｉ−Ｌ特
性を調べた。しきい値電流４．５ｍＡ、しきい値電圧
２．５Ｖにおいて、Ｉ−Ｌ曲線は立ち上がり、レーザ発
振を確認した。また、ｐｉｎフォトダイオードにおい
て、８５０ｎｍ、１００ｍＷの光に対し受光感度０．４
Ａ／Ｗの均一な特性を確認した。光ファイバによりイン
ターコネクトすることにより、応答速度は数ｎｓである
ことを確認した。
【００１７】（実施例２）図４（ａ），（ｂ）は、本発
明の第２の実施例を説明する図である。本実施例は、受
光素子としてＭＳＭ３３を用いているものである。本実
施例では、図４（ａ）に示すように、半絶縁性ＧａＡｓ
基板３６を用い、ｉ−ＧａＡｓ層３４を結晶成長し、Ｉ
ｎＧａＰ層３９を成長後、引き続き、ｐ−Ａｌ0.15Ｇａ
0.85Ａｓ／ＡｌＡｓ多層膜からなる第一の光反射層４
０、活性層を含む光学波長ｍλ（λは発振波長）のスペ
ーサ層３７、ｎ−Ａｌ0.15Ｇａ0.85Ａｓ／ＡｌＡｓ多層
膜からなる第二の光反射層４２を結晶成長する。次に、
チップサイズ３ｍｍ角の半分の面積をｉ−ＧａＡｓ層３
４の上部までエッチングにより除去し、素子径２０μ
ｍ、間隔が２５０μｍとなるように、レジスト／ＳｉＯ
2 からなるマスクを面発光レーザ上に形成する。引き続
き、加速電圧３８０および８０ｋｅＶ、ドーズ量２×１
０14ｃｍ-3でＨ+ イオン注入、および素子間分離のため
に、加速電圧８０ｋｅＶ、ドーズ量２×１０14ｃｍ
-3で、Ｏ+ イオン注入を行い、イオン注入領域３８を形
成する。マスク剥離後、ＭＳＭ３３に対応するように、
Ａｕからなる櫛型電極をｉ−ＧａＡｓ層３４上に形成
し、ＡＲコート３２を形成した後、ｎ電極３１とするＡ
ｕＺｎ／Ｎｉ／Ａｕと、Ｃｒ／Ａｕよりなる電極３５
と、ｐ電極４１とするＡｕＧｅ／Ｎｉ／Ａｕを形成し、
水素雰囲気中４１５℃で５分間アニールする。
明の第２の実施例を説明する図である。本実施例は、受
光素子としてＭＳＭ３３を用いているものである。本実
施例では、図４（ａ）に示すように、半絶縁性ＧａＡｓ
基板３６を用い、ｉ−ＧａＡｓ層３４を結晶成長し、Ｉ
ｎＧａＰ層３９を成長後、引き続き、ｐ−Ａｌ0.15Ｇａ
0.85Ａｓ／ＡｌＡｓ多層膜からなる第一の光反射層４
０、活性層を含む光学波長ｍλ（λは発振波長）のスペ
ーサ層３７、ｎ−Ａｌ0.15Ｇａ0.85Ａｓ／ＡｌＡｓ多層
膜からなる第二の光反射層４２を結晶成長する。次に、
チップサイズ３ｍｍ角の半分の面積をｉ−ＧａＡｓ層３
４の上部までエッチングにより除去し、素子径２０μ
ｍ、間隔が２５０μｍとなるように、レジスト／ＳｉＯ
2 からなるマスクを面発光レーザ上に形成する。引き続
き、加速電圧３８０および８０ｋｅＶ、ドーズ量２×１
０14ｃｍ-3でＨ+ イオン注入、および素子間分離のため
に、加速電圧８０ｋｅＶ、ドーズ量２×１０14ｃｍ
-3で、Ｏ+ イオン注入を行い、イオン注入領域３８を形
成する。マスク剥離後、ＭＳＭ３３に対応するように、
Ａｕからなる櫛型電極をｉ−ＧａＡｓ層３４上に形成
し、ＡＲコート３２を形成した後、ｎ電極３１とするＡ
ｕＺｎ／Ｎｉ／Ａｕと、Ｃｒ／Ａｕよりなる電極３５
と、ｐ電極４１とするＡｕＧｅ／Ｎｉ／Ａｕを形成し、
水素雰囲気中４１５℃で５分間アニールする。
【００１８】駆動・受信回路４３は、ＭＳＭフォトダイ
オードと同様に、ｉ−ＧａＡｓ層３４を用い、ＦＥＴ
（トランジスタ）および抵抗等で回路を構築する。
オードと同様に、ｉ−ＧａＡｓ層３４を用い、ＦＥＴ
（トランジスタ）および抵抗等で回路を構築する。
【００１９】図４（ｂ）は、発光および受光素子部を説
明するための回路図である。アース端子４５の取り出し
は、図４（ａ）に明らかなように、面発光レーザアレイ
４４は第一の光反射層４０上の電極４１から、ＭＳＭフ
ォトダイオードアレイ４６はｉ−ＧａＡｓ層上の電極３
５から、それぞれ行っている。
明するための回路図である。アース端子４５の取り出し
は、図４（ａ）に明らかなように、面発光レーザアレイ
４４は第一の光反射層４０上の電極４１から、ＭＳＭフ
ォトダイオードアレイ４６はｉ−ＧａＡｓ層上の電極３
５から、それぞれ行っている。
【００２０】このようにして作製された並列発光／受光
アレイ一体化素子は、前述した第１および第２の実施例
と同様な効果が確認された。
アレイ一体化素子は、前述した第１および第２の実施例
と同様な効果が確認された。
【００２１】（実施例３）図５（ａ），（ｂ）は、本発
明の第３の実施例を説明する図である。本実施例では、
図５（ａ）に示すように、ｎ−ＡｌＧａＡｓ基板５２を
用い、ｎ−Ａｌ0.15Ｇａ0.85Ａｓ／ＡｌＡｓ多層膜から
なる第一の光反射層５９、活性層を含む光学波長ｍλ
（λは発振波長）のスペーサ層５７、ｐ−Ａｌ0.15Ｇａ
0.85Ａｓ／ＡｌＡｓ多層膜からなる第二の光反射層６
０、ＩｎＧａＰ層５１を成長後、チップサイズ３ｍｍ角
の半分の面積をエッチングにより除去し、再び、ｎ−Ｇ
ａＡｓバッファ層、ｎ−Ａｌ0.3 Ｇａ0.7 Ａｓエミッタ
層、ｐ+ −ＧａＡｓベース層、ｎ- −ＧａＡｓコレクタ
層、ｎ−ＧａＡｓコンタクト層フォトトランジスタ（Ｈ
ＰＴ）５４の結晶を連続成長する。
明の第３の実施例を説明する図である。本実施例では、
図５（ａ）に示すように、ｎ−ＡｌＧａＡｓ基板５２を
用い、ｎ−Ａｌ0.15Ｇａ0.85Ａｓ／ＡｌＡｓ多層膜から
なる第一の光反射層５９、活性層を含む光学波長ｍλ
（λは発振波長）のスペーサ層５７、ｐ−Ａｌ0.15Ｇａ
0.85Ａｓ／ＡｌＡｓ多層膜からなる第二の光反射層６
０、ＩｎＧａＰ層５１を成長後、チップサイズ３ｍｍ角
の半分の面積をエッチングにより除去し、再び、ｎ−Ｇ
ａＡｓバッファ層、ｎ−Ａｌ0.3 Ｇａ0.7 Ａｓエミッタ
層、ｐ+ −ＧａＡｓベース層、ｎ- −ＧａＡｓコレクタ
層、ｎ−ＧａＡｓコンタクト層フォトトランジスタ（Ｈ
ＰＴ）５４の結晶を連続成長する。
【００２２】次に、チップサイズ３ｍｍ角の半分の面積
の面発光レーザ上部のＨＰＴ結晶の部分のエッチングに
より除去し、素子径２０μｍ、間隔が２５０μｍとなる
ようにレジスト／ＳｉＯ2 からなるマスクを面発光レー
ザ上、ＨＰＴ上にそれぞれ２×２アレイとなるように形
成する。
の面発光レーザ上部のＨＰＴ結晶の部分のエッチングに
より除去し、素子径２０μｍ、間隔が２５０μｍとなる
ようにレジスト／ＳｉＯ2 からなるマスクを面発光レー
ザ上、ＨＰＴ上にそれぞれ２×２アレイとなるように形
成する。
【００２３】引き続き、加速電圧３８０および８０ｋｅ
Ｖ、ドーズ量２×１０14ｃｍ-3で、Ｈ+ イオン注入する
とともに、素子間分離のために、加速電圧８０ｋｅＶ、
ドーズ量２×１０14ｃｍ-3で、Ｏ+ イオン注入を行い、
イオン注入領域５８を形成する。
Ｖ、ドーズ量２×１０14ｃｍ-3で、Ｈ+ イオン注入する
とともに、素子間分離のために、加速電圧８０ｋｅＶ、
ドーズ量２×１０14ｃｍ-3で、Ｏ+ イオン注入を行い、
イオン注入領域５８を形成する。
【００２４】その後、マスク剥離後ＳｉＯ2 膜を蒸着
し、ｐ電極５３とするＡｕＺｎ／Ｎｉ／Ａｕと、ｎ電極
５５とするＡｕＧｅ／Ｎｉ／Ａｕとを形成し、水素雰囲
気中４１５℃で５分間アニールした後、基板５２裏面に
ＡＲコート５６を形成する。
し、ｐ電極５３とするＡｕＺｎ／Ｎｉ／Ａｕと、ｎ電極
５５とするＡｕＧｅ／Ｎｉ／Ａｕとを形成し、水素雰囲
気中４１５℃で５分間アニールした後、基板５２裏面に
ＡＲコート５６を形成する。
【００２５】駆動・受信回路６２は、ＨＰＴのｎ- −Ｇ
ａＡｓ層６１を用い、ＦＥＴ（トランジスタ）および抵
抗等で回路を構築する。
ａＡｓ層６１を用い、ＦＥＴ（トランジスタ）および抵
抗等で回路を構築する。
【００２６】図５（ｂ）は、発光および受光素子部を説
明するための回路図である。アース端子６４の取り出し
は、図５（ａ）に明らかなように、面発光レーザアレイ
６３およびＨＰＴ６５は、それぞれ基板５２の裏面上の
電極５５から行っている。
明するための回路図である。アース端子６４の取り出し
は、図５（ａ）に明らかなように、面発光レーザアレイ
６３およびＨＰＴ６５は、それぞれ基板５２の裏面上の
電極５５から行っている。
【００２７】このようにして作製した並列発光／受光ア
レイ一体化素子は、第１ないし第３の実施例と同様な効
果であることを確認した。
レイ一体化素子は、第１ないし第３の実施例と同様な効
果であることを確認した。
【００２８】
【発明の効果】以上、実施例に基づいて具体的に説明し
たように、本発明による並列発光／受光アレイ一体化素
子によれば、よりコンパクトでコストパフォーマンスも
よく、かつ作製の手間の少ない光インターコネクション
用の発光受光装置を提供することが可能であり、経済的
効果は大である。
たように、本発明による並列発光／受光アレイ一体化素
子によれば、よりコンパクトでコストパフォーマンスも
よく、かつ作製の手間の少ない光インターコネクション
用の発光受光装置を提供することが可能であり、経済的
効果は大である。
【図１】光インターコネクション用発光受光装置を従来
型の構成図である。
型の構成図である。
【図２】本発明の光インターコネクション用発光受光装
置（並列発光／受光アレイ一体化素子）の構成図であ
る。
置（並列発光／受光アレイ一体化素子）の構成図であ
る。
【図３】（ａ）は本発明の並列発光／受光アレイ一体化
素子の第１の実施例の断面構成図であり、（ｂ）は同素
子の回路図である。
素子の第１の実施例の断面構成図であり、（ｂ）は同素
子の回路図である。
【図４】（ａ）は本発明の並列発光／受光アレイ一体化
素子の第２の実施例の断面構成図であり、（ｂ）は同素
子の回路図である。
素子の第２の実施例の断面構成図であり、（ｂ）は同素
子の回路図である。
【図５】（ａ）は本発明の並列発光／受光アレイ一体化
素子の第３の実施例の断面構成図であり、（ｂ）は同素
子の回路図である。
素子の第３の実施例の断面構成図であり、（ｂ）は同素
子の回路図である。
１ プリント基板 ２ 発光素子チップ ３ 受光素子チップ ４ 発光素子の駆動回路 ５ 受光素子の受信回路 ６ 光学系 ７ 発光／受光一体化素子チップ ８ 駆動・受信回路 ９ 面型受光素子 １０ 面発光レーザ １１ Ａｕよりなる電極 １２ ＡＲコート １３ ｐｉｎフォトダイオード １４ ＩｎＧａＰ層 １５ 第二の光反射層 １６ 第一の光反射層 １７ アース電極 １８ ｐ−ＧａＡｓ基板 １９ 活性層を含む光学波長ｍλのスペーサ層 ２０ イオン注入領域 ２１ ｉ−ＧａＡｓ層 ２２ トランジスタ（ＦＥＴ）および抵抗等からなる駆
動・受信回路 ２３ 面発光レーザアレイ ２４ アース端子 ２５ ｐｉｎフォトダイオードアレイ ３１ Ａｕよりなる電極 ３２ ＡＲコート ３３ ＭＳＭ受光素子 ３４ ｉ−ＧａＡｓ層 ３５ アース電極 ３６ 半絶縁性ＧａＡｓ基板 ３７ 活性層を含む光学波長ｍλのスペーサ層 ３８ イオン注入領域 ３９ ＩｎＧａＰ層 ４０ 第一の光反射層 ４１ アース電極 ４２ 第二の光反射層 ４３ トランジスタ（ＦＥＴ）および抵抗等からなる駆
動・受信回路 ４４ 面発光レーザアレイ ４５ アース端子 ４６ ＭＳＭフォトダイオードアレイ ５１ ＩｎＧａＰ層 ５２ ｎ−ＡｌＧａＡｓ基板 ５３ Ａｕよりなる電極 ５４ ｐｉｎ受光素子 ５５ アース電極 ５６ ＡＲコート ５７ 活性層を含む光学波長ｍλのスペーサ層 ５８ イオン注入領域 ５９ 第一の光反射層 ６０ 第二の光反射層 ６１ ｎ- −ＧａＡｓ層 ６２ トランジスタ（ＦＥＴ）および抵抗等からなる駆
動・受信回路 ６３ 面発光レーザアレイ ６４ アース端子 ６５ フォトトランジスタ（ＨＰＴ）アレイ
動・受信回路 ２３ 面発光レーザアレイ ２４ アース端子 ２５ ｐｉｎフォトダイオードアレイ ３１ Ａｕよりなる電極 ３２ ＡＲコート ３３ ＭＳＭ受光素子 ３４ ｉ−ＧａＡｓ層 ３５ アース電極 ３６ 半絶縁性ＧａＡｓ基板 ３７ 活性層を含む光学波長ｍλのスペーサ層 ３８ イオン注入領域 ３９ ＩｎＧａＰ層 ４０ 第一の光反射層 ４１ アース電極 ４２ 第二の光反射層 ４３ トランジスタ（ＦＥＴ）および抵抗等からなる駆
動・受信回路 ４４ 面発光レーザアレイ ４５ アース端子 ４６ ＭＳＭフォトダイオードアレイ ５１ ＩｎＧａＰ層 ５２ ｎ−ＡｌＧａＡｓ基板 ５３ Ａｕよりなる電極 ５４ ｐｉｎ受光素子 ５５ アース電極 ５６ ＡＲコート ５７ 活性層を含む光学波長ｍλのスペーサ層 ５８ イオン注入領域 ５９ 第一の光反射層 ６０ 第二の光反射層 ６１ ｎ- −ＧａＡｓ層 ６２ トランジスタ（ＦＥＴ）および抵抗等からなる駆
動・受信回路 ６３ 面発光レーザアレイ ６４ アース端子 ６５ フォトトランジスタ（ＨＰＴ）アレイ
Claims (4)
- 【請求項１】 基板上に、受光素子群と面発光レーザ群
とが空間的に分離した状態で、かつモノリシックに配列
されていることを特徴とする並列発光／受光アレイ一体
化素子。 - 【請求項２】 前記基板が、ＧａＡｓ基板あるいはＡｌ
ＧａＡｓ基板であることを特徴とする請求項１に記載の
並列発光／受光アレイ一体化素子。 - 【請求項３】 前記受光素子が面型のｐｉｎフォトダイ
オードないしはフォトトランジスタないしはＭＳＭフォ
トダイオードであることを特徴とする請求項１または２
に記載の並列発光／受光アレイ一体化素子。 - 【請求項４】 前記受光素子には受信回路が、前記面発
光レーザには駆動回路が電気的にそれぞれ独立に接続さ
れるとともに、これら駆動回路群および受信回路群が前
記受光素子群および面発光レーザ群から空間的に分離し
た状態でモノリシックに集積されていることを特徴とす
る請求項１ないし３のいずれかに記載の並列発光／受光
アレイ一体化素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9395595A JPH08288540A (ja) | 1995-04-19 | 1995-04-19 | 並列発光／受光アレイ一体化素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9395595A JPH08288540A (ja) | 1995-04-19 | 1995-04-19 | 並列発光／受光アレイ一体化素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288540A true JPH08288540A (ja) | 1996-11-01 |
Family
ID=14096851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9395595A Pending JPH08288540A (ja) | 1995-04-19 | 1995-04-19 | 並列発光／受光アレイ一体化素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288540A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6730934B2 (en) | 1996-06-19 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic material, device using the same and method for manufacturing optoelectronic material |
| KR100810209B1 (ko) * | 2005-12-29 | 2008-03-07 | 삼성전자주식회사 | 반이중 통신방식의 광연결 구조 및 이에 적합한 광소자 |
| CN109659388A (zh) * | 2017-10-11 | 2019-04-19 | 三星电子株式会社 | 光源集成的光传感系统和包括其的电子装置 |
-
1995
- 1995-04-19 JP JP9395595A patent/JPH08288540A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6730934B2 (en) | 1996-06-19 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic material, device using the same and method for manufacturing optoelectronic material |
| US6838743B2 (en) | 1996-06-19 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic material, device using the same and method for manufacturing optoelectronic material |
| KR100810209B1 (ko) * | 2005-12-29 | 2008-03-07 | 삼성전자주식회사 | 반이중 통신방식의 광연결 구조 및 이에 적합한 광소자 |
| CN109659388A (zh) * | 2017-10-11 | 2019-04-19 | 三星电子株式会社 | 光源集成的光传感系统和包括其的电子装置 |
| JP2019075557A (ja) * | 2017-10-11 | 2019-05-16 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 光源一体型光センシングシステム、及びそれを含む電子機器 |
| US11749775B2 (en) | 2017-10-11 | 2023-09-05 | Samsung Electronics Co., Ltd. | Light source-integrated light sensing system and electronic device including the same |
| CN109659388B (zh) * | 2017-10-11 | 2023-09-12 | 三星电子株式会社 | 光源集成的光传感系统和包括其的电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2830591B2 (ja) | 半導体光機能素子 | |
| JP3236774B2 (ja) | 半導体集積回路 | |
| US5978408A (en) | Highly compact vertical cavity surface emitting lasers | |
| US7199441B2 (en) | Optical module device driven by a single power supply | |
| CN1079076A (zh) | 竖直腔面发射激光器光学互连工艺 | |
| JP2004235190A (ja) | 光半導体装置 | |
| KR20230138529A (ko) | 면발광 레이저 어레이, 광원 모듈 및 거리 측정 장치 | |
| CA2533661A1 (en) | Semiconductor laser array device employing modulation doped quantum well structures | |
| JPH06291333A (ja) | 半導体集積回路 | |
| JPH0555703A (ja) | 面発光レーザ装置 | |
| US6771586B2 (en) | Semiconductor laser element, method for manufacturing the same, and optical pickup using the same | |
| US6277668B1 (en) | Optical detector for minimizing optical crosstalk | |
| JPH10190147A (ja) | 面型光多機能素子 | |
| US4999688A (en) | Optical logic element with short switching time | |
| JP3093547B2 (ja) | 光集積回路およびその製造方法 | |
| JPH0728051B2 (ja) | 半導体発光素子 | |
| JP3164203B2 (ja) | 面発光レーザおよびその製造方法 | |
| JPS6214465A (ja) | モノリシツク光電子集積回路 | |
| JP3778406B2 (ja) | フォトセンサおよびイメージセンサ | |
| JP3681992B2 (ja) | 半導体集積回路の製造方法 | |
| US20020186727A1 (en) | Optical transmitting apparatus and manufacturing method thereof | |
| JP2002100829A (ja) | 半導体発光受光装置、およびその作製方法 | |
| Jokerst et al. | Manufacturable multimaterial integration: compound semiconductor devices bonded to silicon circuitry | |
| JP2002100799A (ja) | 半導体受光素子、半導体発光受光装置、およびその作製方法 | |
| EP0593531A1 (en) | Active optical logic device incorporating a surface-emitting laser |