JPH08294004A

JPH08294004A - 画像読取り装置

Info

Publication number: JPH08294004A
Application number: JP7099174A
Authority: JP
Inventors: Hidetoshi Ikeda; 英敏池田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-04-25
Filing date: 1995-04-25
Publication date: 1996-11-05

Abstract

(57)【要約】【目的】コストダウン、Ｉ／Ｏピン数の減少および配
線領域の減少を図ることのできる画像読取り装置を提供
することを目的とする。【構成】シェーディング歪み補正元データおよび暗出
力補正元データに対し所定画素毎にグループ化した１グ
ループ内の全画素のシェーディング歪み補正元データ平
均値および暗出力補正元データ平均値と、シェーディン
グ歪み補正元データおよび暗出力補正元データと補正元
データ平均値との差分値であるシェーディング歪み補正
差分値および暗出力補正差分値とを記憶するラインメモ
リ２６と、原稿の読取り時に補正元データ平均値および
補正差分値からシェーディング歪み補正元データと暗出
力補正元データとを復元するデータセパレータ２８と、
全体を制御する制御部とを備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージスキャナ、フ
ァクシミリ装置、複写機等の画像読取り装置に関する。

【０００２】

【従来の技術】近年、画像を通信又は記録するために画
像を読み取る画像読取り装置の重要性が増してきた。

【０００３】ところで、イメージスキャナ等の画像読取
り装置においては、光源の配光分布、結像レンズの収
差、イメージセンサの感度ばらつき等により、均一濃度
原稿を読み取っても、イメージセンサの出力レベルは均
一とはならない。これをシェーディング歪みと呼ぶ。ま
た、光源が消灯状態にあっても、イメージセンサの出力
レベルはゼロとはならない。これを暗出力と呼ぶ。これ
らシェーディング歪みと暗出力を補正するために通常、
原稿の読取り前に、白基準となる白基準部材を読み取っ
たデータである明補正データと光源を消灯状態にして読
み取ったデータである暗補正データとをそれぞれＲＡＭ
等に記憶させておく。そして、実際の原稿の読取り時に
は、明補正データおよび暗補正データを用い、読取りデ
ータに対し正規化演算を行って補正を施す。

【０００４】以下に、一般的な画像読取り装置および従
来の画像読取り装置について図を用いて説明する。

【０００５】図２１は一般的な画像読取り装置の光学系
統を示す構成図である。図２１において、１は原稿、２
は原稿ガラス、３は原稿を走査して読み取る第１キャリ
ッジ（移動部）、４は光源としてのランプ、５は原稿ア
パーチャ、６は第１反射ミラー、７は第２キャリッジ、
８は第２反射ミラー、９は第３反射ミラー、１０は読取
り画像を結像させる結像レンズ、１１はイメージセン
サ、１２ａ、１２ｂは光路、１３は画像読取り装置本体
に貼り付けられて、原稿１の白基準となる白基準部材、
１４は原稿１を原稿ガラス２に密着させ、外光を遮る原
稿カバーである。第１キャリッジ３にはランプ４、原稿
アパーチャ５および第１反射ミラー６が搭載され、第２
キャリッジ７には第２反射ミラー８および第３反射ミラ
ー８が搭載されている。また、原稿アパーチャ５、第１
〜第３反射ミラー６、８、９および結像レンズ１０は光
学系を構成する。

【０００６】次に、このような構成の一般的画像読取り
装置の動作の概要について述べる。文字面を原稿ガラス
２に対向させて置かれた原稿のその文字面でランプ４か
らの光が反射し、その反射光は原稿アパーチャ５、第１
〜第３反射ミラー６、８、９および結像レンズ１０の光
学系を通してイメージセンサ１１に入射され、これによ
りイメージセンサ１１は原稿の文字、図形等を読み取
る。

【０００７】第１キャリッジ３と第２キャリッジ７は駆
動モータ（図示せず）により同時に移動する。ここで、
第２キャリッジ７の移動距離は第１キャリッジ３の移動
距離の半分となるように設定されており、常に光路長が
一定になる構成となっている。例えば、第１キャリッジ
３が実線で示す左端位置から点線で示す右端位置に移動
した場合、第２キャリッジ７は第１キャリッジ３の左端
位置から右端位置までの距離の半分に相当する距離分、
つまり実線で示す第２キャリッジ７の位置から点線で示
す第２キャリッジ７の位置まで移動する。従って、左端
位置の第１、第２キャリッジ３、７を通る光路１２ａの
長さと右端位置の第１、第２キャリッジ３、７を通る光
路１２ｂの長さとは同じである。これは左端位置と右端
位置との中間位置においても同様である。

【０００８】図２２は図２１の一般的画像読取り装置の
電気系統を示すブロック図である。図２２において、１
１はイメージセンサ、１５はイメージセンサ１１から得
られる画像信号を増幅する増幅器、１６はＡ／Ｄ変換
器、１７はシェーディング補正部、１８はＭＴＦ（Ｍｏ
ｄｕｌａｔｉｏｎＴｒａｎｓｆｅｒＦｕｎｃｔｉ−
ｏｎ）補正や拡大・縮小処理などを行なう画像処理部、
１９は読取りデータを一時的に蓄えるバッファメモリ、
２０は外部機器とのデータの授受を行なうインタフェー
ス、２１はイメージセンサ１１、Ａ／Ｄ変換器１６、シ
ェーディング補正部１７等の動作を制御するタイミング
発生回路、２２は全体動作の制御を行なうＣＰＵ、２３
はＣＰＵ２２の制御プログラムが格納されているＲＯ
Ｍ、２４はＣＰＵ２２のワーク用記憶部としてのＲＡＭ
である。

【０００９】次に、このような構成の一般的画像読取り
装置の電気系統の動作の概要について説明する。まず外
部のホーストコンピュータ（図示せず）より原稿１の読
取り命令が出されると、ＣＰＵ２２は光源としてのラン
プ４を点灯すると共に駆動モータを回転させ、第１キャ
リッジ３と第２キャリッジ７との駆動を開始し、第１キ
ャリッジ３を白基準部材１３の位置まで移動させる。第
１キャリッジ３がその位置に達したことを検出すると、
ＣＰＵ２２は第１キャリッジ３、第２キャリッジ７を停
止させ、ランプ４を点灯させる。ランプ４の光束は白基
準部材１３に照射され、この反射光が光路１２ｂに示す
ような方向に進み、結像レンズ１０でイメージセンサ１
１に結像され、イメージセンサ１１で光電変換される。
イメージセンサ１１から出力される白基準の画像信号は
増幅器１５により増幅されてＡ／Ｄ変換器１６に入力さ
れ、Ａ／Ｄ変換器１６でデジタルの白基準の画像データ
（以下、この欄において「明補正データ」という）にＡ
／Ｄ変換される。Ａ／Ｄ変換器１６から出力された明補
正データはシェーディング補正部１７に一時的に保存さ
れる。白基準部材１３の読取りが完了した後、ＣＰＵ２
２はランプ４を消灯し、暗出力の読取り動作を開始す
る。このときイメージセンサ１１を通してＡ／Ｄ変換器
１６から出力される暗出力の画像データ（以下、この欄
において「暗補正データ」という）はシェーディング補
正部１７に一時的に保存される。

【００１０】このようにして明補正データおよび暗補正
データを得た後、再びランプ４を点灯し、第１キャリッ
ジ３、第２キャリッジ７を一定速度で駆動する。ＣＰＵ
２２は第１キャリッジ３が原稿１の読取り開始点に達し
たことを検出すると、タイミング発生回路２１に動作指
令を出力して画像読取り動作を開始する。原稿１の読取
り部分の反射像は上記説明と同様にしてイメージセンサ
１１に結像し、Ａ／Ｄ変換器１６にてデジタルの画像デ
ータに変換される。この画像データは、先に保存してお
いた明補正データおよび暗補正データを基に、シェーデ
ィング補正部１７でシェーディング歪み補正および暗出
力補正が行なわれる。補正された画像データは画像処理
部１８へ出力される。画像処理部１８は補正された画像
データに対してＭＴＦ補正や拡大・縮小処理などを行な
い、処理された画像データはバッファメモリ１９に一時
的に記憶され、適当な時期にインタフェース２０を介し
て外部へ出力される。

【００１１】図２０は、図２２のシェーディング補正部
１７の従来例を示す回路図である。図２０において、１
７ａは従来のシェーディング補正部、２５ａ、２６ａは
トライステートバッファ、２８ａは明補正データを記憶
しておくメモリ、２９ａは暗補正データを記憶しておく
メモリ、２７ａはメモリ２８ａ、２９ａのアドレス発生
器、２９はシェーディング補正演算器である。

【００１２】次に、図２０のシェーディング補正部１７
ａの動作について、図２１、図２２を用いて説明する。

【００１３】上述したように、イメージセンサ１１から
出力された白基準又は暗出力の画像信号はＡ／Ｄ変換器
１６で白基準又は暗出力の画像データ、すなわち明補正
データ又は暗補正データに変換される。Ａ／Ｄ変換され
た明補正データ又は暗補正データはトライステートバッ
ファ２５ａ又は２６ａを介して明補正メモリ２８ａ又は
２９ａに保存される。明補正データおよび暗補正データ
が得られた後、原稿１の読取りが開始され、画像データ
ＤｉがＡ／Ｄ変換器１６を介してシェーディング補正演
算器２９に入力される。シェーディング補正演算器２９
は（１）式で示すような演算を行なって画像データＤｓ
を出力する。

【００１４】Ｄｓ＝（Ｄｉ−Ｄｄ）／（Ｄｗ−Ｄｄ）…………（１）ここで、Ｄｗは明補正データ、Ｄｄは暗補正データであ
る。この演算の結果、シェーディング歪み補正および暗
出力補正がなされ、シェーディング歪みおよび暗出力の
影響は除去される。

【００１５】

【発明が解決しようとする課題】しかしながら、上述し
たようなシェーディング補正部１７ａから成る画像読取
り装置では、シェーディング歪み補正と暗出力補正との
それぞれに補正用メモリ２８ａ、２９ａを使用している
ため、ＲＡＭ等の記憶素子を２つ必要とし、またメモリ
のコストアップばかりでなく、メモリへのアドレスバ
ス、データバスの配線数が増えるため、回路をＡＳＩＣ
（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆ−ｉｃＩｎ
ｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）によりＬＳＩ化す
る際にＩ／Ｏピン数の増加を招いてしまったり、配線領
域拡大のため装置の小型化に支障をきたすという問題点
があった。

【００１６】また、近年、機器の読取り画像の高画質化
にともない、補正用メモリのビット数増加が必要とな
り、さらにコストアップ、Ｉ／Ｏピン数の増加および配
線領域の増大を招くという問題点があった。

【００１７】本発明は上記従来の問題点を解決するもの
で、コストダウン、Ｉ／Ｏピン数の減少および配線領域
の減少を図ることのできる画像読取り装置を提供するこ
とを目的とする。

【００１８】

【課題を解決するための手段】この目的を達成するため
に本発明の請求項１記載の画像読取り装置は、原稿を照
射する光源と、原稿からの反射光を結像する光学系と、
光源を原稿の画像読取り範囲に対し相対移動せしめる移
動部と、結像した原稿の画像１ラインに対し画素毎に電
気信号に変換するイメージセンサと、原稿の読取りに先
立ちシェーディング歪みを取り込むための白基準部材と
を有し、白基準部材に前記光源を照射することによりイ
メージセンサから得られるシェーディング歪み補正元デ
ータと、光源の消灯時に前記イメージセンサから得られ
る暗出力補正元データとに基づいて、シェーディング歪
み補正と暗出力補正とを行う画像読取り装置であって、
シェーディング歪み補正元データおよび暗出力補正元デ
ータに対し所定画素毎にグループ化した１グループ内の
全画素のシェーディング歪み補正元データ平均値および
暗出力補正元データ平均値と、シェーディング歪み補正
元データおよび暗出力補正元データと平均値との差分値
であるシェーディング歪み補正差分値および暗出力補正
差分値とを記憶するラインメモリと、原稿の読取り時に
平均値および差分値からシェーディング歪み補正元デー
タと暗出力補正元データとを復元するデータセパレータ
と、全体を制御する制御部とを備えた構成を有してい
る。

【００１９】請求項２記載の画像読取り装置は、請求項
１記載の画像読取り装置において、制御部が、シェーデ
ィング歪み補正差分値のビット幅と暗出力補正差分値の
ビット幅との合計ビット幅をラインメモリの１ワードの
ビット幅と等しくなし、双方の差分値のビット幅を任意
に定めることができる構成を有している。

【００２０】請求項３記載の画像読取り装置は、請求項
２記載の画像読取り装置において、制御部が、シェーデ
ィング歪み補正差分値または暗出力補正差分値がそれぞ
れのビット幅で定まる最大値を越え且つ最大値を越えた
差分値が予め設定された値より小さいとき、最大値を越
えた差分値をクリップする構成を有している。

【００２１】請求項４記載の画像読取り装置は、請求項
２記載の画像読取り装置において、制御部が、シェーデ
ィング歪み補正差分値または暗出力補正差分値がそれぞ
れのビット幅で定まる最大値を越え且つ最大値を越えた
差分値が予め設定された値より大きいとき、最大値を越
えた差分値に対応する画素の前後の画素の差分値から最
大値を越えた差分値に対応する画素の差分値を補間する
構成を有している。

【００２２】請求項５記載の画像読取り装置は、請求項
１記載の画像読取り装置において、入力画像データのビ
ット幅よりも小さいビット幅のラインメモリへシェーデ
ィング歪み補正元データおよび暗出力補正元データを取
り込むことを可能にするバレルシフタを備えた構成を有
している。

【００２３】請求項６記載の画像読取り装置は、請求項
５記載の画像読取り装置において、バレルシフタが、入
力画像データのＬＳＢ側データを選択してシェーディン
グ歪み補正元データと暗出力補正元データとを出力し、
制御部が、出力された２種類の補正元データに対し所定
画素毎にグループ化し、それぞれのグループ内の全画素
の２種類の補正元データの平均値および２種類の補正元
データの平均値からの差分値を演算し、平均値および差
分値を組み合わせたデータである組合せデータをライン
メモリに書き込み、次にバレルシフタが、入力画像デー
タのうちの先頭画像データのＭＳＢ側所定ビットのデー
タを選択して出力し、制御部が、先頭画像データのＭＳ
Ｂ側所定ビットのデータをデータセパレータに保持さ
せ、シェーディング歪み補正元データと暗出力補正元デ
ータとを復元させる構成を有している。

【００２４】請求項７記載の画像読取り装置は、請求項
６記載の画像読取り装置において、制御部が、入力画像
データのＬＳＢ側データの隣り合うデータの変化量を検
出し、変化量が所定量よりも大きいか否かを判別すると
共に変化量の方向を検出し、データセパレータが判別お
よび検出に基づいて入力画像データのＭＳＢ側所定ビッ
トのデータを増減する構成を有している。

【００２５】

【作用】上記構成によって、１グループ内のシェーディ
ング歪み補正元データ平均値および暗出力補正元データ
平均値と、これら平均値と補正元データとの差分値であ
るシェーディング歪み補正差分値および暗出力補正差分
値とを使用することにより、シェーディング歪み補正元
データおよび暗出力補正元データを１つのラインメモリ
に多重化して記憶することができるので、補正用メモリ
の記憶容量を減少させても、補正精度を低下させること
なくシェーディング歪み補正および暗出力補正を行なう
ことができ、装置のコストダウン、Ｉ／Ｏピン数の減少
および配線領域の減少を図ることができる。

【００２６】また、シェーディング歪み補正元データの
ばらつきと暗出力補正元データのばらつきに対し差分値
のビット幅の幅配分を任意に決めることができるので、
ばらつきの度合いに応じた補正が可能となり、補正効率
が向上する。

【００２７】さらに、シェーディング歪み補正元データ
の差分値または暗出力補正元データの差分値の大きさを
判断することにより、その大きさに応じた補正が可能と
なり、白基準部材の汚れや電気ノイズ等の異常現象によ
る影響を低減することができる。さらに、入力画像デー
タのビット幅よりも小さいビット幅のラインメモリを使
用してシェーディング歪みおよび暗出力の補正を行なう
ようにすることにより、少ない記憶容量のラインメモリ
であっても補正精度を低下させることなくシェーディン
グ歪み補正および暗出力補正を行なうことができるの
で、一層の補正用メモリの記憶容量の減少、従って、一
層の装置のコストダウン、Ｉ／Ｏピン数の減少および配
線領域の減少を図ることができる。

【００２８】

【実施例】

（実施例１）以下本発明の一実施例について図を用いて
説明する。

【００２９】図１は本発明の一実施例に係る画像読取り
装置を構成するシェーディング補正部を示す回路図であ
る。本実施例に係る画像読取り装置は図２１および図２
２の装置と同一構成であり、シェーディング補正部のみ
が従来とは異なるので、シェーディング補正部およびそ
れに関連する部分のみ説明する。

【００３０】図１において、１７Ａはシェーディング補
正部、２５はトライステートバッファ、２６はシェーデ
ィング歪み補正データとしての明補正データおよび暗出
力補正データとしての暗補正データを記憶するラインメ
モリ、２７はラインメモリ２６のアドレス発生器、２８
はデータセパレータ、２９はシェーディング補正演算器
である。

【００３１】次に、このように構成された画像読取り装
置のシェーディング補正部１７Ａの動作について図１、
図２１、図２２を用いて説明する。

【００３２】外部のホーストコンピュータより原稿１の
読取り命令が出されると、制御部としてのＣＰＵ２２
（図２２）は光源としてのランプ４（図２１）を点灯す
ると共に駆動モータを回転させ、第１キャリッジ３と第
２キャリッジ７との駆動を開始し（図２１参照）、第１
キャリッジ３を白基準部材１３（図２１）の位置まで移
動させる。第１キャリッジ３がその位置に達したことを
検出すると、ＣＰＵ２２は第１キャリッジ３、第２キャ
リッジ７を停止させ、ランプ４を点灯させる。ランプ４
からの光束は白基準部材１３に照射され、この反射光が
光路１２ｂに示すような方向に進み、結像レンズ１０で
イメージセンサ１１に結像され、イメージセンサ１１で
光電変換される。イメージセンサ１１から出力される白
基準の画像信号すなわちシェーディング歪み補正元信号
は増幅器１５により増幅されてＡ／Ｄ変換器１６に入力
され、Ａ／Ｄ変換器１６でデジタルの白基準の画像デー
タすなわちシェーディング歪み補正元データ（以下、
「明補正元データ」という）にＡ／Ｄ変換される（図２
２参照）。Ａ／Ｄ変換器１６から出力された明補正元デ
ータは、シェーディング補正部１７Ａのトライステート
バッファ２５を通ってラインメモリ２６に入力され、画
素クロックに同期したメモリライト信号ｓｍｅｍｗｒに
よりラインメモリ２６内に保存される。白基準部材１３
の読取りが完了した後、ＣＰＵ２２は１ライン分の明補
正元データをＣＰＵ２２のワーク用メモリであるＲＡＭ
２４へ転送する。なお、図１のｓｍｅｍｒｄはメモリリ
ード信号である。

【００３３】次に、ＣＰＵ２２はランプ４を消灯し、暗
出力の読取り動作を開始する。イメージセンサ１１から
出力される暗出力の画像信号すなわち暗出力補正元信号
は増幅器１５により増幅されてＡ／Ｄ変換器１６に入力
され、暗出力の画像データすなわち暗出力補正元データ
（以下、「暗補正元データ」という）にＡ／Ｄ変換され
て出力される。Ａ／Ｄ変換器１６から出力された暗補正
元データは、トライステートバッファ２５を通り、ライ
ンメモリ２６に保存される。暗補正元データの読取りが
終了した後、ＣＰＵ２２は１ライン分の暗補正元データ
をＲＡＭ２４へ転送する。

【００３４】明補正元データと暗補正元データとが得ら
れた後、それぞれの補正元データに対しグループ化を行
ない、グループ内画素に対して平均値とその平均値から
の差分値とを計算する。

【００３５】次に、グループ内画素に対する上記平均値
と差分値を図２〜図４を用いて説明する。図２は明補正
元データＤｗを示すデータ状態図、図３は暗補正元デー
タＤｄを示すデータ状態図、図４は明補正元データＤｗ
および暗補正元データＤｄを多重化した明・暗補正元デ
ータＤｗ，Ｄｄを示すデータ状態図である。ここで一例
として８画素を１グループとする。１グループ例えば画
素０〜７すなわちアドレス“０”〜“７”に対する暗補
正元データＤｄの平均値（以下、「暗補正元データ平均
値」という）は０５（ＨＥＸ（１６進数））であり、こ
の平均値に対して各画素の平均値からの差分値（以下、
「暗補正差分値」という）を４ビットの２の補数で表現
すると、１、０、４、Ｅ、２、Ｆ、１、Ｆとなる。同様
に、画素０〜７に対する明補正元データの平均値（以
下、「明補正元データ平均値」という）はＦ０（ＨＥ
Ｘ）であり、この平均値に対して各画素の平均値からの
差分値（以下、「明補正差分値」という）を４ビットの
２の補数で表現すると、Ｃ、０、Ｆ、１、４、Ｄ、１、
５となる。計算後、図４に示すようにラインメモリ２６
のアドレス“０”番地に第０〜７画素の暗データ平均値
を、アドレス“１”番地に第０〜７画素の明データ平均
値を、アドレス“２”〜“９”番地の上位４ビットに画
素０〜７の明補正差分値を、下位４ビットに画素０〜７
の暗補正差分値を記録する。以下、同様にして１ライン
分の明・暗補正データＤｗ，Ｄｄを計算し、記録する。
上述したことから分かるように、明・暗補正データＤ
ｗ，Ｄｄは、明補正元データ平均値と暗補正元データ平
均値と明補正差分値と暗補正差分値とから成る。

【００３６】明・暗補正データが準備できた後、再びラ
ンプ４を点灯し、キャリッジ３、７を一定速度で駆動す
る（図２１参照）。ＣＰＵ２２は、キャリッジ３が原稿
１の読取り開始点に達したことを検出すると、タイミン
グ発生回路２１に動作指令を出力して画像読取り動作を
開始する（図２２参照）。原稿１の読取り部分の反射像
は上記説明と同様にしてイメージセンサ１１に結像さ
れ、Ａ／Ｄ変換器１６にてデジタルの画像データＤｉに
変換される。この画像データＤｉは、先に保存しておい
たラインメモリ２６内の明・暗補正データＤｗ，Ｄｄを
基に、シェーディング歪み補正および暗出力補正が行な
われる。

【００３７】上記補正動作について、図５および図６を
用いて説明する。図５は、多重化された明・暗補正デー
タを明補正元データと暗補正元データとに分離する図１
のデータセパレータ２８を示す回路図である。また図６
（ａ）〜（ｅ）は、画像データ、ラインメモリ２６のア
ドレス、明補正データＤｗ、暗補正データＤｄ、シェー
ディング演算を示すタイミング図である。図５におい
て、３０ａ、３０ｂは８ビットのラッチ、３１ａ、３１
ｂは８ビットの加算器である。

【００３８】次に、図５のデータセパレータ２８の動作
について説明する。ラインメモリ２６のアドレスが
“０”のとき暗補正元データ平均値０５（ＨＥＸ）をラ
ッチ３０ｂに保持し、次にラインメモリ２６のアドレス
が“１”のとき明補正元データ平均値Ｆ０（ＨＥＸ）を
ラッチ３０ａに保持し、ラインメモリ２６のアドレスが
“２”のとき多重化された差分値Ｃ１（ＨＥＸ）を出力
する。明補正差分値と暗補正差分値とが多重化された明
・暗補正差分値の上位バイトＣ（ＨＥＸ）は、図３に示
すように、そのＭＳＢつまりＤ７が加算器３１ａ入力の
第３ビットから第７ビットまでのすべてと接続されてい
るので、その値がＦＣ（ＨＥＸ）となり、加算器３１ａ
ではＦＣ（ＨＥＸ）とラッチ３０ａに保持されているＦ
０（ＨＥＸ）との加算となる。この結果、先頭画像デー
タに対する明補正データはＥＣ（ＨＥＸ）となり、図２
に示す明補正元データＤｗと一致し、明補正元データが
明補正データとして復元されたことになる。なお、信号
ｂｒｔａｖｌａｔは入力信号Ｄｗ，Ｄｄをラッチ３０ａ
に取り込む制御信号、信号ｄｒｋａｖｌａｔは入力信号
Ｄｗ，Ｄｄをラッチ３０ｂに取り込む制御信号である。

【００３９】一方、多重化された明・暗補正差分値の下
位バイト１（ＨＥＸ）は、図５に示すように、そのＭＳ
ＢつまりＤ３が加算器３１ｂ入力の第３ビットから第７
ビットまでのすべてと接続されているので、その値が０
１（ＨＥＸ）となり、０１（ＨＥＸ）とラッチ３０ｂに
保持されている０５（ＨＥＸ）との加算となる。この結
果、先頭画像データに対する暗補正データは０６（ＨＥ
Ｘ）となり、図３に示す暗補正元データＤｄと一致し、
暗補正元データが暗補正データとして復元されたことに
なる。このように、多重化された明・暗補正データＤ
ｗ，Ｄｄは分離・復元され、シェーディング補正演算器
２９による補正演算値Ｄｓは、Ｄｓ＝（Ｄｉ−Ｄｄ）／（Ｄｗ−Ｄｄ）…………（２）となり、従来例の（１）式と同じになる。図４のアドレ
ス“３”から始まる第１画素以降、同一グループ内の画
像データに対しては差分値のみが出力され、同様の処理
で補正演算を実施する。

【００４０】以上のように本実施例によれば、少ないラ
インメモリ２６で高精度の補正を実現することができ、
補正用メモリの記憶容量を減少させても補正精度を低下
させることなくシェーディング歪み補正および暗出力補
正を行なうことができるので、装置のコストダウン、Ｉ
／Ｏピン数の減少および配線領域の減少を図ることがで
きる。

【００４１】（実施例２）次に、本発明の第２の実施例
について説明する。上述した本発明の第１の実施例はモ
ノクロに関するものであったが、この第２の実施例はカ
ラーに関するものである。

【００４２】図７、８はカラーの画像読取り装置におけ
る明・暗補正データＤｗ，Ｄｄを示すデータ状態図であ
る。図７、８のデータ状態図は、第１の実施例でモノク
ロの場合に説明したのと同様の処理を行ない、ラインメ
モリ２６（図１）にすでに計算して書き込まれている多
重化された明・暗補正データを示す。すなわち図７、８
は、明補正元データ平均値、暗補正元データ平均値、明
補正差分値、暗補正差分値を示し、これらが明・暗補正
データを構成する。図７及び８では、赤、緑、青のそれ
ぞれが６画素毎にブロック化されている場合を示す。図
７及び８で、Ｒｄ、Ｇｄ、Ｂｄはそれぞれ赤、緑、青の
イメージセンサ１１（図２１、２２）に対する暗補正元
データ平均値を示し、Ｒｗ、Ｇｗ、Ｂｗはそれぞれ赤、
緑、青のイメージセンサ１１に対する明補正元データ平
均値を、ｒｄ、ｇｄ、ｂｄはそれぞれ赤、緑、青のイメ
ージセンサ１１に対する暗補正差分値を、ｒｗ、ｇｗ、
ｂｗはそれぞれ赤、緑、青のイメージセンサ１１に対す
る明補正差分値を示す。Ｘで示すところのデータは意味
がなく、後の演算では使用しないことを表す。

【００４３】図９は本実施例に係るカラーの画像読取り
装置を構成するデータセパレータを示す回路図である。
図９において、２８Ａはデータセパレータ、３０ｃ〜３
０ｍは８ビットのラッチ、３１ｃ〜３１ｈは８ビットの
加算器、３２ａ、３２ｂは３入力１出力のマルチプレク
サである。

【００４４】次に、本実施例に係る画像読取り装置を構
成するデータセパレータ２８Ａの動作について説明す
る。

【００４５】図７に示すラインメモリ２６のアドレスが
“０”番地から“１７”番地まで進む間に、赤の暗補正
元データ平均値Ｒｄがラッチ３０ｇに保持され、緑の暗
補正元データ平均値Ｇｄがラッチ３０ｆに、青の暗補正
元データ平均値Ｂｄがラッチ３０ｅに、赤の明補正元デ
ータ平均値Ｒｗがラッチ３０ｄに、緑の明補正元データ
平均値Ｇｗがラッチ３０ｃに、青の明補正元データ平均
値Ｂｗがラッチ３０ｈに保持される。最後のＢｗがラッ
チ３０ｈにラッチされると同時にラッチ３０ｃ〜３０ｇ
の値はラッチ３０ｉ〜３０ｍに転送される。これによ
り、赤・緑・青の第１グループ（第０画素〜第５画素）
の明補正元データ平均値と暗補正元データ平均値とが読
み出された後、図７に示すラインメモリ２６のアドレス
が“１８”番地となったとき、赤第０画素の明・暗補正
差分値ｒｗ（０）、ｒｄ（０）がラインメモリ２６から
出力される（つまり図９の明・暗補正差分値Ｄｗ，Ｄｄ
において上位４バイトの値がｒｗ（０）、下位４バイト
の値がｒｄ（０）となる）。このとき図９のマルチプレ
クサ３２ａ、３２ｂは共に端子３に接続されている。第
１実施例のモノクロの場合に説明したように、加算器３
１ｅと３１ｈの出力はそれぞれ赤第０画素の明補正元デ
ータＤｗ、赤第０画素の暗補正元データＤｄを明補正デ
ータ、暗補正データとして復元しており、赤の明補正デ
ータＤｗ、暗補正データＤｄがデータセパレータ２８Ａ
から出力される。このときＡ／Ｄ変換器１６（図１、図
２２）の出力つまり入力画像データＤｉは赤の先頭画像
データとなるようなタイミングとなっており、シェーデ
ィング補正演算器２９（図１）では赤第０画素の明・暗
補正すなわちシェーディング歪み補正および暗出力補正
が実行される。

【００４６】続いて、図７に示すラインメモリ２６のア
ドレスが“１９”番地になると、緑第０画素の明・暗差
分値ｇｗ（０）、ｇｄ（０）がラインメモリ２６から出
力され、図９のマルチプレクサ３２ａ、３２ｂは共に端
子２に切り替わり、Ａ／Ｄ変換器１６の出力である入力
画像データＤｉは緑の先頭画像データとなり、シェーデ
ィング補正演算器２９では緑第０画素の明・暗補正が実
行される。

【００４７】続いて、図７に示すラインメモリ２６のア
ドレスが“１Ａ”番地になると、青第０画素の明・暗差
分値ｂｗ（０）、ｂｄ（０）がラインメモリ２６から出
力され、図９のマルチプレクサ３２ａ、３２ｂは共に端
子１に切り替わり、Ａ／Ｄ変換器１６からの入力画像デ
ータＤｉは青の先頭画像データとなり、シェーディング
補正演算器２９では青第０画素の明・暗補正が実行され
る。

【００４８】さらに、ラインメモリ２６のアドレスが
“１Ｂ”番地に進むと、第２グループ（第６画素〜第Ｂ
画素）のための赤の暗補正元データ平均値Ｒｄ（６〜
Ｂ）がラッチ３０ｇに保存される。この第２グループの
赤の暗補正元データ平均値Ｒｄ（６〜Ｂ）は、ラインメ
モリ２６のアドレスが図８に示す“２Ｆ”まで進んだと
きラッチ３０ｍに転送され、続く“３０”番地から始ま
る第２グループの明・暗補正差分値に対して用いられ
る。ラインメモリ２６のアドレスが“２Ｆ”まで進む間
は、第１グループ（第０画素〜第５画素）に対する明・
暗補正を実行しながら、第２グループで用いる残りの５
つの補正元データ平均値を読み出す動作を行なう。以上
の動作を繰り返すことにより、赤・緑・青３ラインのデ
ータに対し明・暗補正動作を実行できる。

【００４９】以上のように本実施例によれば、カラー画
像データに対しても、少ないラインメモリで高精度の補
正を実現することができ、補正用メモリの記憶容量を減
少させても補正精度を低下させることなくシェーディン
グ歪み補正および暗出力補正を行なうことができるの
で、カラー画像読取り装置においても、装置のコストダ
ウン、Ｉ／Ｏピン数の減少および配線領域の減少を図る
ことができる。

【００５０】（実施例３）上述した第２の実施例では、
明補正差分値のビット幅と暗補正差分値のビット幅は共
に４ビットとした。しかしながら、暗補正元データのば
らつきのほとんどはイメージセンサ１１の暗出力のばら
つきに起因するものであり、明補正元データのばらつき
は暗出力のばらつきにイメージセンサ１１の感度のばら
つきが重畳しているものであるので、一般に暗補正元デ
ータよりも明補正元データの方がばらつき量は大きい。
したがって、明補正差分値のビット幅を暗補正差分値の
ビット幅よりも大きくすることができるような構成が望
ましい。第３の実施例に係る画像読取り装置はこのよう
な構成を実現したものである。

【００５１】図１０は、第３の実施例に係る画像読取り
装置のシェーディング補正部１７Ａ（図１）を構成する
データセパレータを示す回路図である。図１０におい
て、３０ａ、３０ｂはラッチ、３１ａ、３１ｂは加算器
であり、これらは図５と同様のものであり、同一符号を
付して説明は省略する。３３ａ、３３ｂはセレクタであ
る。セレクタ３３ａ、３３ｂは、切替え信号ｂｉｔｓｅ
ｌがローレベルの場合には下方に倒れ、切替え信号ｂｉ
ｔｓｅｌがハイレベルの場合には上方（図１０の状態）
に倒れる。セレクタ３３ａ、３３ｂに対し切替え信号ｂ
ｉｔｓｅｌがローレベルの場合、明補正差分値のビット
幅と暗補正差分値のビット幅が共に４ビットとなり、図
５の回路と全く同じ配線になる。切替え信号ｂｉｔｓｅ
ｌがハイレベルの場合、明補正差分値のビット幅は５ビ
ット、暗補正差分値のビット幅は３ビットとなる。

【００５２】図１１〜１３はデータ状態図であり、図１
１は明補正元データＤｗを示し、図１２は暗補正元デー
タＤｄ、図１３は明・暗補正データＤｗ，Ｄｄを示す。
図１３の明・暗補正データＤｗ，Ｄｄはこれまで説明し
たのと同様に、明補正元データ平均値と暗補正元データ
平均値と明補正差分値と暗補正差分値とから成る。図１
１〜１３における補正動作は差分値のビット幅を除けば
図２〜４の第１の実施例と同様であるので、その説明は
省略する。

【００５３】図１１、１２に示した明補正元データＤ
ｗ、暗補正元データＤｄには、三角、丸の印でつけたデ
ータが存在する。これについて、次に説明する。図１２
及び図１３に示す丸印のデータは暗補正元データの第０
〜第７画素に対する平均値から差分を求めたとき、設定
されたビット幅で表せる最大値より僅かにオーバーした
場合を示している。この実施例では、平均値は０５（Ｈ
ＥＸ）、○印の部分の暗補正元データが０９（ＨＥＸ）
なので、差分値は０９−０５＝０４となるが、ビット数
が３ビットであらわせる正負の数（負に対しては２の補
数表現）は−４〜３となり、図１３に示すように、差分
値をクリップする、すなわち正の最大値である「３」を
挿入する。これは、補正元データのばらつきから予め設
定された差分値のビット幅に対し、ばらつきの最大値す
なわちワーストケースに対する処置として有効である。
一方、図１１及び図１３に示す三角印のデータは、明補
正元データの第８〜第Ｆ画素に対する平均値から差分を
求めたとき設定されたビット幅で表せる最小値に対し遙
かにオーバーした場合を示している。この場合は、対象
画素即ち第８画素を除いた平均値を再度求め、対象画素
の差分値は前後の画素（アドレス“９”と“Ｄ”）の差
分値から補間した値、この実施例では、前後の画素の平
均値である「２」を挿入する。これは、白基準部材１３
（図２１参照）の汚れや、電気的なノイズの影響による
異常値と判断し、これらの影響を除去する処置として有
効である。なお、ワーストケースか異常値かの判定基準
は装置の性能に応じて変更することができる。

【００５４】なお図１０では、説明を簡単にするため、
ビット幅に関し２種類しか選択できない回路例を示した
が、セレクタ３３ａ、３３ｂの構成を変更して選択数を
増やす構成とすることも可能である。

【００５５】以上のように本実施例によれば、シェーデ
ィング歪み補正元データである明補正元データのばらつ
き及び暗出力補正元データである暗補正元データのばら
つきに対し差分値（明補正差分値および暗補正差分値）
のビット幅の幅配分を任意に決めることができるので、
ばらつきの度合いに応じた補正が可能となり、補正効率
を向上させることができる。また、明補正差分値または
暗補正差分値の大きさを判断することにより、その大き
さに応じた補正たとえばクリップ、補間等の補正が可能
となり、白基準部材１３の汚れや電気ノイズ等の異常現
象による影響を低減することができる。

【００５６】（実施例４）次に、本発明の第４の実施例
について説明する。この実施例は、入力画像データに対
し、それよりもビット幅の小さいラインメモリでシェー
ディング歪み補正（明補正）と暗出力補正（暗補正）を
行なうものである。

【００５７】図１４は、本実施例に係る画像読取り装置
を構成するシェーディング補正部１７Ｂを示す回路図で
ある。図１４において、１６は１０ビットのＡ／Ｄ変換
器、２５はトライステートバッファ、２６は明・暗補正
データを記憶する８ビットのラインメモリ、２７はライ
ンメモリ２６のアドレス発生器、２８Ｃは多重化された
明・暗補正データを明補正データと暗補正データに分解
するデータセパレータ、２９はシェーディング補正器、
３４は１０ビット入力、８ビット出力のバレルシフタで
ある。

【００５８】すでに説明したように、まず、白基準部材
１３の読取りを行ない、明補正元データを得、次にラン
プ４を消灯した状態で暗補正元データを得る（図２１参
照）。このとき、１０ビットのＡ／Ｄ変換器１６のビッ
ト０〜７（以下、「ＬＳＢ側データ」という）がバレル
シフタ３４、トライステートバッファ２５を介してライ
ンメモリ２６に接続されている。シェーディング歪み波
形および暗出力波形が図１５のグラフ図に示すような波
形Ｓ１およびＳ２である場合、明補正元データと暗補正
元データは図１６〜図１８のデータ状態図のようにな
る。図１６は明補正元データＤｗを示し、図１７は暗補
正元データＤｄ、図１８は明・暗補正データＤｗ，Ｄｄ
を示す。図１６の明補正元データＤｗを見ると、途中
（たとえばアドレス“６”のデータとアドレス“７”の
データとの間）でデータの不連続点があるが、これは桁
上がりしていることを表している。先頭画像のＭＳＢ側
２ビットの値を調べるために、１０ビットのＡ／Ｄ変換
器１６のビット２〜９（以下、「ＭＳＢ側データ」とい
う）をバレルシフタ３４、トライステートバッファ２５
を介してラインメモリ２６に接続し、再度白基準部材１
３の読取りを行なう。シェーディング歪み波形および暗
出力波形が図１０の波形Ｓ１およびＳ２の場合、第０画
素のＭＳＢ側２ビットの値すなわち１０ビットＡ／Ｄ変
換器１６の上位２ビットの値は、図１５のＡ／Ｄ値が２
００（ＨＥＸ）と３００（ＨＥＸ）との間にあることか
ら、１０（ＢＩＮ（２進数））である。

【００５９】明補正元データと暗補正元データとが得ら
れた後、それぞれの補正元データに対しグループ化を行
ない、グループ内画素に対して補正元データ平均値とこ
の平均値からの補正元データの差分値を計算する。この
とき、図１５に示すようにＡ／Ｄ値が３００（ＨＥＸ）
よりも越えるので明補正元データは桁上がりすることに
留意する。例えば、８画素を１グループとすると、画素
０〜７すなわちアドレス“０”〜“７”の明補正元デー
タに対する平均値（明補正元データ平均値）は（表１）
のように計算される。

【００６０】

【表１】

【００６１】（表１）に示すように、第７画素に対する
明補正元データは桁上がりしているので、３０１（ＨＥ
Ｘ）として計算する。また、明補正元データ平均値との
差分値を求める場合も第７画素に対する明補正元データ
を３０１（ＨＥＸ）と見なして計算する。この点以外は
図２で説明したのと同様にして計算を行ない、１ライン
分の多重化した明・暗補正データＤｗ，Ｄｄを作成しラ
インメモリ２６に記録する。

【００６２】ラインメモリ２６に書き込まれた明・暗補
正データＤｗ，Ｄｄから明補正データＤｗと暗補正デー
タＤｄとに分離するデータセパレータ２８Ｃを図１９の
回路図に示す。図１９において、３０ｎ〜３０ｑは８ビ
ットのラッチ、３１ｉ、３１ｊは１０ビットの加算器、
３５は２ビットのラッチ、３６は８ビットの引算器、３
７は８ビットの比較器、３８は２ビットのアップダウン
カウンタである。

【００６３】次に、このような構成のデータセパレータ
２８Ｃの動作について説明する。まず、先に調べておい
た先頭画像のＭＳＢ側２ビットの値１０（ＢＩＮ）を２
ビットラッチ３５にセットし、桁上がり判定値（例えば
８０Ｈ）をラッチ３０ｏにセットしておく。この初期設
定の後、明・暗補正動作が開始される。

【００６４】先頭画像データが入力される前にラッチ３
５にセットされているＭＳＢ側２ビットの値１０（ＢＩ
Ｎ）がアップダウンカウンタ３８にロードされる。また
同時にラッチ３０ｎと３０ｑはリセットされる。

【００６５】ラインメモリ２６のアドレスが“０”のと
き暗補正元データ平均値０５（ＨＥＸ）をラッチ３０ｐ
に保持し、次にラインメモリ２６のアドレスが“１”の
とき明補正元データ平均値ＦＤ（ＨＥＸ）をラッチ３０
ｎに保持し、ラインメモリ２６のアドレスが“２”のと
き多重化された差分値Ｄ０（ＨＥＸ）を出力する。多重
化された差分値の上位バイトＤ（ＨＥＸ）は、図１９に
示すように、そのＭＳＢが第３ビットから第９ビットま
でのすべてに接続されているので、３ＦＤ（ＨＥＸ）と
なり、ラッチ３０ｎおよびカウンタ３８のミキシング出
力は２ＦＤ（ＨＥＸ）となる。加算の結果、先頭画像デ
ータに対する明補正データは２ＦＡ（ＨＥＸ）となり、
アドレス“０”の明補正元データ２ＦＡ（ＨＥＸ）が明
補正データとして復元されたことになる。多重化された
差分値の下位バイト０（ＨＥＸ）は、図１９に示すよう
に、そのＭＳＢが第３ビットから第９ビットまでのすべ
てに接続されているので、０００（ＨＥＸ）となり、ラ
ッチ３０ｐの出力は接地ＭＳＢ側２ビットにより１０ビ
ットに拡張されて００５（ＨＥＸ）となる。加算の結
果、先頭画像データに対する暗補正データは００５（Ｈ
ＥＸ）となる。これにより、図１４に示すデータセパレ
ータ２８Ｃの出力データＤｗおよびＤｄとしてそれぞ
れ、第０画素の明補正データおよび第０画素の暗補正デ
ータが１０ビットで出力される。このとき、図１４に示
すＡ／Ｄ変換器１６の出力データＤｉは先頭画像データ
となるようなタイミングとなっており、シェーディング
補正演算器２９では第０画素の明・暗補正が実行され
る。

【００６６】上記動作により画素０〜７まで明・暗補正
が実行され、ラインメモリ２６のアドレス値が“Ａ”ま
で進むと、第２グループの暗補正元データ平均値０７
（ＨＥＸ）をラッチ３０ｐに保持し、さらに、ラインメ
モリ２６のアドレスが“Ｂ”になると、第２グループの
明補正元データ平均値０２（ＨＥＸ）をラッチ３０ｎに
保持すると共に、第１グループの明補正元データ平均値
はラッチ３０ｎからラッチ３０ｑに転送される。ラッチ
３０ｎの出力値とラッチ３０ｑの出力値との差を引算器
３６で求め、引き算値とラッチ３０ｏの桁上がり判定値
とを比較器３７で比較し、判定値より大きい場合カウン
タ３８をイネーブルにする。このとき、引き算結果が正
の場合は桁上がりが発生したことを意味し、カウンタ３
８はアップカウント動作を行ない、負の場合は桁上がり
が発生しなかったことを意味し、カウンタ３８はダウン
カウント動作を行なう。本実施例の場合は、第１グルー
プの明補正元データ平均値がＦＤ（ＨＥＸ）で第２グル
ープの明補正元データ平均値が０２（ＨＥＸ）なので引
き算値はＦＢ（ＨＥＸ）となり、アップカウントを行な
う。

【００６７】ラインメモリ２６のアドレスが“Ｃ”にな
ると、多重化された差分値Ｄ３（ＨＥＸ）を出力する。
多重化された差分値の上位バイトＤ（ＨＥＸ）は３ＦＤ
（ＨＥＸ）となり、ラッチ３０ｎおよびカウンタ３８の
ミキシング出力は３０２（ＨＥＸ）となるので、加算の
結果、第８画素データに対する明補正データは２ＦＦ
（ＨＥＸ）となり、第８画素の明補正元データ２ＦＦ
（ＨＥＸ）が明補正データとして復元されたことにな
る。多重化された差分値の下位バイト３（ＨＥＸ）は０
０３（ＨＥＸ）となり、ラッチ３０ｐの出力は１０ビッ
トに拡張されて００７（ＨＥＸ）となるので、加算の結
果、第８画素データに対する暗補正データは００Ａとな
り、第８画素の暗補正元データ０Ａが復元されたことに
なる。

【００６８】これにより、図１４に示すデータセパレー
タ２８Ｃの出力データＤｗおよびＤｄとしてそれぞれ、
第８画素の明補正データおよび第８画素の暗補正データ
の１０ビットが出力される。このとき、図１４に示すＡ
／Ｄ変換器１６の出力データＤｉは第８画素の画像デー
タとなるようなタイミングとなっており、シェーディン
グ補正演算器２９では第８画素の明・暗補正が行なわれ
る。このように本実施例では、Ａ／Ｄ変換器１６が１０
ビットであるのに対し、精度の低下なく、８ビットのラ
インメモリ２６で明・暗補正動作が実行できる。

【００６９】以上のように本実施例によれば、入力画像
データのビット幅１０ビットよりも小さいビット幅８ビ
ットのラインメモリ２６を用い、入力画像データのＭＳ
Ｂ側２ビットはラッチするようにしたことにより、少な
い記憶容量のラインメモリであっても補正精度を低下さ
せることなくシェーディング歪み補正および暗出力補正
を行なうことができるので、一層の補正用メモリの記憶
容量の減少、従って、一層の装置のコストダウン、Ｉ／
Ｏピン数の減少および配線領域の減少を図ることができ
る。

【００７０】

【発明の効果】以上のように本発明は、シェーディング
歪み補正元データおよび暗出力補正元データに対し所定
画素毎にグループ化した１グループ内の全画素のシェー
ディング歪み補正元データ平均値および暗出力補正元デ
ータ平均値と、前記シェーディング歪み補正元データお
よび暗出力補正元データと補正元データ平均値との差分
値であるシェーディング歪み補正差分値および暗出力補
正差分値とを記憶するラインメモリと、原稿の読取り時
に補正元データ平均値および補正データ差分値からシェ
ーディング歪み補正元データと暗出力補正元データとを
復元するデータセパレータと、全体を制御する制御部と
を設けたことにより、シェーディング歪み補正元データ
および暗出力補正元データを１つのラインメモリに多重
化して記憶することができるので、補正用メモリの記憶
容量を減少させても、補正精度を低下させることなくシ
ェーディング歪み補正および暗出力補正を行なうことが
でき、装置のコストダウン、Ｉ／Ｏピン数の減少および
配線領域の減少を図ることができる画像読取り装置を実
現することができる。

【００７１】また、シェーディング歪み補正差分値のビ
ット幅と暗出力補正差分値のビット幅との合計ビット幅
をラインメモリの１ワードのビット幅と等しくなし、双
方の差分値のビット幅を任意に定めることができるよう
にしたことにより、シェーディング歪み補正元データで
ある明補正元データのばらつき及び暗出力補正元データ
である暗補正元データのばらつきに対し差分値（明補正
差分値および暗補正差分値）のビット幅の幅配分を任意
に決めることができるので、ばらつきの度合いに応じた
補正が可能となり、補正効率を向上させることができる
画像読取り装置を実現することができる。

【００７２】さらに、シェーディング歪み補正差分値ま
たは暗出力補正差分値がそれぞれのビット幅で定まる最
大値を越え且つ最大値を越えた差分値が予め設定された
値より小さいとき、最大値を越えた差分値をクリップす
るようにしたことにより、ワーストケースに対応するこ
とができる画像読取り装置を実現することができる。

【００７３】さらに、シェーディング歪み補正差分値ま
たは暗出力補正差分値がそれぞれのビット幅で定まる最
大値を越え且つ最大値を越えた差分値が予め設定された
値より大きいとき、最大値を越えた差分値に対応する画
素の前後の画素の差分値から最大値を越えた差分値に対
応する画素の差分値を補間するようにしたことにより、
白基準部材の汚れ、電気ノイズ等の異常現象による影響
を低減することができる画像読取り装置を実現すること
ができる。

【００７４】さらに、入力画像データのビット幅よりも
小さいビット幅のラインメモリへシェーディング歪み補
正元データおよび暗出力補正元データを取り込むことを
可能にするバレルシフタを設けたことにより、少ない記
憶容量のラインメモリであっても補正精度を低下させる
ことなくシェーディング歪み補正および暗出力補正を行
なうことができるので、一層の補正用メモリの記憶容量
の減少、従って、一層の装置のコストダウン、Ｉ／Ｏピ
ン数の減少および配線領域の減少を図ることができる画
像読取り装置を実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る画像読取り装置を構成
するシェーディング補正部を示す回路図

【図２】明補正元データを示すデータ状態図

【図３】暗補正元データを示すデータ状態図

【図４】明・暗補正データを示すデータ状態図

【図５】図１のシェーディング補正部を構成するデータ
セパレータを示す回路図

【図６】（ａ）画像データを示すタイミング図（ｂ）ラインメモリアドレスを示すタイミング図（ｃ）明補正データを示すタイミング図（ｄ）暗補正データを示すタイミング図（ｅ）シェーディング演算を示すタイミング図

【図７】カラー画像データ処理における明・暗補正デー
タを示すデータ状態図

【図８】カラー画像データ処理における明・暗補正デー
タを示すデータ状態図

【図９】カラー画像データ処理におけるデータセパレー
タを示す回路図

【図１０】図１のシェーディング補正部を構成するデー
タセパレータの他の例を示す回路図

【図１１】図１０のデータセパレータを使用する場合に
おける明補正元データのデータ状態図

【図１２】図１０のデータセパレータを使用する場合に
おける暗補正元データのデータ状態図

【図１３】図１０のデータセパレータを使用する場合に
おける明・暗補正データのデータ状態図

【図１４】シェーディング補正部の他の例を示す回路図

【図１５】シェーディング歪み補正元データ（明補正元
データ）および暗出力補正元データ（暗補正元データ）
を示すグラフ図

【図１６】図１４のシェーディング補正部における明補
正元データを示すデータ状態図

【図１７】図１４のシェーディング補正部における暗補
正元データを示すデータ状態図

【図１８】図１４のシェーディング補正部における明・
暗補正データを示すデータ状態図

【図１９】図１４のシェーディング補正部を構成するデ
ータセパレータを示す回路図

【図２０】従来のシェーディング補正部を示す回路図

【図２１】一般的画像読取り装置の光学系統を示す構成
図

【図２２】一般的画像読取り装置の電気系統を示すブロ
ック図

【符号の説明】

１６Ａ／Ｄ変換器１７Ａ、１７Ｂシェーディング補正部２５トライステートバッファ２６ラインメモリ２７アドレス発生器２８、２８Ａ、２８Ｂ、２８Ｃデータセパレータ２９シェーディング補正演算器３０ａ〜３０ｑ、３５ラッチ３１ａ〜３１ｊ加算器３２ａ、３２ｂマルチプレクサ３３ａ、３３ｂセレクタ３４バレルシフタ３６引算器３７比較器３８アップダウンカウンタ

Claims

【特許請求の範囲】

【請求項１】原稿を照射する光源と、前記原稿からの反
射光を結像する光学系と、前記光源を前記原稿の画像読
取り範囲に対し相対移動せしめる移動部と、前記結像し
た原稿の画像１ラインに対し画素毎に電気信号に変換す
るイメージセンサと、前記原稿の読取りに先立ちシェー
ディング歪みを取り込むための白基準部材とを有し、前
記白基準部材に前記光源を照射することにより前記イメ
ージセンサから得られるシェーディング歪み補正元デー
タと、前記光源の消灯時に前記イメージセンサから得ら
れる暗出力補正元データとに基づいて、シェーディング
歪み補正と暗出力補正とを行う画像読取り装置であっ
て、前記シェーディング歪み補正元データおよび暗出力
補正元データに対し所定画素毎にグループ化した１グル
ープ内の全画素のシェーディング歪み補正元データ平均
値および暗出力補正元データ平均値と、前記シェーディ
ング歪み補正元データおよび暗出力補正元データと前記
平均値との差分値であるシェーディング歪み補正差分値
および暗出力補正差分値とを記憶するラインメモリと、
前記原稿の読取り時に前記平均値および前記差分値から
シェーディング歪み補正元データと暗出力補正元データ
とを復元するデータセパレータと、全体を制御する制御
部とを備えたことを特徴とする画像読取り装置。
【請求項２】前記制御部は、前記シェーディング歪み補
正差分値のビット幅と前記暗出力補正差分値のビット幅
との合計ビット幅を前記ラインメモリの１ワードのビッ
ト幅と等しくなし、前記双方の差分値のビット幅を任意
に定めることができることを特徴とする請求項１記載の
画像読取り装置。
【請求項３】前記制御部は、前記シェーディング歪み補
正差分値または前記暗出力補正差分値がそれぞれのビッ
ト幅で定まる最大値を越え且つ前記最大値を越えた差分
値が予め設定された値より小さいとき、前記最大値を越
えた差分値をクリップすることを特徴とする請求項２記
載の画像読取り装置。
【請求項４】前記制御部は、前記シェーディング歪み補
正差分値または前記暗出力補正差分値がそれぞれのビッ
ト幅で定まる最大値を越え且つ前記最大値を越えた差分
値が予め設定された値より大きいとき、前記最大値を越
えた差分値に対応する画素の前後の画素の差分値から前
記最大値を越えた差分値に対応する画素の差分値を補間
することを特徴とする請求項２記載の画像読取り装置。
【請求項５】入力画像データのビット幅よりも小さいビ
ット幅の前記ラインメモリへ前記シェーディング歪み補
正元データおよび暗出力補正元データを取り込むことを
可能にするバレルシフタを備えたことを特徴とする請求
項１記載の画像読取り装置。
【請求項６】前記バレルシフタは、前記入力画像データ
のＬＳＢ側データを選択して前記シェーディング歪み補
正元データと前記暗出力補正元データとを出力し、前記
制御部は、前記出力された２種類の補正元データに対し
所定画素毎にグループ化し、それぞれのグループ内の全
画素の前記２種類の補正元データの平均値および前記２
種類の補正元データの前記平均値からの差分値を演算
し、前記平均値および前記差分値を組み合わせたデータ
である組合せデータを前記ラインメモリに書き込み、次
に前記バレルシフタは、前記入力画像データのうちの先
頭画像データのＭＳＢ側所定ビットのデータを選択して
出力し、前記制御部は、前記先頭画像データのＭＳＢ側
所定ビットのデータを前記データセパレータに保持さ
せ、前記シェーディング歪み補正元データと前記暗出力
補正元データとを復元させることを特徴とする請求項５
記載の画像読取り装置。
【請求項７】前記制御部は、前記入力画像データのＬＳ
Ｂ側データの隣り合うデータの変化量を検出し、前記変
化量が所定量よりも大きいか否かを判別すると共に前記
変化量の方向を検出し、前記データセパレータは前記判
別および検出に基づいて前記入力画像データのＭＳＢ側
所定ビットのデータを増減することを特徴とする請求項
６記載の画像読取り装置。