JPH0829412B2

JPH0829412B2 - ア−ク溶接機

Info

Publication number: JPH0829412B2
Application number: JP10514687A
Authority: JP
Inventors: 直樹河合; 富秋細川; 康司浜本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-04-28
Filing date: 1987-04-28
Publication date: 1996-03-27
Anticipated expiration: 2011-03-27
Also published as: JPS63273569A

Description

【発明の詳細な説明】産業上の利用分野本発明は消耗電極である溶接用ワイヤを自動送給する
と共に被溶接物である母材にワイヤ溶滴を移行させるア
ーク溶接機の溶接時に発生するスパッタ発生量を低減せ
しめるアーク溶接機に関するものである。

従来の技術パルスアーク溶接に関する従来の技術は、ワイヤが母
材に接触短絡しているか非接触でアーク発生しているか
の溶接部の状態に関係なく、溶接機の内部で作成したタ
イミングによりパルス電流印加しておこなっていた。

発明が解決しようとする問題点従来のパルスアーク溶接機は前述の如く、溶接部の状
態に関係なく、溶接機の内部で作成したタイミングによ
りパルス電流印加するために、平均溶接電圧値を低く設
定した時、すなわち、溶接ワイヤ先端が母材に非接触で
溶接ワイヤ先端の溶融塊をすべてスプレー状にして母材
に移行する（スプレー移行）のではなく、溶接ワイヤ先
端が母材に接触してワイヤ先端の溶融塊を接触短絡電流
によるピンチ力や溶融金属の表面張力により母材に移行
する（短絡移行）確率が高まった時、短絡移行によるス
パッタ発生が多くなってくる。この平均溶接電圧値を低
く設定するのは溶接速度が速くなり、アンダーカットな
どの溶接欠陥を防止するためにおこなわれるが、同時に
多大のスパッタを発生させ、低スパッタなパルスアーク
溶接の長所を損う結果となる。特に溶接部の状態に関係
なくパルス電流を印加するためにスパッタ発生は一層、
顕著なものとなる。このことを第７図を用いて説明す
る。

第７図a,bはいずれも短絡移行混じりの平均溶接電圧
値を低く設定した時の従来のパルスアーク溶接機の溶接
電流波形の時間推移と溶接部の溶滴移行状態の時間推移
とを対応させて示している。第７図において、９は溶接
用ワイヤ、10は母材、91は溶接アーク、92はスパッタを
示している。第７図ａは溶接用ワイヤ９が母材10に接触
短絡したまま次のパルス電流印加をした場合で、溶融金
属はパルス電流の強力なピンチ力により、時刻t₆におい
てスパッタ92の飛散を伴って短絡解除される。第７図ｂ
は次のパルス電流印加の直前の時刻t₅において短絡解除
した場合で、溶接ワイヤ先端の溶融部形状や移行した溶
融金属の形状が針状となって整う前に次のパルス電流印
加がおこなわれるのでパルス電流により時刻t₆において
多大なスパッタ92が発生する。

本発明は前記、従来のパルスアーク溶接機の問題点を
解決するためにおこなったもので、高速溶接時のように
平均溶接電圧を低く設定して短絡移行混じりの溶接とな
ってもスパッタ発生の少いアーク溶接機を実現しようと
するものである。

問題点を解決するための手段上記問題点を解決するため、本発明のアーク溶接機は
消耗電極である溶接用ワイヤが被溶接物である母材に接
触短絡しているか非接触でアーク発生中であるかを判定
してアーク・短絡判定信号を出力するアーク・短絡判定
回路部と、前記アーク・短絡判定信号を入力信号の一つ
として、接触短絡が所定の第１時限以下の場合に所定の
基本パルス周期である第３時限内をパルス電流部とベー
ス電流部とで時分割して出力して溶接ワイヤをスプレー
移行させて溶接するためのパルスアーク溶接波形を指示
し、接触短絡が前記第１時限以上の場合にこの第１時限
の経過時点から溶接ワイヤを短絡移行させて溶接する短
絡移行溶接波形を指示し、この接触短絡が解除してアー
ク発生後、所定の第２時限が経過するまで前記短絡移行
溶接波形を指示し続ける波形切換信号と、パルスアーク
溶接のパルス電流印加の時間起点を指示するパルス同期
信号とを出力するディップ・パルス制御回路部と、前記
パルス同期信号を入力信号の一つとして、前記第３時限
内をパルス電流部とベース電流部として時分割したパル
ス制御信号を出力するパルス波形回路部と、前記アーク
・短絡判定信号を入力信号の一つとして接触短絡中は溶
接出力をパルス電流の立上り速度より速くない所定の第
１軌跡に従って定電流出力を指示し、アーク再生後のア
ーク発生中は溶接電流を低下させる第３の溶接出力制御
を指示するディップ制御信号を出力するディップ波形回
路部と、前記波形切換信号により前記パルス制御信号か
前記ディップ制御信号かのいずれか一方を溶接出力制御
素子を駆動する駆動回路部に選択して入力する切換素子
とを備えてなるものである。

作用上記構成により、所定の第１時限以上の接触短絡がな
ければ第３時限によりパルス電流とベース電流とを交互
に出力することをくり返し、第１時限以上の接触短絡が
あれば、この後の接触短絡期間中の溶接出力をパルス電
流の立上り速度より速くない所定の第１の軌跡に従って
定電流制御し、第１時限以上の接触短絡の後にアーク再
生すればアーク再生時を時間起点として第２時限を時計
数開始すると共に、第２時限内に第１時限以上の接触短
絡がなければ溶接電流を低下させる第３の溶接出力制御
を第２時限内におこなった後に前記第３時限内の動作に
戻り、第２時限内に第１時限以上の接触短絡があれば前
記第１時限以上の接触短絡がある場合の動作をくり返
す。

実施例以下、本発明の実施例について添付図面を参照して説
明する。

第１図において、１はアーク溶接機の入力端子、２は
主変圧器部、３は整流平滑回路部、４は溶接出力制御素
子、５はリアクトル、６は分流器、７は出力端子、８は
通電用コンタクトチップ、９は溶接用ワイヤ、10は母材
である。11は溶接電流値検出回路部、12は溶接電圧値検
出回路部である。

13はアーク・短絡判定回路部で、アーク・短絡判定信
号V_ASを出力する。14はディップ・パルス制御回路部
で、パルス同期信号V_tpと波形切換信号V_F2とを出力す
る。

15はパルス波形回路部で、パルス制御信号V_pを出力す
る。16はディップ波形回路部で、ディップ制御信号V_dを
出力する。17は切換素子で前記波形切換信号のH,Lの状
態によって前記パルス制御信号V_pか前記ディップ制御信
号V_dかのいずれか一方を選択して駆動信号V_Qとして出力
する。18は前記駆動信号V_Qに対応して前記溶接出力制御
素子４を駆動する駆動回路部である。なお、図中、I_aは
溶接電流、V_aは溶接電圧を示す。

第２図は第１図の各信号、各出力の時間的な推移を示
すタイムチャートで、第２図の各波形の見出しの記号は
第１図中に記載されている同記号の信号、出力に対応す
る。

第２図のT₁期間は前記第３時限内に接触短絡がなかっ
た場合で、アーク・短絡判定回路部13はアークの状態を
示すＨレベルのアーク・短絡判定信号V_ASを出力したま
まとなる。これによりディップ・パルス制御回路部14は
波形切換信号V_F2をＬレベルのパルス溶接モードのまま
であることを出力すると共に、時刻t₁₀でパルス電流印
加開始を指示するパルス同期信号V_tpを出力して基本パ
ルス周期である第３時限を時計数する。パルス波形回路
部15は前記パルス同期信号の立下りにより所定のパルス
電流値、ベース電流値および第３時限内におけるパルス
電流とベース電流の時間的比率を決めてパルス制御信号
V_pを出力する。切換素子17は波形切換信号V_F2がパルス
溶接モードであることを指示しているのでパルス制御信
号V_pを駆動信号V_Qとして選択し、駆動回路部18に入力せ
しめる。これにより溶接出力制御素子４はパルス制御信
号V_pの軌跡に従うよう溶接電流I_aを制御する。

第２図のT₂期間はベース電流期間の時刻t₂₂に微小な
接触短絡があった場合で、この接触短絡は第１時限t_p1
を計数完了する以前の時刻t₂₃に溶融部の振動等で自然
に解除し、アーク再生した場合である。この場合、接触
短絡期間t_s2が第１時限t_p1より短いのでディップ・パル
ス制御回路部14の働きにより波形切換信号V_F2はパルス
溶接モードを指示するＬレベルのままとなり、またパル
ス同期信号V_tpも基本パルス周期である第３時限t_p3を時
計数して次の期間T₃期間に移行する。これにより以下の
動作は前記T₁期間の場合と同様になる。

第２図のT₃期間は時刻t₃₂に接触短絡し、第１時限t_p1が
経過した時刻t₃₃においても接触短絡が解除されず、前
記第１の軌跡に従った短絡電流印加によって時刻t₃₄に
接触短絡解除してアーク発生し、この後のアーク発生中
の第２時限t_p2内に再び接触短絡が無い場合を示す。こ
の場合、ディップ・パルス制御回路部14の働きにより第
１時限t_p1が経過した時刻t₃₃において、第３時限t_p3の
計数は中断され、第３時限t_p3を時計数開始する準備状
態となると共に、波形切換信号V_F2をＬレベルからＨレ
ベルに転じてパルス溶接モードから短絡移行溶接（ディ
ップ溶接）モードに転じたことを指示する。これにより
切換素子17はディップ制御信号V_dを選択して駆動回路部
18に入力せしめ、溶接出力制御素子４はディップ波形回
路部16で作成した接触短絡時の前記第１の軌跡に従って
溶接出力を制御し、アーク再生後は第２時限t_p2の間、
前記第３の溶接出力制御となる結果、時刻t₃₃からt₄₀の
間の溶接電流I_aはパルス電流部ともベース電流部とも異
なり溶接電流を低下させるものとなる。なお、第２時限
t_p2を時計数完了の時刻t₄₀においてはディップ・パルス
制御回路部14の働きにより第３時限t_p3を時計数開始し
てパルス同期信号V_tpを一定時限t_p0の間Ｌレベルとする
と共に波形切換信号V_F2をＨレベルからＬレベルに転
じ、短絡移行溶接モードからパルス溶接モードに復帰し
たことを指示して出力する。

以上の作用により接触短絡の解除後の第２時限の間、
第３の溶接出力制御によりワイヤ先端に次の溶滴移行の
ための溶解塊が形成され、時刻t₄₀から印加される次の
パルス電流でワイヤからスプレー状に溶滴離脱して円滑
な１パルス１ドロップ（移行）のパルスアーク溶接が継
続される。

第２図のT₄期間は時刻t₄₄までは前記T₃期間の時刻t₃₄
までと同じであるが、この後、第２時限t_p2を計数中の
時刻t₄₅において再び接触短絡し、再びT₃期間の時刻t₃₂
以降の動作となる場合を示す。この場合、時刻t₄₄で計
数開始した第２時限t_p2の時計数が完了しないままで時
刻t₄₅で次の接触短絡となるのでディップ・パルス制御
回路部14の働きにより第２時限信号V_tp2はＬレベルのま
まで時計数を中断し、時刻t₄₇のアーク発生で新たに第
２時限t_p2を時計数再開する。このため、波形切換信号V
_F2は時刻t₄₃から新たな第２時限t_p2を計数完了する時刻
t₅₀までＨレベルのままの短絡移行溶接モードのままと
なり、またパルス同期信号V_tpは時刻t₄₃から第３時限t
_p3の時計数を中断して時刻t₅₀に再び時計数を再開す
る。以上の結果、切換素子17は波形切換信号V_F2がＨレ
ベルである時刻t₄₃から時刻t₅₀の間、ディップ制御信号
V_dを選択したままとなるので、接触短絡している時刻t
₄₃からt₄₄までの間および時刻t₄₆からt₄₇までの間は第
１の軌跡による溶接電流I_aとなり、時刻t₄₄からt₄₆まで
の間および時刻t₄₇からt₅₀までの間は第３の制御による
溶接出力である溶接電流I_a、溶接電圧V_aとなり、次の溶
滴移行のためのワイヤ先端の溶融塊が形成される。

次に、第１図におけるディップ・パルス制御回路部14
の具体的な回路を第３図に示す。第３図において、140
は１個のICの中に独立した第１タイマ回路部141と第２
タイマ回路部142、第３タイマ回路部143の３個のタイマ
回路部を持ち、制御部144により各タイマ回路部の動作
モードや時計数値が設定されるプログラマブルインター
バルタイマICであり、汎用の8253型ICである。145は１
個のICの中に独立した第１フリップフロップ回路部146
と第２フリップフロップ回路部147の２個のクリア・プ
リセット機能付のＤ型フリップフロップ回路部を内蔵し
ているICで、汎用の7474型ICである。148は基準クロッ
ク信号発生回路部で一定時間の周期でＨレベル、Ｌレベ
ルの基準クロック信号V_CKを出力する。149は演算回路部
で、前記プログラマブルインターバルタイマIC140に各
タイマの動作モードや時計数値を溶接施工状況に応じて
出力する。14A,14B,14Cは論理積素子、14D,14Eは論理和
素子、14F,14Gは論理反転素子である。

第３図の回路における各タイマは演算回路部149およ
び制御部144により、第１タイマ回路部141はG1端子入力
を起動入力とし、この入力がＬレベルからＨレベルに転
じた時を時間起点としてCLK1端子から入力される信号の
ＨレベルからＬレベルに転じる回数により第１の時限を
計数開始し、第１の時限を計数中はＬレベル、それ以外
の期間はＨレベルの信号V_tp1をOUT1端子から出力する再
起動可能なワンショットタイマ動作をおこなう。第２タ
イマ回路部142も第１タイマ回路部141と同様にワンショ
ットタイマ動作をおこなう。ただし、本回路に使用した
第２タイマ回路部は時計数中にG2入力をＬレベルにして
も時計数停止しないので論理和素子14Eにより接触短絡
期間中は時計数進行しないようにCLK2に入力信号をＨレ
ベルのままとしてOUT2出力を時計数中の状態であるＬレ
ベルのままとし、次のアーク発生で再び時計数開始する
ように時計数中の中断機能を持たせている。第３タイマ
回路数143はG0入力がＨレベルの時はCLK0入力からの信
号がＨレベルからＬレベルに転じる回数を計数し、この
回転が所定の回数に達すれば一定時間t_p0だけOUT0出力
をＬレベルとし他の期間はＨレベルとなる分周動作をお
こない、G0入力がＬレベルになればOUT0出力をＨレベル
としたまま分周動作を中断し、次のG0入力がＨレベルに
復帰すれば新たに分周動作を再開する動作をおこなう。

フリップフロップIC147内の第１フリップフロップ回
路部146と第２フリップフロップ回路部147とは第４図の
真理値を示す図に従って動作する。この内、第１フリッ
プフロップ回路部146はCP1入力とD1入力とをＬレベルの
ままとしているのでCLK1入力をセット入力、PR1入力を
リセット入力としたセット優先型Ｒ−Ｓフリップフロッ
プ動作となる。また、第２フリップフロップ回路部147
は論理積素子14A,14Bと論理和素子14Dおよび図のような
接続とすることによりV_F1信号をセット入力、V_tp2をリ
セット入力するエッジトリガ式のＲ−Ｓフリップフロッ
プ動作をおこなう。以上、第３図の回路により第２図と
同じ状態変化に対し、第３図の回路の各部の信号は第５
図の如くとなり、結果的に第２図と同様となる。

なお、第５図のt_p波形は第２図のt_p波形と異っている
が、第５図のt_p波形の立上りエッジ部を利用してワンシ
ョットパルス発生回路を第３図のV_tp信号の先に加え、
この追加したワンショットパルス発生回路の出力信号を
第１図、第２図のV_tp信号とすることと、第５図の時限t
_p0を図面上では無視できるほどの小なる値を選ぶことに
よって第３図の回路は第２図とほぼ等価な働きを実現す
る。また、第３図の基準クロック発生回路部148はCR発
振回路や水晶振動子等を利用して容易に実現できるので
説明を省略する。さらに、演算回路部149はマイクロコ
ンピューターを使用した回路部であるが、その構成は汎
用的なものであり、プログラマブルインターバルタイマ
IC140に対しては第１タイマ回路部141、第２タイマ回路
部142、第３タイマ回路部143の各タイマの動作モードの
設定や計数値の設定に使用するものであるので構成例、
プログラム例は省略する。

アーク・短絡判定回路部13は第１図では溶接電圧値V_a
を検出してその値が所定の値よりも高い場合はアーク発
生、低い場合は接触短絡と動作するもので、比較器を使
用することにより容易に実現され、またこの方法は従来
のアーク溶接機でも一般的に使用しているものなので詳
細な説明を省略する。また、溶接電圧値V_aを検出する代
わりにアーク光を直接検出しておこなう方法も考えら
れ、いずれも本発明に含まれる。

ディップ波形回路部16およびパルス波形回路部15も従
来の短絡移行溶接用溶接機、パルスアーク溶接用溶接機
で一般的に用いられている構成および動作であるので説
明を省略する。

第１図の切換素子17も市販のアナログスイッチIC等で
容易に実現される。

なお、第１図の構成例として主回路部の方式を二次側
チョッパ方式として示したが、これを一次側インバータ
制御方式としても本発明に含まれ、また第３図のディッ
プ・パルス制御回路部14の演算回路部149にマイクロコ
ンピューターを使用したが、これを使用せず他の方法で
計数値設定したりすることや、第３図の各タイマに基準
クロックパルスのパルス数を計数する方式を示したが、
これをコンデンサ・抵抗から成るCR積分型タイマ回路を
使用しても本発明に含まれる。

上記第１図の実施例、および第３図の回路により、平
均溶接電圧値V_aを変えてスパッタ発生量を測定した結果
を従来のパルスアーク溶接機および従来の短絡移行（MA
G）溶接機と比較したものを第６図に示す。

第６図において、ａは従来のパルスアーク溶接機の測
定結果である。また、第６図において、ｂは第８図のよ
うな溶接出力波形で溶接をおこなう従来の短絡移行（MA
G）溶接機の測定結果である。

第６図のａおよびｂからわかるように、溶接電圧値V_a
が高い領域では非接触方式の溶滴移行方式であるパルス
アーク溶接機の方が低スパッタであるが、溶接の高速化
等により溶接電圧値を低くしてゆくとａとｂの差は少く
なり、ついにＰ点より低い溶接電圧ではスパッタ発生量
が逆転してMAG溶接機の方が低スパッタとなり、パルス
アーク溶接機ａのスパッタ発生量は激増する。これは第
７図で説明したように接触短絡の確率が高くなり、この
接触短絡を強烈なパルス電流で解除する時のスパッタが
激増するためである。

第６図のｃは本実施例によるアーク溶接機の測定結果
で、溶接電圧値V_aが高い領域では接触短絡の確率が低い
ため、従来のパルスアーク溶接機のスパッタ発生量ａよ
りも少し少ない程度に留まっている。しかし、溶接電圧
値V_aを低くしてアンダーカット等の溶接欠陥を防止する
高速溶接時等では接触短絡の確率が高まり、従来のパル
スアーク溶接機のスパッタ発生量よりはるかに少いもの
となる。これは本実施例の場合、接触短絡していない時
はスプレー移行、接触短絡している時は短絡移行と溶接
部の状況に応じて適確な制御を選択していると共に、接
触短絡の解除後、次の溶滴移行のためのワイヤ先端の溶
融塊が形成されるためである。

なお、第６図においてさらに溶接電圧値V_aを低くした
場合は接触短絡の確率がきわめて高くなり、ｃの特性は
ｂの特性に合致するものと推定される。

発明の効果以上のように本発明によれば、高速溶接時等における
平均溶接電圧を低く設定して短絡移行混じりの溶接を行
ってもスパッタ発生量が少ないアーク溶接機を提供する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すアーク溶接機のブロッ
ク回路図、第２図は同要部の信号のタイムチャート、第
３図は同アーク溶接部のディップ・パルス制御回路部の
具体回路図、第４図は同回路の要部の動作を表す真理値
を示す図、第５図は同要部の信号のタイムチャート、第
６図は同アーク溶接機および従来のアーク溶接機の溶接
電圧値とスパッタ発生量の関係を示す図、第７図は従来
のアーク溶接機の時間的推移における溶接電流波形と溶
滴移行状態とを対応させて示す図、第８図は従来の短絡
移行溶接機の時間的推移における溶接出力波形と溶滴移
行状態とを対応させて示す図である。９……溶接用ワイヤ、10……母材、11……溶接電流値検
出回路部、12……溶接電圧値検出回路部、13……アーク
・短絡判定回路部、14……ディップ・パルス制御回路
部、15……パルス波形回路部、16……ディップ波形回路
部、17……切換素子、18……駆動回路部。

Claims

【特許請求の範囲】

【請求項１】消耗電極である溶接用ワイヤが被溶接物で
ある母材に接触短絡しているか非接触でアーク発生中で
あるかを判定してアーク・短絡判定信号を出力するアー
ク・短絡判定回路部と、前記アーク・短絡判定信号を入
力信号の一つとして、接触短絡が所定の第１時限以下の
場合に所定の基本パルス周期である第３時限内をパルス
電流部とベース電流部とで時分割して出力して溶接ワイ
ヤをスプレー移行させて溶接するためのパルスアーク溶
接波形を指示し、接触短絡が前記第１時限以上の場合に
この第１時限の経過時点から溶接ワイヤを短絡移行させ
て溶接する短絡移行溶接波形を指示し、この接触短絡が
解除してアーク発生後、所定の第２時限が経過するまで
前記短絡移行溶接波形を指示し続ける波形切換信号と、
パルスアーク溶接のパルス電流印加の時間起点を指示す
るパルス周期信号とを出力するディップ・パルス制御回
路部と、前記パルス同期信号を入力信号の一つとして、
前記第３時限内をパルス電流部とベース電流部として時
分割したパルス制御信号を出力するパルス波形回路部
と、前記アーク・短絡判定信号を入力信号の一つとして
接触短絡中は溶接出力をパルス電流の立ち上がり速度よ
り速くない所定の第１軌跡に従って定電流出力を指示
し、アーク再生後のアーク発生中は溶接電流を低下させ
る第３の溶接出力制御を指示するディップ制御信号を出
力するディップ波形回路部と、前記波形切換信号により
前記パルス制御信号か前記ディップ制御信号かのいずれ
か一方を溶接出力制御素子を駆動する駆動回路部に選択
して入力する切換素子とを備えてなるアーク溶接機。
【請求項２】前記ディップ・パルス制御回路部は、一定
周期で状態変化を繰り返す基準クロック信号と前記アー
ク・短絡判定信号とを入力信号とし、アーク発生から接
触短絡となった時を時間起点として前記基準クロック信
号の状態変化の回数により前記第１時限を計数開始し、
前記第１時限を計数中はＬレベル、その他の期間はＨレ
ベルと状態を変えて第１時限信号を出力する第１タイマ
回路部と、前記基準クロック信号と前記アーク・短絡判
定信号とを入力信号とし、接触短絡からアーク発生した
時を時間起点として前記基準クロック信号の状態変化の
回数により前記第２の時限を計数開始し、前記第２の時
限を計数中はＬレベル、その他の期間はＨレベルと状態
を変えて第２時限信号を出力し、前記第２時限を計数中
も再起動動作可能な第２タイマ回路部と、前記第１時限
信号と前記アーク・短絡判定信号とを入力信号とし、ア
ーク発生から接触短絡に移った時にＬレベル、その接触
短絡が前記第１時限を計数完了した時に依然として接触
短絡状態であればＨレベルと状態を転じる第１フリップ
フロップ信号を出力する第１フリップフロップ回路部
と、前記第１不リップフロップ信号と前記第２時限信号
とを入力信号とし、前記第１フリップフロップ信号がＨ
レベルに転じた時に第１時限を計数開始し、前記第１時
限を計数中はＬレベル、その他の期間はＨレベルと状態
を変えて第１時限信号を出力する第１タイマ回路部と、
前記基準クロック信号と前記アーク・短絡判定信号とを
入力信号とし、接触短絡からアーク発生した時を時間起
点として前記基準クロック信号の状態変化の回数により
前記第２の時限を計数開始し、前記第２の時限を計数中
はＬレベル、その他の期間はＨレベルと状態を変えて第
２時限信号を出力し、前記第２時限を計数中も再起動動
作可能な第２タイマ回路部と、前記第１時限信号と前記
アーク・短絡判定信号とを入力信号とし、アーク発生か
ら接触短絡に移った時にＬレベル、その接触短絡が前記
第１時限を計数完了した時に依然として接触短絡状態で
あればＨレベルと状態を転じる第１フリップフロプ信号
を出力する第１フリップフロップ回路部と、前記第１フ
リップフロップ信号と前記第２時限信号とを入力信号と
し、前記第１フリップフロップ信号がＨレベルに転じた
時にＨレベルに、前記第２時限信号が前記第２の時限を
計数完了した時にＬレベルと状態を転じる第２フリップ
フロップ信号を出力する第２のフリップフロップ回路部
と、前記第２フリップフロップ信号と前記基準クロック
信号とを入力信号とし、前記第２フリップフロップ信号
がＬレベルとなれば前記基準クロック信号の状態変化の
回数により前記第３時限を計数開始して、前記第３時限
を計数開始する時の一定期間はＬレベル、その他の期間
はＨレベルと状態を変えて第３時限信号を出力すること
をくり返し、前記第２フリップフロップ信号がＨレベル
となれば前記第３時限信号をＨレベルとしたまま、前記
第３時限を計数開始する準備状態となる第３タイマ回路
部とで構成され、前記第３時限信号を前記パルス同期信
号として出力すると共に前記第２フリップフロップ信号
を前記波形切換信号として出力することを特徴とする特
許請求の範囲第１項記載のアーク溶接機。
【請求項３】前記第３の溶接出力制御は略定電圧特性の
制御、または、所定の第２の軌跡に従った定電流制御で
あることを特徴とする特許請求の範囲第１項または第２
項記載のアーク溶接機。
【請求項４】前記第１の時限、第２の時限、第１の軌
跡、第３の溶接出力制御は、溶接ワイヤ送給速度、平均
溶接電圧の設定、溶接速度、溶接ワイヤ材質、溶接ワイ
ヤ径、シールドガスの成分構成比のいずれか、または複
数の関数であることを特徴とする特許請求の範囲第１項
または第２項または第３項記載のアーク溶接機。