JPH08297475A

JPH08297475A - 液晶表示装置およびその駆動方法

Info

Publication number: JPH08297475A
Application number: JP10214495A
Authority: JP
Inventors: 賢一 ▲高▼橋; Kenichi Takahashi
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1995-04-26
Filing date: 1995-04-26
Publication date: 1996-11-12

Abstract

(57)【要約】（修正有）【構成】信号電極駆動装置は少なくとも１つ以上の画
像データ信号を遅延する画像データ遅延回路１３１と、
画像データ信号と画像データ遅延回路の出力信号とを選
択する画像データ選択回路１３３と、画像データ選択回
路が接続する出力チャネル１１５とシフトレジスタ１２
２とで構成するＮ段の出力ブロック１１３と、選択信号
を遅延する選択信号遅延回路と、選択信号と選択信号遅
延回路の出力信号とを選択する選択信号選択回路１３４
と、出力ブロックが出力するラッチパルス２０９を選択
するラッチパルス選択回路と有する液晶表示装置および
その駆動方法。【効果】コントロールブロックに画像データ遅延ブロ
ックと選択信号セレクト回路とを設けることで、すべて
の出力ブロックを同一の構成でき、設計ミスがなくな
り、また、数百の出力チャネルをラッチ回路に構成する
ことで、信号電極駆動装置を半導体集積回路に作り込む
場合に、信号電極駆動装置の面積を大幅に削減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス型液晶表示
装置（以下液晶表示装置と記載する）に関し、特に液晶
表示装置を駆動する信号電極駆動装置およびその駆動方
法に関する。

【０００２】

【従来の技術】図５は一般的な液晶表示装置の外観を示
す外観図である。図５に示す液晶表示装置は、信号電極
駆動装置５０１、５０２、５０３、５０４を実装する第
１の透明電極基板５０７と、走査電極駆動装置５０５、
５０６を実装する第２の透明電極基板５０８とを備えて
いる。

【０００３】また、図６は従来例の信号電極駆動装置の
回路構成の一部を示す回路図である。図６に示す従来例
の信号電極駆動装置は、ラッチクロック信号７０１と、
シフトクロック信号７０２と、少なくとも１つ以上の画
像データ信号７０３からなる画像データバスと、選択信
号７０４とを出力するコントロールブロック６００を有
している。

【０００４】また、従来例の信号電極駆動装置は、シフ
トレジスタ６０３を含まない初段の第１の出力ブロック
６０１と、シフトレジスタを含む２段目以降の第２の出
力ブロック６０２とを有している。

【０００５】第１の出力ブロック６０１は、第１のマス
タースレーブ型のデータフリップフロップ（以下ＤＦＦ
と記載する）６０４と、第２のＤＦＦ６０５と、出力バ
ッファ６０６とで構成する出力チャネル６０７を少なく
とも１つ以上有する構成となっている。図９はＤＦＦの
構成を示す回路図であり、インバータリング構成のラッ
チ回路が２つの構成となっており、ゲート換算で約７ゲ
ートになっている。

【０００６】第２の出力ブロック６０２は、第１の出力
ブロック６０１を構成する少なくとも１つ以上の出力チ
ャネル６０７と、シフトレジスタ６０３とで構成してい
る。

【０００７】第１の出力ブロック６０１と複数の第２の
出力ブロック６０２とを構成するそれぞれの出力チャネ
ル６０７の数は、画像データバスの画像データ信号７０
３の数と同じであり、図６ではその内の１つの出力チャ
ネル６０７のみを図示している。

【０００８】コントロールブロック６００の出力信号で
あるラッチクロック信号７０１は、第１の出力ブロック
６０１と複数の第２の出力ブロック６０２とを構成する
出力チャネル６０７の第２のＤＦＦ６０５のクロック入
力端子に接続し、シフトクロック信号７０２は、複数の
第２の出力ブロック６０２を構成するシフトレジスタ６
０３のクロック入力端子に接続している。

【０００９】また、画像データ信号７０３は、第１の出
力ブロック６０１と複数の第２の出力ブロック６０２と
を構成する出力チャネル６０７の第１のＤＦＦ６０４の
データ入力端子に接続し、選択信号７０４は、第１の出
力ブロック６０１を構成する第１のＤＦＦ６０４のクロ
ック入力端子と、２段目の第２の出力ブロック６０２を
構成するシフトレジスタ６０３のデータ入力端子とに接
続している。

【００１０】２段目の第２の出力ブロック６０２を構成
するシフトレジスタ６０３の出力は、２段目の第２の出
力ブロック６０２を構成する出力チャネル６０７の第１
のＤＦＦ６０４のクロック入力端子と、３段目の第２の
出力ブロック６０２を構成するシフトレジスタ６０３の
データ入力端子とに接続している。

【００１１】以上のように、それぞれの第２の出力ブロ
ック６０２を構成するシフトレジスタ６０３の出力は、
次段の第２の出力ブロック６０２に直列接続している。

【００１２】また、第１のＤＦＦ６０４の出力は第２の
ＤＦＦ６０５のデータ入力端子に接続し、第２のＤＦＦ
６０５の出力は出力バッファ６０６の入力端子に接続
し、出力バッファ６０６の出力は信号電極駆動装置の出
力となっている。

【００１３】また、出力チャネル６０７を構成する第１
のＤＦＦ６０４と第２のＤＦＦ６０５と、第２の出力ブ
ロック６０２を構成するシフトレジスタ６０３とは、ク
ロック入力端子に入力する信号の立ち上がりで、データ
入力端子に入力するデータを記憶し、立ち下がりで記憶
したデータを出力する。

【００１４】一般的に、液晶表示装置は図５に示すよう
に、信号電極駆動装置５０１、５０２、５０３、５０４
が出力するデータ信号と、走査電極駆動装置５０５、５
０６が出力する走査信号との交点に画像を表示するもの
であり、それぞれの走査信号は順番に上から下または下
から上に出力し、データ信号はそれぞれの走査信号を出
力するタイミングに合わせて、すべてのデータ信号を信
号電極駆動装置から出力している。

【００１５】図７は図６に示す従来例の信号電極駆動装
置の動作を説明する波形図である。以下に、図６と図７
とを用いて従来例の信号電極駆動装置の動作を説明す
る。

【００１６】図７に示すラッチクロック信号７０１と画
像データ信号７０３と選択信号７０４とはシフトクロッ
ク信号７０２の立ち上がりに同期しており、ラッチクロ
ック信号７０１は、すべての出力チャネル６０７の第１
のＤＦＦ６０４に画像データが記憶された後に、それぞ
れの走査信号にタイミングを合わせて、ほぼシフトクロ
ック信号７０２の１周期分の”ハイ”の信号を出力して
いる。

【００１７】選択信号７０４は、ラッチクロック信号７
０１の出力の後に、次の走査信号用の画像データ取り込
むための信号であり、シフトクロック信号７０２のほぼ
半周期分で、シフトクロック信号７０２より若干遅れ
た”ハイ”の信号を出力している。

【００１８】画像データ信号７０３は、シフトクロック
信号７０２の立ち上がりに同期し、ほぼシフトクロック
信号７０２の１周期分の信号で、８ビットの画像データ
を出力している。

【００１９】以上のことから、初段の第１の出力ブロッ
ク６０１を構成する第１のＤＦＦ６０４の出力信号７０
６は、選択信号７０４の立ち下がりに同期して画像デー
タＤ１出力している。

【００２０】２段目の第２の出力ブロック６０２を構成
するシフトレジスタ６０３の出力は、選択信号７０４の
立ち下がりからシフトクロック信号７０２の１周期分
の”ハイ”の信号を出力し、２段目の第２の出力ブロッ
ク６０２を構成する第１のＤＦＦ６０４の出力信号７０
７は、シフトレジスタ６０３の出力の立ち下がりに同期
して、画像データＤ２を出力している。

【００２１】３段目以降の第２の出力ブロック６０２を
構成するシフトレジスタ６０３の出力信号は、前段のシ
フトレジスタ６０３の出力信号７０５の立ち下がりから
シフトクロック信号７０２の１周期分の”ハイ”の信号
を出力し、３段目以降の第２の出力ブロック６０２を構
成する第１のＤＦＦ６０４の出力信号は、それぞれの第
２の出力ブロック６０２のシフトレジスタ６０３の出力
信号の立ち下がりに同期して、画像データを出力する。

【００２２】また、ラッチクロック信号７０１は、全画
像データ信号７０３が出力チャネル６０７の第１のＤＦ
Ｆ６０４に記憶され出力された後に、出力されラッチク
ロック信号７０１の立ち下がりで全画像データを信号電
極に出力する。

【００２３】これまでの説明は、初段の信号電極駆動装
置５０１の説明をおこなってきたが、２段目以降の信号
電極駆動装置は前段の信号電極駆動装置の最終段の出力
ブロック６０２を構成するシフトレジスタ６０３の出力
信号を、選択信号７０４の入力端子に接続し、ラッチク
ロック信号７０１とシフトクロック信号７０２と画像デ
ータ信号７０４とは、それぞれの信号電極駆動装置で共
通に使用している。

【００２４】

【発明が解決しようとする課題】上記記載のように従来
例の信号電極駆動装置は、異なる出力ブロック６０１、
６０２を用いなければならず、信号電極駆動装置を半導
体集積回路に作り込む場合、ほぼ同じ構成のブロックを
用いるため、設計者がミスしやすいという課題がある。

【００２５】また、従来例の信号電極駆動装置は、数百
の出力チャネル６０７を有していることが一般的であ
り、出力チャネル６０７の面積が半導体集積回路の面積
をほとんど占有しているため、半導体集積回路の面積を
小さくすることができないという課題がある。

【００２６】そこで、本発明の目的は、上記記載の課題
を解決して、信号電極駆動装置を半導体集積回路に作り
込む場合に、すべての出力ブロックの構成を同一にして
設計ミスをなくし、出力チャネルの面積を小さくするこ
とで出力ブロックの面積を小さくし、半導体集積回路の
面積を小さくし、歩留まりを上げて、取り個数を多くす
ることにある。

【００２７】

【課題を解決するための手段】上記記載の目的を達成す
るため、本発明の液晶表示装置の構成は、走査電極を駆
動する複数の走査電極駆動装置とラッチクロック信号で
一度に信号電極を駆動する複数の信号電極駆動装置とを
有する液晶表示装置において、信号電極駆動装置は少な
くとも１つ以上の画像データ信号をシフトクロック信号
で遅延する画像データ遅延回路と、画像データ信号と画
像データ遅延回路の出力信号とをコントロール信号で選
択する画像データ選択回路と、画像データ選択回路が接
続する出力チャネルとシフトレジスタとで構成するＮ段
の出力ブロックと、選択信号をシフトクロック信号で遅
延する選択信号遅延回路と、選択信号と選択信号遅延回
路の出力信号とをコントロール信号で選択する選択信号
選択回路と、出力ブロックが出力するラッチパルスをコ
ントロール信号で選択するラッチパルス選択回路と有す
ることを特徴とする。

【００２８】また、本発明の液晶表示装置の構成は、走
査電極を駆動する複数の走査電極駆動装置とラッチクロ
ック信号で一度に信号電極を駆動する複数の信号電極駆
動装置とを有する液晶表示装置において、信号電極駆動
装置は少なくとも１つ以上の画像データ信号をシフトク
ロック信号で遅延する画像データ遅延回路と、画像デー
タ信号と画像データ遅延回路の出力信号とをコントロー
ル信号で選択する画像データ選択回路と、画像データ選
択回路が接続する出力チャネルとシフトレジスタとで構
成するＮ段の出力ブロックと、選択信号をシフトクロッ
ク信号で遅延する選択信号遅延回路と、選択信号と選択
信号遅延回路の出力信号とをコントロール信号で選択す
る選択信号選択回路と、出力ブロックが出力するラッチ
パルスをコントロール信号で選択するラッチパルス選択
回路と有し、出力ブロックを構成する少なくとも１つ以
上の出力チャネルは第１のラッチ回路と第２のラッチ回
路と出力バッファとが直列に接続し、第１のラッチ回路
のデータ入力端子は画像データ選択回路の出力が接続
し、シフトレジスタのデータ入力端子は選択信号選択回
路の出力が接続することを特徴とする。

【００２９】また、本発明の液晶表示装置の構成は、走
査電極を駆動する複数の走査電極駆動装置とラッチクロ
ック信号で一度に信号電極を駆動する複数の信号電極駆
動装置とを有する液晶表示装置において、信号電極駆動
装置は少なくとも１つ以上の画像データ信号をシフトク
ロック信号で遅延する画像データ遅延回路と、画像デー
タ信号と画像データ遅延回路の出力信号とをコントロー
ル信号で選択する画像データ選択回路と、画像データ選
択回路が接続する出力チャネルとシフトレジスタとで構
成するＮ段の出力ブロックと、選択信号をシフトクロッ
ク信号で遅延する選択信号遅延回路と、選択信号と選択
信号遅延回路の出力信号とをコントロール信号で選択す
る選択信号選択回路と、Ｎ段目の出力ブロックのラッチ
パルスとＮ−２段目の出力ブロックのラッチパルスをコ
ントロール信号で選択するラッチパルス選択回路と有
し、ラッチパルス選択回路の出力は次段の信号電極駆動
装置の選択信号の入力端子に接続することを特徴とす
る。

【００３０】また、本発明の液晶表示装置の駆動方法
は、初段の信号電極駆動装置の画像データ選択回路はコ
ントロール信号で画像データ遅延回路の出力信号を選択
して第１のラッチ回路のデータ入力端子に出力し、選択
信号選択回路はコントロール信号で選択信号遅延回路の
出力信号を選択してシフトレジスタのデータ入力端子に
出力し、シフトクロック信号によって画像データ遅延回
路の出力信号を第１のラッチ回路に記憶し、ラッチパル
ス選択回路はコントロール信号でＮ−２段目の出力ブロ
ックのラッチパルスを２段目の信号電極駆動装置の選択
信号の入力端子に出力することを特徴とする。

【００３１】また、本発明の液晶表示装置の駆動方法
は、２段目の信号電極駆動装置の画像データ選択回路は
コントロール信号で画像データ信号を選択して第１のラ
ッチ回路のデータ入力端子に出力し、選択信号選択回路
はコントロール信号で初段のＮ−２段目の出力ブロック
のラッチパルスである選択信号を選択してシフトレジス
タのデータ入力端子に出力し、シフトクロック信号によ
って画像データ信号を第１のラッチ回路に記憶し、ラッ
チパルス選択回路はコントロール信号でＮ段目の出力ブ
ロックのラッチパルスを３段目の信号電極駆動装置の選
択信号の入力端子に出力することを特徴とする。

【００３２】また、本発明の液晶表示装置の駆動方法
は、３段目以降の信号電極駆動装置の画像データ選択回
路はコントロール信号で画像データ信号を選択して第１
のラッチ回路のデータ入力端子に出力し、選択信号選択
回路はコントロール信号で前段のＮ段目の出力ブロック
のラッチパルスである選択信号を選択してシフトレジス
タのデータ入力端子に出力し、シフトクロック信号によ
って画像データ信号を第１のラッチ回路に記憶し、ラッ
チパルス選択回路はコントロール信号でＮ段目の出力ブ
ロックのラッチパルスを次段の信号電極駆動装置の選択
信号の入力端子に出力することを特徴とする。

【００３３】

【作用】初段の信号電極駆動装置の画像データ選択回路
はコントロール信号で画像データ遅延回路の出力信号を
選択して第１のラッチ回路のデータ入力端子に出力し、
選択信号選択回路はコントロール信号で選択信号遅延回
路の出力信号を選択してシフトレジスタのデータ入力端
子に出力し、シフトクロック信号によって画像データ遅
延回路の出力信号を第１のラッチ回路に記憶する。

【００３４】また、ラッチパルス選択回路はコントロー
ル信号でＮ−２段目の出力ブロックのラッチパルスを２
段目の信号電極駆動装置の選択信号の入力端子に出力
し、２段目の信号電極駆動装置の画像データ選択回路は
コントロール信号で画像データ信号を選択して第１のラ
ッチ回路のデータ入力端子に出力し、選択信号選択回路
はコントロール信号で初段のＮ−２段目の出力ブロック
のラッチパルスである選択信号を選択してシフトレジス
タのデータ入力端子に出力し、シフトクロック信号によ
って画像データ信号を第１のラッチ回路に記憶する。

【００３５】そして、ラッチパルス選択回路はコントロ
ール信号でＮ段目の出力ブロックのラッチパルスを３段
目の信号電極駆動装置の選択信号の入力端子に出力し、
３段目以降の信号電極駆動装置の画像データ選択回路は
コントロール信号で画像データ信号を選択して第１のラ
ッチ回路のデータ入力端子に出力し、選択信号選択回路
はコントロール信号で前段のＮ段目の出力ブロックのラ
ッチパルスである選択信号を選択してシフトレジスタの
データ入力端子に出力し、シフトクロック信号によって
画像データ信号を第１のラッチ回路に記憶し、すべての
画像データ信号をラッチ回路に記憶した後に、ラッチク
ロック信号出力することで、信号電極にデータ信号を出
力する。

【００３６】

【実施例】図５は一般的な液晶表示装置の外観を示す外
観図である。図５に示す液晶表示装置は、信号電極駆動
装置５０１、５０２、５０３、５０４を実装する第１の
透明電極基板５０７と、走査電極駆動装置５０５、５０
６を実装する第２の透明電極基板５０８とを備えてい
る。

【００３７】図１は本発明の実施例における信号電極駆
動装置の回路構成の一部を示すブロック図である。

【００３８】図１に示す本発明の信号電極駆動装置は、
第１の画像データバス２１２を構成する８本の画像デー
タ信号２０３に対応し、それぞれの画像データ信号２０
３を遅延し画像データ遅延信号を生成し、画像データ信
号２０３と画像データ遅延信号とのどちらかの信号をコ
ントロール信号２００で選択してセレクト画像データ信
号２１０を出力する画像データセレクト回路１０４を有
し、８個の画像データセレクト回路１０４は第２の画像
データバス２１４を出力する画像データセレクトブロッ
ク１０１で構成している。

【００３９】また、本発明の信号電極駆動装置は、選択
信号２０７を遅延し選択遅延信号を生成し、選択信号２
０７と選択遅延信号とのどちらかの信号をコントロール
信号２００で選択してセレクト選択信号２１６を出力す
る選択信号セレクト回路１０２を備え、上記、画像デー
タセレクトブロック１０１と選択信号セレクト回路１０
２とはコントロールブロック１００の一部を構成してい
る。

【００４０】また、本発明の信号電極駆動装置は、第２
の画像データバス２１４を構成する８本のそれぞれのセ
レクト画像データ信号２１０に接続し、信号電極に画像
データを出力するための８個の出力チャネル１１５とシ
フトレジスタ１２２で構成する出力ブロック１１３を複
数有している。

【００４１】また、本発明の信号電極駆動装置は、最終
段の出力ブロック１１３と最終段から２つ前の出力ブロ
ック１１３を構成するシフトレジスタ１２２のラッチパ
ルスをコントロール信号２００で選択して出力するラッ
チパルス選択回路１３５を有している。

【００４２】本発明の信号電極駆動装置は、第１の画像
データバス２１２と第２の画像データバス２１４とを８
本のデータ信号で構成し、画像データセレクトブロック
１０１を８個の画像データセレクト回路１０４で構成
し、出力ブロック１１３を８個の出力チャネル１１５で
構成しているが、説明を簡単にするため、それぞれ１つ
にした場合の説明を以下でおこなう。

【００４３】図２は、本発明の実施例における信号電極
駆動装置の簡易回路構成を示す回路図である。図１に示
す画像データセレクト回路１０４は、図１に示す画像デ
ータ遅延回路１３１と画像データ選択回路１３３とで構
成している。

【００４４】画像データ遅延回路１３１は、クロックの
立ち上がりでデータを記憶し、クロックの立ち下がりで
データを出力する、マスタースレーブ型の第１のＤＦＦ
１０５と第２のＤＦＦ１０６と、クロックの立ち下がり
でデータを記憶し、クロックの立ち上がりでデータを出
力する、第３のＤＦＦ１０７とで構成している。

【００４５】第１のＤＦＦ１０５のデータ入力端子は画
像データ信号２０３に接続し、第１のＤＦＦ１０５の出
力は、第２のＤＦＦ１０６のデータ入力端子に接続し、
第２のＤＦＦ１０６の出力は、第３のＤＦＦ１０７のデ
ータ入力端子に接続し、それぞれのＤＦＦのクロック入
力端子は、シフトクロック信号２０２が接続している。

【００４６】また、画像データ選択回路１３３は、第１
の２入力アンド回路１０８と第２の２入力アンド回路１
０９と第１の２入力オア回路１１０とで構成し、第１の
２入力アンド回路１０８の一方の入力端子は画像データ
信号２０３に接続し、第１の２入力アンド回路１０８の
他方の入力端子はコントロール信号７００を反転するイ
ンバータ回路６１１の出力に接続している。

【００４７】また、画像データ選択回路１３３を構成す
る第２の２入力アンド回路１０９の一方の入力端子は、
第３のＤＦＦ１０７が出力する画像データ遅延信号に接
続し、第２の２入力アンド回路１０９の他方の入力端子
はコントロール信号２００に接続し、それぞれの２入力
アンド回路の出力は第１の２入力オア回路１１０のそれ
ぞれの入力端子に接続し、第１の２入力オア回路１１０
の出力はセレクト画像データ信号２１０をすべての出力
ブロック１１３に接続している。

【００４８】図１に示す選択信号セレクト回路１０２
は、図２に示す第４のＤＦＦ１１６と選択信号選択回路
１３４とで構成し、第４のＤＦＦ１１６は、クロックの
立ち上がりでデータを記憶し、クロックの立ち下がりで
データを出力する。第４のＤＦＦ１１６のデータ入力端
子は選択信号２０７に接続し、第４のＤＦＦ１１６のク
ロック入力端子はシフトクロック信号２０２が接続して
いる。

【００４９】また、選択信号選択回路１３４は、第３の
２入力アンド回路１１８と第４の２入力アンド回路１１
９と第２の２入力オア回路１２０とで構成し、第３の２
入力アンド回路１１８の一方の入力端子は選択信号２０
７に接続し、第３の２入力アンド回路１１８の他方の入
力端子はコントロール信号２００を反転するインバータ
回路１１１の出力に接続している。

【００５０】また、選択信号選択回路１３４を構成す
る、第４の２入力アンド回路１１９の一方の入力端子は
第４のＤＦＦ１１６が出力する選択遅延信号に接続し、
第４の２入力アンド回路１１９の他方の入力端子はコン
トロール信号２００に接続し、それぞれの２入力アンド
回路の出力は第２の２入力オア回路１２０のそれぞれの
入力端子に接続し、第２の２入力オア回路１２０の出力
はセレクト選択信号２１６を初段の出力ブロック１１３
に接続している。

【００５１】図１に示す出力ブロック１１３はシフトレ
ジスタ１２２と出力チャネル１１５とで構成し、出力チ
ャネル１１５は図２に示すように、クロックの立ち上が
りでデータを出力し、クロックの立ち下がりでデータを
記憶する第１のラッチ回路１２３と第２のラッチ回路１
２４と、出力バッファ１２５とで構成し、第１のラッチ
回路１２３の出力は第２のラッチ回路１２４のデータ入
力端子に接続し、第２のラッチ回路１２４の出力は出力
バッファ１２５を介して信号電極に接続している。

【００５２】図８はラッチ回路の構成を示す回路図であ
る。図８に示すようにラッチ回路はインバータリングの
構成であり、ゲート換算で約３．５ゲートになってい
る。

【００５３】また、コントロールブロック１００の出力
信号であるラッチクロック信号２０１は、すべての出力
チャネル１１５を構成する第２のラッチ回路１２４のク
ロック入力端子に接続し、シフトクロック信号２０２
は、すべての出力ブロック１１３を構成するシフトレジ
スタ１２２のクロック入力端子に接続している。

【００５４】また、画像データ選択回路１３３の出力で
あるセレクト画像データ信号２１０は、すべての出力ブ
ロック１１３を構成する同ビットの出力チャネル１１５
の第１のラッチ回路１２３のデータ入力端子に接続し、
選択信号選択回路１３４の出力であるセレクト選択信号
２１６は、初段のの出力ブロック１１３を構成するシフ
トレジスタ１２２のデータ入力端子に接続している。

【００５５】初段の出力ブロック１１３を構成するシフ
トレジスタ１２２の出力は、初段の出力ブロック１１３
を構成するすべての出力チャネル１１５の第１のラッチ
回路１２３のクロック入力端子と、２段目の出力ブロッ
ク１１３を構成するシフトレジスタ１２２のデータ入力
端子とに接続している。

【００５６】以上のように、それぞれの出力ブロック１
１３を構成するシフトレジスタ１２２の出力は、次段の
出力ブロック１１３を構成するシフトレジスタ１２２の
データ入力端子に直列接続している。

【００５７】また、図１に示すラッチパルス選択回路１
３５は、図２に示すように第５の２入力アンド回路１２
６と第６の２入力アンド回路１２７と第３の２入力オア
回路１２８とで構成している。

【００５８】本発明の信号電極駆動装置を構成する出力
ブロック１１３をＮ段とするとＮ−２段目の出力ブロッ
ク１１３のシフトレジスタ１２２の出力は、第５の２入
力アンド回路１２６の一方の入力端子に接続し、第５の
２入力アンド回路１２６の他方の入力端子は、コントロ
ール信号２００に接続している。

【００５９】また、第６の２入力アンド回路１２７の一
方の入力端子は、最終段であるＮ段目の出力ブロック１
１３のシフトレジスタ１２２の出力に接続し、第６の２
入力アンド回路１２７の他方の入力端子は、コントロー
ル信号２００を反転するインバータ１１１の出力に接続
している。

【００６０】また、それぞれの２入力アンド回路の出力
は、第３の２入力オア回路１２８のそれぞれの入力端子
に接続し、第３の２入力オア回路１２８のの出力は、ラ
ッチパルス信号として信号電極駆動装置の出力となり、
次段に信号電極駆動装置の選択信号の入力端子に接続す
る。

【００６１】上記記載のように、本発明の信号電極駆動
装置は図５に示すように、信号電極駆動装置を直列に接
続しており、それぞれの信号電極駆動装置のラッチクロ
ック信号２０１とシフトクロック信号２０２と画像デー
タ信号とは同一の信号を用い、２段目以降の信号電極駆
動装置の選択信号は前段の信号電極駆動装置のラッチパ
ルス信号が接続している。

【００６２】一般的に、液晶表示装置は図５に示すよう
に、信号電極駆動装置５０１、５０２、５０３、５０４
が出力するデータ信号と、走査電極駆動装置５０５、５
０６が出力する走査信号との交点に画像を表示するもの
であり、それぞれの走査信号は順番に上から下または下
から上に出力し、データ信号はそれぞれの走査信号を出
力するタイミングに合わせて、すべてのデータ信号を信
号電極駆動装置から出力している。

【００６３】図３は図１と図２とに示す本発明の信号電
極駆動装置の初段の動作を説明する波形図であり、図４
は図１と図２とに示す本発明の信号電極駆動装置の初段
と２段目との動作を説明する波形図である。以下に、図
１と図２と図３と図４とを用いて本発明の信号電極駆動
装置の動作を説明する。

【００６４】図２に示すラッチクロック信号２０１と画
像データ信号２０３と選択信号２０７とはシフトクロッ
ク信号２０２の立ち上がりに同期しており、ラッチクロ
ック信号２０１は、すべての出力チャネル１１５の第１
のラッチ回路１２３が画像データを出力した後に、それ
ぞれの走査信号にタイミングを合わせて、ほぼシフトク
ロック信号２０２の１周期分の”ハイ”の信号を出力し
ている。

【００６５】選択信号２０７は、ラッチクロック信号２
０１の出力の後に、次の走査信号用の画像データ取り込
むための信号であり、シフトクロック信号２０２のほぼ
半周期分で、シフトクロック信号２０２より若干遅れ
た”ハイ”の信号を出力している。

【００６６】画像データ信号２０３は、シフトクロック
信号２０２の立ち上がりに同期し、ほぼシフトクロック
信号２０２の１周期分の信号で、８ビット分の画像デー
タ信号２０３は図１に示す画像データバス１１２となっ
ている。

【００６７】図２に示す画像データ遅延回路１３１は、
画像データ信号２０３をシフトクロック信号２０２に同
期して遅延する回路であり、第１のＤＦＦ１０５と第２
のＤＦＦ１０６とはシフトクロック信号２０２の立ち下
がりでデータを出力し、第３のＤＦＦ１０７はシフトク
ロック信号２０２の立ち上がりでデータを出力してい
る。

【００６８】したがって、図３に示すように第１のＤＦ
Ｆ１０５の出力信号２０４は画像データ信号２０３に対
して半周期ずれたシフトクロック信号２０２の１周期分
の信号となり、第２のＤＦＦ１０６の出力信号２０５は
画像データ信号２０３に対して１．５周期ずれたシフト
クロック信号２０２の１周期分の信号となり、第３のＤ
ＦＦ１０７の出力信号２０６は画像データ遅延信号であ
り、画像データ信号２０３に対して２周期ずれたシフト
クロック信号２０２の１周期分の信号となっている。

【００６９】また、図２に示す第４のＤＦＦ１１６は、
選択信号２０７をシフトクロック信号２０２に同期して
遅延する回路であり、第４のＤＦＦ１１６はシフトクロ
ック信号２０２の立ち下がりでデータを出力している。

【００７０】したがって、図３に示すように第４のＤＦ
Ｆ１１６の出力信号２０８は、選択信号２０７の立ち下
がりからシフトクロック信号２０２の１周期分の”ハ
イ”の信号となっている。

【００７１】また、図５に示す初段の信号電極駆動装置
５０１のコントロール信号２００は”ハイ”の信号を出
力し、２段目以降の信号電極駆動装置５０１、５０３、
５０４のコントロール信号２００は”ロウ”の信号を入
力する。

【００７２】コントロール信号２００が”ハイ”になる
と、図２に示す画像データ選択回路１３３と選択信号選
択回路１３４とラッチパルス選択回路１３５とは、それ
ぞれ第２の２入力アンド回路１０９と第４の２入力アン
ド回路１１９と第５の２入力アンド回路１２６との一方
の入力端子に接続する、第３のＤＦＦ１０７の出力信号
２０６と第４のＤＦＦ１１６の出力信号２０８とＮ−２
段目の出力ブロック１１３のシフトレジスタ１２２のラ
ッチパルスとを出力する。

【００７３】また、コントロール信号２００が”ロウ”
になると、図２に示す画像データ選択回路１３３と選択
信号選択回路１３４とラッチパルス選択回路１３５と
は、それぞれ第１の２入力アンド回路１０８と第３の２
入力アンド回路１１８と第６の２入力アンド回路１２７
との一方の入力端子に接続する、画像データ信号２０３
と選択信号２０７とＮ段目の出力ブロック１１３のシフ
トレジスタ１２２のラッチパルスとを出力する。

【００７４】以上のことから、初段の信号電極駆動装置
５０１の初段の出力ブロック１１３を構成するシフトレ
ジスタ１２２のデータ入力端子には、第４のＤＦＦ１１
６の出力信号２０８が入力し、シフトクロック信号２０
２によって、さらに１周期分遅れた”ハイ”のラッチパ
ルス２０９を出力チャネル１１５の第１のラッチ回路１
２３のクロック入力端子に入力する。

【００７５】また、初段の信号電極駆動装置５０１の初
段の出力ブロック１１３を構成する出力チャネル１１５
の第１のラッチ回路１２３のデータ入力端子には、第３
のＤＦＦ１０７の出力信号２０６が入力することで、第
１のラッチ回路１２３はラッチパルス２０９の立ち上が
りで第３のＤＦＦ１０７の出力信号２０６である出力信
号２１０（Ｄ１）を出力し、立ち下がりで記憶する。

【００７６】２段目の出力ブロック１１３のシフトレジ
スタ１２２のデータ入力端子には、初段のラッチパルス
２０９が入力することで、さらに１周期分遅れたラッチ
パルスを出力チャネル１１５の第１のラッチ回路１２３
のクロック入力端子に入力し、第１のラッチ回路１２３
は１周期分遅れたラッチパルスの立ち上がりで第３のＤ
ＦＦ１０７の出力信号２０６である出力信号２１１（Ｄ
２）を出力し、立ち下がりで記憶する。

【００７７】以上のように、２段目以降の出力ブロック
１１３を構成するシフトレジスタ１２２の出力であるラ
ッチパルスは、シフトクロック信号２０２の１周期分づ
つシフトした信号であり、そのラッチパルスによって第
３のＤＦＦ１０７の出力信号２０６を順次記憶する。

【００７８】次に、図４を用いて初段の信号電極駆動信
号５０１と２段目の信号電極駆動信号５０２とのつなぎ
の部分の説明をする。初段の信号電極駆動信号５０１の
ラッチパルス選択回路１３５は、Ｎ−２段目の出力ブロ
ック１１３のラッチパルスを２段目の信号電極駆動信号
５０２の選択信号の入力端子に接続している。

【００７９】また、２段目の信号電極駆動信号５０２の
コントロール信号２００は”ロウ”になっているため、
画像データ選択回路１３３は画像データ信号２０３を出
力し、選択信号選択回路１３４は初段の信号電極駆動信
号５０１が出力するラッチパルスを出力し、ラッチパル
ス選択回路１３５は最終段のＮ段目の出力ブロック１１
３のラッチパルスを出力している。

【００８０】以上のことから、２段目の信号電極駆動装
置５０２の初段の出力ブロック１１３を構成するシフト
レジスタ１２２のデータ入力端子には、初段の信号電極
駆動信号５０１が出力するラッチパルス２２１が入力
し、シフトクロック信号２０２によって、さらに１周期
分遅れた”ハイ”のラッチパルス２２２を出力チャネル
１１５の第１のラッチ回路１２３のクロック入力端子に
入力する。

【００８１】また、２段目の信号電極駆動装置５０２の
初段の出力ブロック１１３を構成する出力チャネル１１
５の第１のラッチ回路１２３のデータ入力端子には、画
像データ信号２０３が入力することで、第１のラッチ回
路１２３はラッチパルス２２２の立ち上がりで画像デー
タ信号２０３である出力信号２２７（ＤＮ＋１）を出力
し、立ち下がりで記憶する。

【００８２】この時、初段の信号電極駆動装置５０１は
最終段から１つ手前のＮ−１段目の出力ブロック１１３
の第１のラッチ回路１２３は出力信号２２５（ＤＮ−
１）を出力している。

【００８３】２段目の出力ブロック１１３のシフトレジ
スタ１２２のデータ入力端子には、初段のラッチパルス
２２２が入力することで、さらに１周期分遅れたラッチ
パルス２２３を出力チャネル１１５の第１のラッチ回路
１２３のクロック入力端子に入力し、第１のラッチ回路
１２３は１周期分遅れたラッチパルス２２３の立ち上が
りで画像データ信号２０３である出力信号２２８（ＤＮ
＋２）を出力し、立ち下がりで記憶する。

【００８４】この時、初段の信号電極駆動装置５０１は
最終段のＮ段目の出力ブロック１１３の第１のラッチ回
路１２３は出力信号２２６（ＤＮ）を出力している。

【００８５】以上のように、２段目の信号電極駆動装置
５０２の出力ブロック１１３は、画像データ信号２０３
を遅延せずに、出力ブロック１１３を構成するシフトレ
ジスタ１２２の出力であるラッチパルスをシフトクロッ
ク信号２０２の１周期分づつシフトして画像データ信号
２０３を順次記憶する。

【００８６】また、３段目以降の信号電極駆動装置５０
３、５０４の選択信号の入力端子は、それぞれ２段目、
３段目の信号電極駆動装置５０２、５０３のラッチパル
ス選択回路１３５が出力するＮ段目の出力ブロック１１
３のラッチパルスを入力している。

【００８７】したがって、３段目以降の信号電極駆動装
置５０３、５０４の出力ブロック１１３は、画像データ
信号２０３を遅延せずに、出力ブロック１１３を構成す
るシフトレジスタ１２２の出力であるラッチパルスをシ
フトクロック信号２０２の１周期分づつシフトして画像
データ信号２０３を順次記憶する。

【００８８】

【発明の効果】以上の説明から明らかなように、本発明
の信号電極駆動装置はコントロールブロックに画像デー
タ遅延ブロックと選択信号セレクト回路とを設けること
で、すべての出力ブロックを同一の構成にすることがで
き、設計ミスがなくなり、また、数百の出力チャネルを
構成する第１のＤＦＦと第２のＤＦＦとをそれぞれラッ
チ回路に変換することができ、信号電極駆動装置を半導
体集積回路に作り込む場合に、半導体集積回路の面積を
大幅に削減でき、歩留まりを上げて、取り個数を多くす
ることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例における信号電極駆動装置の回
路構成の一部を示すブロック図である。

【図２】本発明の実施例における信号電極駆動装置の簡
易回路構成を示す回路図である。

【図３】本発明の信号電極駆動装置の初段の動作を説明
する波形図である。

【図４】本発明の信号電極駆動装置の初段と２段目との
動作を説明する波形図である。

【図５】一般的な液晶表示装置の外観を示す外観図であ
る。

【図６】従来例の信号電極駆動装置の回路構成の一部を
示す回路図である。

【図７】従来例の信号電極駆動装置の動作を説明する波
形図である。

【図８】ラッチ回路の構成を示す回路図である。

【図９】ＤＦＦの構成を示す回路図である。

【符号の説明】

１０５第１のＤＦＦ１０６第２のＤＦＦ１０７第３のＤＦＦ１０８第１の２入力アンド回路１０９第２の２入力アンド回路１１０第１の２入力オア回路１１１インバータ１１３出力ブロック１１５出力チャネル１１６第４のＤＦＦ１１８第３の２入力アンド回路１１９第４の２入力アンド回路１２０第２の２入力オア回路１２２シフトレジスタ１２３第１のラッチ回路１２４第２のラッチ回路１２５出力バッファ１２６第５の２入力アンド回路１２７第６の２入力アンド回路１２８第３の２入力オア回路１３１画像データ遅延回路１３３画像データ選択回路１３４選択信号選択回路１３５ラッチパルス選択回路２００コントロール信号２０１ラッチクロック信号２０２シフトクロック信号２０３画像データ信号２０７選択信号２０９ラッチパルス

Claims

【特許請求の範囲】

【請求項１】走査電極を駆動する複数の走査電極駆動
装置とラッチクロック信号で一度に信号電極を駆動する
複数の信号電極駆動装置とを有する液晶表示装置におい
て、信号電極駆動装置は少なくとも１つ以上の画像デー
タ信号をシフトクロック信号で遅延する画像データ遅延
回路と、画像データ信号と画像データ遅延回路の出力信
号とをコントロール信号で選択する画像データ選択回路
と、画像データ選択回路が接続する出力チャネルとシフ
トレジスタとで構成するＮ段の出力ブロックと、選択信
号をシフトクロック信号で遅延する選択信号遅延回路
と、選択信号と選択信号遅延回路の出力信号とをコント
ロール信号で選択する選択信号選択回路と、出力ブロッ
クが出力するラッチパルスをコントロール信号で選択す
るラッチパルス選択回路と有することを特徴とする液晶
表示装置。
【請求項２】走査電極を駆動する複数の走査電極駆動
装置とラッチクロック信号で一度に信号電極を駆動する
複数の信号電極駆動装置とを有する液晶表示装置におい
て、信号電極駆動装置は少なくとも１つ以上の画像デー
タ信号をシフトクロック信号で遅延する画像データ遅延
回路と、画像データ信号と画像データ遅延回路の出力信
号とをコントロール信号で選択する画像データ選択回路
と、画像データ選択回路が接続する出力チャネルとシフ
トレジスタとで構成するＮ段の出力ブロックと、選択信
号をシフトクロック信号で遅延する選択信号遅延回路
と、選択信号と選択信号遅延回路の出力信号とをコント
ロール信号で選択する選択信号選択回路と、出力ブロッ
クが出力するラッチパルスをコントロール信号で選択す
るラッチパルス選択回路と有し、出力ブロックを構成す
る少なくとも１つ以上の出力チャネルは第１のラッチ回
路と第２のラッチ回路と出力バッファとが直列に接続
し、第１のラッチ回路のデータ入力端子は画像データ選
択回路の出力が接続し、シフトレジスタのデータ入力端
子は選択信号選択回路の出力が接続することを特徴とす
る液晶表示装置。
【請求項３】走査電極を駆動する複数の走査電極駆動
装置とラッチクロック信号で一度に信号電極を駆動する
複数の信号電極駆動装置とを有する液晶表示装置におい
て、信号電極駆動装置は少なくとも１つ以上の画像デー
タ信号をシフトクロック信号で遅延する画像データ遅延
回路と、画像データ信号と画像データ遅延回路の出力信
号とをコントロール信号で選択する画像データ選択回路
と、画像データ選択回路が接続する出力チャネルとシフ
トレジスタとで構成するＮ段の出力ブロックと、選択信
号をシフトクロック信号で遅延する選択信号遅延回路
と、選択信号と選択信号遅延回路の出力信号とをコント
ロール信号で選択する選択信号選択回路と、Ｎ段目の出
力ブロックのラッチパルスとＮ−２段目の出力ブロック
のラッチパルスをコントロール信号で選択するラッチパ
ルス選択回路と有し、ラッチパルス選択回路の出力は次
段の信号電極駆動装置の選択信号の入力端子に接続する
ことを特徴とする液晶表示装置。
【請求項４】走査電極を駆動する複数の走査電極駆動
装置とラッチクロック信号で一度に信号電極を駆動する
複数の信号電極駆動装置とを有する液晶表示装置におい
て、信号電極駆動装置は少なくとも１つ以上の画像デー
タ信号をシフトクロック信号で遅延する画像データ遅延
回路と、画像データ信号と画像データ遅延回路の出力信
号とをコントロール信号で選択する画像データ選択回路
と、画像データ選択回路が接続する出力チャネルとシフ
トレジスタとで構成するＮ段の出力ブロックと、選択信
号をシフトクロック信号で遅延する選択信号遅延回路
と、選択信号と選択信号遅延回路の出力信号とをコント
ロール信号で選択する選択信号選択回路と、Ｎ段目の出
力ブロックのラッチパルスとＮ−２段目の出力ブロック
のラッチパルスをコントロール信号で選択するラッチパ
ルス選択回路と有し、ラッチパルス選択回路の出力は次
段の信号電極駆動装置の選択信号の入力端子に接続し、
出力ブロックを構成する少なくとも１つ以上の出力チャ
ネルは第１のラッチ回路と第２のラッチ回路と出力バッ
ファとが直列に接続し、第１のラッチ回路のデータ入力
端子は画像データ選択回路の出力が接続し、シフトレジ
スタのデータ入力端子は選択信号選択回路の出力が接続
する構成で、初段の信号電極駆動装置の画像データ選択
回路はコントロール信号で画像データ遅延回路の出力信
号を選択して第１のラッチ回路のデータ入力端子に出力
し、選択信号選択回路はコントロール信号で選択信号遅
延回路の出力信号を選択してシフトレジスタのデータ入
力端子に出力し、シフトクロック信号によって画像デー
タ遅延回路の出力信号を第１のラッチ回路に記憶し、ラ
ッチパルス選択回路はコントロール信号でＮ−２段目の
出力ブロックのラッチパルスを２段目の信号電極駆動装
置の選択信号の入力端子に出力することを特徴とする液
晶表示装置の駆動方法。
【請求項５】走査電極を駆動する複数の走査電極駆動
装置とラッチクロック信号で一度に信号電極を駆動する
複数の信号電極駆動装置とを有する液晶表示装置におい
て、信号電極駆動装置は少なくとも１つ以上の画像デー
タ信号をシフトクロック信号で遅延する画像データ遅延
回路と、画像データ信号と画像データ遅延回路の出力信
号とをコントロール信号で選択する画像データ選択回路
と、画像データ選択回路が接続する出力チャネルとシフ
トレジスタとで構成するＮ段の出力ブロックと、選択信
号をシフトクロック信号で遅延する選択信号遅延回路
と、選択信号と選択信号遅延回路の出力信号とをコント
ロール信号で選択する選択信号選択回路と、Ｎ段目の出
力ブロックのラッチパルスとＮ−２段目の出力ブロック
のラッチパルスをコントロール信号で選択するラッチパ
ルス選択回路と有し、ラッチパルス選択回路の出力は次
段の信号電極駆動装置の選択信号の入力端子に接続し、
出力ブロックを構成する少なくとも１つ以上の出力チャ
ネルは第１のラッチ回路と第２のラッチ回路と出力バッ
ファとが直列に接続し、第１のラッチ回路のデータ入力
端子は画像データ選択回路の出力が接続し、シフトレジ
スタのデータ入力端子は選択信号選択回路の出力が接続
する構成で、２段目の信号電極駆動装置の画像データ選
択回路はコントロール信号で画像データ信号を選択して
第１のラッチ回路のデータ入力端子に出力し、選択信号
選択回路はコントロール信号で初段のＮ−２段目の出力
ブロックのラッチパルスである選択信号を選択してシフ
トレジスタのデータ入力端子に出力し、シフトクロック
信号によって画像データ信号を第１のラッチ回路に記憶
し、ラッチパルス選択回路はコントロール信号でＮ段目
の出力ブロックのラッチパルスを３段目の信号電極駆動
装置の選択信号の入力端子に出力することを特徴とする
液晶表示装置の駆動方法。
【請求項６】走査電極を駆動する複数の走査電極駆動
装置とラッチクロック信号で一度に信号電極を駆動する
複数の信号電極駆動装置とを有する液晶表示装置におい
て、信号電極駆動装置は少なくとも１つ以上の画像デー
タ信号をシフトクロック信号で遅延する画像データ遅延
回路と、画像データ信号と画像データ遅延回路の出力信
号とをコントロール信号で選択する画像データ選択回路
と、画像データ選択回路が接続する出力チャネルとシフ
トレジスタとで構成するＮ段の出力ブロックと、選択信
号をシフトクロック信号で遅延する選択信号遅延回路
と、選択信号と選択信号遅延回路の出力信号とをコント
ロール信号で選択する選択信号選択回路と、Ｎ段目の出
力ブロックのラッチパルスとＮ−２段目の出力ブロック
のラッチパルスをコントロール信号で選択するラッチパ
ルス選択回路と有し、ラッチパルス選択回路の出力は次
段の信号電極駆動装置の選択信号の入力端子に接続し、
出力ブロックを構成する少なくとも１つ以上の出力チャ
ネルは第１のラッチ回路と第２のラッチ回路と出力バッ
ファとが直列に接続し、第１のラッチ回路のデータ入力
端子は画像データ選択回路の出力が接続し、シフトレジ
スタのデータ入力端子は選択信号選択回路の出力が接続
する構成で、３段目以降の信号電極駆動装置の画像デー
タ選択回路はコントロール信号で画像データ信号を選択
して第１のラッチ回路のデータ入力端子に出力し、選択
信号選択回路はコントロール信号で前段のＮ段目の出力
ブロックのラッチパルスである選択信号を選択してシフ
トレジスタのデータ入力端子に出力し、シフトクロック
信号によって画像データ信号を第１のラッチ回路に記憶
し、ラッチパルス選択回路はコントロール信号でＮ段目
の出力ブロックのラッチパルスを次段の信号電極駆動装
置の選択信号の入力端子に出力することを特徴とする液
晶表示装置の駆動方法。