JPH08297606A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH08297606A JPH08297606A JP12598495A JP12598495A JPH08297606A JP H08297606 A JPH08297606 A JP H08297606A JP 12598495 A JP12598495 A JP 12598495A JP 12598495 A JP12598495 A JP 12598495A JP H08297606 A JPH08297606 A JP H08297606A
- Authority
- JP
- Japan
- Prior art keywords
- setting
- sdram
- image forming
- forming apparatus
- set value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 SDRAMが必要とする設定値を外部から簡
単に設定できるようにし、マイクロCPUの動作周波数
の変更に際して設定値を自動的に変更することにより、
最適な設定値を簡単に設定し、しかも、SDRAMの種
類の変更や、SDRAMの制御回路の変更を伴うことな
く、一度設定した最適な設定値を保ち、安定に画像情報
を処理する画像形成装置を提供する。 【構成】 画像情報を記憶するSDRAMを備えた画像
記憶手段1と、上記画像記憶手段1の読み書き時に、S
DRAMが必要とする設定値を設定する設定手段2と、
上記画像記憶手段1の読み書き時に、上記設定手段2に
設定された内容に従って読み書きを制御する設定制御手
段3を備える。
単に設定できるようにし、マイクロCPUの動作周波数
の変更に際して設定値を自動的に変更することにより、
最適な設定値を簡単に設定し、しかも、SDRAMの種
類の変更や、SDRAMの制御回路の変更を伴うことな
く、一度設定した最適な設定値を保ち、安定に画像情報
を処理する画像形成装置を提供する。 【構成】 画像情報を記憶するSDRAMを備えた画像
記憶手段1と、上記画像記憶手段1の読み書き時に、S
DRAMが必要とする設定値を設定する設定手段2と、
上記画像記憶手段1の読み書き時に、上記設定手段2に
設定された内容に従って読み書きを制御する設定制御手
段3を備える。
Description
【0001】
【産業上の利用分野】本発明は、電子写真複写機、プリ
ンタ、ファックス等の画像形成装置において、画像情報
を記憶するSDRAMの制御に関するものである。
ンタ、ファックス等の画像形成装置において、画像情報
を記憶するSDRAMの制御に関するものである。
【0002】
【従来の技術】従来、画像情報を記憶し、読み出して画
像形成を行なう画像形成装置において、画像情報を高速
で処理する場合はSRAM(スタチック・ランダム・ア
クセス・メモリー)が、また大容量を必要とする場合は
DRAM(ダイナミック・ランダム・アクセス・メモリ
ー)が一般に用いられていた。しかし、マイクロCPU
やプリンタの高速化と画像品質向上の要求から、近年よ
り一層高速で、かつ、低コストにて大容量の画像情報用
メモリーが必要となってきた。その要求を満たす方法と
して、近年、クロックに同期して動作するSDRAM
(シンクロナス・ダイナミック・ランダム・アクセス・
メモリー)が注目されるようになった。このSDRAM
は、データの読み書き迄の時間(クロック数)、連続ア
クセス時の長さ、連続アクセス時のアドレス等の必要な
諸条件を読み書き時にその都度設定する面倒さがあっ
た。特に、マイクロCPUのクロックとSRAMのクロ
ックを共用している場合には、マイクロCPUの動作周
波数に変更があった場合、SDRAMの種類の変更や、
SDRAMの制御回路の変更が必要な場合があった。
像形成を行なう画像形成装置において、画像情報を高速
で処理する場合はSRAM(スタチック・ランダム・ア
クセス・メモリー)が、また大容量を必要とする場合は
DRAM(ダイナミック・ランダム・アクセス・メモリ
ー)が一般に用いられていた。しかし、マイクロCPU
やプリンタの高速化と画像品質向上の要求から、近年よ
り一層高速で、かつ、低コストにて大容量の画像情報用
メモリーが必要となってきた。その要求を満たす方法と
して、近年、クロックに同期して動作するSDRAM
(シンクロナス・ダイナミック・ランダム・アクセス・
メモリー)が注目されるようになった。このSDRAM
は、データの読み書き迄の時間(クロック数)、連続ア
クセス時の長さ、連続アクセス時のアドレス等の必要な
諸条件を読み書き時にその都度設定する面倒さがあっ
た。特に、マイクロCPUのクロックとSRAMのクロ
ックを共用している場合には、マイクロCPUの動作周
波数に変更があった場合、SDRAMの種類の変更や、
SDRAMの制御回路の変更が必要な場合があった。
【0003】
【発明が解決しようとする課題】上記のように従来のS
DRAMを使用した画像形成装置においては、データの
読み書き迄の時間(クロック数)、連続アクセス時の長
さ、連続アクセス時のアドレス等の所要条件を読み書き
時にその都度設定する面倒さがあった。特に、マイクロ
CPUのクロックとSRAMのクロックを共用している
場合には、マイクロCPUの動作周波数に変更があった
場合、SDRAMの種類の変更や、SDRAMの制御回
路の変更が必要になるという不具合を生じていた。
DRAMを使用した画像形成装置においては、データの
読み書き迄の時間(クロック数)、連続アクセス時の長
さ、連続アクセス時のアドレス等の所要条件を読み書き
時にその都度設定する面倒さがあった。特に、マイクロ
CPUのクロックとSRAMのクロックを共用している
場合には、マイクロCPUの動作周波数に変更があった
場合、SDRAMの種類の変更や、SDRAMの制御回
路の変更が必要になるという不具合を生じていた。
【0004】
【発明の目的】本発明は上述したような従来のSDRA
Mを使用する画像形成装置の不具合を解消するためにな
されたものであって、SDRAMが必要とする諸条件を
設定する領域を専用に設けることによって、外部からそ
の領域に簡単にアクセス設定できるようにし、また、マ
イクロCPUの動作周波数の変更に応じて設定値を自動
的に変更することができ、しかも、SDRAMの種類の
変更や、SDRAMの制御回路の変更を伴うことなく一
度設定した最適な設定値を保存し、安定に動作するよう
に構成した画像形成装置を提供することを目的としてい
る。
Mを使用する画像形成装置の不具合を解消するためにな
されたものであって、SDRAMが必要とする諸条件を
設定する領域を専用に設けることによって、外部からそ
の領域に簡単にアクセス設定できるようにし、また、マ
イクロCPUの動作周波数の変更に応じて設定値を自動
的に変更することができ、しかも、SDRAMの種類の
変更や、SDRAMの制御回路の変更を伴うことなく一
度設定した最適な設定値を保存し、安定に動作するよう
に構成した画像形成装置を提供することを目的としてい
る。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明では第一の手段として、画像情報の記憶にS
DRAMを用いる画像形成装置において、画像情報を記
憶するSDRAMを備えた画像記憶手段と、上記画像記
憶手段の読み書き時にSDRAMが必要とする条件を設
定する設定手段と、上記画像記憶手段の読み書き時に上
記設定手段に設定された内容に従って読み書きを制御す
る設定制御手段とを備えたことを特徴とする。
に、本発明では第一の手段として、画像情報の記憶にS
DRAMを用いる画像形成装置において、画像情報を記
憶するSDRAMを備えた画像記憶手段と、上記画像記
憶手段の読み書き時にSDRAMが必要とする条件を設
定する設定手段と、上記画像記憶手段の読み書き時に上
記設定手段に設定された内容に従って読み書きを制御す
る設定制御手段とを備えたことを特徴とする。
【0006】第二の手段では、上記第一の手段の画像形
成装置において、上記設定手段の設定値を外部から設定
する外部設定手段を備えたことを特徴とする。
成装置において、上記設定手段の設定値を外部から設定
する外部設定手段を備えたことを特徴とする。
【0007】更に本発明第三の手段では、上記第一の手
段の画像形成装置において、上記設定手段が、画像形成
装置内に置かれたROMであることを特徴とする。
段の画像形成装置において、上記設定手段が、画像形成
装置内に置かれたROMであることを特徴とする。
【0008】第四の手段においては、上記第一、第二、
第三の手段の画像形成装置において、上記画像記憶手段
のSDRAMに供給するクロック周波数が変更された場
合、上記設定手段の設定値を、変更以前のクロック周波
数との比率に基づいて、以前の設定値に最も近いクロッ
クに該当するように設定値を変更する設定値変更手段を
備えたことを特徴とする。
第三の手段の画像形成装置において、上記画像記憶手段
のSDRAMに供給するクロック周波数が変更された場
合、上記設定手段の設定値を、変更以前のクロック周波
数との比率に基づいて、以前の設定値に最も近いクロッ
クに該当するように設定値を変更する設定値変更手段を
備えたことを特徴とする。
【0009】
【作用】本発明は上述したように、第一の手段として、
画像情報の記憶にSDRAMを用いる画像形成装置にお
いて、画像情報を記憶するSDRAMを備えた画像記憶
手段と、上記画像記憶手段の読み書き時にSDRAMが
必要とする条件を設定する設定手段と、上記画像記憶手
段の読み書き時に上記設定手段に設定された内容に従っ
て読み書きを制御する設定制御手段とを備えたので、S
DRAMを動作させる最適な諸条件を設定手段により一
度設定すれば、長期間にわたってその設定値を保存し、
その設定値に基づいて安定したSDRAMへの書き込
み、読み出しが可能となる。
画像情報の記憶にSDRAMを用いる画像形成装置にお
いて、画像情報を記憶するSDRAMを備えた画像記憶
手段と、上記画像記憶手段の読み書き時にSDRAMが
必要とする条件を設定する設定手段と、上記画像記憶手
段の読み書き時に上記設定手段に設定された内容に従っ
て読み書きを制御する設定制御手段とを備えたので、S
DRAMを動作させる最適な諸条件を設定手段により一
度設定すれば、長期間にわたってその設定値を保存し、
その設定値に基づいて安定したSDRAMへの書き込
み、読み出しが可能となる。
【0010】第二の手段では、上記第一の手段の画像形
成装置において、上記設定手段の設定値を外部から設定
する外部設定手段を備えたので、マイクロCPUの動作
周波数のが変更になってもSDRAMの種類やSDRA
Mの制御回路変更を行う必要がなく、しかも、外部から
簡単に設定値を変更することができる。
成装置において、上記設定手段の設定値を外部から設定
する外部設定手段を備えたので、マイクロCPUの動作
周波数のが変更になってもSDRAMの種類やSDRA
Mの制御回路変更を行う必要がなく、しかも、外部から
簡単に設定値を変更することができる。
【0011】更に、本発明第三の手段では、上記第一の
手段の画像形成装置において、上記設定手段が、画像形
成装置内に置かれたROMであるので、マイクロCPU
のプログラムが格納されたROMを共用することができ
る。
手段の画像形成装置において、上記設定手段が、画像形
成装置内に置かれたROMであるので、マイクロCPU
のプログラムが格納されたROMを共用することができ
る。
【0012】第四の手段においては、上記第一、第二、
または第三の手段の画像形成装置において、上記画像記
憶手段のSDRAMに供給するクロック周波数が変更さ
れた場合、上記設定手段の設定値を、変更以前のクロッ
ク周波数との比率に基づいて、以前の設定値に最も近い
クロックに該当するように設定値を変更する設定値変更
手段を備えたので、SDRAMのクロック周波数が変更
されても、自動的に最適な設定条件が演算され、記憶保
存される。
または第三の手段の画像形成装置において、上記画像記
憶手段のSDRAMに供給するクロック周波数が変更さ
れた場合、上記設定手段の設定値を、変更以前のクロッ
ク周波数との比率に基づいて、以前の設定値に最も近い
クロックに該当するように設定値を変更する設定値変更
手段を備えたので、SDRAMのクロック周波数が変更
されても、自動的に最適な設定条件が演算され、記憶保
存される。
【0013】
【実施例】以下、図示した実施例に基づいて本発明を詳
細に説明する。図1は本発明の一実施例を示すプリンタ
の要部構成を示すブロック図である。なお、この例には
画像形成装置としてプリンタを例示するが、本発明は他
の画像形成装置にも広く適用可能である。この例に示す
プリンタは、画像記憶手段1と、上記画像記憶手段の動
作に必要な条件を設定する設定手段2と、上記設定手段
を制御する設定制御手段3と、画像形成装置6と、記憶
装置ROM/RAM7と、外部接続手段8とが全体の制
御手段9を介して接続されている。なお、20は外部装
置であって、上記画像形成装置に画像データを供給する
機能をもったものである。
細に説明する。図1は本発明の一実施例を示すプリンタ
の要部構成を示すブロック図である。なお、この例には
画像形成装置としてプリンタを例示するが、本発明は他
の画像形成装置にも広く適用可能である。この例に示す
プリンタは、画像記憶手段1と、上記画像記憶手段の動
作に必要な条件を設定する設定手段2と、上記設定手段
を制御する設定制御手段3と、画像形成装置6と、記憶
装置ROM/RAM7と、外部接続手段8とが全体の制
御手段9を介して接続されている。なお、20は外部装
置であって、上記画像形成装置に画像データを供給する
機能をもったものである。
【0014】この構成において動作及び各部の機能を説
明する。
明する。
【0015】図1に示す構成において、例えばコンピュ
ータのような外部装置20から画像情報が画像形成装置
10の外部接続手段8を経由して供給される場合を想定
する。近年の高速処理が可能なコンピュ−タに対応する
ため、画像形成装置における画像記憶手段は上述したよ
うに高速で、しかも大容量のメモリーであって、同時に
高速クロック信号に同期して動作するSDRAM(シン
クロナス・ダイナミック・ランダム・アクセス・メモリ
ー)が用いられている。このSDRAMは、バースト・
リード(連続読み取り)時に、最初の読み取り位置のア
ドレスを与えれば、設定された時間(図4のCAS L
atencyとして設定された時間を参照)後、最初の
データが出力され、その時点からクロック毎に設定され
た長さ分(Burst Lengthとして設定した長
さ分)だけ、アドレス順番に読み取られたデータが出力
される。また、バースト・ライト(連続書き込み)時に
ついても同様に、最初に書き込む位置のアドレスを与
え、かつ、クロック毎にライト・データを与えれば、設
定により指示した長さ分だけアドレス順番に、連続書き
込みが行われる。従来のDRAM(ダイナミック・ラン
ダム・アクセス・メモリー)のように、一つのデータ毎
に常にアドレスを与えて読み書きする必要がないので、
高速なデータ読み書きが可能である。
ータのような外部装置20から画像情報が画像形成装置
10の外部接続手段8を経由して供給される場合を想定
する。近年の高速処理が可能なコンピュ−タに対応する
ため、画像形成装置における画像記憶手段は上述したよ
うに高速で、しかも大容量のメモリーであって、同時に
高速クロック信号に同期して動作するSDRAM(シン
クロナス・ダイナミック・ランダム・アクセス・メモリ
ー)が用いられている。このSDRAMは、バースト・
リード(連続読み取り)時に、最初の読み取り位置のア
ドレスを与えれば、設定された時間(図4のCAS L
atencyとして設定された時間を参照)後、最初の
データが出力され、その時点からクロック毎に設定され
た長さ分(Burst Lengthとして設定した長
さ分)だけ、アドレス順番に読み取られたデータが出力
される。また、バースト・ライト(連続書き込み)時に
ついても同様に、最初に書き込む位置のアドレスを与
え、かつ、クロック毎にライト・データを与えれば、設
定により指示した長さ分だけアドレス順番に、連続書き
込みが行われる。従来のDRAM(ダイナミック・ラン
ダム・アクセス・メモリー)のように、一つのデータ毎
に常にアドレスを与えて読み書きする必要がないので、
高速なデータ読み書きが可能である。
【0016】また、外部接続手段8を介して受け取った
画像情報を、上記画像記憶手段1のSDRAMで高速に
記憶し、あるいは読み出すには、最初に読み書きするア
ドレスの他、種々の設定値を与える必要がある。本発明
では、その設定値を前以て用意するために設定手段2を
設けている。この実施例では、設定制御手段3によって
設定手段2に設定された内容に従って画像記憶手段1に
対する読み書きを制御する場合を示している。このこと
を具体的に説明すると、書き込み時には最初に書き込む
べきアドレス位置と、アドレスを供給した後書き込みデ
ータを設定するまでのクロック数と、連続アクセス時の
長さ及び連続アクセス時のアドレスの変化の順番等が、
設定手段2に設定値として設定され、設定制御手段3に
よって設定手段2の設定値を画像記憶手段1のSDRA
Mの所定の内部レジスターに再設定した後、書き込みを
開始する。読み出しの時も同様に、設定制御手段3によ
って設定手段2の内容に従って読み出され、読み出され
た画像情報に基づいて画像形成手段6により画像形成さ
れる。制御手段9は一般にマイクロCPUを備えててお
り、画像形成装置10の各手段間の情報伝達と、タイミ
ングに合わせた動作指示を与え、あるいは各手段間が正
常に動作しているか否かを監視する機能を有している。
ROM/RAM7のROMには、マイクロCPUを制御
するプログラム等が格納されており、またRAMは種々
の計算結果を一時的に記憶するメモリとして用いられ
る。
画像情報を、上記画像記憶手段1のSDRAMで高速に
記憶し、あるいは読み出すには、最初に読み書きするア
ドレスの他、種々の設定値を与える必要がある。本発明
では、その設定値を前以て用意するために設定手段2を
設けている。この実施例では、設定制御手段3によって
設定手段2に設定された内容に従って画像記憶手段1に
対する読み書きを制御する場合を示している。このこと
を具体的に説明すると、書き込み時には最初に書き込む
べきアドレス位置と、アドレスを供給した後書き込みデ
ータを設定するまでのクロック数と、連続アクセス時の
長さ及び連続アクセス時のアドレスの変化の順番等が、
設定手段2に設定値として設定され、設定制御手段3に
よって設定手段2の設定値を画像記憶手段1のSDRA
Mの所定の内部レジスターに再設定した後、書き込みを
開始する。読み出しの時も同様に、設定制御手段3によ
って設定手段2の内容に従って読み出され、読み出され
た画像情報に基づいて画像形成手段6により画像形成さ
れる。制御手段9は一般にマイクロCPUを備えててお
り、画像形成装置10の各手段間の情報伝達と、タイミ
ングに合わせた動作指示を与え、あるいは各手段間が正
常に動作しているか否かを監視する機能を有している。
ROM/RAM7のROMには、マイクロCPUを制御
するプログラム等が格納されており、またRAMは種々
の計算結果を一時的に記憶するメモリとして用いられ
る。
【0017】この構成によれば、SDRAMを動作させ
る最適な設定値を設定手段に一度書き込めれば、何時も
その設定値に従ってSDRAMの読み書きが可能とな
り、また、SDRAMに供給するクロックの周波数が変
更になっても上記設定手段により設定値を変更するのみ
で済む。
る最適な設定値を設定手段に一度書き込めれば、何時も
その設定値に従ってSDRAMの読み書きが可能とな
り、また、SDRAMに供給するクロックの周波数が変
更になっても上記設定手段により設定値を変更するのみ
で済む。
【0018】図2は本発明の変形実施例を示すブロック
構成図であり、上記図1に説明した各機能のほか、更
に、外部設定手段4と設定値変更手段5が追加されたも
のである。重複する説明は省略し、図1と異なる機能動
作のみを説明する。即ち、SDRAMの設定値を設定す
る設定手段2としては、例えばディップスイッチ、RA
M、または、ROMが考えられるが、外部設定手段4は
設定手段2の設定値内容を外部から設定、変更できるよ
うにするためのもので、例えば、画像形成装置10の
(図示省略)操作盤のキーから設定値を入力すると、外
部設定手段4により内容を判断し、設定手段2のRAM
に書き込むことが可能となる。また更には、外部接続手
段8を介して外部装置20から設定値データを受け取る
場合は、外部設定手段4で設定値内容を判断し、同様に
設定手段2のRAMに書き込むことも可能である。勿
論、ディップスイッチを操作して設定値を定めることも
可能である。
構成図であり、上記図1に説明した各機能のほか、更
に、外部設定手段4と設定値変更手段5が追加されたも
のである。重複する説明は省略し、図1と異なる機能動
作のみを説明する。即ち、SDRAMの設定値を設定す
る設定手段2としては、例えばディップスイッチ、RA
M、または、ROMが考えられるが、外部設定手段4は
設定手段2の設定値内容を外部から設定、変更できるよ
うにするためのもので、例えば、画像形成装置10の
(図示省略)操作盤のキーから設定値を入力すると、外
部設定手段4により内容を判断し、設定手段2のRAM
に書き込むことが可能となる。また更には、外部接続手
段8を介して外部装置20から設定値データを受け取る
場合は、外部設定手段4で設定値内容を判断し、同様に
設定手段2のRAMに書き込むことも可能である。勿
論、ディップスイッチを操作して設定値を定めることも
可能である。
【0019】以上のように、本実施例によれば、外部か
ら設定手段2の設定値を設定することができるので、後
述するようにマイクロCPUの動作周波数の変更が生じ
ても、SDRAMの種類やSDRAMの制御回路の変更
をすることなく、SDRAMの最適な設定値を外部設定
手段から簡単に再設定することができる。
ら設定手段2の設定値を設定することができるので、後
述するようにマイクロCPUの動作周波数の変更が生じ
ても、SDRAMの種類やSDRAMの制御回路の変更
をすることなく、SDRAMの最適な設定値を外部設定
手段から簡単に再設定することができる。
【0020】また、上記実施例において上記設定手段2
をROMにし、その一部を設定値を記憶しておく専用領
域に設定しておいても良いが、コストメリットの点から
マイクロCPUのプログラムに使用するROM/RAM
10のROM一部領域を流用する方法を用いれば、専用
ROMを備える必要がなく、コスト低減に有利である。
この場合には設定制御手段3によって、ROM/RAM
10のROMの中の所定領域に設定されているSDRA
Mの設定値を検出し、その設定内容に従って画像記憶手
段1の読み書きを制御する。
をROMにし、その一部を設定値を記憶しておく専用領
域に設定しておいても良いが、コストメリットの点から
マイクロCPUのプログラムに使用するROM/RAM
10のROM一部領域を流用する方法を用いれば、専用
ROMを備える必要がなく、コスト低減に有利である。
この場合には設定制御手段3によって、ROM/RAM
10のROMの中の所定領域に設定されているSDRA
Mの設定値を検出し、その設定内容に従って画像記憶手
段1の読み書きを制御する。
【0021】また、SDRAMの大きな利点の一つとし
てクロック信号に同期して動作する点が挙げられるが、
一般にはSDRAMのクロックとマイクロCPUのクロ
ックは共用して用いられるために、例えばマイクロCP
Uの動作速度をアップするためにクロック周波数を高く
すると、当然SDRAMの動作速度も早くなって、設定
手段2に設定された低い周波数に対応する設定値では誤
動作を生じることがある。例えば、SDRAMにアドレ
スを供給した後データの読み書き込みする間に他の処理
を行なうための時間が確保されるようにクロック数を設
定するが、クロックの周波数が変更されると、確保した
時間に違いが生じる。このため他の必要な処理を行なう
ことができなくなり誤動作を起こすことがある。設定値
変更手段5は、その誤動作を防止するために設置された
ものであり、SDRAMに供給するクロック周波数が変
更されても、クロック周波数の変更前後の変更比率を勘
案して、SDRAMにアドレスを供給した後データの読
み書き込みする間に他の処理を行なうための時間が確保
されるようにクロック数を設定する。即ち、例えば、ク
ロック周波数が二倍になった場合は、上記設定するクロ
ック数を二倍する、ただし、クロック周波数の増大に伴
って、他の処理に要する時間が短縮される場合は、その
分クロック数を少なくする。このように、クロック周波
数の変更に際して、設定時間に最も近い時間のクロック
に該当するように設定値を変更する働きをするので、他
の処理の時間は従来通り確保することができる。この機
能を達成する方法の一つとして、図示を省略したが、設
定値変更手段5の中にSDRAMに供給するクロックよ
り十分に高い周波数の基準クロック発生手段を備え、S
DRAMのクロックの一周期が基準クロックのいくつ分
に相当するか(例えば、この値をBとする)を調べ、記
憶しておく。クロック周波数が変更された場合、変更後
のSDRAMのクロックの一周期が基準クロックのいく
つ分に相当するか(例えば、この値をAとする)同様に
検出し、変更以前のクロック周波数との比率(A/B)
を計算する。設定手段2の以前の設定値がnの場合、新
たな設定値はn×(A/B)で計算された値以上の最も
近い整数mを求め、設定値変更手段5により設定手段2
の設定値nを設定値mに変更する。この方法によれば、
SDRAMに供給するクロックの動作周波数が変って
も、以前設定した時間を確保するように設定値も自動的
に変更することができる。即ち、クロック周波数より十
分高い周波数の第二のクロック信号によって、変更前後
のクロック周波数をカウントし、その結果に基づいて、
他の処理に必要な時間を確保するためのクロック数を算
出すればよい。
てクロック信号に同期して動作する点が挙げられるが、
一般にはSDRAMのクロックとマイクロCPUのクロ
ックは共用して用いられるために、例えばマイクロCP
Uの動作速度をアップするためにクロック周波数を高く
すると、当然SDRAMの動作速度も早くなって、設定
手段2に設定された低い周波数に対応する設定値では誤
動作を生じることがある。例えば、SDRAMにアドレ
スを供給した後データの読み書き込みする間に他の処理
を行なうための時間が確保されるようにクロック数を設
定するが、クロックの周波数が変更されると、確保した
時間に違いが生じる。このため他の必要な処理を行なう
ことができなくなり誤動作を起こすことがある。設定値
変更手段5は、その誤動作を防止するために設置された
ものであり、SDRAMに供給するクロック周波数が変
更されても、クロック周波数の変更前後の変更比率を勘
案して、SDRAMにアドレスを供給した後データの読
み書き込みする間に他の処理を行なうための時間が確保
されるようにクロック数を設定する。即ち、例えば、ク
ロック周波数が二倍になった場合は、上記設定するクロ
ック数を二倍する、ただし、クロック周波数の増大に伴
って、他の処理に要する時間が短縮される場合は、その
分クロック数を少なくする。このように、クロック周波
数の変更に際して、設定時間に最も近い時間のクロック
に該当するように設定値を変更する働きをするので、他
の処理の時間は従来通り確保することができる。この機
能を達成する方法の一つとして、図示を省略したが、設
定値変更手段5の中にSDRAMに供給するクロックよ
り十分に高い周波数の基準クロック発生手段を備え、S
DRAMのクロックの一周期が基準クロックのいくつ分
に相当するか(例えば、この値をBとする)を調べ、記
憶しておく。クロック周波数が変更された場合、変更後
のSDRAMのクロックの一周期が基準クロックのいく
つ分に相当するか(例えば、この値をAとする)同様に
検出し、変更以前のクロック周波数との比率(A/B)
を計算する。設定手段2の以前の設定値がnの場合、新
たな設定値はn×(A/B)で計算された値以上の最も
近い整数mを求め、設定値変更手段5により設定手段2
の設定値nを設定値mに変更する。この方法によれば、
SDRAMに供給するクロックの動作周波数が変って
も、以前設定した時間を確保するように設定値も自動的
に変更することができる。即ち、クロック周波数より十
分高い周波数の第二のクロック信号によって、変更前後
のクロック周波数をカウントし、その結果に基づいて、
他の処理に必要な時間を確保するためのクロック数を算
出すればよい。
【0022】図3は、SDRAMの主要なタイミングを
示したものである。図3に示す例では、SDRAM内の
モード・レジスタをセットするタイミングで、選択対象
とするSDRAMのCS(チップ・セレクト)信号がア
クテブ(Low レベル)時であって、かつ、列(ロ
ー)アドレス・ストローブのRAS信号がアクテブ時で
あり、同時に、行(カラム)アドレス・ストローブのC
AS信号がアクテブ時で、書き込み可能(ライト・イネ
ーブル)のWE信号のアクテブ時に、通常はアドレス入
力端子として用いている複数線で構成されているRA信
号に(図のValid部分)設定したい値を入力すれば
良い。
示したものである。図3に示す例では、SDRAM内の
モード・レジスタをセットするタイミングで、選択対象
とするSDRAMのCS(チップ・セレクト)信号がア
クテブ(Low レベル)時であって、かつ、列(ロ
ー)アドレス・ストローブのRAS信号がアクテブ時で
あり、同時に、行(カラム)アドレス・ストローブのC
AS信号がアクテブ時で、書き込み可能(ライト・イネ
ーブル)のWE信号のアクテブ時に、通常はアドレス入
力端子として用いている複数線で構成されているRA信
号に(図のValid部分)設定したい値を入力すれば
良い。
【0023】図4は、他のSDRAMの主要なタイミン
グ例を示したもので、SDRAMに最初の読み取り位置
のアドレスを与え(図のRA信号のRow、Colum
と記した位置)、CAS Latencyとして設定さ
れた時間後、最初のデータが出力されるタイミングを示
した図である。この例では、RAS信号のアクテブ時に
RA信号上に列(ロー)アドレスを与え、CAS信号の
アクテブ時にRA信号上に行(カラム)アドレスを与え
る。WE信号はハイレベルなので読み取り状態であり、
列(ロー)と行(カラム)アドレスが8個目のクロック
信号(図中の、SYSCLK信号)の立上りで整えられ
ると、CAS Latency=2と設定されているの
で、10個目のクロック信号の立上りで最初のデータが
成立する(図中の、D0)。以後、クロック毎にD1、
D2、…とデータが出力される。従って、SDRAMに
供給するクロック(SYSCLK信号)周波数が変更さ
れると、CAS Latency=2の設定のままで
は、CAS Latencyの時間t1が変化する。変
更後のクロック周波数が高くなればCAS Laten
cyの時間はt1より短く、変更後のクロック周波数が
低くなればCAS Latencyの時間はt1より長
くなる。若し、変更前の時間t1の間に他の処理を行な
う必要ある場合には、変更後のクロック周波数が高くな
れば新たなCASLatencyの時間内に他の処理を
行なうことができなくなることが生じ、変更後のクロッ
ク周波数が低くなれば他の処理を行なった後時間的に余
裕が生じ、処理時間が長くなると云う不具合が起こる。
図2の設定値変更手段5は以上の不具合を解消するため
に設けられたもので、上述した方法によって、自動的に
必要最小限の時間を設定するように構成したものであ
る。
グ例を示したもので、SDRAMに最初の読み取り位置
のアドレスを与え(図のRA信号のRow、Colum
と記した位置)、CAS Latencyとして設定さ
れた時間後、最初のデータが出力されるタイミングを示
した図である。この例では、RAS信号のアクテブ時に
RA信号上に列(ロー)アドレスを与え、CAS信号の
アクテブ時にRA信号上に行(カラム)アドレスを与え
る。WE信号はハイレベルなので読み取り状態であり、
列(ロー)と行(カラム)アドレスが8個目のクロック
信号(図中の、SYSCLK信号)の立上りで整えられ
ると、CAS Latency=2と設定されているの
で、10個目のクロック信号の立上りで最初のデータが
成立する(図中の、D0)。以後、クロック毎にD1、
D2、…とデータが出力される。従って、SDRAMに
供給するクロック(SYSCLK信号)周波数が変更さ
れると、CAS Latency=2の設定のままで
は、CAS Latencyの時間t1が変化する。変
更後のクロック周波数が高くなればCAS Laten
cyの時間はt1より短く、変更後のクロック周波数が
低くなればCAS Latencyの時間はt1より長
くなる。若し、変更前の時間t1の間に他の処理を行な
う必要ある場合には、変更後のクロック周波数が高くな
れば新たなCASLatencyの時間内に他の処理を
行なうことができなくなることが生じ、変更後のクロッ
ク周波数が低くなれば他の処理を行なった後時間的に余
裕が生じ、処理時間が長くなると云う不具合が起こる。
図2の設定値変更手段5は以上の不具合を解消するため
に設けられたもので、上述した方法によって、自動的に
必要最小限の時間を設定するように構成したものであ
る。
【0024】
【発明の効果】以上説明したように本発明によれば、第
一の手段では、設定手段の内容に従って読み書きを制御
する設定制御手段を備えたので、SDRAMを動作させ
る最適な設定値を設定手段に一度書き込めれば、その後
設定値に従ってSDRAMの読み書きが可能となり、し
かもSDRAMに供給するクロックの周波数が変更にな
っても、設定手段の設定値を変更するのみで安定した画
像形成が可能となる画像形成装置を提供することができ
る。
一の手段では、設定手段の内容に従って読み書きを制御
する設定制御手段を備えたので、SDRAMを動作させ
る最適な設定値を設定手段に一度書き込めれば、その後
設定値に従ってSDRAMの読み書きが可能となり、し
かもSDRAMに供給するクロックの周波数が変更にな
っても、設定手段の設定値を変更するのみで安定した画
像形成が可能となる画像形成装置を提供することができ
る。
【0025】また、本発明の第二の手段では、外部設定
手段により、上記設定手段の設定値を設定できるので、
マイクロCPUの動作周波数が変更された場合であって
も、SDRAMの種類やSDRAMの制御回路の変更を
伴うことなく、SDRAMの最適な設定値を簡単に再設
定することができる。
手段により、上記設定手段の設定値を設定できるので、
マイクロCPUの動作周波数が変更された場合であって
も、SDRAMの種類やSDRAMの制御回路の変更を
伴うことなく、SDRAMの最適な設定値を簡単に再設
定することができる。
【0026】更に、本発明の第三の手段によれば、上記
設定手段として画像形成装置内に備えたROM領域に設
定したので、マイクロCPUのプログラムが入っている
ROMの中に共有してSDRAMの設定値を入れること
ができ、特別にスイッチ類を設けることがなく、コスト
アップを伴うことなく簡単にSDRAMの設定値を設定
できる。
設定手段として画像形成装置内に備えたROM領域に設
定したので、マイクロCPUのプログラムが入っている
ROMの中に共有してSDRAMの設定値を入れること
ができ、特別にスイッチ類を設けることがなく、コスト
アップを伴うことなく簡単にSDRAMの設定値を設定
できる。
【0027】また、本発明の第四の手段によれば、上記
1、2、または、3の手段の画像形成装置において、S
DRAMに供給するクロック周波数が変更された場合で
あっても、自動的に一度設定した最適なタイミング条件
に一致する設定値に変更されるので、マイクロCPUの
動作周波数の変更に際して、SDRAMの種類の変更や
SDRAMの制御回路の変更をする必要がなく、しか
も、一度設定した最適な設定値を自動的に保ち、安定に
画像情報を処理する画像形成装置を提供することができ
る。
1、2、または、3の手段の画像形成装置において、S
DRAMに供給するクロック周波数が変更された場合で
あっても、自動的に一度設定した最適なタイミング条件
に一致する設定値に変更されるので、マイクロCPUの
動作周波数の変更に際して、SDRAMの種類の変更や
SDRAMの制御回路の変更をする必要がなく、しか
も、一度設定した最適な設定値を自動的に保ち、安定に
画像情報を処理する画像形成装置を提供することができ
る。
【図1】本発明の実施例を示す画像形成装置の要部のブ
ロック図である。
ロック図である。
【図2】本発明の実施例を示す他の画像形成装置の要部
のブロック図である。
のブロック図である。
【図3】本発明の実施例で用いるSDRAMの主要動作
を示すタイミング図である。
を示すタイミング図である。
【図4】本発明の実施例で用いるSDRAMの主要動作
を示す他のタイミング図である。
を示す他のタイミング図である。
1・・・画像記憶手段、2・・・設定手段、3・・・設
定制御手段、4・・・外部設定手段、5・・・設定値変
更手段、6・・・画像形成手段、7・・・ROM/RA
M、8・・・外部接続手段、9・・・制御手段、10・
・・画像形成装置、20・・・外部装置。
定制御手段、4・・・外部設定手段、5・・・設定値変
更手段、6・・・画像形成手段、7・・・ROM/RA
M、8・・・外部接続手段、9・・・制御手段、10・
・・画像形成装置、20・・・外部装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 智樹 東京都大田区中馬込一丁目3番6号 株式 会社リコー内
Claims (4)
- 【請求項1】 画像情報の記憶にSDRAMを用いる画
像形成装置において、画像情報を記憶するSDRAMを
備えた画像記憶手段と、上記画像記憶手段の読み書き時
にSDRAMが必要とする条件を設定する設定手段と、
上記画像記憶手段の読み書き時に上記設定手段に設定さ
れた内容に従って読み書きを制御する設定制御手段とを
備えたことを特徴とする画像形成装置。 - 【請求項2】 請求項1記載の画像形成装置において、
上記設定手段の設定値を外部から設定する外部設定手段
を備えたことを特徴とする画像形成装置。 - 【請求項3】 請求項1記載の画像形成装置において、
上記設定手段が、画像形成装置内に置かれたROMであ
ることを特徴とする画像形成装置。 - 【請求項4】 請求項1、請求項2、または、請求項3
記載の画像形成装置において、上記画像記憶手段のSD
RAMに供給するクロック周波数が変更された場合、上
記設定手段の設定値を、変更以前のクロック周波数との
比率に基づいて、以前の設定値に最も近いクロックに該
当するように設定値を変更する設定値変更手段を備えた
ことを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12598495A JPH08297606A (ja) | 1995-04-26 | 1995-04-26 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12598495A JPH08297606A (ja) | 1995-04-26 | 1995-04-26 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08297606A true JPH08297606A (ja) | 1996-11-12 |
Family
ID=14923856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12598495A Pending JPH08297606A (ja) | 1995-04-26 | 1995-04-26 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08297606A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7437592B2 (en) | 2002-10-18 | 2008-10-14 | Sony Corporation | Information processing device using variable operation frequency |
| JP2014026349A (ja) * | 2012-07-24 | 2014-02-06 | Kyocera Document Solutions Inc | メモリーコントローラー |
-
1995
- 1995-04-26 JP JP12598495A patent/JPH08297606A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7437592B2 (en) | 2002-10-18 | 2008-10-14 | Sony Corporation | Information processing device using variable operation frequency |
| US7793134B2 (en) | 2002-10-18 | 2010-09-07 | Sony Corporation | Information processing apparatus working at variable operating frequency |
| JP2014026349A (ja) * | 2012-07-24 | 2014-02-06 | Kyocera Document Solutions Inc | メモリーコントローラー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6141290A (en) | Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals | |
| JP3225531B2 (ja) | メモリカード | |
| JPH11134243A (ja) | 記憶装置の制御装置及びデータ処理システムにおける記憶装置の制御方法 | |
| US5923829A (en) | Memory system, memory control system and image processing system | |
| JPH0877097A (ja) | メモリシステム | |
| KR20080079187A (ko) | 메모리 컨트롤러, 반도체 메모리의 액세스 제어 방법 및시스템 | |
| JPH08297606A (ja) | 画像形成装置 | |
| US6141727A (en) | Device and method for controlling data storage device | |
| US6393542B1 (en) | Electronic circuit system and interface circuit that compares read and write clock operations | |
| JP2000029779A (ja) | 画像処理装置 | |
| US5524228A (en) | Memory control circuit for reducing the number of row address signals | |
| JPH05282859A (ja) | メモリ集積回路 | |
| JP3317592B2 (ja) | メモリシステム及び画像形成システム | |
| US6209049B1 (en) | Data processing system and method for inputting data from storage devices where the data buss width for input depends on the number of memory devices | |
| JP3142084B2 (ja) | 情報処理装置 | |
| JPH07129462A (ja) | メモリ制御装置 | |
| US6430647B1 (en) | Data processing system for use in conjunction with a font card or the like | |
| JPH0917176A (ja) | Cpuシステム | |
| JP3389152B2 (ja) | Dram制御回路 | |
| JP2001202777A (ja) | Sdramの制御装置 | |
| JPH06103026A (ja) | メモリシステム | |
| JPH08147214A (ja) | メモリ装置 | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| JP2978834B2 (ja) | 記憶装置 | |
| JPH08273354A (ja) | Dramセルフリフレッシュ制御回路 |