JPH08297651A - アレイプロセッサ - Google Patents
アレイプロセッサInfo
- Publication number
- JPH08297651A JPH08297651A JP7124230A JP12423095A JPH08297651A JP H08297651 A JPH08297651 A JP H08297651A JP 7124230 A JP7124230 A JP 7124230A JP 12423095 A JP12423095 A JP 12423095A JP H08297651 A JPH08297651 A JP H08297651A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- switch
- buses
- intersections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 アレイプロセッサの縦方向および横方向にお
いて同時に通信可能なプロセッサ要素の個数を大幅に増
加させることができるようにする。 【構成】 複数の縦方向バス2aおよび横方向バス2b
とをマトリックス状に接続してなるデータ通信網1と、
上記縦方向バス2aおよび横方向バス2bとの交点3に
それぞれ接続された複数のプロセッサ要素PEと、上記
交点3と交点3との間に介設された複数のスイッチ4
と、上記複数のスイッチ4の開閉動作を制御する制御装
置5とを設け、上記交点3と交点3との間を電気的に任
意に遮断できるようにすることにより、上記縦方向バス
2aおよび横方向バス2bにおける所望の区間毎に独立
的に使用することができるようにして、マトリックス状
に構成されているデータ通信網1における同じ行、およ
び同じ列においてデータの送受信を複数の区間で同時に
行うことができるようにする。
いて同時に通信可能なプロセッサ要素の個数を大幅に増
加させることができるようにする。 【構成】 複数の縦方向バス2aおよび横方向バス2b
とをマトリックス状に接続してなるデータ通信網1と、
上記縦方向バス2aおよび横方向バス2bとの交点3に
それぞれ接続された複数のプロセッサ要素PEと、上記
交点3と交点3との間に介設された複数のスイッチ4
と、上記複数のスイッチ4の開閉動作を制御する制御装
置5とを設け、上記交点3と交点3との間を電気的に任
意に遮断できるようにすることにより、上記縦方向バス
2aおよび横方向バス2bにおける所望の区間毎に独立
的に使用することができるようにして、マトリックス状
に構成されているデータ通信網1における同じ行、およ
び同じ列においてデータの送受信を複数の区間で同時に
行うことができるようにする。
Description
【0001】
【産業上の利用分野】本発明はアレイプロセッサに関
し、特に、1つのLSI上に多数のプロセッサ要素を格
子状に結合して構成した単一命令多重データ型(SIM
D型)のアレイプロセッサに用いて好適なものである。
し、特に、1つのLSI上に多数のプロセッサ要素を格
子状に結合して構成した単一命令多重データ型(SIM
D型)のアレイプロセッサに用いて好適なものである。
【0002】
【従来の技術】従来、図3に示すように、多数のプロセ
ッサ要素PE(プロセッサエレメント)をアレイ状に設
け、これら多数のプロセッサ要素PEのそれぞれで並列
演算を行うことにより、処理速度を速くできるようにし
たアレイプロセッサが提案されている。そして、このよ
うな並列演算を実現するために、処理の制御にSIMD
型(単一命令多重データ型)の制御を用いたものがあ
る。
ッサ要素PE(プロセッサエレメント)をアレイ状に設
け、これら多数のプロセッサ要素PEのそれぞれで並列
演算を行うことにより、処理速度を速くできるようにし
たアレイプロセッサが提案されている。そして、このよ
うな並列演算を実現するために、処理の制御にSIMD
型(単一命令多重データ型)の制御を用いたものがあ
る。
【0003】このSIMD型の制御は、全てのプロセッ
サ要素PEで同一の命令を処理するようにしたものであ
る。すなわち、SIMD型のアレイプロセッサでは、各
プロセッサ要素PEに共通の制御信号線が接続されてい
て、この制御信号線を介して各プロセッサ要素PEに1
つの命令が送られることにより、各プロセッサ要素PE
で同一の命令が処理されるようになっている。
サ要素PEで同一の命令を処理するようにしたものであ
る。すなわち、SIMD型のアレイプロセッサでは、各
プロセッサ要素PEに共通の制御信号線が接続されてい
て、この制御信号線を介して各プロセッサ要素PEに1
つの命令が送られることにより、各プロセッサ要素PE
で同一の命令が処理されるようになっている。
【0004】また、各プロセッサ要素PEで並列演算さ
れたデータは、縦方向のおよび横方向にそれぞれ接続さ
れている縦方向グローバルバス、横方向グローバルバス
を介して他のプロセッサ要素PEに次々と集約されて行
くようになされている。なお、隣接するプロセッサ要素
PEとの通信を行うためにローカルバスが設けられてい
る。
れたデータは、縦方向のおよび横方向にそれぞれ接続さ
れている縦方向グローバルバス、横方向グローバルバス
を介して他のプロセッサ要素PEに次々と集約されて行
くようになされている。なお、隣接するプロセッサ要素
PEとの通信を行うためにローカルバスが設けられてい
る。
【0005】
【発明が解決しようとする課題】上述したように、SI
MD型のアレイプロセッサでは、制御信号線は全てのプ
ロセッサ要素PEに共通であり、また、処理されたデー
タを共通の縦方向グローバルバス、横方向グローバルバ
スを介して送信するようにしていた。
MD型のアレイプロセッサでは、制御信号線は全てのプ
ロセッサ要素PEに共通であり、また、処理されたデー
タを共通の縦方向グローバルバス、横方向グローバルバ
スを介して送信するようにしていた。
【0006】このため、縦方向および横方向にそれぞれ
複数個のプロセッサ要素PEが接続されていても、同時
に通信可能なプロセッサ要素PEは2つのプロセッサ要
素PE(1組のプロセッサ要素PE)に限定されてしま
い、これら2つのプロセッサ要素PEと同じ行(または
同じ列)に接続されている他のプロセッサ要素PEはデ
ータ通信ができなくなってしまう問題があった。
複数個のプロセッサ要素PEが接続されていても、同時
に通信可能なプロセッサ要素PEは2つのプロセッサ要
素PE(1組のプロセッサ要素PE)に限定されてしま
い、これら2つのプロセッサ要素PEと同じ行(または
同じ列)に接続されている他のプロセッサ要素PEはデ
ータ通信ができなくなってしまう問題があった。
【0007】本発明は、このような問題を解決するため
に成されたものであり、縦方向および横方向において同
時に通信可能なプロセッサ要素の個数を大幅に増加させ
ることができるようにすることを目的とする。
に成されたものであり、縦方向および横方向において同
時に通信可能なプロセッサ要素の個数を大幅に増加させ
ることができるようにすることを目的とする。
【0008】
【課題を解決するための手段】本発明のアレイプロセッ
サは、複数の縦方向バスと横方向バスとをマトリックス
状に接続してなるデータ通信網と、上記縦方向バスと横
方向バスとの交点にそれぞれ接続された複数のプロセッ
サ要素と、上記交点と交点との間に介設された複数のス
イッチと、上記複数のスイッチの開閉動作を制御する制
御装置とを具備している。
サは、複数の縦方向バスと横方向バスとをマトリックス
状に接続してなるデータ通信網と、上記縦方向バスと横
方向バスとの交点にそれぞれ接続された複数のプロセッ
サ要素と、上記交点と交点との間に介設された複数のス
イッチと、上記複数のスイッチの開閉動作を制御する制
御装置とを具備している。
【0009】本発明のその他の特徴とするところは、上
記制御装置は、上記複数のスイッチのそれぞれを所定の
パターンに従って開閉するためのスイッチ開閉パターン
を発生させるパターン発生回路を具備している。
記制御装置は、上記複数のスイッチのそれぞれを所定の
パターンに従って開閉するためのスイッチ開閉パターン
を発生させるパターン発生回路を具備している。
【0010】
【作用】本発明は上記技術手段を有するので、スイッチ
がオフにされた交点と交点との間は電気的に遮断される
ので、縦方向バスおよび横方向バスにおけるオフ状態の
スイッチによって区画された部分を独立的に使用するこ
とができるようになる。これにより、マトリックス状に
構成されているデータ通信網における同じ行、および同
じ列において複数のデータの送受信を同時に行うことが
可能となり、プロセッサ要素PE間で行うデータの送受
信を行う際に、縦方向バスおよび横方向バスの使用効率
を大幅に向上させることができるようになる。
がオフにされた交点と交点との間は電気的に遮断される
ので、縦方向バスおよび横方向バスにおけるオフ状態の
スイッチによって区画された部分を独立的に使用するこ
とができるようになる。これにより、マトリックス状に
構成されているデータ通信網における同じ行、および同
じ列において複数のデータの送受信を同時に行うことが
可能となり、プロセッサ要素PE間で行うデータの送受
信を行う際に、縦方向バスおよび横方向バスの使用効率
を大幅に向上させることができるようになる。
【0011】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1は、本実施例のアレイプロセッサにおける
1ブロックの構成を示す図である。
明する。図1は、本実施例のアレイプロセッサにおける
1ブロックの構成を示す図である。
【0012】図1において、1はデータ通信網、2aは
縦方向バス、2bは横方向バス、3は交点、4はスイッ
チ、5は制御装置、6はパターン発生回路である。本実
施例の場合は、上記データ通信網1は6本の縦方向バス
2aと横方向バス2bとをマトリックス状に接続して構
成されているものであり、プロセッサ要素PEで処理す
るデータを送受するために用いられる。
縦方向バス、2bは横方向バス、3は交点、4はスイッ
チ、5は制御装置、6はパターン発生回路である。本実
施例の場合は、上記データ通信網1は6本の縦方向バス
2aと横方向バス2bとをマトリックス状に接続して構
成されているものであり、プロセッサ要素PEで処理す
るデータを送受するために用いられる。
【0013】各プロセッサ要素PEは、上記縦方向バス
2aと横方向バス2bとの交点3にそれぞれ接続されて
いるものであり、本実施例においては縦方向に6個、横
方向に6個、合計36個のプロセッサ要素PEを配置し
た例を示しているが、実際には縦方向および横方向とも
に、数十個、或いはそれ以上のプロセッサ要素が接続さ
れてアレイプロセッサが構成されている。
2aと横方向バス2bとの交点3にそれぞれ接続されて
いるものであり、本実施例においては縦方向に6個、横
方向に6個、合計36個のプロセッサ要素PEを配置し
た例を示しているが、実際には縦方向および横方向とも
に、数十個、或いはそれ以上のプロセッサ要素が接続さ
れてアレイプロセッサが構成されている。
【0014】このように接続された各プロセッサ要素P
Eは、縦方向バス2aおよび横方向バス2bを介して他
のプロセッサ要素PEとの間でデータの送受信を行こと
により、アレイプロセッサにおいて所定のデータを処理
するようにしている。
Eは、縦方向バス2aおよび横方向バス2bを介して他
のプロセッサ要素PEとの間でデータの送受信を行こと
により、アレイプロセッサにおいて所定のデータを処理
するようにしている。
【0015】スイッチ4は、交点3と交点3との間に介
設されているものであり、上記スイッチ4が開状態のと
きには上記交点3と交点3との間が開かれるので、縦方
向バス2aまたは横方向バス2bは開状態のスイッチ4
を挟んで互いに独立した状態となる。
設されているものであり、上記スイッチ4が開状態のと
きには上記交点3と交点3との間が開かれるので、縦方
向バス2aまたは横方向バス2bは開状態のスイッチ4
を挟んで互いに独立した状態となる。
【0016】また、上記スイッチ4が閉状態のときには
上記交点3と交点3との間が閉じられるので、上記縦方
向バス2aまたは横方向バス2bを通してデータの送受
信が行われることになる。
上記交点3と交点3との間が閉じられるので、上記縦方
向バス2aまたは横方向バス2bを通してデータの送受
信が行われることになる。
【0017】このようにしてデータの送受信を行うの
で、本実施例のアレイプロセッサにおいては上記スイッ
チ4のオン/オフ状態を制御することにより、多種多様
な態様でデータの送受信を行うことができるようにな
る。
で、本実施例のアレイプロセッサにおいては上記スイッ
チ4のオン/オフ状態を制御することにより、多種多様
な態様でデータの送受信を行うことができるようにな
る。
【0018】すなわち、上述したように、従来は1本の
データ線で同時に行うことができる通信の種類は1種類
のみであった。このため、例えば、或る横方向バス2b
(縦方向バス2aの場合も同じ)において隣接する一対
のプロセッサ要素PEでデータの送受信を行っている場
合には、従来は、他の4つのプロセッサ要素PEはその
間は待機していなければならなかった。
データ線で同時に行うことができる通信の種類は1種類
のみであった。このため、例えば、或る横方向バス2b
(縦方向バス2aの場合も同じ)において隣接する一対
のプロセッサ要素PEでデータの送受信を行っている場
合には、従来は、他の4つのプロセッサ要素PEはその
間は待機していなければならなかった。
【0019】しかし、本実施例のアレイプロセッサにお
いては、その横方向バス2bに係わる全てのプロセッサ
要素PEが同時に隣接プロセッサ要素間のデータの送受
信を行うことができる。すなわち、このような場合に
は、下記の表1に示す第1のパターンを使用して横方向
バス2bに係わるスイッチ4a〜4eのオン/オフ制御
を行う。
いては、その横方向バス2bに係わる全てのプロセッサ
要素PEが同時に隣接プロセッサ要素間のデータの送受
信を行うことができる。すなわち、このような場合に
は、下記の表1に示す第1のパターンを使用して横方向
バス2bに係わるスイッチ4a〜4eのオン/オフ制御
を行う。
【0020】
【表1】
【0021】すなわち、表1から明らかなように、第1
のパターンによれば、第1のスイッチ4aがオン、第2
のスイッチ4bがオフ、第3のスイッチ4cがオン、第
4のスイッチ4dがオフ、第5のスイッチ4eがオンで
ある。
のパターンによれば、第1のスイッチ4aがオン、第2
のスイッチ4bがオフ、第3のスイッチ4cがオン、第
4のスイッチ4dがオフ、第5のスイッチ4eがオンで
ある。
【0022】したがって、この場合は1番目のプロセッ
サ要素aと2番目のプロセッサ要素bとが第1のスイッ
チ4aを介して接続される。また、3番目のプロセッサ
要素cと4番目のプロセッサ要素dとが第3のスイッチ
4cを介して接続される。さらに、5番目のプロセッサ
要素eと6番目のプロセッサ要素fとが第5のスイッチ
4eを介して接続される。
サ要素aと2番目のプロセッサ要素bとが第1のスイッ
チ4aを介して接続される。また、3番目のプロセッサ
要素cと4番目のプロセッサ要素dとが第3のスイッチ
4cを介して接続される。さらに、5番目のプロセッサ
要素eと6番目のプロセッサ要素fとが第5のスイッチ
4eを介して接続される。
【0023】このようにして、隣接するプロセッサ要素
同志が互いに接続されるとともに、第2のスイッチ4b
および第4のスイッチ4dがオフなので、組として接続
された各プロセッサ要素は他の組のプロセッサ要素とは
独立されることになる。
同志が互いに接続されるとともに、第2のスイッチ4b
および第4のスイッチ4dがオフなので、組として接続
された各プロセッサ要素は他の組のプロセッサ要素とは
独立されることになる。
【0024】したがって、同じ横方向バス2bに係わる
3組のプロセッサ要素が同時にデータ通信を行うことが
できるので、データの送受信に要する通信時間を大幅に
短縮することができるようになる。
3組のプロセッサ要素が同時にデータ通信を行うことが
できるので、データの送受信に要する通信時間を大幅に
短縮することができるようになる。
【0025】上記第1のパターンによるスイッチ4のオ
ン/オフ制御を行いながらデータの送受信をした結果、
データが2番目のプロセッサ要素b、4番目のプロセッ
サ要素dおよび6番目のプロセッサ要素fに集約された
とする。
ン/オフ制御を行いながらデータの送受信をした結果、
データが2番目のプロセッサ要素b、4番目のプロセッ
サ要素dおよび6番目のプロセッサ要素fに集約された
とする。
【0026】この場合には、次に、第5のパターンを用
いてスイッチ4のオン/オフ制御を行う。すなわち、第
1のスイッチ4aをオフ、第2のスイッチ4bをオン、
第3のスイッチ4cをオン、第4のスイッチ4dをオ
フ、第5のスイッチ4eをオフとする。
いてスイッチ4のオン/オフ制御を行う。すなわち、第
1のスイッチ4aをオフ、第2のスイッチ4bをオン、
第3のスイッチ4cをオン、第4のスイッチ4dをオ
フ、第5のスイッチ4eをオフとする。
【0027】このようにすると、2番目のプロセッサ要
素bのデータが4番目のプロセッサ要素dに集約され、
6番目のプロセッサ要素fのデータが図示せざる8番目
のプロセッサ要素に集約されることになり、2回のデー
タの送受信を行うだけでプロセッサ要素4個分のデータ
が1つのプロセッサ要素に集約される。
素bのデータが4番目のプロセッサ要素dに集約され、
6番目のプロセッサ要素fのデータが図示せざる8番目
のプロセッサ要素に集約されることになり、2回のデー
タの送受信を行うだけでプロセッサ要素4個分のデータ
が1つのプロセッサ要素に集約される。
【0028】以下、上述したようなパターンによりスイ
ッチ4のオン/オフ制御を行うことにより、1つのプロ
セッサ要素PEに8個分→16個分→32個分・・・
・、のデータを集約することができる。
ッチ4のオン/オフ制御を行うことにより、1つのプロ
セッサ要素PEに8個分→16個分→32個分・・・
・、のデータを集約することができる。
【0029】図2に、プロセッサ要素PEの一例を示
す。このプロセッサ要素PEは、入力端子20、演算論
理ユニット(ALU)21、レジスタ22、出力端子2
3を有しており、図示しない光センサからの画像データ
(1画素分)が上記入力端子20を介して入力される。
す。このプロセッサ要素PEは、入力端子20、演算論
理ユニット(ALU)21、レジスタ22、出力端子2
3を有しており、図示しない光センサからの画像データ
(1画素分)が上記入力端子20を介して入力される。
【0030】上記光センサから入力された画像データ
は、演算論理ユニット21に与えられて所定の処理が行
われ、その処理結果がレジスタ22に記憶される。ま
た、出力端子23を介して隣接プロセッサ要素PEに出
力される。
は、演算論理ユニット21に与えられて所定の処理が行
われ、その処理結果がレジスタ22に記憶される。ま
た、出力端子23を介して隣接プロセッサ要素PEに出
力される。
【0031】また、隣接プロセッサ要素PEからの画像
データが入力端子20を介して入力され、この画像デー
タも上記光センサから入力された画像データと同様に演
算論理ユニット21に与えられて所定の処理が行われ、
その処理結果がレジスタ22に記憶される。
データが入力端子20を介して入力され、この画像デー
タも上記光センサから入力された画像データと同様に演
算論理ユニット21に与えられて所定の処理が行われ、
その処理結果がレジスタ22に記憶される。
【0032】すなわち、図2に示したプロセッサ要素P
Eは、対応する光センサから入力される画像データに所
定の処理を施すとともに、隣接プロセッサ要素PEから
入力される画像データに所定の処理を施して出力する機
能を有している。
Eは、対応する光センサから入力される画像データに所
定の処理を施すとともに、隣接プロセッサ要素PEから
入力される画像データに所定の処理を施して出力する機
能を有している。
【0033】上述のように、アレイプロセッサ上で画像
データを処理してから外部に出力すると処理速度を向上
させることができる。しかも、本実施例のアレイプロセ
ッサの場合には、プロセッサ要素PE間で行うデータの
送受信を行う際に、縦方向バス2aおよび横方向バス2
bの使用効率を大幅に向上させることができるので、ア
レイプロセッサ上でのデータ処理速度および処理量を大
幅に向上させることができる。
データを処理してから外部に出力すると処理速度を向上
させることができる。しかも、本実施例のアレイプロセ
ッサの場合には、プロセッサ要素PE間で行うデータの
送受信を行う際に、縦方向バス2aおよび横方向バス2
bの使用効率を大幅に向上させることができるので、ア
レイプロセッサ上でのデータ処理速度および処理量を大
幅に向上させることができる。
【0034】
【発明の効果】本発明は上述のように、複数の縦方向バ
スと横方向バスとをマトリックス状に接続してなるデー
タ通信網と、上記縦方向バスと横方向バスとの交点にそ
れぞれ接続された複数のプロセッサ要素と、上記交点と
交点との間に介設された複数のスイッチと、上記複数の
スイッチの開閉動作を制御する制御装置とを設けたの
で、スイッチの状態がオフにされた交点と交点との間は
電気的に遮断されるので、オフ状態のスイッチによって
区画された縦方向バスおよび横方向バスの区間を独立的
に使用することができる。これにより、マトリックス状
に構成されているデータ通信網における同じ行、および
同じ列において同時に複数のデータの送受信を行うこと
が可能となり、プロセッサ要素間で行うデータの送受信
を行う際に、縦方向バスおよび横方向バスの使用効率を
大幅に向上させることができ、アレイプロセッサ上での
データ処理速度およびデータ処理量を大幅に向上させる
ことができる。
スと横方向バスとをマトリックス状に接続してなるデー
タ通信網と、上記縦方向バスと横方向バスとの交点にそ
れぞれ接続された複数のプロセッサ要素と、上記交点と
交点との間に介設された複数のスイッチと、上記複数の
スイッチの開閉動作を制御する制御装置とを設けたの
で、スイッチの状態がオフにされた交点と交点との間は
電気的に遮断されるので、オフ状態のスイッチによって
区画された縦方向バスおよび横方向バスの区間を独立的
に使用することができる。これにより、マトリックス状
に構成されているデータ通信網における同じ行、および
同じ列において同時に複数のデータの送受信を行うこと
が可能となり、プロセッサ要素間で行うデータの送受信
を行う際に、縦方向バスおよび横方向バスの使用効率を
大幅に向上させることができ、アレイプロセッサ上での
データ処理速度およびデータ処理量を大幅に向上させる
ことができる。
【0035】また、本発明の他の特徴によれば、複数の
スイッチを所定のパターンに従って開閉するためのスイ
ッチ開閉パターンを発生させるパターン発生回路を上記
制御装置に設けたので、所定のデータの送受信を行う場
合におけるスイッチのオン/オフ制御を直ぐに、かつ簡
単に行うことができ、データ処理速度を向上させること
ができる。
スイッチを所定のパターンに従って開閉するためのスイ
ッチ開閉パターンを発生させるパターン発生回路を上記
制御装置に設けたので、所定のデータの送受信を行う場
合におけるスイッチのオン/オフ制御を直ぐに、かつ簡
単に行うことができ、データ処理速度を向上させること
ができる。
【図1】本発明のアレイプロセッサの全体的な構成を示
すブロック図である。
すブロック図である。
【図2】プロセッサ要素の一例を示すブロック図であ
る。
る。
【図3】従来のアレイプロセッサの全体的な構成を示す
ブロック図である。
ブロック図である。
1 データ通信網 2a 縦方向バス 2b 横方向バス 3 交点 4 スイッチ 5 制御装置 6 パターン発生回路
Claims (2)
- 【請求項1】 複数の縦方向バスと横方向バスとをマト
リックス状に接続してなるデータ通信網と、 上記縦方向バスと横方向バスとの交点にそれぞれ接続さ
れた複数のプロセッサ要素と、 上記交点と交点との間の導通を断続するために、上記交
点と交点との間に介設された複数のスイッチと、 上記複数のスイッチの開閉動作を制御する制御装置とを
具備することを特徴とするアレイプロセッサ。 - 【請求項2】 上記制御装置は、上記複数のスイッチの
それぞれを所定のパターンに従って開閉するためのスイ
ッチ開閉パターンを発生させるパターン発生回路を具備
することを特徴とする請求項1に記載のアレイプロセッ
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124230A JPH08297651A (ja) | 1995-04-25 | 1995-04-25 | アレイプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124230A JPH08297651A (ja) | 1995-04-25 | 1995-04-25 | アレイプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08297651A true JPH08297651A (ja) | 1996-11-12 |
Family
ID=14880206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7124230A Withdrawn JPH08297651A (ja) | 1995-04-25 | 1995-04-25 | アレイプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08297651A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304568B1 (en) | 1997-01-27 | 2001-10-16 | Samsung Electronics Co., Ltd. | Interconnection network extendable bandwidth and method of transferring data therein |
-
1995
- 1995-04-25 JP JP7124230A patent/JPH08297651A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304568B1 (en) | 1997-01-27 | 2001-10-16 | Samsung Electronics Co., Ltd. | Interconnection network extendable bandwidth and method of transferring data therein |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1245305A (en) | Full-duplex one-sided cross-point switch | |
| US4739476A (en) | Local interconnection scheme for parallel processing architectures | |
| US3984819A (en) | Data processing interconnection techniques | |
| US5530813A (en) | Field-programmable electronic crossbar system and method for using same | |
| US8006067B2 (en) | Flexible results pipeline for processing element | |
| EP0271492A1 (en) | A data processing device | |
| JP2004133781A (ja) | アレイ型プロセッサ | |
| JPH08297651A (ja) | アレイプロセッサ | |
| JPH01187676A (ja) | 画素に関するデータの処理装置 | |
| JPH11232208A (ja) | 外部接続機器の接続装置 | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| JPS6136859A (ja) | インタフエ−ス制御装置 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JP2508920B2 (ja) | 構成変更方式 | |
| KR100206471B1 (ko) | 동기식 전송시스템의 데이터통신채널 처리장치 | |
| JPH0713917A (ja) | 構成変更システム | |
| JP2000151593A (ja) | データ交換スイッチ | |
| JPH08297650A (ja) | アレイプロセッサ | |
| JPH0427243A (ja) | Atmセル集線方式 | |
| JPH028079A (ja) | プリンタのインタフエース制御方式 | |
| JPS63128459A (ja) | 画像デ−タバス | |
| JPH01152581A (ja) | 画像情報処理装置 | |
| JPH0126108B2 (ja) | ||
| JPH05308687A (ja) | 回線交換装置のタイムスイッチ容量の拡張方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |