JPH08298316A - 交換可能な半導体チップ - Google Patents

交換可能な半導体チップ

Info

Publication number
JPH08298316A
JPH08298316A JP6962996A JP6962996A JPH08298316A JP H08298316 A JPH08298316 A JP H08298316A JP 6962996 A JP6962996 A JP 6962996A JP 6962996 A JP6962996 A JP 6962996A JP H08298316 A JPH08298316 A JP H08298316A
Authority
JP
Japan
Prior art keywords
chip
chips
substrate
predetermined length
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6962996A
Other languages
English (en)
Other versions
JP3745016B2 (ja
Inventor
Kraig A Quinn
エイ クイン クライグ
Brian T Ormond
ティー オーモンド ブライアン
Josef E Jedlicka
イー ジェドリッカ ジョセフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH08298316A publication Critical patent/JPH08298316A/ja
Application granted granted Critical
Publication of JP3745016B2 publication Critical patent/JP3745016B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/145—Arrangement thereof
    • B41J2/155—Arrangement thereof for line printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B41J2/1603—Production of bubble jet print heads of the front shooter type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1623—Manufacturing processes bonding and adhesion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1635—Manufacturing processes dividing the wafer into individual chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/19—Assembling head units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/20—Modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Facsimile Heads (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 基板に取り付けた半導体チップを修理のため
選択して取り外し、交換できるようにする。 【解決手段】 半導体チップたとえば全ページ幅スキャ
ナのフォトセンサアレイは隣接するチップ間に適当に一
貫する間隔を維持するように基板に取り付けられる。チ
ップアレイから欠陥チップを取り外すために、基板を凸
状そりをもつ作業面に均一に押し付ける。代案として、
チップの突き合わせ端に沿ってバックカットを設け、バ
ックカットのまわりのシリコンをソーカットし、隣接す
る良品チップと欠陥チップの間隔を広げることができ
る。これにより、欠陥チップを取り外すことができると
同時に隣接するチップを損傷させる危険が減る。チップ
のバッチは最初に標準チップまたは交換用チップとして
単一ウェーハ上に製作することができる。交換用チップ
は標準チップより少し短い。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般には基板に取り付
けられる半導体チップに関し、より詳細には基板に取り
付けられた半導体チップを修理のため選択的に取外し、
交換することができる技術に関する。
【０００２】
【従来の技術】文書イメージを走査する電荷結合素子
（ＣＣＤ）などのイメージセンサは、一般にシリコンチ
ップ上に集積されたフォトセンサの列すなわち線形アレ
イと、適当な支援回路とを含んでいる。通常は、センサ
は、文書の横幅を横切って一行づつ走査するものとして
使用され、文書はその走査と同期して文書の縦方向にス
テップ送りされる。そのようなセンサアレイのための典
型的な構成が、たとえば米国特許第５，１５３，４２１
号に記載されている。
【０００３】全ページ幅イメージスキャナの場合は、文
書の全幅（例えば、１１インチ）に延びる小形フォトセ
ンサの線形アレイが配置されている。それらのフォトセ
ンサは、好ましくは、各チップ上に１インチあたり６０
０個もの細かさで間隔をおいて配置される。文書がフォ
トセンサの線形アレイのそばを通過すると、各フォトセ
ンサは文書イメージから反射された光を電気信号へ変換
する。文書イメージが線形アレイに対し垂直な方向に動
くと、各フォトセンサから一連の信号が出力されてディ
ジタルデータへ変換される。
【０００４】そのような長いフォトセンサの線形アレイ
を作成する今のところ好ましい技術は、各半導体チップ
の上にフォトセンサの線形アレイと付属回路デバイスが
形成された一組の比較的小形の半導体チップを形成する
ことである。これらのチップは一般に長さ約３／４イン
チであるが、そのようなチップを２０個以上、端と端を
突き合わせてフォトセンサの単一線形アレイを作ること
により、実際の全ページ幅のアレイを作成することがで
きる。突き合わせたチップは一般に支持台の上に取り付
けられる。支持台は、そのほかに実際のシステムのため
の個々のチップ上の回路素子に信号や電流を与えるプリ
ント配線基板上の回路網を含んでいる。プリント配線基
板上の比較的大規模の導体と半導体チップ上の比較的小
さい接触パッドとの接続は、プリント配線基板の導体と
チップ上の接触パッドの双方に超音波溶接したワイヤボ
ンドで行うことが好ましい。
【０００５】米国特許第５，２５８，３３０号は、上面
に接点を有し、上面の中央部分の上に横たわるインタポ
ーザを有する半導体チップを開示している。周辺接点リ
ード線は周辺接点からインタポーザ上の中央端子まで内
側に延びている。チップおよび基板の熱膨張を補償する
ため、端子がチップ上の接点に対し動くことができるよ
うに、リード線とインタポーザは柔軟性がある。
【０００６】米国特許第５，２７２，１１３号は、複数
の突き合わせたシリコンチップから成るフォトセンサの
アレイを作る方法を開示している。この方法は、チップ
を未硬化エポキシで基板上に粘着した後、硬化工程の加
熱の前に、アセンブリを低温にしている。
【０００７】
【発明が解決しようとする課題】高精度イメージ形成装
置たとえば全ページ幅センサバーや、あるいはインクジ
ェット印字ヘッドを形成する場合、大きな費用の原因は
最初に製造するときの部品チップの「歩留り」に関係が
ある。フォトセンサチップのある種の応用においては、
たとえば、一般的な歩留りは約７５％に過ぎない。すな
わち、シリコンウェーハから生成されたチップのすべて
のバッチについて、チップの２５％がチップアレイとし
て取り付けるには不満足なものであると判ることは珍し
いことではない。さらに、チップをチップアレイとして
取り付けたあと、特定のチップに致命的な欠陥が見つか
ることも珍しいことではない。仮に取り付けたチップに
そのような欠陥が発見されても、１個の欠陥チップのた
めにチップアレイ全体を廃棄する必要がないことが望ま
しい。また、個々の欠陥チップをチップアレイから取り
外し、交換することが可能であるのが好ましい。
【０００８】前から存在するチップアレイ内の個々のチ
ップを交換することに伴う１つの実際問題は、熱または
圧力などによるチップの取外しは、センサバーの中でチ
ップアレイ内の完全に機能する他のチップを損傷させる
かも知れない状態にさらすことである。従って、隣接す
るチップを損傷させる可能性が最少限度であるやり方で
チップアレイから選択した１個の欠陥チップを取り外す
技術を提供することが要望されている。
【０００９】
【課題を解決するための手段】本発明によれば、機能的
に同一の複数のチップ回路セットを個々のチップ領域に
限定しており、該チップ領域は、エッチングした溝によ
り、少なくとも２つの対向する境界に沿って限定されて
いる半導体ウェーハが得られる。この半導体ウェーハに
おいて、第１チップ領域は、第１の所定長さの間隔をお
いて配置された２つの対向するエッチング溝によって限
定され、第２チップ領域は、前記第１所定長さより短い
第２の所定長の間隔をおいて配置された２つの対向する
エッチング溝によって限定されている。
【００１０】
【実施例】図１は、複数の突き合わせたシリコンチップ
１２ａ，１２ｂ，．．．１２ｚが上面に取り付けられた
基板１０を示す。図示したシリコンチップ１２ａ〜１２
ｚは機能について明記していないが、それらの各チップ
がＣＣＤの一部分、別形式の感光性半導体チップ、ＬＥ
Ｄ（発光ダイオード）印字バー、サーマルインクジェッ
ト技術に関連するチップ、あるいは一連の半導体チップ
を突き合わせて配列する必要があるその他の用途を表す
ことができることは理解されるであろう。基板１０上の
隣接するチップ１２間の横境界面に、バックカット１３
を形成することが好ましい。バックカット１３は基板１
０の表面に接して置かれる開いた溝であり、隣接するチ
ップと基板１０の間に狭い空洞を提供する役目を果た
す。このようなバックカットは、たとえば米国特許第
４，８１４，２９６号に記載されている。基板上の突き
合わせたチップのある典型的な応用において、チップ１
２ａ〜１２ｚの厚さは約１７ミル（４３０μｍ）であ
り、バックカットの領域内の各チップの厚さが約６ミル
（１５０μｍ）になるようにチップの縁にバックカット
が形成されている。バックカット１３によって形成され
た空洞は、数ある理由の中で、あとで説明するように、
アレイの組立工程において基板１０の上に置かれてチッ
プの下から押し出された過剰なエポキシを受け入れる役
目も果たす。
【００１１】さらに、各チップ１２ａ，１２ｂ，．．．
１２ｚの上に、一組の繰り返し構造１４が形成されてい
る。用語「繰り返し構造」は、本書で使用するとき、各
チップの上に規則的に間隔をおいて配置され、規則的パ
ターンを形成するすべてのデバイスまたは構造を意味す
る。繰り返し構造の例としては、ＣＣＤ、ＬＥＤ内のフ
ォトサイト、あるいはサーマルインクジェット印字ヘッ
ド内の毛管チャンネルまたは抵抗器があるが、それらに
限定されない。上に述べたように、通常、そのような繰
り返し構造の規則正しい間隔は、チップを突き合わせて
状態で、詳細には隣接するチップ間のギャップ内で維持
することが重要である。
【００１２】ほとんどの半導体の応用において、チップ
１２ａ〜１２ｚの最もありふれた原材料は結晶シリコン
である。基板１０を作るための好ましい物質は、揖斐電
株式会社から商標名 CERACOM で販売されているボード
である。このボードは一般にセラミックコアにガラス繊
維樹脂積層板を貼り合わせたものである。基板１０に適
した別の材料としては、“ＦＲ−４”として知られるプ
リント配線基板材料すなわち比較的薄いアルミナ基板が
ある。
【００１３】図２は、図１に示したチップアレイの詳細
な正面図で、選択した半導体チップ（たとえば、１２
ｂ）を取り外す本発明の方法を示す。図２から判るよう
に、図示した典型的な各チップ１２ａ，１２ｂ，１２ｃ
は接着剤（たとえばエポキシ）の個々のビード１６で基
板１０に接着されている。接着剤ビード１６は、チップ
アレイに沿って連続してはいないので、隣接するチップ
の間、詳細にはバックカット１３の領域に接着剤が殆ど
又は全く残留しないことが好ましい。
【００１４】図２において、チップ取外し工程の一部と
して、基板１０は凸状に少し曲げられていて、チップ１
２を保持している基板１０の表面が引っ張り状態に、そ
の反対側表面が圧縮状態であることに気づかれるであろ
う。この凸状曲げは、たとえば基板１０を作業面（図示
せず）に一様に押し当て、図示のように基板１０を凸形
に一致させることによって達成することができる。代わ
りに、たとえば締付けによって基板１０の両端を押して
所望の凸状曲げを得ることもできると考えられる。
【００１５】本発明の方法による凸状曲げの目的は、隣
接するチップ１２の間の間隔を広げることにある。図２
に示すように、この凸状曲げにより、隣接するチップの
上隅間の距離は（詳細には図２の正面図にチップ１２の
上面として示したもののまわりに）増大するであろう。
この曲げによって生じた隣接するチップ間の余分の間隔
は、取外し工程において隣接するチップを損傷させる機
会を最少限度にすると同時に、選択したチップ１２の取
外しを可能にする。
【００１６】図３は、図１に示したチップアレイの一部
の平面図で、エポキシで接着した部材を他の部材から除
去する多くの類似した物理的方法によって、選択したチ
ップ（ここでは１２ｂ）をどのように基板１０から除去
することができるかを示す。図３に示した具体的なケー
スでは、工具２０でチップ１２ｂを基板１０の表面に平
行に横方向に押すことによって基板１０から取り外して
いるところである。さらに、この押しと接着剤を融解さ
せるための加熱とを組み合わせてもよい。図２に示すよ
うに、基板１０の凸状曲げは取外し中のチップとその隣
接チップとを分離する特別な手段を提供するので、隣接
するチップたとえば１２ａと１２ｃを損傷させる可能性
が少なくなる。
【００１７】図４は、図１に示したチップアレイの一部
のもう１つの詳細な正面図で、選択した１個のチップを
チップアレイから取り外す別の方法を示す。図４に示し
た方法は、単独で用いることもできるし、図２について
説明した基板曲げ法と組み合わせて用いることもでき
る。図４に示すように、一連のチップ１２ａ，１２ｂ，
１２ｃは隣接するチップ間のバックカット１３に対応す
る領域内の過剰な接着剤の量を最少限度にするようなや
り方で個々のエポキシビード１６によって接着される。
図４の方法に従って、取り外したい半導体チップ１２ｂ
に２つのソーカット（ここでは３０ａ，３０ｂ）が作ら
れる。ソーカット３０ａ，３０ｂは、バックカット１３
のすぐそばのチップ１２ｂの部分を有効に切除するた
め、チップ１２ｂのバックカット１３に比較的近い所に
作ることが好ましい。
【００１８】バックカット１３に近いチップ１２ｂの部
分を基板１０に接着する接着剤が存在しないので、切断
工程のあと、チップ１２ｂの縁にある切断部分は簡単に
遊離するであろう。チップ１２ｂのこれらの遊離した部
分は部分３２ａ，３２ｂとして示してある。一般に、ソ
ーカット３０ａ，３０ｂは遊離した部分３２ａ，３２ｂ
の取外しを許す所定の厚さのダイヤモンド刃によって作
られる。遊離した部分をブラシで払いのけるか、または
吹き飛ばすかして、チップ１２ｂの中央部分のみを残す
ことができる。このチップ１２ｂの残部は隣接するチッ
プ１２ａまたは１２ｃのどちらからも十分な間隔があい
ているので、熱または圧力またはその両方を用いて取り
外すことができ、そのとき隣接するチップを損傷させる
危険は少ない。図５は、チップアレイからチップ１２ｂ
を取り外す工程を示す平面図で、そのほかに、加熱工具
および（または）加圧工具２０でチップ１２ｂの残部を
取り外す工程の前に、遊離した部分３２ａ，３２ｂは簡
単に外へ押し出すことができることを示す。
【００１９】相当に多数のチップ１２を単一のウェーハ
に作って次に個々のチップにダイシングする製造工程を
計画する場合、それらのチップをチップアレイに取り付
けたあとチップを交換できるようにすることを設計段階
で考慮に入れることが望ましい。前から存在しているチ
ップアレイから取り外したチップと交換するチップの臨
界的なチップ対チップ寸法が、標準チップより少し小さ
く作られていることが好ましい。すなわち、欠陥チップ
をチップアレイから取り外したあと、チップアレイ内の
他のチップとその他の点で機能的に同一であり（すなわ
ち、同じ数のフォトセンサと付属回路網を有する）、し
かし長さが少し短くなるように事前に設計された交換用
チップと置き換えることが好ましい。フォトセンサの線
形アレイまたはインクジェット噴射器の一部分のような
繰り返し構造であるから、その短いチップ長さが長いチ
ップアレイ内の繰り返し構造の正しい配置に影響を及ぼ
すほど、交換用チップを標準チップより著しく短くして
はいけないことは言うまでもない。
【００２０】図６は、複数の実質上同一のチップに対応
する回路セットが既知の手段によって作られ、最後に個
々の実質上同一のチップにダイシングされるシリコンウ
ェーハ１００を示す平面図である。用語「回路セット」
は、本書で使用するとき、関連回路網を有する一定の数
のフォトセンサあるいはインクジェット印字ヘッド内の
一定の数のインクジェット噴射器の一部分を提供するな
ど、所定の機能を有する一組の回路網を意味する。典型
的なウェーハは、集合１０２としてまとめて示した一組
のチップ１２のための回路セットと、多数のチップ１１
２から成る集合１０４として示した一組の回路セットを
含んでいる。本発明に従って、集合１０４内のチップ１
１２は集合１０２内のチップ１２と機能的に同一である
が、重要な相違点はチップ１１２の有効長さがチップ１
２より少し短く設計されていることである。フォトセン
サチップについて一例を挙げれば、そのフォトサイトの
線形アレイに沿ったチップ１２の典型的な長さは１５．
７４８ｍｍ（図６に示した長さＡ）であり、それより少
し短いチップ１１２は１５．７４３ｍｍ（図６に示した
長さＢ）の有効長さをもつように計画されている。ウェ
ーハ１００の上にチップ１２および１１２に対応する種
々のチップセットを作るとき、これらの長さは、個々の
チップの有効端の境界を定めるＶ形エッチング溝の存在
によって限定される。ウェーハ１００の溝１０６または
１０８は、チップの有効端を限定するほか、切断刃（た
とえば、ダイヤモンド刃）が個々のチップを作るためウ
ェーハ１００を切断する場所の役目を果たすことが意図
されている。
【００２１】ウェーハ１００内の長いチップ１２より短
いチップ１１２の相対的な数は、一般に、チップアレイ
に取り付けたあと、どれくらいの数のチップを交換する
必要があるか経験的な研究に基づいて選定することがで
きる。
【００２２】図７および図８は、本発明に係る典型的な
チップ１２，１１２のそれぞれの平面図である。各ケー
スにおいて、２４８個の繰り返し構造（この場合は、最
大で６３．５μｍのピッチだけ離れているフォトサイ
ト）１４がチップ上に設けられている。図７に示した基
本的全長のチップ１２の場合、各フォトサイト１４はチ
ップ１２の全長にわたって６３．５μｍの中心間距離だ
け離れており、線形アレイの端のフォトサイトは前記ピ
ッチの１／２すなわち３１．７５μｍだけチップの端か
ら離れている。一般に、複数のチップ１２を突き合わせ
て全ページ幅アレイを作る場合でも、この繰り返し構造
の配置により、一様なピッチ間隔が維持されるであろ
う。すなわち、端のフォトサイトの短いピッチが隣接す
るチップの端のフォトサイトの短いピッチに加わり、同
じ６３．５μｍ のピッチになる。
【００２３】図８に示した短いチップ１１２の場合は、
同様にチップの端の間に２４８個のフォトサイトが設け
られている。しかし、意義深いことに、チップの両端に
向かう最後の５個のフォトサイトは、隣接するフォトサ
イトの中心が６３．５μｍの通常ピッチで配置されてお
らず、少し寄せられて６３．０μｍのピッチで配置され
ているが、２４８個のフォトサイトの大部分について
は、６３．５μｍの通常ピッチが維持されている。この
ようにチップの両端で５個の端フォトサイトを寄せる目
的は、チップ１２の１５．７４８ｍｍとは異なり、２４
８個の適度に一様に間隔をおいて配置されたフォトサイ
トを少し短い１５．７４３ｍｍのチップ１１２の中に詰
め込むためである。実際問題として、このように各チッ
プにフォトサイトの比較的少さい部分集合を限定して詰
めても、そのチップによるイメージの記録または生成に
それほど有害ではない。チップ１１２のような短いチッ
プは、必要な短縮化を一組の繰り返し構造の全体にわた
って分散させ、チップ１１２の端から端まで一様なピッ
チを維持することができる考えられる。しかし、チップ
の両端の所でチップの小さい部分集合のみを詰めても、
満足できる結果が得られることが判った。それどころ
か、チップの端にあるフォトサイトの代わりに、中間の
フォトサイトに向かって短いピッチにすることもできる
であろう。
【００２４】上に述べたように、チップ１２または１１
２の有効長さは基本的に個々のチップを作るためウェー
ハ１００にエッチングされた主Ｖ形溝の間隔で決まる。
ウェーハ１００を個々のチップをダイシングするとき切
断刃のガイドの役目を果たす上記の溝は、この分野で知
られたフォトリソグラフ・エッチングによってウェーハ
１００上に極めて高い精度で配置することができる。本
発明に従って、短いチップ１１２の両端のＶ形溝は故意
に標準チップ１２の対応するＶ形溝より狭い間隔で配置
される。しかし、ダイシング工程おいて、機械的切断刃
の作用はチップ１２または１１２の意図した長さが不確
定になる原因を与える。この不正確さは統計的手法で考
慮に入れることができる。
【００２５】図９は、たとえばウェーハ１００から機械
的にダイシングしたチップの実際に測定した長さの分布
を示すグラフの例である。図示のように、図７に示した
チップ１２について決められた長さのチップの分布を示
す分布（１２）は、そのモードが１５．７４８ｍｍの意
図した長さのまわりに中心を置く正規分布である。図８
に示したチップ１１２の実際の長さの分布に対応する分
布曲線（１１２）は、同様にそのモードが１５．７４３
ｍｍの最適の長さのまわりに中心を置く正規分布であ
る。ここでは、両チップ１２と１１２に同じ機械的ダイ
シング工程が実施され、その結果各分布について同じ統
計的分散が生じるものと仮定しているが、それぞれの分
布曲線の実際の形状は最終的に機械的ダイシング工程の
精度によって決まるであろう。
【００２６】本発明によれば、フォトリソグラフ法によ
ってウェーハに形成されたエッチングしたＶ形溝の場所
に対応する長いチップ１２および短いチップ１１２に対
するそれぞれのモードは、実際の長いチップと短いチッ
プの正規分布が与えられたとして、短いチップの上方
（上位側）３σ（標準偏差）が長いチップの分布の下方
（下位側）３σより大きくないように選定すべきであ
る。所望モードの選定は、本質的に、特定の機械的ダイ
シング技術で作られるチップ長さの分散に依存してお
り、そのモードの選定が、長いチップ及び短いチップの
ためのＶ形溝の意図した間隔を決定する。
【００２７】短いチップの上方３σを長いチップの場合
の分布の下方３σに等しいか、それ以下にすべきである
特別の理由は、１つの意図した長さのチップが存在する
基本的なケースでも、モードから３σ以上逸脱している
チップはチップアレイ内のチップの間隔を破壊し過ぎる
ので、いずれにせよ廃棄されるからである。図９に示す
ように、長いチップのモードと短いチップのモードを分
離することによって、少なくともモードから３σ以上ず
れているという理由で、最少限度の数のチップを廃棄す
れば済む。
【００２８】以上、開示した構造に関して説明したが、
本発明は説明した詳細に限定されるものではなく、特許
請求の範囲に入ると思われるすべての修正物または変更
物を包含するものとする。
【図面の簡単な説明】
【図１】基板上に突き合わせたシリコンチップが取り付
けられている、全ページ幅フォトセンサアレイまたはイ
ンクジェット印字ヘッドなどに使用されるチップアレイ
の斜視図である。
【図２】基板が凸状そりをもつ作業面に押しつけられた
状態のチップアレイの正面図である。
【図３】基板から取外し中のチップを示すチップアレイ
の平面図である。
【図４】本発明の一特徴による工程を示すチップアレイ
の正面図である。
【図５】基板から取外し中のチップを示すチップアレイ
の平面図である。
【図６】本発明の方法に従って作られたウェーハを示す
平面図である。
【図７】本発明の一特徴に従って作られた相対的に長い
チップの平面図である。
【図８】本発明の一特徴に従って作られた相対的に短い
チップの平面図である。
【図９】本発明の一特徴に従って作られた相対的に長い
チップと短いチップの統計的分布を示すグラフである。
【符号の説明】 １０ 基板 １２ａ〜１２ｚ 突き合わせたシリコンチップ １３ バックカット １４ 一組の繰り返し構造 １６ 接着剤のビード ２０ 工具 ３０ａ，３０ｂ ソーカット ３２ａ，３２ｂ 遊離した部分 １００ シリコンウェーハ １０２ 長いチップ１２の集合 １０４ 短いチップ１１２の集合 １０６，１０８ エッチング溝 １１２ 短いチップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブライアン ティー オーモンド アメリカ合衆国 ニューヨーク州 14580 ウェブスター インペリアル ドライヴ 1208 (72)発明者 ジョセフ イー ジェドリッカ アメリカ合衆国 ニューヨーク州 14612 ロチェスター ブラッシュ クリーク ドライヴ 36

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 機能的に同一の複数のチップ回路のセッ
    トを個々のチップ領域内に限定しており、該チップ領域
    は少なくとも２つの対向する境界線に沿ってエッチング
    した溝により限定されている半導体ウェーハにおいて、 第１の所定長さの間隔をおいて配置された２つの対向す
    るエッチング溝によって限定された第１チップ領域と、 前記第１所定長さより短い第２の所定長さの間隔をおい
    て配置された２つの対向するエッチング溝によって限定
    された第２チップ領域とを備え、 前記第１チップ領域と第２チップ領域とが、それぞれ、
    前記２つの対向する境界線間のチップ長さが前記第１所
    定長さおよび第２所定長さに等しいモードを持つ正規分
    布で分布したチップを生ずるように、ダイシング処理さ
    れたとき、該第２チップ長さの上方３σが、前記第１チ
    ップ長さの下方３σ以下になるように、前記第１所定長
    さが前記第２所定長さより大きいことを特徴とする半導
    体ウェーハ。
  2. 【請求項２】 請求項１に記載の半導体ウェーハにおい
    て、各チップ回路セットは、２つのエッチング溝の間に
    延びている線形アレイとして配列された複数の繰り返し
    構造を含んでいることを特徴とする半導体ウェーハ。
  3. 【請求項３】 請求項２に記載の半導体ウェーハにおい
    て、前記第２チップ領域内の繰り返し構造のサブセット
    は、前記第１チップ領域内の繰り返し構造の対応するサ
    ブセットより、近接した間隔で配置されていることを特
    徴とする半導体ウェーハ。
JP6962996A 1995-04-03 1996-03-26 交換可能な半導体チップ Expired - Fee Related JP3745016B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/416127 1995-04-03
US08/416,127 US6165813A (en) 1995-04-03 1995-04-03 Replacing semiconductor chips in a full-width chip array

Publications (2)

Publication Number Publication Date
JPH08298316A true JPH08298316A (ja) 1996-11-12
JP3745016B2 JP3745016B2 (ja) 2006-02-15

Family

ID=23648661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6962996A Expired - Fee Related JP3745016B2 (ja) 1995-04-03 1996-03-26 交換可能な半導体チップ

Country Status (4)

Country Link
US (3) US6165813A (ja)
EP (1) EP0736900B1 (ja)
JP (1) JP3745016B2 (ja)
DE (1) DE69632886T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514257A (ja) * 2003-06-27 2009-04-02 ウードゥヴェ セミコンダクターズ 接合された直線アレイを有する画像センサー
JP2009529795A (ja) * 2006-03-14 2009-08-20 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路を製造する方法
CN115483337A (zh) * 2021-05-31 2022-12-16 重庆康佳光电技术研究院有限公司 一种led修补方法及显示屏、电子设备
JP2023087742A (ja) * 2021-12-14 2023-06-26 日亜化学工業株式会社 面状光源の製造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3041582B2 (ja) * 1995-03-22 2000-05-15 セイコーインスツルメンツ株式会社 リニアイメージセンサｉｃ
KR0179920B1 (ko) * 1996-05-17 1999-03-20 문정환 칩 사이즈 패키지의 제조방법
GB2315157B (en) * 1996-07-11 1998-09-30 Simage Oy Imaging apparatus
US6266438B1 (en) 1998-09-28 2001-07-24 Xerox Corporation Architecture for color space transformation to compensate for relative chip-to-chip spectral variations on a butted full-width array sensor bar
JP2000124235A (ja) * 1998-10-16 2000-04-28 Oki Electric Ind Co Ltd 樹脂封止半導体装置
US6452265B1 (en) 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
US6488422B1 (en) 2000-05-23 2002-12-03 Silverbrook Research Pty Ltd Paper thickness sensor in a printer
US7213989B2 (en) * 2000-05-23 2007-05-08 Silverbrook Research Pty Ltd Ink distribution structure for a printhead
US6988840B2 (en) * 2000-05-23 2006-01-24 Silverbrook Research Pty Ltd Printhead chassis assembly
US6786658B2 (en) * 2000-05-23 2004-09-07 Silverbrook Research Pty. Ltd. Printer for accommodating varying page thicknesses
US6521513B1 (en) 2000-07-05 2003-02-18 Eastman Kodak Company Silicon wafer configuration and method for forming same
US6543880B1 (en) * 2000-08-25 2003-04-08 Hewlett-Packard Company Inkjet printhead assembly having planarized mounting layer for printhead dies
TW483129B (en) * 2000-10-05 2002-04-11 Amkor Technology Taiwan Linkou Package for image sensing device and its manufacturing process
US6457810B1 (en) * 2000-10-20 2002-10-01 Silverbrook Research Pty Ltd. Method of assembly of six color inkjet modular printhead
US6409307B1 (en) * 2001-02-14 2002-06-25 Hewlett-Packard Company Coplanar mounting of printhead dies for wide-array inkjet printhead assembly
US6752888B2 (en) * 2001-12-12 2004-06-22 Xerox Corporation Mounting and curing chips on a substrate so as to minimize gap
US6813828B2 (en) 2002-01-07 2004-11-09 Gel Pak L.L.C. Method for deconstructing an integrated circuit package using lapping
US6884663B2 (en) * 2002-01-07 2005-04-26 Delphon Industries, Llc Method for reconstructing an integrated circuit package using lapping
US7399274B1 (en) * 2003-08-19 2008-07-15 National Semiconductor Corporation Sensor configuration for a capsule endoscope
CN100363800C (zh) * 2003-12-29 2008-01-23 财团法人工业技术研究院 以喷墨打印修补元件的方法
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
JP2008530316A (ja) 2005-02-28 2008-08-07 シルバーブルック リサーチ ピーティワイ リミテッド 基板を接合する方法
US7468284B2 (en) * 2005-02-28 2008-12-23 Silverbrook Research Pty Ltd Method of bonding substrates
US7287831B2 (en) * 2005-02-28 2007-10-30 Silverbrook Research Pty Ltd Printhead integrated circuit adapted for adhesive bonding
JP4817774B2 (ja) * 2005-09-14 2011-11-16 株式会社沖データ 半導体複合装置光プリントヘッドおよび画像形成装置
DE102006059394B4 (de) * 2006-12-08 2019-11-21 Institut Für Mikroelektronik Stuttgart Integrierte Schaltung und Verfahren zu deren Herstellung
US7571970B2 (en) * 2007-07-13 2009-08-11 Xerox Corporation Self-aligned precision datums for array die placement
US7591535B2 (en) * 2007-08-13 2009-09-22 Xerox Corporation Maintainable coplanar front face for silicon die array printhead
CN101412317B (zh) * 2007-10-17 2010-09-22 环隆电气股份有限公司 印表头芯片的置放方法和依据该方法所制成的印表头
US8129258B2 (en) * 2009-12-23 2012-03-06 Xerox Corporation Method for dicing a semiconductor wafer, a chip diced from a semiconductor wafer, and an array of chips diced from a semiconductor wafer
US8087753B2 (en) * 2010-01-19 2012-01-03 Xerox Corporation Method for modular arrangement of a silicon based array and modular silicon based array
WO2011108327A1 (ja) * 2010-03-04 2011-09-09 株式会社日立製作所 再配列ウェーハの製造方法および半導体装置の製造方法
US9331230B2 (en) * 2012-10-30 2016-05-03 Cbrite Inc. LED die dispersal in displays and light panels with preserving neighboring relationship
KR102178826B1 (ko) * 2013-04-05 2020-11-13 삼성전자 주식회사 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법
KR20140137668A (ko) 2013-05-23 2014-12-03 삼성전자주식회사 적층된 칩들을 포함하는 반도체 패키지 및 그 제조 방법
TW201812887A (zh) * 2016-09-23 2018-04-01 頎邦科技股份有限公司 晶圓切割方法
US10134793B1 (en) * 2017-05-16 2018-11-20 Xerox Corporation Method of forming two-dimensional and three-dimensional semiconductor chip arrays
USD899813S1 (en) 2017-11-10 2020-10-27 Sabine Borstel Pillow with concealed compartments
USD896545S1 (en) 2017-11-10 2020-09-22 Sabine Borstel Pillow
JP7201342B2 (ja) * 2018-06-06 2023-01-10 株式会社ディスコ ウエーハの加工方法
JP7154897B2 (ja) * 2018-09-06 2022-10-18 キヤノン株式会社 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
US10840407B2 (en) * 2018-11-14 2020-11-17 Innolux Corporation Electronic device and method for manufacturing the same
US10943895B2 (en) * 2019-01-14 2021-03-09 Xerox Corporation Method of fabricating a plurality of linear arrays with submicron y-axis alignment
TWI790504B (zh) * 2020-11-24 2023-01-21 研能科技股份有限公司 晶圓結構

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
JPS5418271A (en) * 1977-07-11 1979-02-10 Nec Corp Manufacture of semiconductor device
JPS5629345A (en) * 1979-08-18 1981-03-24 Mitsubishi Electric Corp Division of wafer
JPS5650530A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Method for removing adhesive component parts from adhesive sheet
US4296542A (en) * 1980-07-11 1981-10-27 Presco, Inc. Control of small parts in a manufacturing operation
JPS58142543A (ja) * 1982-02-19 1983-08-24 Matsushita Electric Ind Co Ltd 半導体基板の分割方法
JPS60173878A (ja) * 1984-02-18 1985-09-07 Sony Corp 半導体感圧素子の製造方法
US4860075A (en) * 1985-12-13 1989-08-22 Xerox Corporation Replaceable image sensor array
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
JPH01293799A (ja) * 1988-05-23 1989-11-27 Matsushita Electric Ind Co Ltd 超音波探触子およびその製造方法
JPH0288203A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体素子の製造方法
US5000811A (en) * 1989-11-22 1991-03-19 Xerox Corporation Precision buttable subunits via dicing
JPH03268337A (ja) * 1990-03-16 1991-11-29 Nec Corp ウェーハ位置決め装置
JPH03280448A (ja) * 1990-03-28 1991-12-11 Nec Corp 半導体ウエーハのダイシング方法
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
JPH04317355A (ja) * 1991-04-17 1992-11-09 Nec Corp 半導体ウェハの分離方法
JPH0513570A (ja) * 1991-07-05 1993-01-22 Nec Corp 半導体装置の製造方法
US5128282A (en) * 1991-11-04 1992-07-07 Xerox Corporation Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
US5272113A (en) * 1992-11-12 1993-12-21 Xerox Corporation Method for minimizing stress between semiconductor chips having a coefficient of thermal expansion different from that of a mounting substrate
US5318926A (en) * 1993-02-01 1994-06-07 Dlugokecki Joseph J Method for packaging an integrated circuit using a reconstructed plastic package
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514257A (ja) * 2003-06-27 2009-04-02 ウードゥヴェ セミコンダクターズ 接合された直線アレイを有する画像センサー
JP2009529795A (ja) * 2006-03-14 2009-08-20 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路を製造する方法
CN115483337A (zh) * 2021-05-31 2022-12-16 重庆康佳光电技术研究院有限公司 一种led修补方法及显示屏、电子设备
JP2023087742A (ja) * 2021-12-14 2023-06-26 日亜化学工業株式会社 面状光源の製造方法

Also Published As

Publication number Publication date
EP0736900A3 (en) 1999-08-25
US5668400A (en) 1997-09-16
DE69632886D1 (de) 2004-08-19
JP3745016B2 (ja) 2006-02-15
EP0736900A2 (en) 1996-10-09
US6165813A (en) 2000-12-26
US5753959A (en) 1998-05-19
EP0736900B1 (en) 2004-07-14
DE69632886T2 (de) 2004-12-30

Similar Documents

Publication Publication Date Title
JP3745016B2 (ja) 交換可能な半導体チップ
US5510273A (en) Process of mounting semiconductor chips in a full-width-array image
JP3068663B2 (ja) 重なり合ったチップを取替えることができるサブユニット
JP2977934B2 (ja) ページ幅インクジェット印字ヘッドを製造する方法
JP2597447B2 (ja) 半導体装置の製造方法
JP3021576B2 (ja) 同一平面全幅走査像形成用アレイの製造方法
US5473513A (en) Photosensitive array wherein chips are not thermally matched to the substrate
EP0376514A2 (en) Method of fabricating large array semiconductor devices
KR100339732B1 (ko) 잉크젯프린트헤드제조
WO1990004195A1 (en) Fiber optic array
EP0125632B1 (en) Light emitting diode array and method of producing the same
US4899174A (en) Method of making LED array printhead with tab bonded wiring
US5045142A (en) Stand-off structure for flipped chip butting
US6611280B1 (en) Flexible cable, flexible cable mount method, semiconductor device with flexible cable, led array head with flexible cable, image forming apparatus with such led array head
US5097274A (en) Overlapping chip replaceable subunits, methods of making same, and methods of making RIS or ROS array bars incorporating these subunits
US6686945B1 (en) Thermal head, thermal head unit, and method of manufacture thereof
JP4597485B2 (ja) プリントバーおよびプリントバー用のｌｅｄアレイおよび製造方法
JP2020059223A (ja) サーマルプリントヘッド、および、その製造方法
JP2933024B2 (ja) 樹脂モールドリード部品
JPH06218985A (ja) 光学素子チップおよびこれを利用した光学的書き込みまたは読み取り装置
US6252780B1 (en) Construction of scanning or imaging arrays suitable for large documents
JPS58203071A (ja) 発光ダイオ−ドアレイ
JPH0632932B2 (ja) サーマルヘッドの製造方法
JPH08148723A (ja) 光プリントヘッド及びその製造方法
JPH11346042A (ja) 基板を電気的接続をするための構成物

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees