JPH08298325A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH08298325A JPH08298325A JP10269895A JP10269895A JPH08298325A JP H08298325 A JPH08298325 A JP H08298325A JP 10269895 A JP10269895 A JP 10269895A JP 10269895 A JP10269895 A JP 10269895A JP H08298325 A JPH08298325 A JP H08298325A
- Authority
- JP
- Japan
- Prior art keywords
- ohmic contact
- contact layer
- gate electrode
- island
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【構成】透光性基板上にゲート電極、ゲート絶縁膜、及
び島状の半導体膜を順次形成し、この島状の半導体膜上
に、島状のオーミックコンタクト層とソース・ドレイン
電極を分割して形成する薄膜トランジスタの製造方法で
あって、透光性基板上に、ゲート電極、ゲート絶縁膜、
半導体膜、及びオーミックコンタクト層を順次積層して
形成した後に、オーミックコンタクト層をゲート電極に
自己整合させて分割し、しかる後前記半導体膜とオーミ
ックコンタクト層を島状に形成する。 【効果】パターニングされたオーミックコンタクト層
は、ゲート電極に自己整合した形状で得られるので、ソ
ース・ドレイン電極とゲート電極間の寄生容量を抑制で
きる。オーミックコンタクト層を分割する際には、半導
体層とオーミックコンタクト層が透光性基板上の全面に
存在し、もってオーミックコンタクト層に照射される光
が均一になるとともに、光の反射や回り込みも少なくな
り、パターン不良が発生することを有効に防止できる。
び島状の半導体膜を順次形成し、この島状の半導体膜上
に、島状のオーミックコンタクト層とソース・ドレイン
電極を分割して形成する薄膜トランジスタの製造方法で
あって、透光性基板上に、ゲート電極、ゲート絶縁膜、
半導体膜、及びオーミックコンタクト層を順次積層して
形成した後に、オーミックコンタクト層をゲート電極に
自己整合させて分割し、しかる後前記半導体膜とオーミ
ックコンタクト層を島状に形成する。 【効果】パターニングされたオーミックコンタクト層
は、ゲート電極に自己整合した形状で得られるので、ソ
ース・ドレイン電極とゲート電極間の寄生容量を抑制で
きる。オーミックコンタクト層を分割する際には、半導
体層とオーミックコンタクト層が透光性基板上の全面に
存在し、もってオーミックコンタクト層に照射される光
が均一になるとともに、光の反射や回り込みも少なくな
り、パターン不良が発生することを有効に防止できる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関し、特にアクティブマトリックス型液晶表示装
置のスイッチング素子として用いられる薄膜トランジス
タの製造方法に関する。
方法に関し、特にアクティブマトリックス型液晶表示装
置のスイッチング素子として用いられる薄膜トランジス
タの製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする問題点】従来
の薄膜トランジスタは、図２に示すように、ガラスなど
から成る透光性基板１１上にクロム（Ｃｒ）やアルミニ
ウム（Ａｌ）などから成るゲート電極１２を設け、この
ゲート電極１２上に窒化シリコン（ＳｉＮx ）や酸化タ
ンタル（ＴａＯx ）などから成るゲート絶縁膜１３、水
素化非晶質シリコン膜などから成る半導体膜１４、ｎ+
型水素化非晶質シリコン膜などから成るオーミックコン
タクト層１５ａ、１５ｂを順次積層して設け、このオー
ミックコンタクト層１５ａ、１５ｂ上に、クロム、アル
ミニウム、或いはチタン（Ｔｉ）などから成るソース・
ドレイン電極１７、１８を設けて構成されていた。
の薄膜トランジスタは、図２に示すように、ガラスなど
から成る透光性基板１１上にクロム（Ｃｒ）やアルミニ
ウム（Ａｌ）などから成るゲート電極１２を設け、この
ゲート電極１２上に窒化シリコン（ＳｉＮx ）や酸化タ
ンタル（ＴａＯx ）などから成るゲート絶縁膜１３、水
素化非晶質シリコン膜などから成る半導体膜１４、ｎ+
型水素化非晶質シリコン膜などから成るオーミックコン
タクト層１５ａ、１５ｂを順次積層して設け、このオー
ミックコンタクト層１５ａ、１５ｂ上に、クロム、アル
ミニウム、或いはチタン（Ｔｉ）などから成るソース・
ドレイン電極１７、１８を設けて構成されていた。
【０００３】このような薄膜トランジスタは、スパッタ
リング法や真空蒸着法などでゲート電極１２を形成し、
プラズマＣＶＤ法などでゲート絶縁膜１３、半導体膜１
４、及びオーミックコンタクト層１５ａ、１５ｂを順次
形成し、半導体膜１４とオーミックコンタクト層１５
ａ、１５ｂを島状に形成した後、スパッタリング法や真
空蒸着法でソース・ドレイン電極１７、１８となる金属
層を形成し、この金属層１７、１８上にレジスト膜（不
図示）を塗布して、透光性基板１１の上方側から露光し
てレジスト膜にエッチング窓を形成し、このエッチング
窓部分の金属層１７、１８とオーミックコンタクト層１
５ａ、１５ｂをエッチング除去することにより、オーミ
ックコンタクト層１５ａ、１５ｂとソース・ドレイン電
極１７、１８を分割していた。
リング法や真空蒸着法などでゲート電極１２を形成し、
プラズマＣＶＤ法などでゲート絶縁膜１３、半導体膜１
４、及びオーミックコンタクト層１５ａ、１５ｂを順次
形成し、半導体膜１４とオーミックコンタクト層１５
ａ、１５ｂを島状に形成した後、スパッタリング法や真
空蒸着法でソース・ドレイン電極１７、１８となる金属
層を形成し、この金属層１７、１８上にレジスト膜（不
図示）を塗布して、透光性基板１１の上方側から露光し
てレジスト膜にエッチング窓を形成し、このエッチング
窓部分の金属層１７、１８とオーミックコンタクト層１
５ａ、１５ｂをエッチング除去することにより、オーミ
ックコンタクト層１５ａ、１５ｂとソース・ドレイン電
極１７、１８を分割していた。
【０００４】この場合、図２のΔＬで示すように、ソー
ス・ドレイン電極１７、１８は、ゲート電極１２と大き
な重なりをもって形成される。このように、ソース・ド
レイン電極１７、１８がゲート電極１２と重なると、こ
の重なり部分で寄生容量が発生する。この寄生容量が大
きいと、アクティブマトリックス型液晶表示装置のスイ
ッチング素子として用いた場合、画素に書き込む電圧に
対してゲート電極１２に印加する走査信号のフィードス
ルーの影響が現れる。従って、この寄生容量は極力小さ
いことが望ましい。
ス・ドレイン電極１７、１８は、ゲート電極１２と大き
な重なりをもって形成される。このように、ソース・ド
レイン電極１７、１８がゲート電極１２と重なると、こ
の重なり部分で寄生容量が発生する。この寄生容量が大
きいと、アクティブマトリックス型液晶表示装置のスイ
ッチング素子として用いた場合、画素に書き込む電圧に
対してゲート電極１２に印加する走査信号のフィードス
ルーの影響が現れる。従って、この寄生容量は極力小さ
いことが望ましい。
【０００５】ところが、従来の薄膜トランジスタの製造
方法では、パターニング用のレジスト膜を露光するマス
クの位置合わせ精度の制限から、設計段階において余裕
をとっておく必要があり、ソース・ドレイン電極１７、
１８とゲート電極１２の重なり部分を小さくすることは
困難であった。また、従来の薄膜トランジスタの製造方
法では、パターニング時のマスク合わせの精度の制約に
より、僅かなマスクずれによって基板１１内における多
数の薄膜トランンジスタの寄生容量の大きさが不均一に
なるという問題もあった。
方法では、パターニング用のレジスト膜を露光するマス
クの位置合わせ精度の制限から、設計段階において余裕
をとっておく必要があり、ソース・ドレイン電極１７、
１８とゲート電極１２の重なり部分を小さくすることは
困難であった。また、従来の薄膜トランジスタの製造方
法では、パターニング時のマスク合わせの精度の制約に
より、僅かなマスクずれによって基板１１内における多
数の薄膜トランンジスタの寄生容量の大きさが不均一に
なるという問題もあった。
【０００６】このような問題を解消するために、図３に
示すように、レジスト膜１６を、基板１１の裏面側から
ゲート電極１２を露光用マスクとして感光させてエッチ
ング窓１６ａを形成することにより、オーミックコンタ
クト層１５をゲート電極１２に自己整合させて分割する
ことも提案されている（例えば特公平６−１１０６０号
公報参照）。
示すように、レジスト膜１６を、基板１１の裏面側から
ゲート電極１２を露光用マスクとして感光させてエッチ
ング窓１６ａを形成することにより、オーミックコンタ
クト層１５をゲート電極１２に自己整合させて分割する
ことも提案されている（例えば特公平６−１１０６０号
公報参照）。
【０００７】ところが、この従来の薄膜トランジスタの
製造方法では、ゲート電極１２上の半導体膜１４とオー
ミックコンタクト層１５を島状にパターニングした後
に、レジスト膜１６を塗布してゲート電極１２をマスク
として露光することから、レジスト膜１６が塗布される
部分には大きな凹凸があるとともに、基板１１の裏面側
から露光する場合には、照射される光がレジスト膜１６
に到達するまでに介在する層も箇所によって異なり、レ
ジスト膜１６に照射される光が場所によって不均一にな
って、光の反射やまわり込みによってパターン不良が発
生するという問題があった。
製造方法では、ゲート電極１２上の半導体膜１４とオー
ミックコンタクト層１５を島状にパターニングした後
に、レジスト膜１６を塗布してゲート電極１２をマスク
として露光することから、レジスト膜１６が塗布される
部分には大きな凹凸があるとともに、基板１１の裏面側
から露光する場合には、照射される光がレジスト膜１６
に到達するまでに介在する層も箇所によって異なり、レ
ジスト膜１６に照射される光が場所によって不均一にな
って、光の反射やまわり込みによってパターン不良が発
生するという問題があった。
【０００８】
【発明の目的】本発明に係る薄膜トランジスタの製造方
法は、上述のような問題点に鑑みて発明されたものであ
り、ゲート電極とオーミックコンタクト層が重なること
を極力防止してゲート電極とソース・ドレイン電極間に
発生する寄生容量を極力抑制できる薄膜トランジスタの
製造方法を提供することを目的とする。
法は、上述のような問題点に鑑みて発明されたものであ
り、ゲート電極とオーミックコンタクト層が重なること
を極力防止してゲート電極とソース・ドレイン電極間に
発生する寄生容量を極力抑制できる薄膜トランジスタの
製造方法を提供することを目的とする。
【０００９】また、オーミックコンタクト層を分割する
際に、透光性基板の裏面側から露光しても、レジスト膜
に照射される光が不均一になったり、光の反射や回り込
みによってパターン不良が発生することを解消した薄膜
トランジスタの製造方法を提供することを目的とする。
際に、透光性基板の裏面側から露光しても、レジスト膜
に照射される光が不均一になったり、光の反射や回り込
みによってパターン不良が発生することを解消した薄膜
トランジスタの製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る薄膜トランジスタの製造方法では、透
光性基板上にゲート電極、ゲート絶縁膜、及び島状の半
導体膜を順次形成し、この島状の半導体膜上に、島状の
オーミックコンタクト層とソース・ドレイン電極を分割
して形成する薄膜トランジスタの製造方法において、前
記透光性基板上に、ゲート電極、ゲート絶縁膜、半導体
膜、及びオーミックコンタクト層を順次積層して形成し
た後に、前記オーミックコンタクト層を前記ゲート電極
に自己整合させて分割し、しかる後前記半導体膜とオー
ミックコンタクト層を島状に形成することを特徴とす
る。
に、本発明に係る薄膜トランジスタの製造方法では、透
光性基板上にゲート電極、ゲート絶縁膜、及び島状の半
導体膜を順次形成し、この島状の半導体膜上に、島状の
オーミックコンタクト層とソース・ドレイン電極を分割
して形成する薄膜トランジスタの製造方法において、前
記透光性基板上に、ゲート電極、ゲート絶縁膜、半導体
膜、及びオーミックコンタクト層を順次積層して形成し
た後に、前記オーミックコンタクト層を前記ゲート電極
に自己整合させて分割し、しかる後前記半導体膜とオー
ミックコンタクト層を島状に形成することを特徴とす
る。
【００１１】
【作用】上記のように、オーミックコンタクト層上に塗
布したレジスト膜を透光性基板の裏面側からゲート電極
をマスクとして露光することから、パターニングされた
オーミックコンタクト層は、ゲート電極に自己整合した
形状で得られる。もって、ソース・ドレイン電極とゲー
ト電極との重なりはほとんどない。したがって、ソース
・ドレイン電極とゲート電極間の寄生容量を抑制でき、
アクティブマトリックス型液晶表示装置のスイッチング
素子として用いた場合、画素に書き込む電圧に対するゲ
ート電極に印加する走査信号のフィードスルーの影響を
小さくできる。さらに、ゲート電極とオーミックコンタ
クト層間に寄生容量が発生したとしても、その大きさを
均一化できる。
布したレジスト膜を透光性基板の裏面側からゲート電極
をマスクとして露光することから、パターニングされた
オーミックコンタクト層は、ゲート電極に自己整合した
形状で得られる。もって、ソース・ドレイン電極とゲー
ト電極との重なりはほとんどない。したがって、ソース
・ドレイン電極とゲート電極間の寄生容量を抑制でき、
アクティブマトリックス型液晶表示装置のスイッチング
素子として用いた場合、画素に書き込む電圧に対するゲ
ート電極に印加する走査信号のフィードスルーの影響を
小さくできる。さらに、ゲート電極とオーミックコンタ
クト層間に寄生容量が発生したとしても、その大きさを
均一化できる。
【００１２】また、オーミックコンタクト層を分割した
後に、このオーミックコンタクト層と半導体層を島状に
パターニングすることから、オーミックコンタクト層を
分割する際には、半導体層とオーミックコンタクト層が
透光性基板上の全面に存在し、もってレジスト膜に照射
される光が均一になるとともに、光の反射や回り込みも
少なくなり、パターン不良が発生することを有効に防止
できる。
後に、このオーミックコンタクト層と半導体層を島状に
パターニングすることから、オーミックコンタクト層を
分割する際には、半導体層とオーミックコンタクト層が
透光性基板上の全面に存在し、もってレジスト膜に照射
される光が均一になるとともに、光の反射や回り込みも
少なくなり、パターン不良が発生することを有効に防止
できる。
【００１３】
【実施例】以下、本発明の実施例を添付図面に基づき詳
細に説明する。図１は、本発明に係る薄膜トランジスタ
の製造方法の一実施例を示す工程図であり、１は透光性
基板、２はゲート電極、３はゲート絶縁膜、４は半導体
膜、５はオーミックコンタクト層、６はソース・ドレイ
ン電極である。
細に説明する。図１は、本発明に係る薄膜トランジスタ
の製造方法の一実施例を示す工程図であり、１は透光性
基板、２はゲート電極、３はゲート絶縁膜、４は半導体
膜、５はオーミックコンタクト層、６はソース・ドレイ
ン電極である。
【００１４】まず、同図（ａ）に示すように、ガラス等
の透光性基板１上にゲート電極２を形成する。ゲート電
極２は、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニ
ウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）などの単層
または多層の金属をスパッタリング法などにより透光性
基板１上に厚さ１００〜３００ｎｍ、望ましくは１５０
ｎｍ程度堆積して、所定形状にパターニングして作製さ
れる。
の透光性基板１上にゲート電極２を形成する。ゲート電
極２は、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニ
ウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）などの単層
または多層の金属をスパッタリング法などにより透光性
基板１上に厚さ１００〜３００ｎｍ、望ましくは１５０
ｎｍ程度堆積して、所定形状にパターニングして作製さ
れる。
【００１５】次に、ゲート電極２上に、ゲート絶縁膜３
を形成する。このゲート絶縁膜３は、例えばプラズマＣ
ＶＤ法またはスパッタリング法などによって形成された
窒化シリコン（ＳｉＮx ）や酸化タンタル（ＴａＯx ）
等の単層または多層の絶縁膜を厚さ３００〜５００ｎ
ｍ、望ましくは４００ｎｍ程度堆積したものである。
を形成する。このゲート絶縁膜３は、例えばプラズマＣ
ＶＤ法またはスパッタリング法などによって形成された
窒化シリコン（ＳｉＮx ）や酸化タンタル（ＴａＯx ）
等の単層または多層の絶縁膜を厚さ３００〜５００ｎ
ｍ、望ましくは４００ｎｍ程度堆積したものである。
【００１６】次に、ゲート絶縁膜３上に半導体膜４およ
びｎ+ 型微結晶半導体膜から成るオーミックコンタクト
層５を堆積する。この半導体膜４は、例えばプラズマＣ
ＶＤ法によって水素化非晶質シリコンを厚さ２０〜１５
０ｎｍ、望ましくは１００ｎｍ程度堆積したものであ
り、オーミックコンタクト層５は例えばプラズマＣＶＤ
法によってリンをドープした微結晶シリコンを厚さ４０
〜１００ｎｍ、望ましくは４０ｎｍ程度堆積したもので
ある。
びｎ+ 型微結晶半導体膜から成るオーミックコンタクト
層５を堆積する。この半導体膜４は、例えばプラズマＣ
ＶＤ法によって水素化非晶質シリコンを厚さ２０〜１５
０ｎｍ、望ましくは１００ｎｍ程度堆積したものであ
り、オーミックコンタクト層５は例えばプラズマＣＶＤ
法によってリンをドープした微結晶シリコンを厚さ４０
〜１００ｎｍ、望ましくは４０ｎｍ程度堆積したもので
ある。
【００１７】次に、同図（ｂ）に示すように、オーミッ
クコンタクト層５上に、ネガ型のレジスト膜６を塗布し
て透光性基板１の裏面側から光を照射して感光させ、ゲ
ート電極２に自己整合したエッチング窓６ａを形成す
る。この場合、半導体膜４およびオーミックコンタクト
層５が基板１上のほぼ全面に積層されている段階（島状
にパターニングされる前）で基板１の裏面側から露光す
ることから、レジスト膜６に照射される光は均一であ
り、光の反射や回り込み等によるパターン不良は起こら
ない。
クコンタクト層５上に、ネガ型のレジスト膜６を塗布し
て透光性基板１の裏面側から光を照射して感光させ、ゲ
ート電極２に自己整合したエッチング窓６ａを形成す
る。この場合、半導体膜４およびオーミックコンタクト
層５が基板１上のほぼ全面に積層されている段階（島状
にパターニングされる前）で基板１の裏面側から露光す
ることから、レジスト膜６に照射される光は均一であ
り、光の反射や回り込み等によるパターン不良は起こら
ない。
【００１８】次に、同図（ｃ）に示すように、レジスト
膜６のエッチング窓６ａに対応する部分のオーミックコ
ンタクト層５をエッチング除去して分割されたオーミッ
クコンタクト層５ａ、５ｂを形成し、レジスト膜６を除
去する。
膜６のエッチング窓６ａに対応する部分のオーミックコ
ンタクト層５をエッチング除去して分割されたオーミッ
クコンタクト層５ａ、５ｂを形成し、レジスト膜６を除
去する。
【００１９】次に、同図（ｄ）（ｅ）に示すように、半
導体膜４とオーミックコンタクト層５ａ、５ｂがゲート
電極２上に残るように、オーミックコンタクト層５ａ、
５ｂ上にレジスト膜９を塗布して半導体膜４とオーミッ
クコンタクト層５ａ、５ｂを島状にパターニングする。
この場合は、レジスト膜９への露光は、マスク（不図
示）を介して基板１の表面側若しくは裏面側から行う。
導体膜４とオーミックコンタクト層５ａ、５ｂがゲート
電極２上に残るように、オーミックコンタクト層５ａ、
５ｂ上にレジスト膜９を塗布して半導体膜４とオーミッ
クコンタクト層５ａ、５ｂを島状にパターニングする。
この場合は、レジスト膜９への露光は、マスク（不図
示）を介して基板１の表面側若しくは裏面側から行う。
【００２０】次に、同図（ｆ）に示すように、ソース・
ドレイン電極となる金属層を堆積して、パターニングを
行うことにより、ソース・ドレイン電極７、８を形成す
る。この金属層は、例えばスパッタリング法などによっ
て形成され、アルミニウム、チタン、珪化モリブデン、
ＩＴＯ等を単層または多層に堆積したもので、厚さ１０
０〜４００ｎｍ、望ましくは３００ｎｍ程度に堆積した
ものである。また、ｎ+ 型微結晶半導体薄膜から成るオ
ーミックコンタクト層５ａ、５ｂは低抵抗であることか
ら、ソース・ドレイン電極７、８とオーミックコンタク
ト層５ａ、５ｂは、チャネル部から離れたところで接続
してもよい。このように、オーミックコンタクト層５
ａ、５ｂにｎ+ 型微結晶半導体膜を用いるとオーミック
コンタクト層５ａ、５ｂを低抵抗化でき、ソース・ドレ
イン電極７、８をトランジスタのチャネル部から離れた
ところで形成でき、薄膜トランジスタの特性を劣化させ
ることなく、完全自己整合型の薄膜トランジスタを得る
ことができる。
ドレイン電極となる金属層を堆積して、パターニングを
行うことにより、ソース・ドレイン電極７、８を形成す
る。この金属層は、例えばスパッタリング法などによっ
て形成され、アルミニウム、チタン、珪化モリブデン、
ＩＴＯ等を単層または多層に堆積したもので、厚さ１０
０〜４００ｎｍ、望ましくは３００ｎｍ程度に堆積した
ものである。また、ｎ+ 型微結晶半導体薄膜から成るオ
ーミックコンタクト層５ａ、５ｂは低抵抗であることか
ら、ソース・ドレイン電極７、８とオーミックコンタク
ト層５ａ、５ｂは、チャネル部から離れたところで接続
してもよい。このように、オーミックコンタクト層５
ａ、５ｂにｎ+ 型微結晶半導体膜を用いるとオーミック
コンタクト層５ａ、５ｂを低抵抗化でき、ソース・ドレ
イン電極７、８をトランジスタのチャネル部から離れた
ところで形成でき、薄膜トランジスタの特性を劣化させ
ることなく、完全自己整合型の薄膜トランジスタを得る
ことができる。
【００２１】上記のように形成することにより、透光性
基板１上に形成されたゲート電極２と、ゲート電極２を
被覆するゲート絶縁膜３と、ゲート絶縁膜３上に形成さ
れた半導体膜４と、半導体膜４上に形成されたオーミッ
クコンタクト層５ａ、５ｂと、このオーミックコンタク
ト層５ａ、５ｂとゲート絶縁膜３の一部を被覆して分割
して形成されたソース・ドレイン電極７、８とを具備す
る薄膜トランジスタが完成する。
基板１上に形成されたゲート電極２と、ゲート電極２を
被覆するゲート絶縁膜３と、ゲート絶縁膜３上に形成さ
れた半導体膜４と、半導体膜４上に形成されたオーミッ
クコンタクト層５ａ、５ｂと、このオーミックコンタク
ト層５ａ、５ｂとゲート絶縁膜３の一部を被覆して分割
して形成されたソース・ドレイン電極７、８とを具備す
る薄膜トランジスタが完成する。
【００２２】
【発明の効果】以上のように、本発明に係る薄膜トラン
ジスタの製造方法によれば、透光性基板上に、ゲート電
極、ゲート絶縁膜、半導体膜、及びオーミックコンタク
ト層を順次積層して形成した後に、前記オーミックコン
タクト層を前記ゲート電極に自己整合させて分割し、し
かる後前記半導体膜とオーミックコンタクト層を島状に
形成することから、パターニングされたオーミックコン
タクト層は、ゲート電極に自己整合した形状で得られ
る。もって、ソース・ドレイン電極とゲート電極との重
なりはほとんどない。したがって、ソース・ドレイン電
極とゲート電極間の寄生容量を抑制でき、アクティブマ
トリックス型液晶表示装置のスイッチング素子として用
いた場合、画素に書き込む電圧に対するゲート電極に印
加する走査信号のフィードスルーの影響を小さくでき
る。また、ゲート電極とオーミックコンタクト層間に寄
生容量が発生したとしても、その大きさを均一化するこ
とができる。
ジスタの製造方法によれば、透光性基板上に、ゲート電
極、ゲート絶縁膜、半導体膜、及びオーミックコンタク
ト層を順次積層して形成した後に、前記オーミックコン
タクト層を前記ゲート電極に自己整合させて分割し、し
かる後前記半導体膜とオーミックコンタクト層を島状に
形成することから、パターニングされたオーミックコン
タクト層は、ゲート電極に自己整合した形状で得られ
る。もって、ソース・ドレイン電極とゲート電極との重
なりはほとんどない。したがって、ソース・ドレイン電
極とゲート電極間の寄生容量を抑制でき、アクティブマ
トリックス型液晶表示装置のスイッチング素子として用
いた場合、画素に書き込む電圧に対するゲート電極に印
加する走査信号のフィードスルーの影響を小さくでき
る。また、ゲート電極とオーミックコンタクト層間に寄
生容量が発生したとしても、その大きさを均一化するこ
とができる。
【００２３】さらに、オーミックコンタクト層を分割し
た後に、このオーミックコンタクト層と半導体層を島状
にパターニングすることから、オーミックコンタクト層
を分割する際には、半導体層とオーミックコンタクト層
が透光性基板上の全面に存在し、もってオーミックコン
タクト層に照射される光が均一になるとともに、光の反
射や回り込みも少なくなり、パターン不良が発生するこ
とを有効に防止できる。
た後に、このオーミックコンタクト層と半導体層を島状
にパターニングすることから、オーミックコンタクト層
を分割する際には、半導体層とオーミックコンタクト層
が透光性基板上の全面に存在し、もってオーミックコン
タクト層に照射される光が均一になるとともに、光の反
射や回り込みも少なくなり、パターン不良が発生するこ
とを有効に防止できる。
【図１】本発明に係る薄膜トランジスタの製造方法の一
実施例を示す工程図である。
実施例を示す工程図である。
【図２】従来の製造方法で製造した薄膜トランジスタを
示す図である。
示す図である。
【図３】従来の薄膜トランジスタの製造方法の一工程を
示す図である。
示す図である。
１・・・透光性基板、２・・・ゲート電極、３・・・ゲ
ート絶縁膜、４・・・半導体膜、５・・・オーミックコ
ンタクト層、６、７・・・ソース・ドレイン電極
ート絶縁膜、４・・・半導体膜、５・・・オーミックコ
ンタクト層、６、７・・・ソース・ドレイン電極
Claims (2)
- 【請求項１】 透光性基板上にゲート電極、ゲート絶縁
膜、及び島状の半導体膜を順次形成し、この島状の半導
体膜上に、島状のオーミックコンタクト層とソース・ド
レイン電極を分割して形成する薄膜トランジスタの製造
方法において、前記透光性基板上に、ゲート電極、ゲー
ト絶縁膜、半導体膜、及びオーミックコンタクト層を順
次積層して形成した後に、前記オーミックコンタクト層
を前記ゲート電極に自己整合させて分割し、しかる後前
記半導体膜とオーミックコンタクト層を島状に形成する
ことを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 前記オーミックコンタクト層が微結晶半
導体層から成ることを特徴とする請求項１に記載の薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10269895A JPH08298325A (ja) | 1995-04-26 | 1995-04-26 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10269895A JPH08298325A (ja) | 1995-04-26 | 1995-04-26 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08298325A true JPH08298325A (ja) | 1996-11-12 |
Family
ID=14334485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10269895A Pending JPH08298325A (ja) | 1995-04-26 | 1995-04-26 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08298325A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306805B1 (ko) * | 1998-06-30 | 2002-05-13 | 박종섭 | 박막트랜지스터의제조방법 |
| CN100444408C (zh) * | 2005-09-15 | 2008-12-17 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| WO2011065055A1 (ja) * | 2009-11-25 | 2011-06-03 | シャープ株式会社 | シフトレジスタ及び表示装置 |
-
1995
- 1995-04-26 JP JP10269895A patent/JPH08298325A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306805B1 (ko) * | 1998-06-30 | 2002-05-13 | 박종섭 | 박막트랜지스터의제조방법 |
| CN100444408C (zh) * | 2005-09-15 | 2008-12-17 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| WO2011065055A1 (ja) * | 2009-11-25 | 2011-06-03 | シャープ株式会社 | シフトレジスタ及び表示装置 |
| US8742424B2 (en) | 2009-11-25 | 2014-06-03 | Sharp Kabushiki Kaisha | Shift register and display apparatus |
| JP5536799B2 (ja) * | 2009-11-25 | 2014-07-02 | シャープ株式会社 | シフトレジスタ及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI311815B (en) | Thin film transistor array panel and manufacturing method thereof | |
| US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| US6768521B2 (en) | Method for manufacturing a thin film transistor array panel | |
| US6207480B1 (en) | Method of manufacturing a thin film transistor array panel for a liquid crystal display | |
| JP4509392B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6256077B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps | |
| US8193534B2 (en) | Array substrate of thin film transistor liquid crystal display and method of manufacturing the same | |
| US6309903B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| CN101650505A (zh) | 薄膜晶体管显示面板及其制造方法 | |
| KR101353269B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JPH1039297A (ja) | 反射型液晶表示装置及びその製造方法 | |
| US20050148123A1 (en) | Method for fabricating self-aligned thin-film transistor | |
| US20100155730A1 (en) | Thin film transistor display panel and manufacturing method thereof | |
| US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
| JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JP2004518173A (ja) | アクティブマトリクス液晶ディスプレイのようなピクセル化されたデバイスおよびその製作方法 | |
| US20150187825A1 (en) | Method of Manufacturing Array Substrate of LCD | |
| US8299468B2 (en) | Display substrate having reduced defects | |
| KR101626362B1 (ko) | 박막 트랜지스터 기판의 제조방법 | |
| JPH02170135A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| US6653160B2 (en) | Method of manufacturing array substrate for use in liquid crystal display device | |
| US20040197964A1 (en) | Method for fabricating thin film transistor for liquid crystal display device | |
| KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 |