JPH0830238A

JPH0830238A - 画像表示装置の駆動方法

Info

Publication number: JPH0830238A
Application number: JP16421294A
Authority: JP
Inventors: Satoshi Nakazawa; 聡中沢; Yoshinori Hirai; 良典平井; Makoto Nagai; 真永井; Takeshi Kuwata; 武志桑田
Original assignee: Asahi Glass Co Ltd
Current assignee: AGC Inc
Priority date: 1994-07-15
Filing date: 1994-07-15
Publication date: 1996-02-02

Abstract

(57)【要約】【目的】複数行同時選択を行う液晶表示素子の駆動法に
おいて、仮想行の存在による表示むらを抑える。【構成】画面を上下の２画面に分けて独立に駆動し、同
時選択される行電極の組の少なくとも１部に、仮想的な
行電極を含ませるとともに、該仮想電極を含む行電極
を、画面の上下に配置することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高速で応答する液晶に
適した液晶表示装置を駆動する方法に関するものであ
る。特に、本発明は、ＭＬＳ法（複数ライン同時選択
法、特開平６−２７９０７、ＵＳＰ５２６２８８１参
照）でマルチプレックス駆動を行う、単純マトリクス型
液晶表示装置の駆動方法に関するものである。

【０００２】

【従来の技術】以下、本明細書では、走査電極を行電極
といい、データ電極を列電極ともいうことにする。

【０００３】高度情報化時代に進展にともなって情報表
示媒体へのニーズはますます高まっている。液晶ディス
プレイは薄型、軽量、低消費電力などのメリットを有し
ており、半導体技術との整合性もよくますます普及する
ものと考えられる。一方で普及にともなって画面大型
化、高精細化が求められるようになって大容量表示をす
る方法の模索が始まっている。そのなかでＳＴＮ（超ね
じれネマティック）方式はＴＦＴ（薄膜トランジスタ）
方式にくらべ製造工程が簡素であり、低コストで生産で
きるので将来の液晶ディスプレイの主流になると考えら
れる。

【０００４】ＳＴＮ方式で大容量表示をするためには従
来から線順次マルチプレクス駆動が行われている。この
方法は各行電極を一本ずつ順次選択するとともに、列電
極を表示したいパターンと対応させて選択するもので、
全行電極が選択されることによって一画面の表示を終え
る。

【０００５】しかし、線順次駆動法では、表示容量が大
きくなるにつれて、フレーム応答と呼ばれる問題が起こ
ることが知られている。線順次駆動法では、選択時には
比較的大きく、非選択時には比較的小さい電圧が画素に
印加される。この電圧比は一般に行ライン数が大きくな
るほど（高デューティ駆動となるほど）大きくなる。こ
のため、電圧比が小さいときには電圧実効値に応答して
いた液晶が印加波形に応答するようになる。すなわち、
フレーム応答は選択パルスでの振幅が大きいためオフ時
の透過率が上昇し、選択パルスの周期が長いためオン時
の透過率が減少し結果としてコントラストの低下を引き
起こす現象である。

【０００６】フレーム応答の発生を抑制するためにフレ
ーム周波数を高くし、これにより選択パルスの周期を短
くする方法が知られているが、これには重大な欠点があ
る。つまり、フレーム周波数を増やすと、印加波形の周
波数スペクトルが高くなるので、表示の不均一を引き起
こし、消費電力が上昇する。また選択パルス幅が狭くな
りすぎるのを防ぐため、フレーム周波数の上限には制限
がある。

【０００７】周波数スペクトルを高くせずにこの問題を
解決するために、最近、新駆動法が提案された。複数の
行電極（選択電極）を同時に選択するＭＬＳ（複数ライ
ン同時選択）法などの方法である。この方法は複数の行
電極を同時に選択し、かつ、列方向の表示パターンを独
立に制御できる方法であり、選択幅を一定に保ったまま
フレーム周期を短くすることができる。すなわちフレー
ム応答を抑制した高コントラスト表示ができる。

【０００８】ＭＬＳ法においては、列表示パターンを独
立に制御するために、同時に印加される各行電極には一
定の電圧パルス列が印加される。複数のラインを同時に
選択する駆動法では、複数の行電極に同時に電圧パルス
が印加されることになる。このとき、列方向の表示パタ
ーンを同時にかつ独立に制御するために、行電極には各
々極性の違うパルス電圧が印加される必要がある。行電
極には極性を持つパルスが何回か印加され、トータルで
各画素にはオン、オフに応じた実効電圧が印加される。

【０００９】この各行電極に印加される選択パルス電圧
群はＬ行Ｋ列の行列（これを以後、選択行列（Ａ）とい
う）として表すことができる。選択パルス電圧系列は互
いに直交なベクトル群として表せるため、これらを列要
素として含む行列は直交行列となる。このとき行列内の
各行ベクトルは互いに直交である。行の数Ｌは同時選択
数に対応し、各行はそれぞれのラインに対応する。たと
えば、Ｌ本の選択ラインの中のライン１には、選択行列
（Ａ）の１行目の要素が適応され、１列目の要素、２列
目の要素の順に選択パルスが印加される。本明細書で
は、選択行列（Ａ）の表記において、１は正の選択パル
スを、−１は負の選択パルスを意味することとする。

【００１０】列電極には、この行列の各列要素および列
表示パターンに対応した電圧レベルが印加される。すな
わち、列電極電圧系列はこの行電極電圧系列を決める行
列と表示パターンによって決まる。

【００１１】列電極に印加される電圧波形のシーケンス
は以下のように決定される。図９はその概念を示した説
明図である。４行４列のアダマール行列を例にとって説
明する。列電極ｉおよび列電極ｊにおける表示データが
図９（ａ）に示したようになっているとする。列表示パ
ターンは図９（ｂ）に示すようにベクトル（ｄ）として
表される。ここで列要素が−１の時はオン表示を表し、
１はオフ表示を表している。行電極に、行列の列の順に
順次行電極電圧が印加されていくとすると、列電極電圧
レベルは図９（ｂ）に示すベクトル（ｖ）のようにな
り、その波形は図９（ｃ）のようになる。図９（ｃ）に
おいて、縦軸、横軸はそれぞれ任意単位である。

【００１２】図９（ｃ）の波形は、１つのサブグループ
に対して１つの選択パルス印加するたびに次のサブグル
ープの選択に移る場合であって、サブグループごとに印
加する選択パルスを選択行列内でずらす場合を示してい
る。選択パルスシーケンスが異なれば、それに応じて、
列電圧のシーケンスも異なる。

【００１３】

【発明が解決しようとする課題】ＭＬＳ法においては、
実際に基板上に存在する行電極以外に、仮想的な行電極
を想定して駆動する場合が多い。一つの理由は、全ライ
ンよりも少ない本数の同時選択を行う場合、全行電極本
数が、同時選択する行電極の本数で割り切れるとは限ら
ないので、仮想電極を想定して同時選択される行電極の
数を揃える場合があるためである。つまり、実際の行電
極の数が足りない行電極サブグループに仮想的に行電極
があるものとして、列電極信号を演算し、駆動するので
ある。

【００１４】しかし、本発明者らが開発を進めるうち
に、このような仮想行電極付近に表示むらを生じる場合
のあることが見いだされてきた。特に、上下に画面を分
割し、２画面を独立して駆動した場合にこの表示むらが
問題となることが多い。画面の中央に仮想電極が配置さ
れると、行方向に沿った黒筋もしくは白筋として表示む
らが現れてくるので表示上目立つためである。

【００１５】

【課題を解決するための手段】本発明は、複数の行電極
と複数の列電極とを有する画像表示装置の行電極を複数
本同時選択して駆動する駆動方法において、画面は２画
面に分けて独立に駆動され、同時選択される行電極の組
の少なくとも１部に、仮想的な行電極を含ませるととも
に、該仮想電極を、画面端部に配置することを特徴とす
る画像表示装置の駆動方法、および、複数の行電極と複
数の列電極とを有する画像表示装置の行電極を複数本同
時選択して駆動する駆動方法において、画面は２画面に
分けて独立に駆動され、同時選択される行電極の組の少
なくとも１部に、仮想的な行電極を含ませるとともに、
該仮想電極を含む行電極の組を、画面端部に配置するこ
とを特徴とする画像表示装置の駆動方法を提供するもの
である。特に、各画面は、２つの画面の間の境界部か
ら、画面の端部に向かって走査されることを特徴とする
上記の画像表示装置の駆動方法を提供する。

【００１６】すなわち、仮想行電極を画面上の表示むら
の目立たない部分に配置することにより、全体として、
表示むらを大幅に軽減できるのである。

【００１７】仮想行電極は現実に存在するものではない
が、実際には、その位置を表示画面上で確定できること
が多い。これは、多くの場合、回路設計を有利にするた
めに、選択パルスシーケンスを一定の規則性を持って印
加し、かつ、同時選択される行電極が一定の規則性を持
って実画面上で配列されるからである。

【００１８】例えば、同時選択される行電極ごとにひと
かたまりにして、実画面上に配置する場合の例を図２
（ａ）に示した。図は実走査線が１４本、同時選択され
る行電極の本数が３本、独立の選択パルスの数が４個
（Ａ₁ 〜Ａ₄ ）の場合である。図の中で、１，２，３，
４，５はそれぞれ行電極サブグループを示す番号であ
り、１−１から５−５は行電極（仮想行電極も含む）を
示す番号である。

【００１９】図２（ａ）の場合、画面の上部から、行サ
ブグループを選択するごとに選択行列内で選択パルスを
１つ進めながら、行選択を進行していくものとすると、
サブグループ３には、Ａ₃ ，Ａ₄ ，Ａ₁ ，Ａ₂ ・・・の
順序で選択パルスが印加されることになる。これを実際
に印加されている選択波形と比較することによって、何
番目の位置の行電極が仮想電極として取り扱われている
かを認識することができる。そして、同時選択される行
電極ごとにひとかたまりにして、実画面上に規則的に配
置されていることを考慮すると、仮想行電極３−３は、
実画面上で上から８行目と９行目の間に配置されている
とみなすことができる。

【００２０】同様に、同時に選択される行電極を実画面
上で分散配置したものが、図２（ｂ）である。この場合
も同様に考察を行うことにより、実電極の１２番目と１
３番目との間に仮想電極が挿入されていると、みなすこ
とが可能になる。

【００２１】本発明においては、２画面駆動時に、この
ようにして特定される仮想行電極の位置を、画面の上下
に配置することによって、仮想行電極の位置に起因する
表示むらを実質的に軽減することを可能にする。

【００２２】具体的に、仮想行電極を画面の端部に配置
するには、たとえば、図２（ａ）の場合は、１番目のサ
ブグループに仮想電極を含ませ、１−１の行電極が仮想
電極となるようなシーケンスで駆動すればよい。図２
（ｂ）の場合も同様に、１番目のサブグループに仮想電
極を含ませ、１−１の行電極が仮想電極となるようなシ
ーケンスで駆動すればよいことになる。

【００２３】本発明においては、仮想電極を複数の行電
極サブグループに分散するので、仮想電極の存在に起因
する表示むらが分散されるため、表示品位の向上が期待
できる。

【００２４】また、図２（ａ）のように、同時選択され
る行電極ごとにひとかたまりにしている場合は、仮想電
極を含む行電極サブグループを画面の端部（上下）に配
置するだけで、表示むら低減に相当の効果がある。

【００２５】さらに、本発明では、各画面は、２つの画
面の間の境界部から、画面の端部に向かって走査される
ことが好ましい。すなわち、上下の２分割を行った場合
は、上画面は、上から下に走査し、下画面は下から上に
走査することが好ましい。仮想電極に起因する列電圧変
動は、次に走査するサブグループに対しても影響するこ
とが多いため、走査の最後に位置するようにすることが
有利だからである。列電圧変動が、次に走査するサブグ
ループに対しても影響するのは、次のサブグループにお
いて、仮想電極を含むサブグループで生じた波形歪みを
元に戻す方向に、新たな波形歪みが生じることが多いた
めである。

【００２６】本発明における駆動法は、特開平６−２７
９０７公報、ＵＳＰ５２６２８８１に記載されているよ
うな回路を基本として用いて実現することが可能であ
る。

【００２７】回路の構成の１例のブロック図を図４に示
した。これは、ＲＧＢそれぞれ１６階調表示を行うため
の回路である。データ信号を、１６階調の信号をＭＳＢ
からＬＳＢまで４ビットの信号としてデータ前処理回路
５１に入力する。データ前処理回路５１は後段の列信号
形成に適したフォーマットとタイミングで列信号発生回
路５２に入力されるデータ信号を出力するための回路で
ある。列信号発生回路５２には、データ前処理回路５１
から出力されるデータ信号と直交関数発生回路５５から
出力される直交関数信号とが入力される。

【００２８】列信号発生回路５２は両信号を用いて所定
の演算を行い列信号を形成した後、列ドライバ５３に出
力する。列ドライバ５３は所定の基準電圧を用いて、入
力される列信号から液晶パネル５６の列電極に印加する
列電極電圧を形成して液晶パネル５６に出力する。一
方、液晶パネル５６の行電極には、直交関数発生回路５
から出力される直交関数信号を行ドライバ５４で変換し
た行電極電圧が印加される。これらの回路は、必要に応
じてタイミング回路等を備え、所定のタイミングにコン
トロールされて動作する。

【００２９】本発明で用いられている直交関数は、直交
関数発生回路５５が発生する。直交関数発生回路５５
は、直交関数信号発生のたびに演算を行い信号形成する
こともできる。しかし、あらかじめ、使用する直交関数
信号をＲＯＭに保存しておき、それを適当なタイミング
で読み出すほうが簡便性の点で好ましい。すなわち、液
晶パネル５６への電圧印加タイミングを規定するパルス
を計数し、計数値をアドレス信号としてＲＯＭ内の直交
関数信号を順次読み出すようにする。

【００３０】データ前処理回路５１は、具体的には、図
５のような構成である。信号処理は、階調情報を持った
４ビットの画像データをＲ、Ｇ、Ｂ３ビットずつ４組に
分けて行う。すなわち、ＭＳＢ（２³ ）、２ｎｄＭＳＢ
（２² ）、３ｒｄＭＳＢ（２¹ ）、ＬＳＢ（２⁰ ）の４
組に信号を分けて、並列処理を行う。

【００３１】入力された３ビットのデータは５段直並列
変換器１１で１５ビットのデータに変換してメモリ１２
に送られる。具体的には、５段シフトレジスタの入力端
子にシリアルなデータを入力しその５個の各タップ出力
をメモリ１２に入力する。

【００３２】メモリ１２としてはデータ幅１６ビットの
ＶＲＡＭを用いた。メモリ１２への書き込みは直接アク
セスモードを用いて以下のように行う。すなわち、同じ
列電極に対応した行電極上のデータは、同時選択される
７本の行電極について隣り合う７個のアドレスに格納す
る。このようにすることにより、後段のメモリからの読
み出しが高速に行えるとともに、演算が容易になる。

【００３３】メモリ１２からの読み出しは高速な順次ア
クセスモードでＬＣＤの駆動タイミングに応じて行い、
４組の１５ビットデータをデータフォーマット変換回路
１６へ送る。

【００３４】データフォーマット変換回路１６は、各階
調ごとに１５ビット幅で並列に送られたデータをＲＧＢ
ごとの２０ビット幅の並列信号に整理し直す回路であ
り、通常は、回路基板上で適宜の配線を行うことにより
足りる。

【００３５】データフォーマット変換回路１６でＲＧＢ
３組の２０ビットデータに変換されたのち、データは階
調決定回路１５へ送られる。階調決定回路１５では１ド
ット当り４ビットの階調データをオン／オフ１ビットの
データに変換してサブ画面の映像信号とし、サブ画面を
たとえば１５サイクルかけて階調表示を実現するフレー
ム変調用回路である。

【００３６】具体的には、２０ビット幅のデータを所定
のタイミングで５ビット幅データに分配するデマルチプ
レクサを用いた。どのビットがどのサブ画面に対応する
かは、フレームカウンタによる計数によって決められ
る。このようにして５ドット分の階調データに相当する
２０ビットのデータを５ビットの階調のないシリアルデ
ータに変換して縦横変換回路１３に出力する。

【００３７】縦横変換回路１３は５ピクセルの表示デー
タを７回転送して蓄えておき、これを７ピクセルのデー
タとして５回に分けて読み出す回路である。２組の５×
７ビットレジスタで構成されている。縦横変換回路１３
からデータ信号は列信号発生回路５２に送られる。

【００３８】列信号発生回路５２は、図６に示した構成
である。７ビットのデータ信号を排他的論理和ゲート２
３、２３、・・・に入力する。排他的論理和ゲート２３
にはそれぞれ直交関数発生回路５からの信号も入力され
る。排他的論理和ゲート２３の出力は加算器２１で同時
選択される行電極について加算される。

【００３９】また、列ドライバ５３は、図７のような構
成になっている。シフトレジスタ３１、ラッチ３２、デ
コーダー３３、および電圧分割器３４からなっている。
電圧レベル選別器３３としてはデマルチプレクサを用
い、１行分のデータをシフトレジスタ３１に送り込んだ
段階で表示データの列電圧への変換を行う。

【００４０】さらに、行ドライバ５４は、図８のような
構成になっている。駆動パターンレジスタ４１、選択信
号レジスタ４２、およびデコーダー４３からなる。選択
信号レジスタ４２の内容によって同時選択行が決めら
れ、駆動パターンレジスタ４１の内容によって選択され
た各行にどちらの極性の選択信号を出力するかが決めら
れる。非選択行は０Ｖが出力される。

【００４１】図４〜図８は回路の一例として示したもの
であり、本発明の本質を損しない限り、さまざまな回路
の採用が可能である。

【００４２】

【実施例】図４〜図８に示した回路を用いて、液晶表示
パネルを以下の要領で駆動した。液晶表示パネルは９．
４インチのＶＧＡモジュール（画素数４８０×６４０×
３（ＲＧＢ））で背面バックライトを備える。液晶表示
パネルの応答時間は立ち上がりと立ち下がりとの平均で
６０ｍｓである。４８０本の行電極を上下２４０本ずつ
に分けて、２画面駆動した。７本の行を同時選択すると
ともに、同時選択される行電極は画面上でひとかたまり
に隣り合うように配置し、かつサブグループごとの選択
で、選択行列の列を１つ進める方式（方式１）で駆動し
た。２画面駆動（上下分割）を行ったので、サブグルー
プの数は３５となり、そのうち５本が仮想電極の扱いに
なった。バイアスはコントラスト比がほぼ最大となるよ
うに調整し、表示のコントラスト比は３０：１、最大輝
度は１００ｃｄ／ｍ² となった。

【００４３】実施例１として、図１（ａ）に示したよう
な仮想行電極配置とシーケンスで駆動した。すなわち、
上画面では行電極サブグループ１のうちの１−１から１
−５の行電極を仮想電極とし、下画面では行電極サブグ
ループ３５のうちの３５−３から３５−７の行電極を仮
想電極とし、行電極サブグループの番号の小さいほうか
ら大きいほうに走査を行った。

【００４４】実施例２として、図１（ｂ）に示したよう
な仮想行電極配置とシーケンスで駆動した。上画面、下
画面とも行電極サブグループ１のうちの１−１から１−
５の行電極を仮想電極とし、行電極サブグループの番号
の小さいほうから大きいほうに走査を行った。

【００４５】比較例として、図３に示したような仮想行
電極配置とシーケンスで駆動した。上画面、下画面とも
行電極サブグループ３５のうちの３５−３から３５−７
の行電極を仮想電極とし、行電極サブグループの番号の
小さいほうから大きいほうに走査を行った。

【００４６】結果として、上下画面の境界付近の表示む
らのもっとも小さかったのは、実施例２であり、次が実
施例１であり、比較例は、最も表示むらが大きかった。

【００４７】

【発明の効果】本発明によれば、複数行同時選択を行っ
て２画面駆動する液晶表示素子の駆動法において、仮想
行の存在による表示むらを抑えることが可能になる。

【図面の簡単な説明】

【図１】（ａ）は実施例１の画面上の仮想行電極の配置
とシーケンスを説明する説明図、（ｂ）は実施例２の画
面上の仮想行電極の配置とシーケンスを説明する説明図

【図２】（ａ）、（ｂ）は画面上の仮想行電極の配置を
説明する説明図

【図３】比較例の画面上の仮想行電極の配置とシーケン
スを説明する説明図

【図４】本発明の駆動方法を実現するための駆動回路の
１例を示す回路図

【図５】データ前処理回路１を示すブロック図

【図６】列信号発生回路２を示すブロック図

【図７】列ドライバ３を示すブロック図

【図８】行ドライバ４を示すブロック図

【図９】（ａ）〜（ｃ）はＭＬＳ法での電圧印加方法を
説明する概念図および波形図

【符号の説明】

２１：列信号発生回路２２：列信号発生回路３１：ラッチ回路３２：選択回路５１：データ前処理回路５２：列信号発生回路５３：列ドライバ５４：行ドライバ５５：直行関数発生回路５６：液晶パネル

───────────────────────────────────────────────────── フロントページの続き (72)発明者桑田武志神奈川県横浜市神奈川区羽沢町1150番地旭硝子株式会社中央研究所内

Claims

【特許請求の範囲】

【請求項１】複数の行電極と複数の列電極とを有する画
像表示装置の行電極を複数本同時選択して駆動する駆動
方法において、画面は２画面に分けて独立に駆動され、同時選択される行電極の組の少なくとも１部に、仮想的
な行電極を含ませるとともに、該仮想電極を、画面端部
に配置することを特徴とする画像表示装置の駆動方法。
【請求項２】複数の行電極と複数の列電極とを有する画
像表示装置の行電極を複数本同時選択して駆動する駆動
方法において、画面は２画面に分けて独立に駆動され、同時選択される行電極の組の少なくとも１部に、仮想的
な行電極を含ませるとともに、該仮想電極を含む行電極
の組を、画面端部に配置することを特徴とする画像表示
装置の駆動方法。
【請求項３】各画面は、２つの画面の間の境界部から、
画面の端部に向かって走査されることを特徴とする請求
項１または請求項２記載の画像表示装置の駆動方法。