JPH08303629A

JPH08303629A - 比例ソレノイドバルブ制御システム

Info

Publication number: JPH08303629A
Application number: JP7327365A
Authority: JP
Inventors: Yong-Ho Kim; 容虎金; Youngsik Lee; 榮植李; Hee Chun; 煕田
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1995-04-27
Filing date: 1995-12-15
Publication date: 1996-11-22
Also published as: KR0150133B1; KR960038086A; US5915667A; DE19546157A1

Abstract

(57)【要約】【課題】電流命令に従い比例ソレノイドバルブに流れ
る負荷電流を精密にコントロールすることが可能な比例
ソレノイドバルブ制御システムを提供すること。【解決手段】外部から入力された電流命令と基準値間
の差動電圧を検出する電流命令検出回路20と、この回路
20で検出された電流命令を整流する整流回路30と、整流
回路30の出力信号からオフセット信号を生成するオフセ
ット回路41と、この回路41の出力信号と第２三角波発生
回路50で生成された三角波信号とを加算する電流命令加
算及び制限回路42と、主電力回路部100 の各負荷に流れ
る電流を検出する電流検出回路70と、回路42の出力信号
と回路70の出力信号とを加算した信号を積分する比例積
分制御器80と、この制御器80の出力信号と回路60の出力
信号とを比較するパルス幅変調器90と、この変調器90の
出力信号によるデユーティ比を具備するスイッチング素
子駆動信号を生成する出力回路部92とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は比例ソレノイドバル
ブ制御システム、より詳しくは、重装備の液圧装置、自
動車の自動変速機及び燃料噴射装置などに適用される比
例ソレノイドバルブ制御システムに関する。

【０００２】

【従来の技術】以下、一般的な従来技術における比例ソ
レノイドバルブについて説明する。たとえば、［Machin
e Design, pp.69-72, February 1983］には“Proportio
nal Solenoid Valve”が開示され、［Machine Design,
pp.77-81, March 1984］には“New Option for Hydraul
ic System Control”が開示されている。

【０００３】これら“Proportional Solenoid Valve”
と“New Option for Hydraulic System Control”によ
ると、比例ソレノイドバルブはオン／オフソレノイドバ
ルブとサーボバルブとの間に位置する。

【０００４】電子的に制御される比例ソレノイドバルブ
の場合、オン／オフソレノイドバルブに比べては液圧シ
ステムの比例制御が可能であり、サーボバルブに比べて
は安価な費用でより簡単なシステムであるという利点が
ある。

【０００５】より詳しく説明すると、サーボバルブの場
合、デッドゾーン(dead band)が小さくて応答時間と周
波数応答とが早いが、値段面において比例ソレノイドバ
ルブより５倍ぐらい高いし、オン／オフソレノイドバル
ブの場合、値段は比例ソレノイドバルブの半分ぐらいで
あるが、機能面において液圧装置の単純オン／オフ動作
のみ制御される。

【０００６】たとえば、実開昭６３−８９４４７６号公
報には、この種の従来技術として、比例ソレノイドバル
ブの駆動回路にパルス幅変調(Pulse Width Modulation)
方式を用い、ディザー用三角波発生器の出力信号によっ
てディザーをかけながら、指令電圧に対応して比例ソレ
ノイドバルブの開閉制御を行う従来技術が開示されてい
る。比例ソレノイドバルブでは、たとえば電力消費の節
減等のために、このようなパルス幅変調回路を比例ソレ
ノイドバルブの開閉制御を行う駆動回路として用いてい
た。

【０００７】

【発明が解決しようとする課題】一方、このような比例
ソレノイドバルブにおいても、制御性能においてサーボ
バルブに相当する水準が要求される。しかしながら、従
来技術における比例ソレノイドバルブでは、電流命令に
従い比例ソレノイドバルブに流れる負荷電流を精密にコ
ントロールすることは困難であった。

【０００８】本発明はこのような従来技術の課題を解決
するため、本発明の第１の目的は電流命令に従い比例ソ
レノイドバルブに流れる電流を精密に制御する比例ソレ
ノイドバルブ制御システムを提供することにある。

【０００９】また、本発明の第２の目的は、電流命令の
検出及び整流作用により外部の電流命令が制御回路に正
確に印加されるようにする比例ソレノイドバルブ制御シ
ステムを提供することにある。

【００１０】また、本発明の第３の目的は、負荷が二つ
である場合、各負荷に流れる電流量が一定に維持される
ようにする比例ソレノイドバルブ制御システムを提供す
ることにある。

【００１１】また、本発明の第４の目的は、外部の電流
命令が設定値より高く印加される場合、電流命令を制限
する機能を具備する比例ソレノイドバルブ制御システム
を提供することにある。

【００１２】

【課題を解決するための手段】従って、前記の目的を達
成するため、本発明の比例ソレノイドバルブ制御システ
ムは、外部から入力された電流命令と基準値間の差動電
圧を検出する電流命令検出回路と、電流命令検出回路で
検出された電流命令を整流する整流回路と、整流回路の
出力信号からオフセット信号を生成するオフセット回路
と、オフセット回路の出力信号と第２三角波発生回路で
生成された三角波信号を加算する電流命令加算及び制限
回路と、主電力回路部の各負荷に流れる電流を検出する
電流検出回路と、電流命令加算および制限回路の出力信
号と電流検出回路の出力信号とを加算した信号を積分す
る比例積分制御器と、比例積分制御器の出力信号と第１
三角波発生回路の出力信号とを比較するパルス幅変調比
較器と、パルス幅変調比較器の出力信号によるデユティ
比を具備するスイッチング素子駆動信号を生成する出力
回路部とを有する。

【００１３】この比例ソレノイドバルブ制御システム
は、電流命令モード決定回路をさらに含むが、整流回路
と出力回路部との間に接続された前記電流命令モード決
定回路は整流回路の出力を入力にして主電力回路部の負
荷に流れる電流を制御する動作モードを決定した後、決
定された動作モードを出力回路部に伝達する。

【００１４】

【発明の実施の形態】以下、添付する図面に基づいて本
発明による比例ソレノイドバルブ制御システム好適な実
施の形態を詳細に説明する。

【００１５】図１は本発明による比例ソレノイドバルブ
制御システムの実施の形態を示す全体の構成ブロック図
である。また、図２及び図３は本発明の実施の形態によ
る比例ソレノイドバルブ制御システムの制御部の一部の
詳細回路図であり、図４ないし図６は本発明の実施の形
態による比例ソレノイドバルブ制御システムの電流命令
に対する負荷電流の関係を図示したグラフである。

【００１６】まず、図１を参照しながら、本発明の実施
の形態による比例ソレノイドバルブ制御システムの全体
の構成および動作を説明する。

【００１７】本発明の実施の形態による比例ソレノイド
バルブ制御システムは主電力回路部(100)と制御部(200)
とで構成される。主電力回路部(100)は、電界効果トラ
ンジスタ(M1,M2)及びこれに各々接続された比例ソレノ
イドバルブ(PV1,PV2)と電流検出抵抗(Rs)とで構成され
る。電界効果トランジスタ(M1,M2)の各々のゲートは制
御部(200)の出力端子(OUT1,OUT2)と接続され、各々のゲ
ートと出力端子(OUT1,OUT2)との間には抵抗(R111,R114)
が各々接続されている。

【００１８】電界効果トランジスタ(M1,M2)の各ソース
には電圧源(Vdc)が接続され、各トランジスタ(M1,M2)の
ソースとゲートとの間には抵抗(R112,R113)が各々接続
されている。また、各トランジスタ(M1,M2)のドレイン
にはダイオード(D1,D2)及び比例ソレノイドバルブ(PV1,
PV2)が並列に接続され、これら比例ソレノイドバルブ(P
V1,PV2)は電流検出抵抗(Rs)を介して接地されている。

【００１９】制御部(200)は、主電力回路部(100)の電圧
源(Vdc)に接続されて制御部(200)の各部回路に電源を供
給する制御部電源回路(10)を具備する。制御部(200)の
各部の接続関係は以下のようになっている。すなわち、
電流命令検出回路(20)は、入力端子に電流命令(VCMD)お
よび基準値(VCMDref)を入力し、出力端子が整流回路(3
0)と接続されている。また、整流回路(30)の出力端子は
電流命令モード決定部(40)およびオフセット回路(41)に
接続され、電流命令モード決定部(40)の出力端子はオフ
セット回路(41)と出力回路部(92)とに接続されている。
さらに、電流命令加算及び制限回路(42)はオフセット回
路(41)及び第２三角波発生回路(50)の出力信号を入力
し、電流命令加算及び制限回路(42)の出力端子は比例積
分制御器(80)に接続されている。

【００２０】主電力回路部(100)の電流検出抵抗(Rs)に
接続された電流検出回路(70)の出力端子は比例積分制御
器(80)と接続されている。また、パルス幅変調比較器(9
0)は比例積分制御器(80)及び第１三角波発生回路(60)の
出力信号を入力し、この出力端子は出力回路部(92)に接
続されている。さらに、出力回路部(92)の出力端子(OUT
1,OUT2)は主電力回路部(100)の電界効果トランジスタ(M
1,M2)の各ゲートに接続されている。

【００２１】まず、主電力回路部(100)の動作を説明す
ると、各々の電界効果トランジスタ(M1,M2)は出力回路
部(92)の出力信号(OUT1,OUT2)としてゲートに印加され
る電圧により制御される。電界効果トランジスタ(M1,M
2)のソースに流れる電流(Ip1,Ip2)の大きさはゲートに
印加される電圧のデユーティ比に応じて決定される。

【００２２】各々のトランジスタ(M1,M2)のソースに流
れる電流により比例ソレノイドバルブ(PV1,PV2)中のい
ずれかが駆動され、駆動される比例ソレノイドバルブの
開閉程度は電流の量に比例する。電流検出抵抗(Rs)は駆
動される比例ソレノイドバルブに流れる電流を検出す
る。

【００２３】次に、制御部(200)の動作を説明すると、
電流命令検出回路(20)は外部から入力された電流命令(V
CMD)と基準値(VCMDref)間の差異を増幅して出力する。
整流回路(30)は電流命令検出回路(20)の出力信号を整流
してオフセット回路(41)及び電流命令モード決定部(40)
に供給する。

【００２４】電流命令モード決定部(40)は入力信号から
電流命令モードを決定して出力回路部(92)に供給する。
電流命令モードには比例ソレノイドバルブ(PV1,PV2)中
のいずれかを完全に遮断させるように制御する全閉モー
ドと、流れる電流量に比例してバルブの開き程度を制御
する比例モードと、比例ソレノイドバルブ（ＰＶ１，Ｐ
Ｖ２）中のいずれかを完全に開くように制御する全開モ
ードなどがある。電流命令モードが行われているとき、
一つのバルブが動作している間に、それ以外のバルブは
動作しない。

【００２５】オフセット回路(41)は、整流回路(30)及び
電流命令モード決定部(40)の出力信号を入力にして、主
電力回路部(100)内の２つの比例ソレノイドバルブ(PV1,
PV2)に供給される電流を均一にするように制御するオフ
セット信号を生成する。

【００２６】電流命令加算及び制限回路(42)は、オフセ
ット回路(41)のOFFS命令（演算増幅器 413の出力)、COM
M命令（演算増幅器412 の出力)及び第２三角波発生回路
(50)の出力信号を入力してこれらの信号を加算し、もし
外部の電流命令(CMD)が過渡に印加された時、制御部(20
0)で設定した最大電流命令値(CMDmax)にて制限する。

【００２７】比例積分制御器(80)は、電流命令加算及び
制限回路(42)の出力信号と電流検出回路(70)の出力信号
とを加算した信号を積分する。電流命令加算及び制限回
路(42)の出力信号は電流命令であり、電流検出回路(70)
の出力信号は負荷に流す電流を電圧値として検出した値
である。

【００２８】パルス幅変調比較器(90)は、比例積分制御
器(80)及び第１三角波発生回路(60)の出力信号を入力信
号にして２つの入力信号を比較する。パルス幅変調比較
器(90)の出力信号は比例積分制御器(80)の出力レベルに
対応してパルス幅が決定される。

【００２９】出力回路部(92)は、電流命令モード決定部
(40)で決定されたモードによりパルス幅変調比較器(90)
の出力信号から主電力回路部(100)の電界効果トランジ
スタ(M1,M2)の各々を駆動するための信号(OUT1,OUT2)を
生成する。出力回路部(92)の出力信号(OUT1,OUT2)は、
主電力回路部(100)の電界効果トランジスタ(M1,M2)に印
加される。

【００３０】次に、図２及び図３を参照して制御部(10
0)のより詳細な構成および動作を説明する。図２は本発
明の実施の形態による制御部(200)の電流命令検出回路
(20)、整流回路(30)、電流命令モード決定部(40)、オフ
セット回路(41)、第２三角波発生回路(50)、電流命令加
算及び制限回路(42)の詳細回路図である。また、図３は
本発明の実施の形態による電流検出回路(70)、比例積分
制御器(80)、パルス幅変調比較器(90)、第１三角波発生
回路(60)、出力回路部(92)の詳細回路図である。

【００３１】これら図２および図３に記載された矢印の
符号１、２、３、４は同じ番号同士で互いに接続される
ことを示したものであり、特に矢印の方向に電流が流れ
ることを示しているものではない。また、図２および図
３に図示している演算増幅器は実際には正(+)電源が印
加されているが、それに関する詳細な接続関係はこれら
の図では省略している。

【００３２】図２を参照すると、電流命令検出回路(20)
は演算増幅器(21,22,23)と複数の抵抗(R21,R22,R23,R2
4)とで構成されている。演算増幅器(22) の非反転入力
端子には電流命令(VCMD)が、演算増幅器(23)の非反転入
力端子には基準値(VCMDref)が各々入力され、演算増幅
器(22,23)の出力端子は抵抗(R22,R23)を各々介して演算
増幅器(21)の非反転入力端子と反転入力端子とに接続さ
れている。

【００３３】また、演算増幅器(21)の出力端子と反転入
力端子との間には抵抗(R24)が接続され、演算増幅器(2
1)の反転入力端子にはその一端が接地された抵抗(R21)
が接続されている。２つの演算増幅器(22,23)はバッフ
ァとして動作して入力電圧を演算増幅器(21)に伝達し、
演算増幅器(21)は反転入力端子と非反転入力端子との電
圧差を増幅し、その増幅された値を出力する。

【００３４】整流回路(30)はダイオード(D31,D32)と演
算増幅器(31,32)と多数の抵抗(R31,R32,R33,R34,R35)と
で構成されている。すなわち、演算増幅器(31)の反転入
力端子には電流命令検出回路(20)の出力端子が抵抗(R3
1)を介して接続され、演算増幅器(31)の出力端子には直
列接続されたダイオード(D31,D32)の中間接続点が接続
される。ダイオード(D31) のアノードは抵抗(R33) を介
して演算増幅器(31)の反転入力端子に接続され、ダイオ
ード(D32) のカソードは抵抗(R33) を介して演算増幅器
(31)の反転入力端子に接続されている。

【００３５】また、演算増幅器(32)の反転入力端子は抵
抗(R34)及び抵抗(R33) を介して演算増幅器(31)の反転
入力端子に接続され、演算増幅器(32)の非反転入力端子
は抵抗(R32) を介して演算増幅器(31)の反転入力端子に
接続されている。演算増幅器(32)の出力端子と反転入力
端子間は抵抗(R35) を介して接続され、演算増幅器(32)
の出力信号は電流命令モード決定部(40)およびオフセッ
ト回路(41)に供給される。

【００３６】演算増幅器(31)は電流命令検出回路(20)の
出力を反転増幅する。また、ダイオード(D31)は演算増
幅器(31)の負の電圧を整流し、ダイオード(D32)は演算
増幅器(31)の正の電圧を整流する。演算増幅器(32)はダ
イオード(D31,D32)の出力を合算する加算器として動作
する。

【００３７】電流命令モード決定部(40)は、電流命令検
出回路(20)の出力信号が非反転入力端子に入力され、反
転入力端子が接地された演算増幅器(401) と、整流回路
(30)の出力信号を反転入力端子に入力する演算増幅器(4
02) と、整流回路(30)の出力信号を非反転入力端子に入
力する演算増幅器(43) と、電流検出回路(70)の出力信
号を反転入力端子に入力する演算増幅器(44)とで構成さ
れる。

【００３８】演算増幅器(401) の出力端子にはプルダウ
ン抵抗(R41)が接続され、演算増幅器(402) の反転入力
端子には抵抗(R43,R44)により分圧された整流回路(30)
の出力電圧が入力される。演算増幅器(43)の反転入力端
子には抵抗(R45,R46)で分圧された基準電圧(Vref)が入
力され、演算増幅器(44)の反転入力端子には抵抗(R47,R
48)で分圧された電流検出回路(70)の出力信号が入力さ
れる。また、演算増幅器(402,43,44) の出力端子にはプ
ルダウン抵抗(R42)が接続されている。

【００３９】演算増幅器(401) の出力信号は経路(4)を
通って出力回路部(92)に供給される。また、演算増幅器
(402,43,44) の出力端子は相互に接続され、その出力信
号は経路(3)を通って出力回路部(92)に供給される。演
算増幅器(401) は非反転入力端子の信号を非反転増幅
し、演算増幅器(402,43,44) は比較器として動作する。

【００４０】すなわち、演算増幅器(402) は反転入力端
子に入力された電圧を基準電圧の非反転入力端子の電圧
(Vref)と比較し、演算増幅器(43)は反転入力端子の電圧
(V1)を非反転入力端子の電圧と比較し、演算増幅器(44)
は電流検出回路(70)の出力である反転入力端子の電圧を
非反転入力端子の基準電圧(Vref)と比較する。演算増幅
器(401) の出力と演算増幅器(402,43,44) の出力との組
合わせにより電流命令モードが決定される。

【００４１】オフセット回路(41)は、整流回路(30)の出
力信号を反転入力端子に入力する演算増幅器(411)と、
演算増幅器(411)の出力信号が抵抗(R413)を経てトラン
ジスタ(Q411)のベースに印加され、トランジスタ(Q411)
のエミッタから供給される信号を非反転入力端子に入力
する演算増幅器(413)と、整流回路(30)の出力信号が可
変抵抗(VR411)を経て供給される信号を非反転入力端子
に入力する演算増幅器(412)とで構成されている。

【００４２】ここで、演算増幅器(411)の出力端子には
その一端が接地されたプルダウン抵抗(R415)が接続され
る。また、演算増幅器(411)の出力端子とトランジスタ
(Q411)のベース間にはダイオード(D411)が接続され、演
算増幅器(411)の負(-)の出力値が遮断される。

【００４３】演算増幅器(411)の非反転入力端子には抵
抗(R411)と抵抗(R412)とで分圧された基準電圧(Vref)が
入力される。また、演算増幅器(412)の非反転入力端子
には可変抵抗(VR411) を介して整流回路(30)の出力信号
が入力される。さらに、演算増幅器(413)の非反転入力
端子には抵抗(R414)を介して可変抵抗(VR412)が接続さ
れ、演算増幅器(412)の出力と演算増幅器(413)の出力と
は電流命令加算及び制限回路(42)に供給される。

【００４４】演算増幅器(411)は、抵抗(R411,R412)およ
び基準電圧(Vref)により決定される非反転入力端子の電
圧(V2)を基準電圧にする比較器として動作し、演算増幅
器(412,413)は電圧フォロア(voltage follower)として
動作する。トランジスタ(Q411)はスイッチング動作を実
行して、演算増幅器(411)の出力電圧レベルによりオン
／オフされる。

【００４５】可変抵抗(VR412)の抵抗値を調節してオフ
セット電圧(V0)を可変することによって比例ソレノイド
バルブ(PV1,PV2)に流れる電流のオフセット程度を制御
することができる。図４はこれに関するグラフを示した
ものである。図４から明らかなように、オフセット電圧
(V0)が可変されることにより実際負荷に流れる電流が可
変されることが解る。

【００４６】第２三角波発生回路(50)は正(＋)負(-)の
極性が交叉される三角波信号を生成する回路である。こ
のような三角波発生回路は一般に公知であるため、ここ
では詳細な回路説明などは行わない。

【００４７】電流命令加算及び制限回路(42)は、オフセ
ット回路(41)の２つの出力信号(COMM,OFFS) と第２三角
波発生回路(50)の出力信号(DITH)とを反転入力端子に入
力する演算増幅器(421)と、演算増幅器(422)と、演算増
幅器(421)の反転入力端子と演算増幅器(422)の出力端子
との間に抵抗(R429)を経て接続されたダイオード(D421)
と、多数の抵抗(R421,R422,R423,R424,R425,R426,R427,
R428,R429)とで構成される。

【００４８】演算増幅器(421)は反転入力端子の信号を
合算する加算器として動作し、演算増幅器(422)および
ダイオード(D421)は演算増幅器(421)の反転入力端子中
のいずれかの一つの入力が一定レベル以上である場合に
ダイオード(D421)がターンオンされて演算増幅器(421)
の入力端子の電圧を制限する。

【００４９】すなわち、演算増幅器(421)の反転入力端
子の電圧が演算増幅器(422)の出力端子の電圧より大き
い場合、ダイオード(D421)がターンオンされて演算増幅
器(421)の反転入力端子には演算増幅器(422)の出力端子
の電圧が印加される。演算増幅器(421)の出力信号は比
例積分制御器(80)に供給される。

【００５０】図４ないし図６は電流命令(CMD)と負荷電
流(Ip)との関係を図示したグラフであり、より詳細には
電流命令モード決定部(40)及びオフセット回路(41)の電
圧(V0,V1,V2)による負荷電流(Ip)の変化を示している。

【００５１】図４は電流命令モード決定部(40)の電圧(V
1)がCMD1であり、オフセット回路(41)の電圧(V2)がCMD2
である場合の負荷電流(Ip)を図示したグラフである。図
５は電流命令モード決定部(40)の電圧(V1)がCMD1であ
り、オフセット回路(41)の電圧(V2)がCMDmaxである場合
の負荷電流(Ip)を図示したグラフである。図６は電流命
令モード決定部(40)の電圧(V1)が０であり、オフセット
回路(41)の電圧(V2がCMDmaxである場合の負荷電流(Ip)
を図示したグラフである。

【００５２】図４、図５及び図６において、電流命令モ
ード決定部(40)およびオフセット回路(41)の電圧(V0,V
1,V2)の値を調節することにより負荷電流(Ip)を意図す
る通りに制御することができる。電圧(V0,V1,V2)の値は
複数の抵抗(R43,R44,R411,R412)および可変抵抗(VR412)
の抵抗値を可変させて調節することができる。

【００５３】図３を参照すると、電流検出回路(70)は主
電力回路部(100)の比例ソレノイドバルブ(PV1,PV2)と電
流検出抵抗(Rs)との中間接点に接続された出力端子から
の信号を非反転入力端子に入力にする演算増幅器(71)
と、複数の抵抗(R71,R72,R73,R74)とで構成されてい
る。

【００５４】演算増幅器(71)は、主電力回路部(100)の
電流検出回路(Rs)を通って流れる電流を電圧(Vs)で検出
するためのものであり、入力端子の信号を非反転増幅す
る。演算増幅器(71)の出力信号(Vs^*)は比例積分制御器
(80)に供給される。ここで、抵抗R71,R72,R73,R74 の抵
抗値がR71＝R72であり、R73＝R74であるとき、演算増幅
器(71)の電圧利得(G)Kは G＝R74／R71となり、Vs^*＝G×
Vsになる。

【００５５】比例積分制御器(80)は、電流検出回路(70)
及び電流命令加算及び制限回路(42)の出力信号を同時に
反転入力端子に入力にする演算増幅器(81)と、演算増幅
器(81)の反転入力端子と出力端子との間に接続された抵
抗(R84)、ダイオード(D81)、コンデンサー(C81)と、演
算増幅器(81)の非反転入力端子または反転入力端子に接
続された多数の抵抗(R81,R82,R83)とで構成される。

【００５６】演算増幅器(81)は反転入力端子の信号を合
算する加算器として動作し、結果的に２つの入力の差を
検出してこれを出力端子に補償することにより、電源電
圧(Vdc)あるいは負荷変動にも電流命令に従い負荷電流
(Ip1,Ip2)が一定に維持されるようにする。演算増幅器
(81)の反転入力端子と出力端子間に直列接続された抵抗
(R84) とコンデンサ(C81) 及びこれに並列に接続された
ダイオード(D81) により、演算増幅器(81)の入力端子に
入力された信号は積分されてパルス幅変調比較器(90)に
供給される。

【００５７】パルス幅変調器(90)は、比例積分制御器(8
0)の出力信号を非反転入力端子に入力し、第１三角波発
生回路(60)の出力信号を反転入力端子に入力する演算増
幅器(91)と、演算増幅器(91)の出力端子にその一端が接
地されて接続されたプルダウン抵抗(R91)とで構成され
る。第１三角波発生回路(60)は図３に図示したような第
１三角波信号を発生する回路であり、この回路は公知で
あるので、ここでは詳細な回路は特に示していない。

【００５８】パルス幅変調器(90)において、演算増幅器
(91)の非反転入力端子に入力される電圧は基準電圧であ
り、演算増幅器(91)は比較器として動作する。即ち、演
算増幅器(91)の非反転入力端子の電圧レベルにより出力
端子のパルス幅が可変される。演算増幅器(91)のパルス
幅変調された信号は出力回路部(92)に供給される。

【００５９】出力回路部(92)は、２つの論理積素子(92
1,923)と、反転素子(922)と、２つの抵抗(R921,R922)
と、２つのトランジスタ(Q921,Q922) とにより構成され
ている。即ち、論理積素子(921) は、電流命令モード決
定部(40)の演算増幅器(401)の出力信号と演算増幅器(4
4)の出力信号とを入力端子に入力し、これら信号の論理
積を抵抗(R921)を介してトランジスタ(Q921)に供給す
る。また、論理積素子(921) は、電流命令モード決定部
(40)の演算増幅器(401) の出力信号を反転素子(922)に
より反転させた信号と演算増幅器(44)の出力信号とを入
力端子に入力し、これら信号の論理積を抵抗(R922)を介
してトランジスタ(Q922)に供給する。トランジスタ(Q92
1)はコレクタが出力端子(OUT1)にエミッタが接地され、
トランジスタ(Q922)はコレクタが出力端子(OUT2)にエミ
ッタが接地されている。

【００６０】ここで、反転素子(922)は入力信号に対し
て反転演算を実行し、論理積素子(921,923)は２つの入
力信号に対して論理積演算を実行する。反転論理積素子
(922)および論理積素子(921,923)には電流命令モード決
定部(40)の出力信号が反映される。

【００６１】また、トランジスタ(Q921,Q922)は各ベー
スを通って接続された各論理積素子(921,923)から伝達
されるパルス幅変調された信号に対応してスイッチング
動作を実行する。すなわち、パルス幅変調比較器(90)か
ら出力される信号のデユーティ比に対応して各トランジ
スタ(Q921,Q922)のターンオンタイムが決定され、各ト
ランジスタ(Q921,Q922)の出力信号は主電力回路部(100)
に供給される。ここで、各トランジスタ(Q921,Q922)の
出力信号のデユーティ比により主電力回路部(100)の電
界効果トランジスタ(M1,M2)に流れる電流の量が決定さ
れる。

【００６２】次に、添付された図面を参照して本発明の
他の実施の形態について説明する。図７は本発明の他の
実施の形態による比例ソレノイドバルブ制御システムの
制御部の一部を示す詳細回路図であり、図８および図９
は本発明の第１の実施の形態と第２の実施の形態による
比例ソレノイドバルブ制御システムの電流命令に対する
負荷電流の関係を図示したグラフである。

【００６３】本発明の第２の実施の形態は第１の実施の
形態による比例ソレノイドバルブ制御システムの制御部
を改良したものであり、この実施の形態では電流命令(C
MD)が最大電流命令値(CMDmax)よりもっと大きい領域で
もディザー(dither)効果が発生するようになっている。
このようなディザー効果はバルブの摩擦および固着現象
などの影響を減らしてバルブのヒステリシス(hysterisi
s)特性を改善させるためのものであり、制御部(200)か
ら主電力部(100)に伝達される信号に振動を加えること
で達成することが可能となる。

【００６４】図８を参照すると、本発明の第１の実施の
形態による比例ソレノイドバルブ制御システムの電流命
令(CMD)による負荷電流(Ip)の関係を示すグラフが図示
されている。第１の実施の形態によるディザー効果は電
流命令(CMD)が最大電流命令値(CMDmax)以下である場合
にのみ発生する。これはディザー効果を発生させる第２
三角波回路(50)が電流命令加算及び制限回路(42)に入力
され、電流命令(CMD)が最大電流命令値(CMDmax)以上で
ある場合には電流命令加算及び制限回路(42)により制限
されるからである。

【００６５】一方、本発明の第２の実施の形態では電流
命令(CMD)が最大電流命令値(CMDmax)より大きい場合に
もディザー効果が発生するように構成されている。すな
わち、図９に図示されているように、電流命令(CMD)に
より負荷電流(Ip)が生成されているのが理解できる。

【００６６】図７に示すように、第２三角波発生回路(5
0)の出力端子が比例積分制御器(80)の入力端子に接続さ
れている。より詳細には、第２三角波発生回路(50)の出
力端子は抵抗(R423)を通って比例積分制御器(80)の演算
増幅器(81)の反転入力端子に接続される。演算増幅器(8
1)の反転入力端子はまた、電流命令加算及び制限回路(4
2)及び電流命令モード決定部(40)に接続されている。

【００６７】すなわち、本発明の第２の実施の形態で
は、電流命令加算及び制限回路(42)の出力信号と、電流
命令モード決定部(40)の出力信号と、第２三角波発生回
路(50)の出力信号とが比例積分制御器(80)に入力される
ことにより電流命令(CMD)の全区間における負荷電流(I
p)にディザー効果が発生するようになっている。結果的
に、図７の第２三角波発生回路(50)により電流命令(CM
D)が最大電流命令値より大きい場合にも負荷電流(Ip)に
ディザー効果が発生する。

【００６８】

【発明の効果】以上、詳細に説明したように本発明によ
れば、電流命令に従い比例ソレノイドバルブに流れる負
荷電流を精密に制御できる比例ソレノイドバルブ制御シ
ステムを提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による比例ソレノイ
ドバルブ制御システムの全体の構成ブロック図である。

【図２】本発明の第１の実施の形態による比例ソレノイ
ドバルブ制御システムの制御部の一部の詳細回路図であ
る。

【図３】本発明の第１の実施の形態による比例ソレノイ
ドバルブ制御システムの制御部の一部の詳細回路図であ
る。

【図４】本発明の第１の実施の形態による比例ソレノイ
ドバルブ制御システムの制御部の電流命令に対する負荷
電流の関係を図示するグラフである。

【図５】本発明の第１の実施の形態による比例ソレノイ
ドバルブ制御システムの制御部の電流命令に対する負荷
電流の関係を図示するグラフである。

【図６】本発明の第１の実施の形態による比例ソレノイ
ドバルブ制御システムの制御部の電流命令に対する負荷
電流の関係を図示するグラフである。

【図７】本発明の第２の実施の形態による比例ソレノイ
ドバルブ制御システムの制御部の一部の詳細回路図であ
る。

【図８】本発明の第２の実施の形態による比例ソレノイ
ドバルブ制御システムの制御部の電流命令に対する負荷
電流の関係を図示するグラフである。

【図９】本発明の第２の実施の形態による比例ソレノイ
ドバルブ制御システムの制御部の電流命令に対する負荷
電流の関係を図示するグラフである。

【符号の説明】

１０：制御部電源回路２０：電流命令検出回路３０：整流回路４０：電流命令モード決
定部４１：オフセット回路４２：電流命令加算及び
制限回路５０：第２三角波発生回路６０：第１三角波発生回路７０：電流検出回路８０：比例積分制御器９０：パルス幅変調器９２：出力回路部１００：主電力回路部２００：制御部

Claims

【特許請求の範囲】

【請求項１】外部から入力された電流命令と基準値間
の差動電圧を検出する電流命令検出回路と、前記電流命令検出回路で検出された電流命令を整流する
整流回路と、前記整流回路の出力信号からオフセット信号を生成する
オフセット回路と、前記オフセット回路の出力信号と第２三角波発生回路で
生成された三角波信号とを加算する電流命令加算及び制
限回路と、主電力回路部の各負荷に流れる電流を検出する電流検出
回路と、前記電流命令加算および制限回路の出力信号と前記電流
検出回路の出力信号とを加算した信号を積分する比例積
分制御器と、前記比例積分制御器の出力信号と第１三角波発生回路の
出力信号とを比較するパルス幅変調器と、前記パルス幅変調器の出力信号によるデユーティ比を具
備するスイッチング素子駆動信号を生成する出力回路部
とを有することを特徴とする比例ソレノイドバルブ制御
システム。
【請求項２】前記整流回路と前記出力回路部との間に
接続され、電流命令の動作モードを決定して、これを前
記出力回路部に供給する電流命令モード決定部をさらに
含むことを特徴とする請求項１記載の比例ソレノイドバ
ルブ制御システム。
【請求項３】前記電流命令モード決定部は、二つの比例ソレノイドバルブ中のいずれかを完全に開く
ようにする全開モードと、二つの比例ソレノイドバルブ
中のいずれかが比例的に開くようにする比例モードと、
二つの比例ソレノイドバルブ中のいずれかが完全に閉じ
るようにする全閉モードの内から、いずれかのモードを
決定することを特徴とする請求項２記載の比例ソレノイ
ドバルブ制御システム。
【請求項４】前記電流命令検出回路は、電流命令と基準値とを各々受け入れるバッファとして動
作する演算増幅器(22,23)と、反転入力端子と非反転入力端子とに前記各演算増幅器(2
2,23)の出力電圧が印加され、出力端子の信号は前記整
流回路に供給されるようにし、２つの入力端子間の差電
圧を増幅する演算増幅器(21)と、前記演算増幅器(21)の反転入力端子、非反転入力端子、
反転入力端子と出力端子との間に各々接続された抵抗(R
21,R22,R23,R24)とを有することを特徴とする請求項１
記載の比例ソレノイドバルブ制御システム。
【請求項５】前記整流回路は、前記電流命令検出回路の出力信号を反転増幅する演算増
幅器(31)と、前記演算増幅器(31)の出力信号の負(-)の成分と正(+)の
成分を各々整流するダイオード(D31,D32)と、前記ダイオード(D31,D32)により整流された信号を合算
する演算増幅器(32)とを有することを特徴とする請求項
１記載の比例ソレノイドバルブ制御システム。
【請求項６】前記オフセット回路は、抵抗(R411,R412)により分圧された基準電圧と整流回路
の出力信号とを比較する演算増幅器(411)と、前記整流回路の出力信号を非反転入力端子に入力して入
力信号を出力側に伝達する演算増幅器(412)と、前記演算増幅器(411)の出力電圧によりオン／オフする
トランジスタ(Q411)と、前記トランジスタ(Q411)の出力電圧を非反転入力端子に
入力して、入力信号を出力側に伝達する演算増幅器(41
3)と、前記演算増幅器(413)の非反転入力端子に接続されて、
非反転入力端子の電圧を可変させる可変抵抗(VR412)と
を有することを特徴とする請求項１記載の比例ソレノイ
ドバルブ制御システム。
【請求項７】前記電流命令加算及び制限回路は、反転入力端子に入力される前記オフセット回路および第
２三角波発生回路の出力信号を合算する演算増幅器(42
1)と、前記演算増幅器(421)の反転入力端子に接続されて反転
入力端子の電圧が一定のレベル以上である場合、ターン
オンされるダイオード(D421)と、前記ダイオード(D421)に接続され、前記ダイオード(D42
1)がターンオンされる場合、前記演算増幅器(421)の反
転入力端子に電流命令を制限するための基準電圧を供給
する演算増幅器(422)とを有することを特徴とする請求
項１記載の比例ソレノイドバルブ制御システム。
【請求項８】前記電流検出回路は、電流検出抵抗(Rs)の電圧値を非反転入力端子に入力にし
て、入力電圧を非反転増幅する演算増幅器(71)と、前記演算増幅器(71)の、反転入力端子に接続される抵抗
(R71）と、非反転入力端子に接続される抵抗(R72,R73）
と、反転入力端子と出力端子との間に接続される抵抗(R
74)とを有することを特徴とする請求項１記載の比例ソ
レノイドバルブ制御システム。
【請求項９】前記比例積分制御器は、抵抗(R81) を介して前記電流検出回路の出力信号と、抵
抗(R82) を介して電流命令加算及び制限回路の出力信号
とを反転入力端子に入力するとともに、非反転入力端子
に抵抗(R83) が接続される演算増幅器(81)を備え、前記演算増幅器(81)の反転入力端子と出力端子間には、
直列接続された抵抗(R84) とコンデンサ(C81) と、これ
に並列に接続されたダイオード(D81)とが接続されるこ
とにより、積分回路が形成されることを特徴とする請求
項１記載の比例ソレノイドバルブ制御システム。
【請求項１０】前記パルス幅変調器は、前記比例積分制御器の出力信号を非反転入力端子に入力
し、第１三角波発生回路の出力信号を反転入力端子に入
力し、非反転入力端子の電圧を基準電圧にして反転入力
端子の電圧を比較する演算増幅器(91)を備えることを特
徴とする請求項１記載の比例ソレノイドバルブ制御シス
テム。
【請求項１１】前記出力回路部は、前記パルス幅変調器の出力信号と前記電流命令モード決
定部の出力信号とを入力し、これら入力信号の論理積演
算を行う第１の論理積素子(921)と、前記電流命令モード決定部の出力信号を入力し、この入
力信号に対して反転演算を行う反転素子(922)と、前記パルス幅変調器と前記反転素子(922)から出力され
た信号とを入力して、これら入力信号の論理積演算を行
う第２の論理積素子(923)と、前記論理積素子(921)の出力信号に応答してオン／オフ
するトランジスタ(Q921)と、前記論理積素子(923)の出力信号に応答してオン／オフ
するトランジスタ(Q922)とを有することを特徴とする請
求項１記載の比例ソレノイドバルブ制御システム。
【請求項１２】外部から入力された電流命令を差動電
圧により検出する電流命令検出回路と、前記電流命令検出回路で検出された電流命令を整流する
整流回路と、前記整流回路の出力信号からオフセット信号を生成する
オフセット回路と、三角波信号を発生させる第１および第２三角波発生回路
と、前記オフセット回路の出力信号と第２三角波発生回路で
生成された三角波信号を加算する電流命令加算及び制限
回路と、主電力回路部の各負荷に流れる電流を検出する電流検出
回路と、前記電流命令加算および制限回路の出力信号と、前記電
流検出回路の出力信号と、前記第２三角波発生回路の出
力信号とを合算した信号を積分する比例積分制御器と、前記比例積分制御器の出力信号と第１三角波発生回路の
出力信号とを比較するパルス幅変調比較器と、前記パルス幅変調比較器の出力信号によるデユーティ比
を具備するスイッチング素子駆動信号を生成する出力回
路部とを有することを特徴とする比例ソレノイドバルブ
制御システム。
【請求項１３】前記比例積分制御器は、抵抗(R81) を介して前記電流検出回路の出力信号を、抵
抗(R82) を介して電流命令加算及び制限回路の出力信号
を、抵抗(R423)を介して第２三角波発生回路の出力信号
をそれぞれ反転入力端子に入力し、これら三つの入力信
号を加算する演算増幅器(81)を備え、前記演算増幅器(81)の反転入力端子と出力端子との間
に、直列接続された抵抗(R84) とコンデンサ(C81) と、
これに並列に接続されたダイオード(81)とが接続される
ことにより、積分回路が形成されることを特徴とする請
求項１２記載の比例ソレノイドバルブ制御システム。