JPH06338738A - 差動増幅回路及びそれを用いた電力増幅装置 - Google Patents
差動増幅回路及びそれを用いた電力増幅装置Info
- Publication number
- JPH06338738A JPH06338738A JP5167864A JP16786493A JPH06338738A JP H06338738 A JPH06338738 A JP H06338738A JP 5167864 A JP5167864 A JP 5167864A JP 16786493 A JP16786493 A JP 16786493A JP H06338738 A JPH06338738 A JP H06338738A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- differential amplifier
- terminal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 abstract 1
- 102100023843 Selenoprotein P Human genes 0.000 abstract 1
- 229940119265 sepp Drugs 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 少ないスイッチング電源で、電力消費が高効
率の電力増幅装置を得る。 【構成】 本発明は、２つの入力端子及び共通端子を有
する第１の差動増幅器（１７）と、第１及び第２ＳＥＰ
Ｐ ＯＣＬ（２６）及び（２７）から成るＢＴＬ増幅器
（２５）と、非線型加算回路（２９）と、加算回路（３
０）と、第２の差動増幅器（３１）と、スイッチング電
源（３３）とから構成される。
率の電力増幅装置を得る。 【構成】 本発明は、２つの入力端子及び共通端子を有
する第１の差動増幅器（１７）と、第１及び第２ＳＥＰ
Ｐ ＯＣＬ（２６）及び（２７）から成るＢＴＬ増幅器
（２５）と、非線型加算回路（２９）と、加算回路（３
０）と、第２の差動増幅器（３１）と、スイッチング電
源（３３）とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅器の出力直流
レベルの設定方法に関するもので、特に出力直流レベル
が上又は下に偏位している場合にも安定な出力直流レベ
ルが得られる差動増幅器に関する。又、本発明は、出力
トランジスタのコレクタ損失を低減できるとともに、構
成の簡単でクロスオーバー歪のない電力増幅装置に関す
る。
レベルの設定方法に関するもので、特に出力直流レベル
が上又は下に偏位している場合にも安定な出力直流レベ
ルが得られる差動増幅器に関する。又、本発明は、出力
トランジスタのコレクタ損失を低減できるとともに、構
成の簡単でクロスオーバー歪のない電力増幅装置に関す
る。
【０００２】
【従来の技術】従来の電力増幅器の一例を図２に示し説
明すると、この図２は一般に使用されているＯＣＬコン
プリメンタリーＳＥＰＰ（相補対称形シングルエンデッ
トプッシプル）回路である。図において、ＩＮは前段か
らの入力信号が印加される入力端子、Ａは増幅器で、一
方の入力端＋は入力端子ＩＮに接続されると共に抵抗Ｒ
ｇを介して接地され、他方の入力端−は抵抗Ｒｅを介し
て接地されている。
明すると、この図２は一般に使用されているＯＣＬコン
プリメンタリーＳＥＰＰ（相補対称形シングルエンデッ
トプッシプル）回路である。図において、ＩＮは前段か
らの入力信号が印加される入力端子、Ａは増幅器で、一
方の入力端＋は入力端子ＩＮに接続されると共に抵抗Ｒ
ｇを介して接地され、他方の入力端−は抵抗Ｒｅを介し
て接地されている。
【０００３】＋Ｂ，−Ｂはそれぞれ逆極性の電源、
Ｑ1，Ｑ2はそれぞれ逆極性の出力トランジスタで、Ｑ1
はＮＰＮ形のトランジスタ、Ｑ2はＰＮＰ形のトランジ
スタである。そして電源＋Ｂ，−Ｂはそれぞれトランジ
スタＱ1，Ｑ2に対して順方向極性になるごとく対応して
コレクタに接続されている。ＯＵＴは出力端子、ＲＬは
出力端子ＯＵＴに接続された負荷である。
Ｑ1，Ｑ2はそれぞれ逆極性の出力トランジスタで、Ｑ1
はＮＰＮ形のトランジスタ、Ｑ2はＰＮＰ形のトランジ
スタである。そして電源＋Ｂ，−Ｂはそれぞれトランジ
スタＱ1，Ｑ2に対して順方向極性になるごとく対応して
コレクタに接続されている。ＯＵＴは出力端子、ＲＬは
出力端子ＯＵＴに接続された負荷である。
【０００４】トランジスタＱ1，Ｑ2からなる相補対称回
路は、ベースが共通接続されて入力端となり、その入力
端は増幅器Ａの出力端に接続され、またエミッタが共通
接続されて出力端となり、その出力端は抵抗Ｒｆを介し
て増幅器Ａの入力端−に接続されると共に出力端子とな
っており、この回路は入力の正負極性に応じてトランジ
スタＱ1あるいはＱ2がエミッタホロアとして動作するも
のである。
路は、ベースが共通接続されて入力端となり、その入力
端は増幅器Ａの出力端に接続され、またエミッタが共通
接続されて出力端となり、その出力端は抵抗Ｒｆを介し
て増幅器Ａの入力端−に接続されると共に出力端子とな
っており、この回路は入力の正負極性に応じてトランジ
スタＱ1あるいはＱ2がエミッタホロアとして動作するも
のである。
【０００５】すなわち、入力端子ＩＮに印加された前段
からの入力信号は増幅器Ａで増幅され、さらに次段の出
力トランジスタＱ1，Ｑ2によって電力増幅され、その出
力は負荷ＲＬに供給される。しかしながら、このような
電力増幅器においては、電源電圧は最大出力電圧にトラ
ンジスタなどでの電圧損失分を追加した値が必要であ
る。そして、電源電圧から出力電圧を引いた値の電圧が
出力トランジスタのコレクタ・エミッタ間にかかり、こ
の値に出力電流を乗じた値の電力が出力トランジスタの
損失となる。また、最大出力時と正常時においてコレク
タ・エミッタ間電圧ＶCEの変動があり、かつ出力トラン
ジスタの損失が大きいという不都合があり、出力トラン
ジスタが発熱する。このためにこの発熱に耐える高価な
トランジスタあるいは冷却手段が必要となってくる。ま
た、出力トランジスタのコレクタ・エミッタ間の耐圧は
電源電圧の２倍以上必要とするなどの欠点があった。
からの入力信号は増幅器Ａで増幅され、さらに次段の出
力トランジスタＱ1，Ｑ2によって電力増幅され、その出
力は負荷ＲＬに供給される。しかしながら、このような
電力増幅器においては、電源電圧は最大出力電圧にトラ
ンジスタなどでの電圧損失分を追加した値が必要であ
る。そして、電源電圧から出力電圧を引いた値の電圧が
出力トランジスタのコレクタ・エミッタ間にかかり、こ
の値に出力電流を乗じた値の電力が出力トランジスタの
損失となる。また、最大出力時と正常時においてコレク
タ・エミッタ間電圧ＶCEの変動があり、かつ出力トラン
ジスタの損失が大きいという不都合があり、出力トラン
ジスタが発熱する。このためにこの発熱に耐える高価な
トランジスタあるいは冷却手段が必要となってくる。ま
た、出力トランジスタのコレクタ・エミッタ間の耐圧は
電源電圧の２倍以上必要とするなどの欠点があった。
【０００６】そこで、従来は固定値であった電源からの
電源電圧を可変できるようにして、入力信号レベルに応
じた電源電圧を供給することでコレクタ損失を低減させ
るものが提案されている。図３は、そのような正負２電
源の電力増幅装置を示すもので、電力増幅器（１）の出
力信号が印加される第１及び第２トランジスタ（２）及
び（３）のコレクタには第１及び第２ＳＷ（スイッチン
グ）電源（４）及び（５）が接続されている。負荷
（６）の端子（７）に発生する出力信号は、レベルシフ
ト用の直流電源（８）又は（９）を介して第１又は第２
制御回路（１０）又は（１１）に印加される。今、負荷
（６）に図４の点線で示す出力信号が発生したとする。
該出力信号の正の半サイクルの期間、第１制御回路（１
０）は、前記出力信号のレベルに応じた大きさの電源電
圧（ＶBA）を図４の実線の如く発生するようにスイッチ
（１２）をオンオフさせる。この時、第２制御回路（１
１）は、前記出力信号が正であることに応じて、その出
力電源電圧（ＶBB）の値を小さく一定レベルに保たせ
る。逆に負荷（６）に発生する出力信号が負の半サイク
ル期間となると、第１制御回路（１０）は、電源電圧Ｖ
BAを一定にし、第２制御回路（１１）は、電源電圧ＶBB
を出力信号レベルに応じて変化させる。その結果、電源
電圧ＶBA及びＶBBは、図４の実線の通り変化する。図４
から明らかなように、点線で示す出力信号のレべルに追
従して電源電圧が変化するので、第１及び第２トランジ
スタ（２）及び（３）のコレクタ・エミッタ間電圧ＶCE
は、常に一定値ＶX（直流電源（８）及び（９）の値）
を保つことになり、コレクタ損失を低く押えることがで
きる。
電源電圧を可変できるようにして、入力信号レベルに応
じた電源電圧を供給することでコレクタ損失を低減させ
るものが提案されている。図３は、そのような正負２電
源の電力増幅装置を示すもので、電力増幅器（１）の出
力信号が印加される第１及び第２トランジスタ（２）及
び（３）のコレクタには第１及び第２ＳＷ（スイッチン
グ）電源（４）及び（５）が接続されている。負荷
（６）の端子（７）に発生する出力信号は、レベルシフ
ト用の直流電源（８）又は（９）を介して第１又は第２
制御回路（１０）又は（１１）に印加される。今、負荷
（６）に図４の点線で示す出力信号が発生したとする。
該出力信号の正の半サイクルの期間、第１制御回路（１
０）は、前記出力信号のレベルに応じた大きさの電源電
圧（ＶBA）を図４の実線の如く発生するようにスイッチ
（１２）をオンオフさせる。この時、第２制御回路（１
１）は、前記出力信号が正であることに応じて、その出
力電源電圧（ＶBB）の値を小さく一定レベルに保たせ
る。逆に負荷（６）に発生する出力信号が負の半サイク
ル期間となると、第１制御回路（１０）は、電源電圧Ｖ
BAを一定にし、第２制御回路（１１）は、電源電圧ＶBB
を出力信号レベルに応じて変化させる。その結果、電源
電圧ＶBA及びＶBBは、図４の実線の通り変化する。図４
から明らかなように、点線で示す出力信号のレべルに追
従して電源電圧が変化するので、第１及び第２トランジ
スタ（２）及び（３）のコレクタ・エミッタ間電圧ＶCE
は、常に一定値ＶX（直流電源（８）及び（９）の値）
を保つことになり、コレクタ損失を低く押えることがで
きる。
【０００７】ところで、自動車用電力増幅器などでは、
軽量化のため単電源かつ出力トランスレスの構成が必要
である。その為、ＢＴＬ（Ｂａｌａｎｃｅｄ Ｔｒａｎ
ｓｆｏｒｍｅｒｌｅｓｓ）ドライブが一般的に使われ
る。図５は、ＢＴＬドライブでＳＷ電源を使用した単電
源の電力増幅装置を示すものである。図５の電力増幅装
置は、基本的に図３の装置を左右に２組配置している。
第２電力増幅器（１３）は、入力信号の反転信号を発生
し、負荷（６）に印加するので、負荷（６）の両端には
互いに逆相の交流信号が加わる。その様子を図６及び図
７に示す。図６の点線で示す信号は、負荷（６）の端子
（７）側に発生するものであり、図７の点線で示す信号
は、負荷（６）の端子（１４）側に発生するものを示し
ている。第１及び第２トランジスタ（２）及び（３）の
コレクタに発生する電源電圧ＶBA及びＶBBは、図６の実
線に示す。又、第３及び第４トランジスタ（１５）及び
（１６）のコレクタに発生する電源電圧ＶBC及びＶ
BDは、図７の実線に示す。
軽量化のため単電源かつ出力トランスレスの構成が必要
である。その為、ＢＴＬ（Ｂａｌａｎｃｅｄ Ｔｒａｎ
ｓｆｏｒｍｅｒｌｅｓｓ）ドライブが一般的に使われ
る。図５は、ＢＴＬドライブでＳＷ電源を使用した単電
源の電力増幅装置を示すものである。図５の電力増幅装
置は、基本的に図３の装置を左右に２組配置している。
第２電力増幅器（１３）は、入力信号の反転信号を発生
し、負荷（６）に印加するので、負荷（６）の両端には
互いに逆相の交流信号が加わる。その様子を図６及び図
７に示す。図６の点線で示す信号は、負荷（６）の端子
（７）側に発生するものであり、図７の点線で示す信号
は、負荷（６）の端子（１４）側に発生するものを示し
ている。第１及び第２トランジスタ（２）及び（３）の
コレクタに発生する電源電圧ＶBA及びＶBBは、図６の実
線に示す。又、第３及び第４トランジスタ（１５）及び
（１６）のコレクタに発生する電源電圧ＶBC及びＶ
BDは、図７の実線に示す。
【０００８】従って、図５の回路によれば、電力消費が
少ないＢＴＬドライブの電力増幅を行なうことができ
る。
少ないＢＴＬドライブの電力増幅を行なうことができ
る。
【０００９】
【発明が解決しようとする課題】しかしながら、図５の
装置ではＳＷ電源を４個必要とする。ＳＷ電源において
必要となるチョークコイルは、高価であるとともに、ス
イッチング動作時に強い磁界を発生するのでノイズ源と
なる。その為、ＳＷ電源の個数の削減が希求されてい
た。
装置ではＳＷ電源を４個必要とする。ＳＷ電源において
必要となるチョークコイルは、高価であるとともに、ス
イッチング動作時に強い磁界を発生するのでノイズ源と
なる。その為、ＳＷ電源の個数の削減が希求されてい
た。
【００１０】
【課題を解決するための手段】本発明は上述の点に鑑み
成されたもので、第１及び第２入力端子と、第１及び第
２出力端子と、該第１及び第２出力端子の直流レベルを
定める共通入力端子とを備え一方の入力端子からの入力
信号を増幅する第１の差動増幅器と、前記第１入力端子
と前記第１出力端子との間及び前記第２入力端子と前記
第２出力端子との間に互いに等しい大きさの負帰還を施
こす負帰還回路と、前記２つの出力端子に発生する２つ
の出力信号の加算を行なう加算部と、該加算部の加算出
力レベルを基準として前記２つの出力端子のレベルをク
ランプする非線型加算回路と、前記非線型加算回路の出
力信号と基準電源の基準電圧との差に応じた比較出力信
号を前記第１の差動増幅器の前記共通端子に印加する第
２の差動増幅器とから成ることを特徴とする。
成されたもので、第１及び第２入力端子と、第１及び第
２出力端子と、該第１及び第２出力端子の直流レベルを
定める共通入力端子とを備え一方の入力端子からの入力
信号を増幅する第１の差動増幅器と、前記第１入力端子
と前記第１出力端子との間及び前記第２入力端子と前記
第２出力端子との間に互いに等しい大きさの負帰還を施
こす負帰還回路と、前記２つの出力端子に発生する２つ
の出力信号の加算を行なう加算部と、該加算部の加算出
力レベルを基準として前記２つの出力端子のレベルをク
ランプする非線型加算回路と、前記非線型加算回路の出
力信号と基準電源の基準電圧との差に応じた比較出力信
号を前記第１の差動増幅器の前記共通端子に印加する第
２の差動増幅器とから成ることを特徴とする。
【００１１】
【作用】本発明に依れば、単電源で最大電力を大きく取
れるＢＴＬドライブを利用し、該ＢＴＬドライブを通常
の正弦波ではなく半波でドライブすることにより、１個
のスイッチング電源だけで電力消費の高効率化を達成す
る。又、本発明に依れば、１つの差動増幅器の出力信号
に応じてＢＴＬ増幅器を動作させているので、信号路が
１つで済み負荷に発生する出力信号のクロスオーバー歪
みを低減できる。
れるＢＴＬドライブを利用し、該ＢＴＬドライブを通常
の正弦波ではなく半波でドライブすることにより、１個
のスイッチング電源だけで電力消費の高効率化を達成す
る。又、本発明に依れば、１つの差動増幅器の出力信号
に応じてＢＴＬ増幅器を動作させているので、信号路が
１つで済み負荷に発生する出力信号のクロスオーバー歪
みを低減できる。
【００１２】更に、本発明に依れば、出力端子の直流レ
ベルを入力信号源側から定めることのできないタイプの
差動増幅器の前記直流レベルを所望の値に設定できると
共に前記直流レベルを電源とアースとの間で偏位させて
も前記直流レベルを一定にできる。
ベルを入力信号源側から定めることのできないタイプの
差動増幅器の前記直流レベルを所望の値に設定できると
共に前記直流レベルを電源とアースとの間で偏位させて
も前記直流レベルを一定にできる。
【００１３】
【実施例】図１は、本発明の一実施例を示す回路図で、
（１７）は、正負の２つの入力端子（１８）及び（１
９）と、出力信号の直流レベルを設定する共通端子（２
０）と、正負２つの出力端子（２１）及び（２２）とを
備え、一方の入力端子からの入力信号を抵抗Ｒ1及びＲ2
の比で定まる利得により、増幅する第１の差動増幅器、
（２３）及び（２４）は、前記第１の差動増幅器（１
７）の互いに逆相の２つの出力信号が印加されるバイア
ス回路、（２５）は第１ＳＥＰＰ ＯＣＬ（ｓｉｎｇｌ
ｅｅｎｄｅｄ ｐｕｓｈ−ｐｕｌｌ ｏｕｔｐｕｔ ｃ
ａｐａｃｉｔｏｒｌｅｓｓ）（２６）と第２ＳＥＰＰ
ＯＣＬ（２７）とにより構成され負荷（２８）を駆動す
るＢＴＬ増幅器、（２９）は、前記負荷（２８）の両端
に発生する２つの出力信号のレベレが所定値以下では加
算動作を行ない、所定値以上では入出力端子間がクラン
プ動作を行なう非線型加算回路、（３０）は、前記負荷
（２８）の両端に発生する２つの出力信号の加算を行な
う加算回路、（３１）は、前記非線型加算回路（２９）
の出力信号と基準電源（３２）の基準電圧との差に応じ
た比較出力信号を前記第１の差動増幅器（１７）の前記
共通端子（２０）に印加する第２の差動増幅器、（３
３）は、前記加算回路（３０）の出力信号レベルに応じ
てレベルが変化する電源電圧を前記ＢＴＬ増幅器（２
５）に印加するスイッチング電源である。
（１７）は、正負の２つの入力端子（１８）及び（１
９）と、出力信号の直流レベルを設定する共通端子（２
０）と、正負２つの出力端子（２１）及び（２２）とを
備え、一方の入力端子からの入力信号を抵抗Ｒ1及びＲ2
の比で定まる利得により、増幅する第１の差動増幅器、
（２３）及び（２４）は、前記第１の差動増幅器（１
７）の互いに逆相の２つの出力信号が印加されるバイア
ス回路、（２５）は第１ＳＥＰＰ ＯＣＬ（ｓｉｎｇｌ
ｅｅｎｄｅｄ ｐｕｓｈ−ｐｕｌｌ ｏｕｔｐｕｔ ｃ
ａｐａｃｉｔｏｒｌｅｓｓ）（２６）と第２ＳＥＰＰ
ＯＣＬ（２７）とにより構成され負荷（２８）を駆動す
るＢＴＬ増幅器、（２９）は、前記負荷（２８）の両端
に発生する２つの出力信号のレベレが所定値以下では加
算動作を行ない、所定値以上では入出力端子間がクラン
プ動作を行なう非線型加算回路、（３０）は、前記負荷
（２８）の両端に発生する２つの出力信号の加算を行な
う加算回路、（３１）は、前記非線型加算回路（２９）
の出力信号と基準電源（３２）の基準電圧との差に応じ
た比較出力信号を前記第１の差動増幅器（１７）の前記
共通端子（２０）に印加する第２の差動増幅器、（３
３）は、前記加算回路（３０）の出力信号レベルに応じ
てレベルが変化する電源電圧を前記ＢＴＬ増幅器（２
５）に印加するスイッチング電源である。
【００１４】図１の信号源（３４）からの入力信号は、
第１の差動増幅器（１７）の反転入力端子（１９）に印
加され増幅された互いに逆相の２つの出力信号が出力端
子（２１）及び（２２）に発生する。そして、前記２つ
の出力信号は、各々バイアス回路（２３）及び（２４）
を介して第１及び第２ＳＥＰＰ ＯＣＬ（２６）及び
（２７）に印加される。前記第１及び第２ＳＥＰＰ Ｏ
ＣＬ（２６）及び（２７）を構成するトランジスタの動
作は、第１及び第２トランジスタ（３５）及び（３６）
が共にオンしている時は、第３及び第４トランジスタ
（３７）及び（３８）が共にオンする。逆に、第３及び
第４トランジスタ（３７）及び（３８）が共にオンする
と第１及び第２トランジスタ（２６）及び（２７）は共
にオフする。
第１の差動増幅器（１７）の反転入力端子（１９）に印
加され増幅された互いに逆相の２つの出力信号が出力端
子（２１）及び（２２）に発生する。そして、前記２つ
の出力信号は、各々バイアス回路（２３）及び（２４）
を介して第１及び第２ＳＥＰＰ ＯＣＬ（２６）及び
（２７）に印加される。前記第１及び第２ＳＥＰＰ Ｏ
ＣＬ（２６）及び（２７）を構成するトランジスタの動
作は、第１及び第２トランジスタ（３５）及び（３６）
が共にオンしている時は、第３及び第４トランジスタ
（３７）及び（３８）が共にオンする。逆に、第３及び
第４トランジスタ（３７）及び（３８）が共にオンする
と第１及び第２トランジスタ（２６）及び（２７）は共
にオフする。
【００１５】図８は、図１の第１の差動増幅器（１７）
とバイアス回路（２３）及び（２４）とＢＴＬ増幅器
（２５）との具体回路図を示すものである。図８におい
て、図１と同一の回路素子については、同一の符号を付
す。次に端子（３９）及び（４０）の直流電圧の定まり
方について説明する。端子（３９）及び（４０）の直流
電圧は、非線型加算回路（２９）、第２の差動増幅器
（３１）による帰還ループにより定まる。非線型加算回
路（２９）の具体回路を、図９に示す。図９の第２の差
動増幅器（３１）の出力信号は、図８の可変電流源（４
１）の電流値を制御する。前記可変電流源（４１）の電
流値を変化させると、トランジスタ（４２）及び（４
３）のエミッタ・コレクタ路を流れる直流電流が変化
し、バイアス回路（２３）及び（２４）に内蔵されるト
ランジスタ（４４）及び（４５）のベース電圧が変化す
る。その結果、第１乃至第４トランジスタ（３５）乃至
（３８）のベース電圧が変化し、端子（３９）及び（４
０）の直流電圧が等しく変化する。図９の第２の差動増
幅器（３１）は、２つの入力信号のレベルが等しくなる
ように帰還動作を行なうので、電圧ＶCは電圧ＶBCと等
しくなり、同時に電圧Ｖ01とＶ02も電圧ＶBCと等しくな
る。図９の抵抗（４６）及び（４７）の働きにより、前
述の帰還動作が達成される。図９のダイオード（４８）
及び（４９）は、端子（３９）及び（４０）の電圧Ｖ01
及びＶ02が電圧Ｖ BCよりダイオードの順方向電圧ＶF以
下に低下するのを防止する役目である。図９の回路の入
出力特性を図１０に示す。図１０から明らかなように、
図９の回路は、電圧Ｖ01及びＶ02とが近い値（２ＶF以
下）の時は、加算器として動作するが、それ以上となる
とクランプ回路として働く。
とバイアス回路（２３）及び（２４）とＢＴＬ増幅器
（２５）との具体回路図を示すものである。図８におい
て、図１と同一の回路素子については、同一の符号を付
す。次に端子（３９）及び（４０）の直流電圧の定まり
方について説明する。端子（３９）及び（４０）の直流
電圧は、非線型加算回路（２９）、第２の差動増幅器
（３１）による帰還ループにより定まる。非線型加算回
路（２９）の具体回路を、図９に示す。図９の第２の差
動増幅器（３１）の出力信号は、図８の可変電流源（４
１）の電流値を制御する。前記可変電流源（４１）の電
流値を変化させると、トランジスタ（４２）及び（４
３）のエミッタ・コレクタ路を流れる直流電流が変化
し、バイアス回路（２３）及び（２４）に内蔵されるト
ランジスタ（４４）及び（４５）のベース電圧が変化す
る。その結果、第１乃至第４トランジスタ（３５）乃至
（３８）のベース電圧が変化し、端子（３９）及び（４
０）の直流電圧が等しく変化する。図９の第２の差動増
幅器（３１）は、２つの入力信号のレベルが等しくなる
ように帰還動作を行なうので、電圧ＶCは電圧ＶBCと等
しくなり、同時に電圧Ｖ01とＶ02も電圧ＶBCと等しくな
る。図９の抵抗（４６）及び（４７）の働きにより、前
述の帰還動作が達成される。図９のダイオード（４８）
及び（４９）は、端子（３９）及び（４０）の電圧Ｖ01
及びＶ02が電圧Ｖ BCよりダイオードの順方向電圧ＶF以
下に低下するのを防止する役目である。図９の回路の入
出力特性を図１０に示す。図１０から明らかなように、
図９の回路は、電圧Ｖ01及びＶ02とが近い値（２ＶF以
下）の時は、加算器として動作するが、それ以上となる
とクランプ回路として働く。
【００１６】従って、図１の端子（３９）及び（４０）
の直流電圧は、基準電源（３２）に応じて任意に定める
ことができる。本発明は、負荷（２８）を半波信号で駆
動することを特徴とする。その為、前記基準電源（３
２）の値は、図１１の（ａ）及び（ｂ）に示す如くアー
スレベルに近い低い値に設定される。この状態で、前述
の如く第１及び第２トランジスタ（３５）及び（３６）
が共にオンしたとする。すると、端子（３９）から端子
（４０）に電流が流れ、端子（３９）の電圧は、直流電
圧ＶBCから上昇し、端子（４０）の電圧は、直流電圧Ｖ
BCから低下する。しかしながら、端子（４０）の電圧
は、非線型加算回路（２９）のクランプ動作に応じて電
圧（ＶBC−ＶF）以下には低下しない。又、端子（３
９）の電圧は、信号レベルに応じて上昇する。その様子
を図１１（ａ）及び（ｂ）の期間ｔ1に示す。図１１
（ａ）は、端子（３９）の電圧レベルを示し、期間ｔ1
では信号の半サイクル分が発生する。又、図１１（ｂ）
は、端子（４０）の電圧レベルを示し、期間ｔ1では、
本来負の半サイクルが生ずる期間、クランプされて電圧
ＶBCから電圧ＶF分、低下したレベルとなる。
の直流電圧は、基準電源（３２）に応じて任意に定める
ことができる。本発明は、負荷（２８）を半波信号で駆
動することを特徴とする。その為、前記基準電源（３
２）の値は、図１１の（ａ）及び（ｂ）に示す如くアー
スレベルに近い低い値に設定される。この状態で、前述
の如く第１及び第２トランジスタ（３５）及び（３６）
が共にオンしたとする。すると、端子（３９）から端子
（４０）に電流が流れ、端子（３９）の電圧は、直流電
圧ＶBCから上昇し、端子（４０）の電圧は、直流電圧Ｖ
BCから低下する。しかしながら、端子（４０）の電圧
は、非線型加算回路（２９）のクランプ動作に応じて電
圧（ＶBC−ＶF）以下には低下しない。又、端子（３
９）の電圧は、信号レベルに応じて上昇する。その様子
を図１１（ａ）及び（ｂ）の期間ｔ1に示す。図１１
（ａ）は、端子（３９）の電圧レベルを示し、期間ｔ1
では信号の半サイクル分が発生する。又、図１１（ｂ）
は、端子（４０）の電圧レベルを示し、期間ｔ1では、
本来負の半サイクルが生ずる期間、クランプされて電圧
ＶBCから電圧ＶF分、低下したレベルとなる。
【００１７】図１１（ａ）及び（ｂ）の期間ｔ1から明
らかなように、負荷は、Ｂ級動作を行なう第１及び第２
トランジスタ（３５）及び（３６）により駆動される。
次に、図１１の期間ｔ2になったとすると、今度は第３
及び第４トランジスタ（３７）及び（３８）が共にオン
し、端子（４０）から端子（３９）へ電流が流れる。こ
の場合の動作も、前述と同様であり、図１１（ａ）には
クランプされた電圧が図１１（ｂ）には信号が発生す
る。
らかなように、負荷は、Ｂ級動作を行なう第１及び第２
トランジスタ（３５）及び（３６）により駆動される。
次に、図１１の期間ｔ2になったとすると、今度は第３
及び第４トランジスタ（３７）及び（３８）が共にオン
し、端子（４０）から端子（３９）へ電流が流れる。こ
の場合の動作も、前述と同様であり、図１１（ａ）には
クランプされた電圧が図１１（ｂ）には信号が発生す
る。
【００１８】従って、負荷（２８）は、正弦波信号では
なく、両端から半波信号で駆動されることが明らかであ
る。負荷（２８）に発生する出力信号は、端子（３９）
と端子（４０）との両端間に発生する交流分であるの
で、電圧Ｖ01から電圧Ｖ02を引いた図１１（ｃ）との交
流信号が出力となる。図９の回路について更に詳しく説
明する。
なく、両端から半波信号で駆動されることが明らかであ
る。負荷（２８）に発生する出力信号は、端子（３９）
と端子（４０）との両端間に発生する交流分であるの
で、電圧Ｖ01から電圧Ｖ02を引いた図１１（ｃ）との交
流信号が出力となる。図９の回路について更に詳しく説
明する。
【００１９】今、図１４（ａ）及び（ｂ）に示す如き互
いに逆極性の正弦波が図１の端子（３９）及び（４０）
に発生していたとする。図１４に実線で示す交流分は、
図９の抵抗（４６）及び（４７）の働きによりキャンセ
ルされ、図１４の一点鎖線で示す直流分が加算されて図
１４（ｃ）の如くなり、図１４（ｃ）の電圧が直流電圧
ＶBCと等しくなる。この時、図９のダイオード（４８）
及び（４９）は動作しない。
いに逆極性の正弦波が図１の端子（３９）及び（４０）
に発生していたとする。図１４に実線で示す交流分は、
図９の抵抗（４６）及び（４７）の働きによりキャンセ
ルされ、図１４の一点鎖線で示す直流分が加算されて図
１４（ｃ）の如くなり、図１４（ｃ）の電圧が直流電圧
ＶBCと等しくなる。この時、図９のダイオード（４８）
及び（４９）は動作しない。
【００２０】次に図９のダイオード（４８）及び（４
９）が存在しないとし、その状態で図１１（ａ）及び
（ｂ）に示す如き直流レベルが偏位している信号が図１
の端子（３９）及び（４０）に発生したとする。する
と、ダイオード（４８）及び（４９）が存在しないとす
ると、図１１（ｅ）の電圧ＶXの如き電圧が図９の第２
の差動増幅器（３１）に加わる。
９）が存在しないとし、その状態で図１１（ａ）及び
（ｂ）に示す如き直流レベルが偏位している信号が図１
の端子（３９）及び（４０）に発生したとする。する
と、ダイオード（４８）及び（４９）が存在しないとす
ると、図１１（ｅ）の電圧ＶXの如き電圧が図９の第２
の差動増幅器（３１）に加わる。
【００２１】ところが、第２の差動増幅器（３１）は、
前記電圧ＶXが前記直流電圧ＶBCと等しくなるように制
御するので、第１の差動増幅器（１７）の出力直流電圧
が安定に定まらなくなってしまう。そこで、本発明では
図９のダイオード（４８）及び（４９）を設け、該ダイ
オード（４８）及び（４９）のクリップ作用を用いて直
流電圧を定めている。
前記電圧ＶXが前記直流電圧ＶBCと等しくなるように制
御するので、第１の差動増幅器（１７）の出力直流電圧
が安定に定まらなくなってしまう。そこで、本発明では
図９のダイオード（４８）及び（４９）を設け、該ダイ
オード（４８）及び（４９）のクリップ作用を用いて直
流電圧を定めている。
【００２２】図９の実施例におけるダイオード（４８）
及び（４９）は、そのカソードとアノードを逆方向にし
ても良い。但し、その場合は、図１１（ａ）及び（ｂ）
に示す無信号レベルＶBCが電源電圧（＋Ｖcc）レベルに
近い場合となる。尚、図９のダイオード（４８）及び
（４９）の働きは、図１の第１及び第２の差動増幅器
（１７）及び（３１）に対して有効であり、その場合の
電源は、スイッチング電源である必要はない。
及び（４９）は、そのカソードとアノードを逆方向にし
ても良い。但し、その場合は、図１１（ａ）及び（ｂ）
に示す無信号レベルＶBCが電源電圧（＋Ｖcc）レベルに
近い場合となる。尚、図９のダイオード（４８）及び
（４９）の働きは、図１の第１及び第２の差動増幅器
（１７）及び（３１）に対して有効であり、その場合の
電源は、スイッチング電源である必要はない。
【００２３】図１の回路で電力消費を減らすためには、
入力信号に応じて電圧ＶCEが大きく変化するトランジス
タのコレクタ・エミッタ路に、入力信号に対して相似の
電源電圧を加えれば良い。そこで、本発明では、負荷
（２８）の両端に発生する電圧Ｖ01及びＶ02を加算回路
（３０）で検出及び加算し、加算した信号（Ｖ01＋
Ｖ02）でスイッチング電源（３３）のトランジスタスイ
ッチ（５０）をオンオフさせる。すると、スイッチング
電源（３３）の出力端には、図１１（ｄ）の電圧ＶXが
生ずる。図１１（ｄ）の電圧ＶXは、負荷（２８）の両
端に発生する電圧に基づいて作成されているので、確実
に出力信号レベルに応答した値の電源電圧値を発生させ
ることができ安定に消費電力の削減につながる。尚、ツ
ェナーダイオード（５１）は、レベルシフト用である。
図１１（ｄ）から明らかなように信号電圧Ｖ01と相似の
電圧ＶXが第１トランジスタ（３５）のコレクタに加わ
ることになり、第１トランジスタ（３５）のコレクタ損
失がわずか（ＶX−Ｖ01）であることが明らかである。
入力信号に応じて電圧ＶCEが大きく変化するトランジス
タのコレクタ・エミッタ路に、入力信号に対して相似の
電源電圧を加えれば良い。そこで、本発明では、負荷
（２８）の両端に発生する電圧Ｖ01及びＶ02を加算回路
（３０）で検出及び加算し、加算した信号（Ｖ01＋
Ｖ02）でスイッチング電源（３３）のトランジスタスイ
ッチ（５０）をオンオフさせる。すると、スイッチング
電源（３３）の出力端には、図１１（ｄ）の電圧ＶXが
生ずる。図１１（ｄ）の電圧ＶXは、負荷（２８）の両
端に発生する電圧に基づいて作成されているので、確実
に出力信号レベルに応答した値の電源電圧値を発生させ
ることができ安定に消費電力の削減につながる。尚、ツ
ェナーダイオード（５１）は、レベルシフト用である。
図１１（ｄ）から明らかなように信号電圧Ｖ01と相似の
電圧ＶXが第１トランジスタ（３５）のコレクタに加わ
ることになり、第１トランジスタ（３５）のコレクタ損
失がわずか（ＶX−Ｖ01）であることが明らかである。
【００２４】図１１（ｅ）は、図１１（ｂ）の信号に対
する電源電圧の変化を示しており、電源電圧ＶXの変化
が全て有効に利用されていることが明らかである。従っ
て、図１の回路に依れば単一電源で消費電力の少ない電
力増幅装置が得られる。一般にスイッチング電源は、そ
の応答性が必らずしも高くなく、急激に変化する信号
（オンオフ信号）に追随できない場合があり、その様な
場合には第１及び第３トランジスタ（３５）及び（３
７）が飽和してしまう恐れがある。そこで、本発明で
は、トランジスタ（５２）を設け、第１及び第３トラン
ジスタ（３５）及び（３７）のコレクタ電圧が低下する
のを防止している。
する電源電圧の変化を示しており、電源電圧ＶXの変化
が全て有効に利用されていることが明らかである。従っ
て、図１の回路に依れば単一電源で消費電力の少ない電
力増幅装置が得られる。一般にスイッチング電源は、そ
の応答性が必らずしも高くなく、急激に変化する信号
（オンオフ信号）に追随できない場合があり、その様な
場合には第１及び第３トランジスタ（３５）及び（３
７）が飽和してしまう恐れがある。そこで、本発明で
は、トランジスタ（５２）を設け、第１及び第３トラン
ジスタ（３５）及び（３７）のコレクタ電圧が低下する
のを防止している。
【００２５】図１２は、加算回路（３０）の具体回路例
を示すもので、入力端子（５３）及び（５４）に印加さ
れた信号の内、正極性の信号が出力端子（５５）に加算
して得られる。ところで、図１の負荷（２８）をドライ
ブする方法としては、図１の如きＢＴＬドライブ以外に
図１３の如き方法でも良い。図１３において、入力端子
（５６）に正極性の半波信号が印加されたとすると、第
１スイッチ（５７）をオフ、第２スイッチ（５８）をオ
ンさせる。すると、第１トランジスタ（５９）のエミッ
タから第２スイッチ（５８）に電流が流れる。逆に、入
力端子（６０）に正極性の半波信号が印加されると、第
１スイッチ（５７）をオン、第２スイッチ（５８）をオ
フさせ、第２トランジスタ（６１）から負荷（６２）に
逆方向の電流を流す。この様にして、負荷（６２）を半
波の信号でドライブしても良い。
を示すもので、入力端子（５３）及び（５４）に印加さ
れた信号の内、正極性の信号が出力端子（５５）に加算
して得られる。ところで、図１の負荷（２８）をドライ
ブする方法としては、図１の如きＢＴＬドライブ以外に
図１３の如き方法でも良い。図１３において、入力端子
（５６）に正極性の半波信号が印加されたとすると、第
１スイッチ（５７）をオフ、第２スイッチ（５８）をオ
ンさせる。すると、第１トランジスタ（５９）のエミッ
タから第２スイッチ（５８）に電流が流れる。逆に、入
力端子（６０）に正極性の半波信号が印加されると、第
１スイッチ（５７）をオン、第２スイッチ（５８）をオ
フさせ、第２トランジスタ（６１）から負荷（６２）に
逆方向の電流を流す。この様にして、負荷（６２）を半
波の信号でドライブしても良い。
【００２６】
【発明の効果】以上述べた如く、本発明に依れば１つの
スイッチング電源を利用するだけで、コレクタ損失が小
さく、電力消費が高効率でかつ安定な電力増幅装置が得
られる。特に本発明に依れば、単一の差動増幅器に基づ
いて負荷を駆動しているので、半波で駆動しても出力信
号にクロスオーバー歪のない出力信号が得られる。
スイッチング電源を利用するだけで、コレクタ損失が小
さく、電力消費が高効率でかつ安定な電力増幅装置が得
られる。特に本発明に依れば、単一の差動増幅器に基づ
いて負荷を駆動しているので、半波で駆動しても出力信
号にクロスオーバー歪のない出力信号が得られる。
【００２７】更に本発明に依れば、差動増幅器の出力直
流レベルをそのレベルに拘わらず安定に所望の値に設定
できる。
流レベルをそのレベルに拘わらず安定に所望の値に設定
できる。
【図１】本発明の電力増幅装置を示す回路図である。
【図２】従来の電力増幅装置を示す回路図である。
【図３】従来の電力増幅装置を示す回路図である。
【図４】図３の説明に供するための波形図である。
【図５】従来の電力増幅装置を示す回路図である。
【図６】図５の説明に供する為の波形図である。
【図７】図５の説明に供する為の波形図である。
【図８】図１の回路の具体回路図である。
【図９】図１の非線型加算回路（２９）の具体回路例で
ある。
ある。
【図１０】図９の説明に供する為の波形図である。
【図１１】図１の説明に供する為の波形図である。
【図１２】図１の加算回路（３０）の具体回路図であ
る。
る。
【図１３】図１の別の実施例を示す回路図である。
【図１４】図９の説明に供する為の波形図である。
（１７） 第１の差動増幅器 （２５） ＢＴＬ増幅器 （２８） 負荷 （２９） 非線型加算回路 （３０） 加算回路 （３１） 第２の差動増幅器
Claims (3)
- 【請求項１】 第１及び第２入力端子と、第１及び第２
出力端子と、該第１及び第２出力端子の直流レベルを定
める共通入力端子とを備え一方の入力端子からの入力信
号を増幅する第１の差動増幅器と、 前記第１入力端子と前記第１出力端子との間及び前記第
２入力端子と前記第２出力端子との間に互いに等しい大
きさの負帰還を施こす負帰還回路と、 前記２つの出力端子に発生する２つの出力信号の加算を
行なう加算部と、該加算部の加算出力レベルを基準とし
て前記２つの出力端子のレベルをクランプする非線型加
算回路と、 前記非線型加算回路の出力信号と基準電源の基準電圧と
の差に応じた比較出力信号を前記第１の差動増幅器の前
記共通端子に印加する第２の差動増幅器と、から成るこ
とを特徴とする差動増幅回路。 - 【請求項２】 前記非線型加算回路は、直列接続された
第１及び第２抵抗と、逆方向に直列接続された第１及び
第２ダイオードとを有し、前記第１及び第２抵抗の接続
中点と前記第１及び第２ダイオードの接続中点とを共通
接続し、前記第２の差動増幅器に印加したことを特徴と
する請求項１記載の差動増幅回路。 - 【請求項３】 第１及び第２入力端子と、第１及び第２
出力端子と、該第１及び第２出力端子の直流レベルを定
める共通入力端子とを備え一方の入力端子からの入力信
号を増幅する第１の差動増幅器と、 該第１の差動増幅器の２つの出力信号に応じて負荷を駆
動するＢＴＬ増幅器と、 前記第１入力端子と前記第１出力端子との間及び前記第
２入力端子と前記第２出力端子との間に互いに等しい大
きさの負帰還を施こす負帰還回路と、 前記２つの出力端子に発生する２つの出力信号の加算を
行なう加算部と、該加算部の加算出力レベルを基準とし
て前記２つの出力端子のレベルをクランプする非線型加
算回路と、 前記非線型加算回路の出力信号と基準電源の基準電圧と
の差に応じた比較出力信号を前記第１の差動増幅器の前
記共通端子に印加する第２の差動増幅器と、 前記負荷の両端に発生する２つの出力信号の加算を行な
う加算回路と、 前記加算回路の出力信号レベルに応じてレベルが変化す
る電源電圧を前記ＢＴＬ増幅器に印加するスイッチング
電源と、を備えることを特徴とする電力増幅装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16786493A JP3459442B2 (ja) | 1993-03-29 | 1993-07-07 | 差動増幅回路及びそれを用いた電力増幅装置 |
| EP94103930A EP0618673B1 (en) | 1993-03-29 | 1994-03-14 | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted |
| DE69419957T DE69419957T2 (de) | 1993-03-29 | 1994-03-14 | Eine Differenzverstärkerschaltung mit automatisch eingestelltem Gleichstrompegel an dem Ausgangsanschluss |
| US08/210,152 US5424683A (en) | 1993-03-29 | 1994-03-16 | Differential amplification circuit wherein a DC level at an output terminal is automatically adjusted and a power amplifier wherein a BTL drive circuit is driven by a half wave |
| KR1019940006208A KR0142149B1 (ko) | 1993-03-29 | 1994-03-28 | 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6991693 | 1993-03-29 | ||
| JP5-69916 | 1993-03-29 | ||
| JP16786493A JP3459442B2 (ja) | 1993-03-29 | 1993-07-07 | 差動増幅回路及びそれを用いた電力増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338738A true JPH06338738A (ja) | 1994-12-06 |
| JP3459442B2 JP3459442B2 (ja) | 2003-10-20 |
Family
ID=26411087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16786493A Expired - Fee Related JP3459442B2 (ja) | 1993-03-29 | 1993-07-07 | 差動増幅回路及びそれを用いた電力増幅装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5424683A (ja) |
| EP (1) | EP0618673B1 (ja) |
| JP (1) | JP3459442B2 (ja) |
| KR (1) | KR0142149B1 (ja) |
| DE (1) | DE69419957T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920229A (en) * | 1996-10-31 | 1999-07-06 | Sanyo Electric Co., Ltd. | Power amplifier apparatus |
| US5973555A (en) * | 1996-11-19 | 1999-10-26 | Sanyo Electric Co., Ltd. | Power amplifier apparatus |
| US6127888A (en) * | 1997-10-31 | 2000-10-03 | Sanyo Electric Co., Ltd. | Power amplification device |
| JP2002353743A (ja) * | 2001-05-30 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 音声出力制御回路 |
| WO2015190030A1 (ja) * | 2014-06-12 | 2015-12-17 | 富士電機株式会社 | 演算増幅器及びこれを使用したチャージアンプ |
| JP2023045602A (ja) * | 2021-09-22 | 2023-04-03 | 株式会社東芝 | 電力増幅装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19514450A1 (de) * | 1995-04-25 | 1996-10-31 | Thomson Brandt Gmbh | Leistungsverstärker für ein niederfrequentes Signal |
| JPH10508452A (ja) * | 1995-08-29 | 1998-08-18 | フィリップス、エレクトロニクス、ネムローゼ、フェンノートシャップ | 電圧−電流変換器を備えた回路装置 |
| DE19534873A1 (de) * | 1995-09-20 | 1997-03-27 | Philips Patentverwaltung | Schaltungsanordnung mit einem Differenzverstärker |
| US5798668A (en) * | 1995-11-28 | 1998-08-25 | Thomson Consumer Electronics, Inc. | Low-power transconductance driver amplifier |
| US5757167A (en) * | 1996-07-12 | 1998-05-26 | Cardiac Pacemakers, Inc. | Voltage regulator |
| US5973547A (en) * | 1997-06-27 | 1999-10-26 | Sun Microsystems, Inc | Self-biasing, offset-nulling power supply monitor circuit |
| JPH1127068A (ja) * | 1997-06-30 | 1999-01-29 | Nec Ic Microcomput Syst Ltd | 利得制御増幅器及びその制御方法 |
| US6167309A (en) | 1997-09-15 | 2000-12-26 | Cardiac Pacemakers, Inc. | Method for monitoring end of life for battery |
| US6631293B2 (en) * | 1997-09-15 | 2003-10-07 | Cardiac Pacemakers, Inc. | Method for monitoring end of life for battery |
| US6005438A (en) * | 1997-12-10 | 1999-12-21 | National Semiconductor Corporation | Output high voltage clamped circuit for low voltage differential swing applications in the case of overload |
| DE19919140B4 (de) | 1998-04-29 | 2011-03-31 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung |
| US6023193A (en) * | 1998-05-01 | 2000-02-08 | Qsc Audio Products, Inc. | High power bridge amplifier |
| WO2000011779A1 (en) * | 1998-08-19 | 2000-03-02 | Ryszard Parosa | Circuit for precise sensing and regulation of quiescent dc current in transistor power amplifiers |
| JP3765684B2 (ja) * | 1999-03-31 | 2006-04-12 | 株式会社リコー | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 |
| JP3664224B2 (ja) * | 1999-12-07 | 2005-06-22 | ローム株式会社 | パワードライブ回路 |
| US6304138B1 (en) | 2000-03-17 | 2001-10-16 | National Semiconductor Corporation | Audio-frequency power amplifier that utilizes a bridged amplified configuration |
| US6437648B1 (en) | 2000-09-01 | 2002-08-20 | William Van Beylen | Audio amplifier with transformerless power supply |
| US6584355B2 (en) * | 2001-04-10 | 2003-06-24 | Cardiac Pacemakers, Inc. | System and method for measuring battery current |
| US7276954B2 (en) * | 2002-06-26 | 2007-10-02 | Kabushiki Kaisha Toyota Jidoshokki | Driver for switching device |
| WO2004112236A1 (en) * | 2003-06-16 | 2004-12-23 | Paragon Communications Ltd. | Method and apparatus for dynamically regulating the supply voltage of a power amplifier |
| US6940255B2 (en) * | 2003-10-23 | 2005-09-06 | Cardiac Pacemakers, Inc. | Battery charge indicator such as for an implantable medical device |
| US7342420B2 (en) * | 2004-09-24 | 2008-03-11 | Integrated Device Technology, Inc. | Low power output driver |
| US7262663B2 (en) * | 2005-10-26 | 2007-08-28 | Agilent Technologies, Inc. | Ultra high linearity amplifier |
| US8958575B2 (en) * | 2007-06-29 | 2015-02-17 | Qualcomm Incorporated | Amplifier with configurable DC-coupled or AC-coupled output |
| US7737784B2 (en) * | 2008-10-09 | 2010-06-15 | Maxim Integrated Products, Inc. | Self configuring output stages of precision amplifiers |
| US7944302B2 (en) * | 2009-08-24 | 2011-05-17 | Fender Musical Instruments Corporation | Method and apparatus for biasing an amplifier |
| US10476447B2 (en) | 2016-12-08 | 2019-11-12 | Mediatek Inc. | Source follower |
| CN106602891B (zh) * | 2017-01-24 | 2023-05-23 | 维尔纳集电电子科技(福建)有限公司 | 一种高频三相四线数字电源 |
| TWI638515B (zh) * | 2017-03-10 | 2018-10-11 | 新唐科技股份有限公司 | 放大器 |
| CN109245730B (zh) * | 2018-08-21 | 2022-08-02 | 中国科学院微电子研究所 | 开关功率放大器和数字发射机 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4107619A (en) * | 1977-12-20 | 1978-08-15 | Threshold Corporation | Constant voltage - constant current high fidelity amplifier |
| JPS6012807B2 (ja) * | 1978-08-28 | 1985-04-03 | 株式会社東芝 | Ｂｔｌ方式増幅装置 |
| JPS58123615U (ja) * | 1982-02-17 | 1983-08-23 | 山水電気株式会社 | Ｂｔｌ増幅器 |
| JPS5970307A (ja) * | 1982-10-15 | 1984-04-20 | Matsushita Electric Ind Co Ltd | 増幅器 |
| US5162752A (en) * | 1990-09-25 | 1992-11-10 | Josef Lakatos | Working point adjusting circuit for a single power amplifier having multiple output channels |
| JP3409053B2 (ja) * | 1991-05-29 | 2003-05-19 | Ｎｅｃエレクトロニクス株式会社 | 複合差動増幅器 |
-
1993
- 1993-07-07 JP JP16786493A patent/JP3459442B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-14 EP EP94103930A patent/EP0618673B1/en not_active Expired - Lifetime
- 1994-03-14 DE DE69419957T patent/DE69419957T2/de not_active Expired - Fee Related
- 1994-03-16 US US08/210,152 patent/US5424683A/en not_active Expired - Lifetime
- 1994-03-28 KR KR1019940006208A patent/KR0142149B1/ko not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920229A (en) * | 1996-10-31 | 1999-07-06 | Sanyo Electric Co., Ltd. | Power amplifier apparatus |
| KR100499850B1 (ko) * | 1996-10-31 | 2005-09-08 | 산요덴키가부시키가이샤 | 전력증폭장치 |
| US5973555A (en) * | 1996-11-19 | 1999-10-26 | Sanyo Electric Co., Ltd. | Power amplifier apparatus |
| US6127888A (en) * | 1997-10-31 | 2000-10-03 | Sanyo Electric Co., Ltd. | Power amplification device |
| JP2002353743A (ja) * | 2001-05-30 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 音声出力制御回路 |
| WO2015190030A1 (ja) * | 2014-06-12 | 2015-12-17 | 富士電機株式会社 | 演算増幅器及びこれを使用したチャージアンプ |
| JPWO2015190030A1 (ja) * | 2014-06-12 | 2017-04-20 | 富士電機株式会社 | 演算増幅器及びこれを使用したチャージアンプ |
| JP2023045602A (ja) * | 2021-09-22 | 2023-04-03 | 株式会社東芝 | 電力増幅装置 |
| US12267052B2 (en) | 2021-09-22 | 2025-04-01 | Kabushiki Kaisha Toshiba | Power amplifying device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0142149B1 (ko) | 1998-07-15 |
| DE69419957D1 (de) | 1999-09-16 |
| EP0618673A3 (en) | 1995-12-06 |
| KR940023011A (ko) | 1994-10-22 |
| JP3459442B2 (ja) | 2003-10-20 |
| US5424683A (en) | 1995-06-13 |
| EP0618673B1 (en) | 1999-08-11 |
| DE69419957T2 (de) | 2000-03-09 |
| EP0618673A2 (en) | 1994-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3459442B2 (ja) | 差動増幅回路及びそれを用いた電力増幅装置 | |
| CA1094652A (en) | Power amplifier | |
| US3319175A (en) | Electronic amplifier with power supply switching | |
| US4498057A (en) | Power amplifier with power supply switching | |
| JP2005502251A (ja) | Ｒｆ電力増幅器用のスイッチング電源 | |
| US7064607B2 (en) | Bias system and method | |
| CA1171924A (en) | Power amplifier | |
| CN100547912C (zh) | 功率乘法器系统和方法 | |
| EP0913928B1 (en) | Power amplification device | |
| KR100499850B1 (ko) | 전력증폭장치 | |
| JPS6212751B2 (ja) | ||
| KR100528107B1 (ko) | 전력증폭장치 | |
| US4520322A (en) | Power amplifier having improved power supply circuit | |
| JPH0263309A (ja) | Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 | |
| US5057790A (en) | High efficiency class A amplifier | |
| JPH06260858A (ja) | 電力増幅装置 | |
| US4647866A (en) | Audio amplifier output stage | |
| JPH07283662A (ja) | 電力増幅回路 | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JPH09294033A (ja) | 電力増幅装置 | |
| JPH06132744A (ja) | 電力増幅装置 | |
| JPS62287706A (ja) | 直流電力増幅回路 | |
| JP2002368563A (ja) | 振幅制限回路 | |
| JP3162889B2 (ja) | リミッタ回路 | |
| JPH0846448A (ja) | 電力増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |