JPH08306302A - Field emission electron source and manufacturing method thereof - Google Patents

Field emission electron source and manufacturing method thereof

Info

Publication number
JPH08306302A
JPH08306302A JP11035495A JP11035495A JPH08306302A JP H08306302 A JPH08306302 A JP H08306302A JP 11035495 A JP11035495 A JP 11035495A JP 11035495 A JP11035495 A JP 11035495A JP H08306302 A JPH08306302 A JP H08306302A
Authority
JP
Japan
Prior art keywords
electrode
cathode
electron source
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11035495A
Other languages
Japanese (ja)
Inventor
Yoshikazu Hori
義和 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11035495A priority Critical patent/JPH08306302A/en
Publication of JPH08306302A publication Critical patent/JPH08306302A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【目的】 通常のフォトリソプロセス及び半導体プロセ
スにより容易に製造が可能であり、特にリフトオフプロ
セスを用いることなく、急峻な形状のエミッタ電極を有
していると共にエミッタ電極とゲート電極との間隔がサ
ブミクロンの精度で制御可能な電界放射型電子源を提供
する。 【構成】 金属又は半導体よりなる導電性基板10の上
には、段差部11を介して低部表面12と高部表面13
とが形成されており、高部表面13と段差部11との間
に形成される鋭角な断面を持つ直線状の突出部14が陰
極となる。高部表面13の上には高部絶縁膜15Aを介
して高部電極16Aが形成されており、低部表面12の
上には低部絶縁膜15Bを介して低部電極16Bが形成
されている。陰極に対して正の電界を高部電極16A及
び低部電極16Bのうちのいずれか一方に印加すると、
陰極である直線状の突出部14から電子が放射される。
(57) [Abstract] [Purpose] It can be easily manufactured by a normal photolithography process and a semiconductor process, and has a sharp emitter electrode without using a lift-off process, and also has an emitter electrode and a gate electrode. (EN) Provided is a field emission type electron source in which the distance between and can be controlled with submicron accuracy. [Structure] On a conductive substrate 10 made of a metal or a semiconductor, a lower surface 12 and a higher surface 13 are provided via a step portion 11.
Are formed, and the linear protrusion 14 having an acute cross section formed between the high surface 13 and the step portion 11 serves as a cathode. A high electrode 16A is formed on the high surface 13 via a high insulating film 15A, and a low electrode 16B is formed on the low surface 12 via a low insulating film 15B. There is. When a positive electric field with respect to the cathode is applied to either one of the upper electrode 16A and the lower electrode 16B,
Electrons are emitted from the linear protrusion 14 that is the cathode.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、自発光の平面型表示素
子、超高速の微小真空素子又は電子線励起の固体レーザ
等への応用が期待される冷電子源である電界放射型電子
源に関し、特に、既存のシリコン等の半導体プロセスと
の整合性及び素子の均一性に優れ、かつ集積化及び低電
圧化が実現可能な電界放射型電子源に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission electron source which is a cold electron source expected to be applied to a self-luminous flat display element, an ultra-high speed micro vacuum element, an electron beam excited solid-state laser, or the like. In particular, the present invention relates to a field emission electron source which is excellent in compatibility with existing semiconductor processes such as silicon and the uniformity of elements, and which can realize integration and low voltage.

【0002】[0002]

【従来の技術】半導体に対する微細加工技術の進展によ
り、微小な電界放射型電子源の形成が可能となった。ス
ピントらがコーン型(縦型)の電界放射型電子源を提案
し、微小な電界放射型電子源が注目されるに至っている
(参考文献1:C. A. Spindt,J. Appl. Phys. Vol.39,
p.3504 (1986))。
2. Description of the Related Art Advances in fine processing technology for semiconductors have made it possible to form minute field emission electron sources. Spindt et al. Proposed a cone-type (vertical) field emission electron source, and a minute field emission electron source has been attracting attention (Reference 1: CA Spindt, J. Appl. Phys. Vol. 39). ,
p.3504 (1986)).

【0003】以下、第1の従来例として、スピントの提
案した電界放射型電子源の構造及び製造方法について図
13を参照しながら説明する。
As the first conventional example, the structure and manufacturing method of the field emission type electron source proposed by Spindt will be described below with reference to FIG.

【0004】まず、図13(a)に示すように、シリコ
ンよりなる導電性基板101上に絶縁層102及び金属
よりなるゲート電極103を順次形成した後、ゲート電
極103及び絶縁層102に円形の小穴104を通常の
フォトリソプロセスによって形成する。
First, as shown in FIG. 13A, an insulating layer 102 and a gate electrode 103 made of a metal are sequentially formed on a conductive substrate 101 made of silicon, and then the gate electrode 103 and the insulating layer 102 are formed into a circular shape. The small hole 104 is formed by a normal photolithography process.

【0005】次に、図13(b)に示すように、アルミ
ナ等よりなる犠牲層105を導電性基板101に対して
浅い角度で蒸着する。この工程によりゲート口径は縮小
すると共にゲート電極103は犠牲層105に覆われ
る。
Next, as shown in FIG. 13B, a sacrificial layer 105 made of alumina or the like is deposited on the conductive substrate 101 at a shallow angle. Through this step, the gate diameter is reduced and the gate electrode 103 is covered with the sacrificial layer 105.

【0006】次に、図13(c)に示すように、エミッ
タ電極となるモリブデン等の金属106を導電性基板1
01に対して垂直方向から蒸着する。このようにする
と、ゲート口は蒸着の進展に伴って小さくなるので、小
穴104の内部に円錐形状のエミッタ電極(陰極)10
7が形成される。
Next, as shown in FIG. 13C, a metal 106 such as molybdenum, which will be an emitter electrode, is formed on the conductive substrate 1.
01 is vapor-deposited from the vertical direction. By doing so, the gate opening becomes smaller as the vapor deposition progresses, so that the cone-shaped emitter electrode (cathode) 10 is provided inside the small hole 104.
7 is formed.

【0007】次に、図13(d)に示すように、犠牲層
105をウェットエッチングによりリフトオフして不要
の金属106を除去する。
Next, as shown in FIG. 13D, the sacrificial layer 105 is lifted off by wet etching to remove the unnecessary metal 106.

【0008】この電界放射型電子源は、ゲート電極10
3によってエミッタ電極107の先端から電子を真空中
に引き出し、引き出した電子をエミッタ電極107と対
向するように設けられたアノード電極(陽極)(図示は
省略している)により受けることによって動作する。
This field emission electron source has a gate electrode 10
3 operates by drawing electrons from the tip of the emitter electrode 107 into a vacuum and receiving the drawn electrons by an anode electrode (anode) (not shown) provided so as to face the emitter electrode 107.

【0009】また、第1の従来例と同様の縦型構造であ
って、シリコンの結晶異方性エッチング又は異方性ドラ
イエッチングと熱酸化とを用いて先端形状がより鋭いエ
ミッタ電極を形成する方法が提案されている(参考文献
2:H.F.Gray et al.,IEDM Tech.Dig.p.776,(1986)、及
び参考文献3:別井、1990年秋季信学全大論文集
5、SC−8−2(1990))。
Further, the emitter electrode having a vertical structure similar to that of the first conventional example and having a sharper tip shape is formed by using crystal anisotropic etching or anisotropic dry etching of silicon and thermal oxidation. A method has been proposed (reference 2: HFGray et al., IEDM Tech.Dig.p.776, (1986)), and reference 3: Bekei, 1990 Autumn Simplified Studies, SC- 8-2 (1990)).

【0010】以下、第2の従来例として別井らの提案し
た電界放射型電子源の構造及び作製方法について図14
を参照しながら説明する。
The structure and manufacturing method of the field emission electron source proposed by Bei, et al. As a second conventional example will be described below with reference to FIG.
Will be described with reference to.

【0011】まず、図14(a)に示すように、シリコ
ンよりなる導電性基板111上に酸化シリコン膜112
を形成した後、該酸化シリコン膜112に対してフォト
リソプロセスを施すことにより、図14(b)に示すよ
うに、円盤状のエッチングマスク113を作製する。
First, as shown in FIG. 14A, a silicon oxide film 112 is formed on a conductive substrate 111 made of silicon.
Then, a photolithography process is performed on the silicon oxide film 112 to form a disk-shaped etching mask 113 as shown in FIG. 14B.

【0012】次に、導電性基板111に対してエッチン
グマスク113を用いてサイドエッチングを伴う条件で
ドライエッチングを行なうことにより、図14(C)に
示すように、エッチングマスク113の下側に先端部が
細い立体形状体114を形成する。その後、立体形状体
114に対して熱酸化を施すことにより、立体形状体1
14を、内部のシリコンよりなるコーン形状体115と
外部の熱酸化膜116とからなる構造に変化させる。
Next, dry etching is performed on the conductive substrate 111 using the etching mask 113 under conditions involving side etching, so that the tip is formed below the etching mask 113 as shown in FIG. 14C. A three-dimensional body 114 having a thin portion is formed. After that, the three-dimensionally shaped body 114 is subjected to thermal oxidation, so that the three-dimensionally shaped body 1 is obtained.
14 is changed to a structure including a cone-shaped body 115 made of silicon inside and a thermal oxide film 116 outside.

【0013】次に、図14(d)に示すように、絶縁膜
117となる酸化シリコン、及びゲート電極118とな
る金属を、導電性基板111の表面に対して垂直方向か
ら真空蒸着することにより、導電性基板111の上にお
けるエッチングマスク113の周辺部及びエッチングマ
スク113の上に付着させる。
Next, as shown in FIG. 14D, silicon oxide to be the insulating film 117 and metal to be the gate electrode 118 are vacuum-deposited from the direction perpendicular to the surface of the conductive substrate 111. , The peripheral portion of the etching mask 113 on the conductive substrate 111 and the etching mask 113.

【0014】次に、導電性基板111を弗酸の水溶液に
浸すことにより、コーン形状体115の周辺部の熱酸化
膜116を除去する共に、絶縁膜及び金属膜が付着した
エッチングマスク113をリフトオフにより除去する
と、図14(e)に示すように、コーン形状体115よ
りなるエミッタ電極が形成され、スピント型と類似の構
造を有する電界放射型電子源を得ることができる。
Next, the conductive substrate 111 is immersed in an aqueous solution of hydrofluoric acid to remove the thermal oxide film 116 around the cone-shaped body 115 and lift off the etching mask 113 to which the insulating film and the metal film are attached. 14E, an emitter electrode made of the cone-shaped body 115 is formed as shown in FIG. 14E, and a field emission type electron source having a structure similar to the Spindt type can be obtained.

【0015】この電界放射型電子源は、第1の従来例と
同様、ゲート電極118によってエミッタ電極115の
先端から電子を真空中に引き出し、引き出した電子をエ
ミッタ電極115と対向するように設けられたアノード
電極(陽極)(図示は省略している)により受けること
によって動作する。
Like the first conventional example, this field emission electron source is provided so that electrons are drawn into a vacuum from the tip of the emitter electrode 115 by the gate electrode 118 and the extracted electrons are opposed to the emitter electrode 115. It operates by being received by an anode electrode (anode) (not shown).

【0016】これに対して、平面構造の電界放射型電子
源も提案されており( 参考文献4:伊藤ら、真空34巻
P.867 (1991) )、この平面型の電子源においては、エ
ミッタ電極、ゲート電極及びアノード電極等を同一の基
板上に形成できるので、素子構造等に関する自由度が大
きくまた容量が小さいことなどの理由により、超高速素
子への応用が期待されている。
On the other hand, a planar field emission electron source has also been proposed (Reference 4: Ito et al., Vol.
(P.867 (1991)), in this plane type electron source, since the emitter electrode, gate electrode, anode electrode, etc. can be formed on the same substrate, the degree of freedom regarding the device structure and the like are large and the capacitance is small. For this reason, application to ultra-high speed devices is expected.

【0017】以下、第3の従来例として、参考文献4に
示されている平面構造の電界放射型電子源について図1
5及び図16を参照しながら説明する。
As a third conventional example, a planar structure field emission electron source shown in Reference 4 will be described below with reference to FIG.
This will be described with reference to FIGS.

【0018】図15に示すように、第3従来例の電界放
射型電子源は、石英よりなる導電性基板121と、該導
電性基板121の上に形成された帯状のゲート電極12
2Aと、ゲート電極122Aと対向するように形成され
た櫛形状の金属箔よりなるエミッタ電極123Aとを備
えている。
As shown in FIG. 15, the field emission type electron source of the third conventional example is a conductive substrate 121 made of quartz and a strip-shaped gate electrode 12 formed on the conductive substrate 121.
2A and an emitter electrode 123A made of a comb-shaped metal foil formed so as to face the gate electrode 122A.

【0019】第3の従来例に係る電界放射型電子源は次
のようにして製造される。すなわち、図16(a)に示
すように、石英よりなる導電性基板121にエミッタ電
極となるW膜123Bを堆積した後、図16(b)に示
すように、レジストパターン124をマスクとしてW膜
123BをRIEにより所定の形状に加工する。その
後、図16(c)に示すように、導電性基板121を弗
酸の水溶液によってエッチングする。
The field emission type electron source according to the third conventional example is manufactured as follows. That is, as shown in FIG. 16A, after a W film 123B to be an emitter electrode is deposited on a conductive substrate 121 made of quartz, as shown in FIG. 16B, the resist pattern 124 is used as a mask to form the W film. 123B is processed into a predetermined shape by RIE. After that, as shown in FIG. 16C, the conductive substrate 121 is etched with an aqueous solution of hydrofluoric acid.

【0020】次に、ゲート電極となる金属膜122Bを
真空蒸着した後、図16(d)に示すように、レジスト
パターン124の上に付着した金属膜122Bをリフト
オフする。その後、図16(e)に示すように、フォト
リソプロセスによりレジストパターン125を形成した
後、該レジストパターン125をマスクとして金属膜1
22Bに対してウェットエッチングを行なうことによ
り、ゲート電極122Aを形成する。その後、図16
(f)に示すように、フォトリソプロセスによりレジス
トパターン126を形成した後、該レジストパターン1
26をマスクとしてW膜123Bに対してウェットエッ
チングを行なうことにより、櫛形形状のエミッタ電極1
23Aを形成する。その後、レジストパターン126を
除去すると、図16(g)に示すような平面構造の電界
放射型電子源が完成する。
Next, after the metal film 122B to be the gate electrode is vacuum-deposited, as shown in FIG. 16D, the metal film 122B attached on the resist pattern 124 is lifted off. Thereafter, as shown in FIG. 16E, after forming a resist pattern 125 by a photolithography process, the metal film 1 is formed using the resist pattern 125 as a mask.
22B is wet-etched to form the gate electrode 122A. After that, FIG.
As shown in (f), after forming a resist pattern 126 by a photolithography process, the resist pattern 1 is formed.
By performing wet etching on the W film 123B using 26 as a mask, the emitter electrode 1 having a comb shape is formed.
23A is formed. Then, when the resist pattern 126 is removed, a field emission type electron source having a planar structure as shown in FIG. 16G is completed.

【0021】また、本発明者は、先に、シリコン基板を
用いた平面構造のカクテルグラス構造の電界放射電子源
を提案した(参考文献5:堀ら、信学技報ED94-95,p.1
(1994-12))。シリコン基板上に形成される電界放射型
電子源はLSI等と一体集積化が可能であり新たな用途
も期待できる。
Further, the present inventor has previously proposed a field emission electron source having a cocktail glass structure having a planar structure using a silicon substrate (Reference 5: Hori et al., IEICE Tech. ED94-95, p. 1
(1994-12)). A field emission electron source formed on a silicon substrate can be integrated with an LSI or the like, and new applications can be expected.

【0022】以下、第4の従来例として、参考文献5に
示されている、シリコン基板上に形成されたカクテル構
造を持つ平面構造の電界放射型電子源について図17を
参照しながら説明する。
As a fourth conventional example, a field emission type electron source having a planar structure having a cocktail structure formed on a silicon substrate, shown in Reference 5, will be described with reference to FIG.

【0023】まず、図17(a)に示すように、シリコ
ンよりなる導電性基板131の表面に酸化シリコン膜を
形成した後、該酸化シリコン膜に対してエッチングを行
なうことにより、サブミクロン口径のドットマスク13
2を作製する。その後、ドットマスク132を用いて導
電性基板131に対してドライエッチングを行なうこと
により、図17(b)に示すように、導電性基板131
の表面に対して垂直なシリコンよりなる柱状構造体13
3を形成する。
First, as shown in FIG. 17A, a silicon oxide film is formed on the surface of a conductive substrate 131 made of silicon, and then the silicon oxide film is etched to obtain a submicron aperture. Dot mask 13
2 is produced. After that, the conductive substrate 131 is dry-etched using the dot mask 132, so that the conductive substrate 131 is removed as shown in FIG.
Columnar structure 13 made of silicon perpendicular to the surface of the
3 is formed.

【0024】次に、柱状構造体133の側面に対して異
方性エッチングを施すことにより、図17(c)に示す
ように、(331)面を含む結晶面を側面として有する
逆円錐台状の上部134Aと円錐台状の下部134Bと
からなるカクテルグラス状構造体を形成した後、図17
(d)に示すように、前記カクテルグラス状構造体の上
にゲート電極となる金属膜135及び絶縁膜136を真
空蒸着する。
Next, anisotropic etching is applied to the side surface of the columnar structure 133, so that as shown in FIG. 17C, an inverted truncated cone shape having a crystal plane including the (331) plane as a side surface. 17 after forming a cocktail glass-like structure composed of an upper part 134A of the above and a lower part 134B having a truncated cone shape.
As shown in (d), a metal film 135 to serve as a gate electrode and an insulating film 136 are vacuum-deposited on the cocktail glass structure.

【0025】次に、導電性基板131を弗酸の水溶液に
浸漬してドットマスク132をリフトオフすることによ
り、ドットマスク132の上に付着した絶縁膜136及
び金属膜135を除去すると、図17(e)に示すよう
に、上部134A及び下部134Bよりなるエミッタ電
極の上部134Aのエッジ部137から電子を放射する
カクテルグラス型の電界放射型電子源が完成する。
Next, the conductive substrate 131 is immersed in an aqueous solution of hydrofluoric acid and the dot mask 132 is lifted off to remove the insulating film 136 and the metal film 135 attached on the dot mask 132. As shown in e), a cocktail glass type field emission electron source that emits electrons from the edge portion 137 of the upper portion 134A of the emitter electrode composed of the upper portion 134A and the lower portion 134B is completed.

【0026】[0026]

【発明が解決ようとする課題】第1及び第2の従来例に
係る電界放射型電子源によると、コーン型のエミッタ電
極を高密度に集積化することが可能であり、また、エミ
ッタ電極の先端の曲率半径として20nm程度が得られ
るので、低電圧で大電流の電子源が実現可能である。
According to the field emission type electron sources according to the first and second conventional examples, it is possible to integrate the cone type emitter electrodes at a high density, and the emitter electrodes of the cone type emitter electrodes can be integrated. Since the radius of curvature of the tip is about 20 nm, an electron source with a low voltage and a large current can be realized.

【0027】しかしながら、第1の従来例によると、金
属蒸着によりエミッタ電極107を形成するため、エミ
ッタ電極107の形状、特に先端部の形状が素子の中央
部と周辺部とにおいて必然的に異なるので、電界放射型
電子源が一定以上の面積になると、均一な性能を得るこ
とができないという問題がある。また、犠牲層105を
リフトオフする必要があり、エッチング溶液中にダスト
が浮遊するので通常の半導体プロセスにおいては使用し
ないリフトオフが避けられないという問題がある。
However, according to the first conventional example, since the emitter electrode 107 is formed by vapor deposition of metal, the shape of the emitter electrode 107, especially the shape of the tip, is necessarily different between the central portion and the peripheral portion of the element. However, if the field emission type electron source has a certain area or more, there is a problem that uniform performance cannot be obtained. Further, it is necessary to lift off the sacrificial layer 105, and dust floats in the etching solution, so there is a problem that lift-off that is not used in a normal semiconductor process cannot be avoided.

【0028】第2の従来例によると、コーン形状体11
5よりなるエミッタ電極の形状が熱酸化膜116に対す
るドライエッチングの条件に左右されるので、エミッタ
電極の形状の面内バラツキを避けることができないとい
う問題がある。また、ゲート電極118の形成に蒸着法
及びリフトオフプロセスを用いるため、ゲート電極11
8のエッジ部の形状が均一でなくなると共に、第1の従
来例と同様、電界放射型電子源が一定以上の面積になる
と、均一な性能を得ることができないという問題、及び
リフトオフが避けられないという問題がある。さらに、
ゲート口径がフォトリソの解像限界に制約されるので、
低電圧化のためには電子ビーム露光やX線露光という高
価な装置を使用しなければならないという問題もある。
According to the second conventional example, the cone-shaped body 11
Since the shape of the emitter electrode made of 5 depends on the dry etching conditions for the thermal oxide film 116, there is a problem that in-plane variations in the shape of the emitter electrode cannot be avoided. Further, since the vapor deposition method and the lift-off process are used to form the gate electrode 118, the gate electrode 11
8 has a non-uniform shape of the edge portion, and like the first conventional example, if the field emission electron source has an area larger than a certain area, uniform performance cannot be obtained, and lift-off is unavoidable. There is a problem. further,
Since the gate aperture is restricted by the resolution limit of photolithography,
There is also a problem that an expensive apparatus such as electron beam exposure or X-ray exposure must be used to reduce the voltage.

【0029】第3の従来例によると、通常のフォトリソ
技術が使用でき、またエミッタ電極122Aとゲート電
極123Aとの距離がサブミクロン程度まで容易に制御
できるので、素子構造の再現性及び均一性が高いという
特徴がある。
According to the third conventional example, the ordinary photolithography technique can be used, and the distance between the emitter electrode 122A and the gate electrode 123A can be easily controlled to about submicron, so that the reproducibility and uniformity of the device structure can be improved. There is a feature that it is expensive.

【0030】ところが、第3の従来例によると、エミッ
タ電極122Aの先端の曲率半径が約40nmであるた
め、動作電圧が比較的高いという問題がある。また、金
属膜122Bの真空蒸着及びレジストパターン124に
対するリフトオフプロセスが避けられないという問題が
ある。
However, according to the third conventional example, there is a problem that the operating voltage is relatively high because the radius of curvature of the tip of the emitter electrode 122A is about 40 nm. Further, there is a problem that the vacuum deposition of the metal film 122B and the lift-off process for the resist pattern 124 cannot be avoided.

【0031】第4の従来例によると、カクテルグラス状
構造体よりなるエミッタ電極の上部134Aのエッジ部
137の形状が急峻であると共に再現性の高いエミッタ
電極を実現することができる上に、動作電圧が低いとい
う特徴を有している。
According to the fourth conventional example, an emitter electrode having a steep shape and a high reproducibility can be realized in the edge portion 137 of the upper portion 134A of the emitter electrode made of the cocktail glass structure, and the operation can be realized. It has the characteristic of low voltage.

【0032】しかしながら、金属膜135及び絶縁膜1
36の真空蒸着及びドットマスク132に対するリフト
オフプロセスが避けられないという問題がある。
However, the metal film 135 and the insulating film 1
There is a problem that the vacuum deposition of 36 and the lift-off process for the dot mask 132 are unavoidable.

【0033】以上説明したように、従来の電界放射型電
子源においては、金属の蒸着及びこれに伴うリフトオフ
プロセスが避けられないという問題があった。
As described above, the conventional field emission electron source has a problem that the metal vapor deposition and the lift-off process associated therewith are unavoidable.

【0034】前記に鑑み、本発明は、通常のフォトリソ
プロセス及び半導体プロセスにより容易に製造が可能で
あり、特にリフトオフプロセスを用いることなく、急峻
な形状のエミッタ電極を有していると共にエミッタ電極
とゲート電極との間隔がサブミクロンの精度で制御可能
である電界放射型電子源及びその製造方法を提供するこ
とを目的とする。
In view of the above, the present invention can be easily manufactured by an ordinary photolithography process and a semiconductor process, and has an emitter electrode having a steep shape and a emitter electrode without using a lift-off process. It is an object of the present invention to provide a field emission electron source in which a distance from a gate electrode can be controlled with submicron accuracy and a method for manufacturing the same.

【0035】[0035]

【課題を解決するための手段】請求項1の発明が講じた
解決手段は、電界放射型電子源を、基板上に段差部を介
して形成された低部表面及び導電性の高部表面と、前記
高部表面の上に絶縁層を介して形成され、前記陰極と対
向し且つ前記陰極と電気的に絶縁されている高部電極
と、前記低部表面の上に形成され、前記陰極と対向し且
つ前記陰極と電気的に絶縁されている低部電極と、前記
高部電極及び低部電極のうちの少なくとも1つと前記陰
極との間に電圧が印加されると前記陰極から電子を放射
する構成とするものである。
According to a first aspect of the present invention, there is provided a field emission type electron source comprising a lower surface and a conductive higher surface formed on a substrate through a step. A high electrode that is formed on the high surface via an insulating layer, faces the cathode, and is electrically insulated from the cathode; and a high electrode that is formed on the low surface and has the cathode. Electrons are emitted from the cathode when a voltage is applied between the cathode and the lower electrode facing each other and electrically insulated from the cathode, and at least one of the upper electrode and the lower electrode. It is configured to do.

【0036】請求項2の発明は、請求項1の構成に、前
記高部電極と前記低部電極とは電気的に接続されてお
り、前記高部電極及び低部電極に前記陰極に対して正の
電圧が印加される構成を付加するものである。
According to a second aspect of the invention, in the structure of the first aspect, the high electrode and the low electrode are electrically connected, and the high electrode and the low electrode are connected to the cathode. A configuration in which a positive voltage is applied is added.

【0037】請求項3の発明は、請求項1の構成に、前
記高部電極と前記低部電極とは電気的に分離されてお
り、前記高部電極と前記低部電極とに対して互いに独立
に電圧が印加される構成を付加するものである。
According to a third aspect of the present invention, in the structure of the first aspect, the high electrode and the low electrode are electrically separated from each other, and the high electrode and the low electrode are mutually separated. The configuration is such that voltages are independently applied.

【0038】請求項4の発明は、請求項3の構成に、前
記高部電極及び低部電極に印加される電圧をそれぞれ制
御することにより、前記陰極から放射され陽極に向かう
電子の量又は方向を制御する構成を付加するものであ
る。
According to a fourth aspect of the present invention, in the structure of the third aspect, the amount or direction of electrons emitted from the cathode toward the anode is controlled by controlling the voltages applied to the upper electrode and the lower electrode, respectively. A configuration for controlling the is added.

【0039】請求項5の発明は、請求項3の構成に、前
記高部電極及び低部電極のうちの一方の電極に前記陰極
に対して正の一定の電圧を印加する一方、前記高部電極
及び低部電極のうちの他方の電極に印加する電圧を変化
させることにより、前記陰極から放射され前記一方の電
極に向かう電子の量を変化させる構成を付加するもので
ある。
According to a fifth aspect of the present invention, in the structure according to the third aspect, a positive constant voltage is applied to one of the high electrode and the low electrode with respect to the cathode while the high electrode is applied. By changing the voltage applied to the other electrode of the electrode and the lower electrode, a configuration is added in which the amount of electrons emitted from the cathode and directed to the one electrode is changed.

【0040】請求項6の発明は、請求項1の構成に、前
記基板は結晶性の基板であり、前記陰極は、前記基板に
対する結晶異方性エッチングによって前記高部表面と前
記段差部との角部に鋭角に形成されている構成を付加す
るものである。
According to a sixth aspect of the present invention, in the structure according to the first aspect, the substrate is a crystalline substrate, and the cathode is formed by the crystal anisotropic etching with respect to the substrate to form the high surface and the step portion. The configuration in which the corner portion is formed at an acute angle is added.

【0041】請求項7の発明は、請求項6の構成に、前
記基板は結晶性の基板であり、前記高部表面は前記基板
の(100)面に形成されている構成を付加するもので
ある。
According to the invention of claim 7, in addition to the structure of claim 6, the substrate is a crystalline substrate, and the surface of the high portion is formed on the (100) plane of the substrate. is there.

【0042】請求項8の発明は、請求項7の構成に、前
記陰極は、前記基板に対する結晶異方性エッチングによ
って前記段差部に<011>方向に延びる(111)面
が露出することにより、鋭角な断面形状を持つ線状に形
成されている構成を付加するものである。
According to an eighth aspect of the present invention, in the structure according to the seventh aspect, the cathode is exposed to a (111) plane extending in a <011> direction by crystal anisotropic etching with respect to the substrate. The structure is added in the form of a line having an acute cross-sectional shape.

【0043】請求項9の発明は、請求項7の構成に、前
記陰極は、前記基板に対する結晶異方性エッチングによ
って前記段差部に<011>方向に延び且つ互いに直交
する(111)面が露出することにより、鋭角な断面形
状を持つ点状に形成されている構成を付加するものであ
る。
According to a ninth aspect of the present invention, in the structure according to the seventh aspect, the cathode extends in the <011> direction in the step portion by crystal anisotropic etching with respect to the substrate and the (111) planes orthogonal to each other are exposed. By doing so, a structure formed in a dot shape having an acute cross-sectional shape is added.

【0044】請求項10の発明が講じた解決手段は、電
界効果型電子源を、基板上にそれぞれ段差部を介して形
成され且つ直線状又はマトリックス状に配置された複数
の低部表面及び複数の導電性の高部表面と、前記複数の
高部表面と前記複数の段差部との角部に形成された複数
の陰極と、前記複数の高部表面の上に絶縁層を介して形
成され、前記陰極と対向し且つ前記陰極と電気的に絶縁
されている複数の高部電極と、前記複数の低部表面の上
に形成され、前記陰極と対向し且つ前記陰極と電気的に
絶縁されている複数の低部電極とを備え、前記複数の高
部電極及び複数の低部電極のうちの少なくとも一方の複
数の電極と前記複数の陰極との間に電圧が印加されると
前記複数の陰極から電子を放射する構成とするものであ
る。
According to a tenth aspect of the present invention, a field effect electron source is provided with a plurality of lower surface portions and a plurality of lower surface portions which are formed on a substrate via step portions and are arranged linearly or in a matrix. A conductive high surface, a plurality of cathodes formed at corners of the plurality of high surfaces and the plurality of step portions, and an insulating layer formed on the plurality of high surfaces. A plurality of high electrodes facing the cathode and electrically insulated from the cathode, and formed on the plurality of lower surfaces, facing the cathode and electrically insulated from the cathode. A plurality of lower electrodes, and a plurality of the plurality of high electrodes and a plurality of lower electrodes at least one of the plurality of electrodes and the plurality of cathodes when a voltage is applied between the plurality of the plurality of electrodes. The structure is such that electrons are emitted from the cathode.

【0045】請求項11の発明は、請求項10の構成
に、前記複数の高部電極と前記複数の低部電極とは電気
的に接続されており、前記複数の高部電極及び複数の低
部電極に前記陰極に対して正の電圧が印加される構成を
付加するものである。
According to an eleventh aspect of the invention, in the structure of the tenth aspect, the plurality of high electrodes and the plurality of low electrodes are electrically connected to each other, and the plurality of high electrodes and the plurality of low electrodes are electrically connected. A structure in which a positive voltage is applied to the partial electrode with respect to the cathode is added.

【0046】請求項12の発明は、請求項10の構成
に、前記複数の高部電極と前記複数の低部電極とは電気
的に分離されており、前記複数の高部電極と前記複数の
低部電極とに対して互いに独立に電圧が印加される構成
を付加するものである。
According to a twelfth aspect of the present invention, in the structure of the tenth aspect, the plurality of high electrodes and the plurality of low electrodes are electrically separated from each other, and the plurality of high electrodes and the plurality of high electrodes are separated from each other. The configuration is such that a voltage is applied to the lower electrode independently of each other.

【0047】請求項13の発明は、電界効果型電子源の
製造方法を、導電性基板の上に段差部を介して高部表面
及び低部表面を形成することにより、前記高部表面と前
記段差部との角部に陰極を形成する陰極形成工程と、前
記高部表面上に絶縁層を介して高部電極を形成すると共
に、前記低部表面上に絶縁層を介して低部電極を形成す
る電極形成工程とを備えている構成とするものである。
According to a thirteenth aspect of the present invention, in the method of manufacturing a field effect electron source, a high surface and a low surface are formed on a conductive substrate through a step portion, whereby the high surface and the high surface are formed. A cathode forming step of forming a cathode at a corner of the step and a high electrode is formed on the high surface via an insulating layer, and a low electrode is formed on the low surface via an insulating layer. And a step of forming an electrode to be formed.

【0048】請求項14の発明は、請求項13の構成
に、前記陰極形成工程は、前記導電性基板上に所定形状
のエッチングマスクを形成する第1の工程と、前記エッ
チングマスクを用いて前記導電性基板に対してエッチン
グを行なうことにより前記段差部を形成する第2の工程
とを有し、前記電極形成工程は、前記高部表面及び低部
表面の上に、基板表面に対して垂直な方向から絶縁性材
料及び導電性材料を順次蒸着することにより、前記高部
電極及び低部電極を形成する工程を有している構成を付
加するものである。
According to a fourteenth aspect of the present invention, in the structure of the thirteenth aspect, the cathode forming step includes a first step of forming an etching mask having a predetermined shape on the conductive substrate, and the etching mask is used to form the etching mask. A second step of forming the step portion by etching a conductive substrate, wherein the electrode forming step is performed on the high surface and the low surface and is perpendicular to the substrate surface. A structure having a step of forming the high electrode and the low electrode by sequentially depositing an insulating material and a conductive material from different directions is added.

【0049】請求項15の発明は、請求項13の構成
に、前記陰極形成工程は、導電性基板上に所定形状の第
1のエッチングマスクを形成する第1の工程と、前記第
1のエッチングマスクを用いて前記導電性基板に対して
エッチングを行なうことにより前記段差部を形成する第
2の工程とを有し、前記電極形成工程は、前記導電性基
板の上に絶縁層を介して導電性膜を形成する第1の工程
と、前記導電性膜の上に所定形状の第2のエッチングマ
スクを形成する第2の工程と、前記第2のエッチングマ
スクを用いて前記導電性膜に対してエッチングを行なう
ことにより前記高部電極及び低部電極を形成する第3の
工程とを有している構成を付加するものである。
According to a fifteenth aspect of the present invention, in the structure of the thirteenth aspect, the cathode forming step includes a first step of forming a first etching mask having a predetermined shape on a conductive substrate, and the first etching. A second step of forming the step portion by performing etching on the conductive substrate using a mask, wherein the electrode forming step is performed on the conductive substrate via an insulating layer. A first step of forming a conductive film, a second step of forming a second etching mask having a predetermined shape on the conductive film, and a second step of forming a second etching mask on the conductive film using the second etching mask. A third step of forming the high electrode and the low electrode by etching is added.

【0050】請求項16の発明は、請求項14又は15
の構成に、前記陰極形成工程における第2の工程は、前
記エッチングとして基板表面に垂直な方向に対して傾斜
する方向から方向異方性エッチングを行なうことによ
り、鋭角な断面形状を持つ前記角部を形成する工程を含
む構成を付加するものである。
The invention of claim 16 is the invention of claim 14 or 15.
In the second step of the cathode forming step, the corner portion having an acute cross-sectional shape is obtained by performing direction anisotropic etching from a direction inclined with respect to a direction perpendicular to the substrate surface as the etching. A configuration including a step of forming a is added.

【0051】請求項17の発明は、請求項14又は15
の構成に、前記導電性基板は結晶性の基板であり、前記
陰極形成工程における第2の工程は、前記エッチングと
して結晶異方性エッチングを行なうことにより、鋭角な
断面形状を持つ前記角部を形成する工程を含む構成を付
加するものである。
The invention of claim 17 relates to claim 14 or 15.
In the above configuration, the conductive substrate is a crystalline substrate, and the second step in the cathode forming step is to perform the crystal anisotropic etching as the etching to remove the corner portion having an acute cross-sectional shape. A structure including a forming step is added.

【0052】請求項18の発明は、請求項14又は15
の構成に、前記導電性基板は結晶性の基板であり、前記
陰極形成工程における第2の工程は、前記エッチングと
して、基板表面に垂直な方向に対して傾斜する方向から
方向異方性エッチングを行なった後、結晶異方性エッチ
ングを行なうことにより、鋭角な断面形状を持つ前記角
部を形成する工程を含む構成を付加するものである。
The invention of claim 18 relates to claim 14 or 15.
In the above configuration, the conductive substrate is a crystalline substrate, and the second step in the cathode forming step is, as the etching, directional anisotropic etching from a direction inclined with respect to a direction perpendicular to the substrate surface. After that, crystal anisotropic etching is performed to add a configuration including a step of forming the corner portion having an acute cross-sectional shape.

【0053】請求項19の発明は、請求項14又は15
の構成に、前記導電性基板は、シリコンよりなる基板で
あり、前記陰極形成工程は、前記第2の工程の後に、前
記導電性基板に対して熱処理を行なって前記段差部の表
面部分に酸化シリコン膜を形成した後、該酸化シリコン
膜を除去することにより、前記角部を急峻な断面形状に
する第3の工程を有している構成を付加するものであ
る。
The invention of claim 19 is the invention of claim 14 or 15.
In the above configuration, the conductive substrate is a substrate made of silicon, and in the cathode forming step, after the second step, the conductive substrate is heat-treated to oxidize the surface portion of the step portion. After the silicon film is formed, the silicon oxide film is removed to add a configuration having a third step of forming the corner portion into a steep sectional shape.

【0054】請求項20の発明が講じた解決手段は、電
界効果型電子源の製造方法を、シリコンよりなる導電性
基板の上に酸化シリコン膜よりなる所定形状のエッチン
グマスクを形成する第1の工程と、前記エッチングマス
クを用いて前記導電性基板に対してエッチングを行なっ
て前記導電性基板の上に段差部を介して高部表面及び低
部表面を形成することにより、前記高部表面と前記段差
部との角部に陰極を形成する第2の工程と、前記導電性
基板に対して熱処理を行なうことにより、前記高部表面
及び低部表面の上にそれぞれ絶縁層を形成すると共に前
記段差部の表面部分に酸化シリコン膜を形成する第3の
工程と、前記導電性基板の上に基板表面に対して垂直な
方向から導電性材料を蒸着することにより、前記高部表
面の上に前記絶縁層を介して高部電極を形成すると共に
前記低部表面の上に前記絶縁層を介して低部電極を形成
する第4の工程と、前記段差部の表面部分に形成された
酸化シリコン膜を除去することにより、前記角部を急峻
な断面形状にする第5の工程とを備えている構成をする
ものである。
According to a solution of the invention of claim 20, a method for manufacturing a field effect electron source is provided, wherein an etching mask having a predetermined shape made of a silicon oxide film is formed on a conductive substrate made of silicon. And a high surface by forming a high surface and a low surface on the conductive substrate via a step portion by etching the conductive substrate using the etching mask. A second step of forming a cathode at a corner of the step and a heat treatment on the conductive substrate to form an insulating layer on each of the high surface and the low surface, and A third step of forming a silicon oxide film on the surface of the step portion, and depositing a conductive material on the conductive substrate in a direction perpendicular to the substrate surface, thereby forming a conductive material on the high surface. Insulation A fourth step of forming a high electrode through the insulating layer and a low electrode through the insulating layer, and removing the silicon oxide film formed on the surface of the step portion. By doing so, a fifth step of forming the corner portion into a steep sectional shape is provided.

【0055】[0055]

【作用】請求項1の構成により、陰極は基板の高部表面
と段差部との角部に形成されているため、陰極は基板に
対するエッチングによって形成されるので、陰極の形状
はエッチング条件によって規制される。また、電極は高
部表面の上に絶縁層を介して形成されているため、陰極
と高部電極との距離は制御が容易な絶縁層の厚さによっ
て決定される。さらに、陰極は基板に対するエッチング
によって形成されるので、リフトオフプロセスを用いる
ことなく陰極を形成することができる。
According to the structure of the present invention, since the cathode is formed at the corner between the high surface and the step of the substrate, the cathode is formed by etching the substrate. Therefore, the shape of the cathode is regulated by the etching conditions. To be done. Further, since the electrode is formed on the surface of the upper portion with the insulating layer interposed therebetween, the distance between the cathode and the upper electrode is determined by the thickness of the insulating layer which can be easily controlled. Furthermore, since the cathode is formed by etching the substrate, the cathode can be formed without using a lift-off process.

【0056】高部電極と低部電極とを電気的に接続し、
陰極と対向するように陽極を別途配置する場合には、一
方及び他方の電極に同時に電圧を印加し、陽極に一方及
び他方の電極に印加される電圧よりも高い電圧を印加す
ることにより、陰極から放射される電子の大部分を陽極
に到達させることができる。
The upper electrode and the lower electrode are electrically connected,
When separately disposing the anode so as to face the cathode, by applying a voltage to one and the other electrodes at the same time and applying a voltage higher than the voltage applied to the one and the other electrodes to the anode, Most of the electrons emitted from the anode can reach the anode.

【0057】また、高部電極と低部電極とを電気的に分
離し、高部電極及び低部電極のうちの一方の電極に陰極
に対して正の電圧を印加すると該一方の低部電極が引き
出し電極として働き、高部電極及び低部電極のうちの他
方の電極に前記一方の電極よりも高い電圧を印加すると
該他方の電極は陽極として働き、陰極から放射された電
子は他方の電極に向かって走行する。そして、一方の電
極に印加する電圧を変化させることにより、陰極から放
射され他方の電極に向かう電子の量つまり陽極から陰極
に流れる電流の量を変化させることができる。また、陰
極と対向するように陽極を別途配置する場合には、一方
及び他方の電極に印加される電圧を変化させると、陰極
から放射され陽極に向かう電子の量又は方向を制御でき
る。
Further, when the high electrode and the low electrode are electrically separated and a positive voltage is applied to one of the high electrode and the low electrode with respect to the cathode, the low electrode Acts as an extraction electrode, and when a voltage higher than that of the one electrode is applied to the other electrode of the high electrode and the low electrode, the other electrode acts as an anode and the electrons emitted from the cathode emit the other electrode. Drive towards. Then, by changing the voltage applied to one electrode, the amount of electrons emitted from the cathode and directed to the other electrode, that is, the amount of current flowing from the anode to the cathode can be changed. When the anode is separately arranged so as to face the cathode, the amount or direction of electrons emitted from the cathode and directed to the anode can be controlled by changing the voltage applied to one electrode and the other electrode.

【0058】請求項6の構成により、陰極は結晶性の基
板に対する結晶異方性エッチングによって高部表面と段
差部との角度に形成されているため、鋭角な断面形状を
持つ陰極が結晶異方性エッチングにより形成される。
According to the structure of claim 6, since the cathode is formed at an angle between the upper surface and the step portion by the crystal anisotropic etching on the crystalline substrate, the cathode having an acute cross-sectional shape is crystal anisotropic. Formed by reactive etching.

【0059】請求項7の構成により、高部表面は結晶性
の基板の(100)面に形成されているため、鋭角な断
面形状を持つ陰極が結晶異方性エッチングにより確実に
形成される。
According to the structure of the seventh aspect, since the upper surface is formed on the (100) plane of the crystalline substrate, the cathode having an acute sectional shape is surely formed by the crystal anisotropic etching.

【0060】請求項8の構成により、高部表面は結晶性
基板の(100)面に形成されており、陰極は基板に対
する結晶異方性エッチングによって段差部に<011>
方向に延びる(111)面が露出することにより形成さ
れているため、鋭角な断面形状を持つ線状の陰極を再現
性良く実現できる。
According to the structure of claim 8, the upper surface is formed on the (100) plane of the crystalline substrate, and the cathode is formed on the step portion by crystal anisotropic etching of the substrate <011>.
Since the (111) plane extending in the direction is exposed, a linear cathode having an acute cross section can be realized with good reproducibility.

【0061】請求項9の構成により、高部表面は結晶性
基板の(100)面に形成されており、陰極は基板に対
する結晶異方性エッチングによって段差部に<011>
方向に延び且つ互いに直交する(111)面が露出する
ことにより形成されているため、鋭角な断面形状を持つ
点状の陰極を再現性良く実現できる。
According to the structure of claim 9, the upper surface is formed on the (100) plane of the crystalline substrate, and the cathode is formed on the step portion by crystal anisotropic etching of the substrate <011>.
Since the (111) planes extending in the direction and orthogonal to each other are exposed, a dot-shaped cathode having an acute cross-sectional shape can be realized with good reproducibility.

【0062】請求項10の構成により、基板上にそれぞ
れ段差部を介して直線状又はマトリックス状に複数の低
部表面及び複数の導電性の高部表面を配置し、複数の高
部表面と複数の段差部との角部に複数の陰極を形成、複
数の高部表面の上に絶縁層を介して複数の高部電極を形
成し、複数の低部表面の上に複数の低部電極と形成した
ため、陰極と引き出し電極との組み合わせよりなる単体
の電子源を直線状又はマトリックス状に効率良く配列さ
せることができる。
According to the structure of claim 10, a plurality of lower surface portions and a plurality of conductive upper surface portions are arranged linearly or in a matrix on the substrate through the step portions, and the plurality of higher surface portions and the plurality of higher surface portions are arranged. Forming a plurality of cathodes at the corners of the step portion, forming a plurality of high-part electrodes on the plurality of high-part surfaces through an insulating layer, and forming a plurality of low-part electrodes on the plurality of low-part surfaces. Since it is formed, a single electron source including a combination of the cathode and the extraction electrode can be efficiently arranged in a straight line or a matrix.

【0063】高部電極と低部電極とを電気的に接続する
と、高部電極及び低部電極の両方が電子の引き出し電極
として働くので、陰極から放射され別途設けられた陽極
に向かう電子の量を大きくして陽極から陰極に流れる電
流量を大きくすることができる。
When the upper electrode and the lower electrode are electrically connected, both the upper electrode and the lower electrode act as electron extraction electrodes, so that the amount of electrons emitted from the cathode and directed to the separately provided anode is increased. Can be increased to increase the amount of current flowing from the anode to the cathode.

【0064】高部電極と低部電極とを電気的に分離する
と、高部電極及び低部電極のうちの一方の電極に陰極に
対して正の電圧を印加すると該一方の低部電極が引き出
し電極として働き、高部電極及び低部電極のうちの他方
の電極に前記一方の電極よりも高い電圧を印加すると該
他方の電極は陽極として働き、陰極から放射された電子
は他方の電極に向かって走行する。そして、一方の電極
に印加する電圧を変化させることにより、陰極から放射
され他方の電極に向かう電子の量つまり陽極から陰極に
流れる電流量を変化させることができる。また、陰極と
対向するように陽極を別途配置する場合には、一方及び
他方の電極に印加される電圧を変化させると、陰極から
放射され陽極に向かう電子の量又は方向を制御できる。
When the high electrode and the low electrode are electrically separated, when one of the high electrode and the low electrode is applied with a positive voltage with respect to the cathode, the low electrode is pulled out. When a voltage higher than that of the one electrode is applied to the other electrode of the upper electrode and the lower electrode, the other electrode functions as an anode, and the electrons emitted from the cathode are directed to the other electrode. Run. Then, by changing the voltage applied to one electrode, the amount of electrons emitted from the cathode and traveling to the other electrode, that is, the amount of current flowing from the anode to the cathode can be changed. When the anode is separately arranged so as to face the cathode, the amount or direction of electrons emitted from the cathode and directed to the anode can be controlled by changing the voltage applied to one electrode and the other electrode.

【0065】請求項13の構成により、導電性基板上に
段差部を介して高部表面と低部表面とを形成し、高部表
面と段差部との角部に陰極を形成するため、陰極をリフ
トオフプロセスを用いることなく形成できる。また、高
部電極を高部表面の上に絶縁層を介して形成するため、
陰極と高部電極との距離を制御が容易な絶縁層の厚さに
よって決定することができる。
According to the thirteenth aspect, the high surface and the low surface are formed on the conductive substrate through the step portion, and the cathode is formed at the corner between the high surface and the step portion. Can be formed without using a lift-off process. In addition, since the high electrode is formed on the high surface through the insulating layer,
The distance between the cathode and the upper electrode can be determined by the thickness of the insulating layer, which can be easily controlled.

【0066】請求項14の構成により、段差部を、導電
性基板上に形成されたエッチングマスクを用いてエッチ
ングを行なうことにより形成するため、段差部の形状を
エッチング条件によって決定することができる。また、
高部表面及び低部表面の上に、基板表面に対して垂直な
方向から絶縁性材料及び導電性材料を順次蒸着すること
により高部電極及び低部電極を形成するため、段差部に
より隔てられた高部電極及び低部電極を自己整合的に形
成することができる。
According to the structure of the fourteenth aspect, since the step portion is formed by etching using the etching mask formed on the conductive substrate, the shape of the step portion can be determined by the etching conditions. Also,
Since the high electrode and the low electrode are formed by sequentially depositing the insulating material and the conductive material on the high surface and the low surface in the direction perpendicular to the substrate surface, the high electrode and the low electrode are separated by the step. The high electrode and the low electrode can be formed in a self-aligned manner.

【0067】請求項15の構成により、段差部を、導電
性基板上に形成された第1のエッチングマスクを用いて
エッチングを行なうことにより形成するため、段差部の
形状をエッチング条件によって決定することができる。
また、導電性基板の上に絶縁層を介して形成された導電
性膜を所定形状の第2のエッチングマスクを用いてエッ
チングを行なうことにより高部電極及び低部電極を形成
するため、高部電極と低部電極との距離をエッチングマ
スクにより制御できる。
According to the structure of the fifteenth aspect, since the step portion is formed by performing etching using the first etching mask formed on the conductive substrate, the shape of the step portion is determined by the etching conditions. You can
In addition, since the high electrode and the low electrode are formed by etching the conductive film formed on the conductive substrate via the insulating layer using the second etching mask having a predetermined shape, the high electrode is formed. The distance between the electrode and the lower electrode can be controlled by the etching mask.

【0068】請求項16の構成により、基板表面に垂直
な方向に対して傾斜する方向から方向異方性エッチング
を行なうことにより段差部を形成するため、鋭角な断面
形状を持つ陰極を方向異方性エッチングにより形成する
ことができる。
According to the structure of the sixteenth aspect, since the step portion is formed by performing the direction anisotropic etching from the direction inclined with respect to the direction perpendicular to the substrate surface, the cathode having the acute sectional shape is anisotropically oriented. It can be formed by reactive etching.

【0069】請求項17の構成により、結晶性基板に対
して結晶異方性エッチングを行なうことにより段差部を
形成するため、鋭角な断面形状を持つ陰極を方向異方性
エッチングにより形成することができる。
According to the seventeenth aspect, since the step portion is formed by performing the crystal anisotropic etching on the crystalline substrate, the cathode having the acute sectional shape can be formed by the direction anisotropic etching. it can.

【0070】請求項18の構成により、結晶性基板に対
して方向異方性エッチング及び結晶異方性エッチングを
併用して段差部を形成するため、均一な断面形状の陰極
を簡易且つ再現性良く実現することができる。
According to the eighteenth aspect, since the step portion is formed on the crystalline substrate by using the direction anisotropic etching and the crystal anisotropic etching together, a cathode having a uniform cross section can be easily and reproducibly formed. Can be realized.

【0071】請求項19の構成により、シリコンよりな
る導電性基板の段差部に対して熱処理を施して該段差部
の表面部分に酸化シリコン膜を形成した後、該酸化シリ
コン膜を除去するため、急峻な断面形状を持つ陰極を簡
易に実現することができる。請求項20の構成により、
シリコンよりなる導電性基板に対してエッチングマスク
を用いてエッチングを行なって導電性基板の上に段差部
を介して高部表面及び低部表面を形成するため、段差部
つまり陰極の形状をエッチング条件によって決定するこ
とができると共に、陰極をリフトオフプロセスを用いる
ことなく形成することができる。また、導電性基板の上
に基板表面に対して垂直な方向から導電性材料を蒸着す
ることにより、高部表面の上に絶縁層を介して高部電極
を形成すると共に低部表面の上に絶縁層を介して低部電
極を形成するため、高部電極及び低部電極を段差部を介
して自己整合的に形成することができると共に、陰極と
高部電極との距離を制御が容易な絶縁層の厚さによって
決定することができる。さらに、シリコンよりなる段差
部に対して熱処理を施して該段差部の表面部分に酸化シ
リコン膜を形成した後、該酸化シリコン膜を除去するた
め、急峻な断面形状を持つ陰極を簡易に実現することが
できる。
According to the structure of claim 19, heat treatment is applied to the step portion of the conductive substrate made of silicon to form a silicon oxide film on the surface portion of the step portion, and then the silicon oxide film is removed. It is possible to easily realize a cathode having a steep sectional shape. According to the structure of claim 20,
Etching is performed on a conductive substrate made of silicon using an etching mask to form a high surface and a low surface on the conductive substrate through the step, so that the step, that is, the shape of the cathode is used as an etching condition. And the cathode can be formed without using a lift-off process. In addition, by depositing a conductive material on the conductive substrate in a direction perpendicular to the substrate surface, a high electrode is formed on the high surface via an insulating layer and a high electrode is formed on the low surface. Since the lower electrode is formed via the insulating layer, the upper electrode and the lower electrode can be formed in a self-aligned manner via the step portion, and the distance between the cathode and the upper electrode can be easily controlled. It can be determined by the thickness of the insulating layer. Further, after heat-treating the step portion made of silicon to form a silicon oxide film on the surface portion of the step portion, the silicon oxide film is removed, so that a cathode having a steep cross-sectional shape can be easily realized. be able to.

【0072】[0072]

【実施例】以下、本発明の各実施例に係る電界放射型電
子放射源及びその製造方法について図面を参照しながら
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Field emission type electron emission sources according to respective examples of the present invention and manufacturing methods thereof will be described below with reference to the drawings.

【0073】図1は本発明の第1実施例に係る電界放射
型電子源の構造を示しており、図1に示すように、金属
又は半導体よりなる導電性基板10の上には、段差部1
1を介して低部表面12と高部表面13とが形成されて
おり、高部表面13と段差部11との間に形成される鋭
角な断面を持つ直線状の突出部14が陰極となる。高部
表面13の上には高部絶縁膜15Aを介して高部電極1
6Aが形成されており、低部表面12の上には低部絶縁
膜15Bを介して低部電極16Bが形成されている。
FIG. 1 shows the structure of a field emission electron source according to the first embodiment of the present invention. As shown in FIG. 1, a step portion is formed on a conductive substrate 10 made of metal or semiconductor. 1
1, a lower surface 12 and a higher surface 13 are formed, and a linear protrusion 14 having an acute cross section formed between the higher surface 13 and the step portion 11 serves as a cathode. . The upper electrode 1 is provided on the upper surface 13 with a high insulating film 15A interposed therebetween.
6A is formed, and the lower electrode 16B is formed on the lower surface 12 via the lower insulating film 15B.

【0074】陰極に対して正の電界を高部電極16A及
び低部電極16Bのうちのいずれか一方に印加すると、
陰極である直線状の突出部14から電子が放射される。
例えば、高部電極16A及び低部電極16Bに同時に電
圧を印加すると共に、突出部14と対向するように設け
られた図示しない陽極に、高部電極16A及び低部電極
16Bに印加される電圧よりも高い正の電圧を印加する
ことにより、陰極から放射される電子の大部分を陽極に
到達させることができる。
When a positive electric field with respect to the cathode is applied to either one of the upper electrode 16A and the lower electrode 16B,
Electrons are emitted from the linear protrusion 14 that is the cathode.
For example, a voltage is applied to the high electrode 16A and the low electrode 16B at the same time, and a voltage not applied to the high electrode 16A and the low electrode 16B is applied to an anode (not shown) provided so as to face the protrusion 14. By applying a high positive voltage, most of the electrons emitted from the cathode can reach the anode.

【0075】また、高部電極16A及び低部電極16B
にそれぞれ独立に電圧を印加することにより、陰極から
放射された電子の量及び方向を制御することができる。
Further, the high electrode 16A and the low electrode 16B
It is possible to control the amount and direction of electrons emitted from the cathode by applying a voltage to each of the electrodes independently.

【0076】また、高部電極16A及び低部電極16B
のうちのいずれか一方の電極、例えば低部電極16Bを
陽極とし、他方の電極、例えば高部電極16Aを制御電
極とすることにより、微小な真空3極管素子が実現で
き、制御電極に印加する電圧を変調することにより、陰
極から陽極に向けて放射される電子の量又は方向を変調
することができる。本電子源においては、電子が走行す
る真空中の距離がサブミクロン程度と非常に短いために
高速動作が期待される。また、陽極の表面に発光色の異
なる複数の蛍光体等を設けると、制御電極に印加する電
圧により発光色を変化させることも可能である。
Further, the high electrode 16A and the low electrode 16B
By using one of the electrodes, for example, the lower electrode 16B as an anode and the other electrode, for example, the higher electrode 16A as a control electrode, a minute vacuum triode element can be realized and applied to the control electrode. By modulating the applied voltage, the amount or direction of electrons emitted from the cathode to the anode can be modulated. This electron source is expected to operate at high speed because the distance in which electrons travel in a vacuum is extremely short, about submicron. Further, by providing a plurality of phosphors having different emission colors on the surface of the anode, it is possible to change the emission color by the voltage applied to the control electrode.

【0077】以下、第1実施例に係る電界放射型電子源
の第1の製造方法について図2を参照しながら説明す
る。
The first method of manufacturing the field emission electron source according to the first embodiment will be described below with reference to FIG.

【0078】まず、シリコンよりなる導電性基板10の
表面を熱酸化することにより、図2(a)に示すよう
に、導電性基板10の表面部に酸化シリコン膜17Aを
形成した後、該酸化シリコン膜17Aに対してフォトリ
ソグラフィーを行なうことにより、図2(b)に示すよ
うに、直線状の境界部を有するエッチング保護用のマス
ク17Bを形成する。
First, the surface of the conductive substrate 10 made of silicon is thermally oxidized to form a silicon oxide film 17A on the surface portion of the conductive substrate 10 as shown in FIG. By performing photolithography on the silicon film 17A, as shown in FIG. 2B, an etching protection mask 17B having a linear boundary portion is formed.

【0079】次に、導電性基板10の表面におけるマス
ク17Bに露出した領域に対して斜め方向(図2におけ
る右上方向)から方向異方性ドライエッチングを施すこ
とにより、図2(c)に示すように、低部表面12、高
部表面13、該高部表面13に対して鋭角に交差する段
差部11、及び高部表面13と段差部11との角部に突
出部14を形成する。
Then, the region exposed on the mask 17B on the surface of the conductive substrate 10 is subjected to direction anisotropic dry etching from an oblique direction (upper right direction in FIG. 2), as shown in FIG. 2C. As described above, the lower surface 12, the high surface 13, the step portion 11 that intersects the high surface 13 at an acute angle, and the protrusions 14 are formed at the corners between the high surface 13 and the step portion 11.

【0080】次に、マスク17Bを除去した後、高部表
面13及び低部表面12に対してほぼ垂直な方向から蒸
着を行なうことにより、高部表面13の上に高部絶縁膜
15Aを介して高部電極16Aを形成すると共に、低部
表面12の上に低部絶縁膜15Bを介して低部電極16
Bを形成する。この場合、突出部14が蒸着マスクとし
て働くので、低部表面12の上における段差部11の近
傍には蒸着膜が付着せず、高部表面13の上の高部電極
16Aと低部表面12の上の低部電極16Bとは、互い
に明確に分離され且つ陰極である突出部14を介して互
いに対向する。突出部14と高部電極16A及び低部電
極16Bとの距離は、高部絶縁膜15A、低部絶縁膜1
5B、高部電極16A及び低部電極16Bの厚さ及び蒸
着方向により制御できる。
Next, after removing the mask 17B, vapor deposition is performed in a direction substantially perpendicular to the upper surface 13 and the lower surface 12 to form a high insulating film 15A on the high surface 13. 16A of the lower electrode is formed on the lower surface 12 with the lower insulating film 15B interposed therebetween.
Form B. In this case, since the protrusion 14 functions as a vapor deposition mask, the vapor deposition film does not adhere to the lower surface 12 in the vicinity of the step portion 11, and the high electrode 16A and the low surface 12 on the high surface 13 are not deposited. The lower electrode 16B on the upper side of the upper surface is clearly separated from each other and faces each other via the protruding portion 14 which is the cathode. The distance between the protruding portion 14 and the high electrode 16A and the low electrode 16B is the same as that of the high insulating film 15A and the low insulating film 1.
5B, the thickness of the upper electrode 16A and the lower electrode 16B and the vapor deposition direction.

【0081】次に、導電性基板10を弗酸系の水溶液
(異方性エッチング溶液)に浸すことにより、突出部1
4の近傍の高部絶縁膜15A及び低部絶縁膜15Bを後
退させると、急峻に突出した突出部14よりなる陰極を
形成することができる。
Next, the conductive substrate 10 is dipped in a hydrofluoric acid-based aqueous solution (anisotropic etching solution) to form the protrusions 1.
When the high-part insulating film 15A and the low-part insulating film 15B in the vicinity of 4 are set back, it is possible to form a cathode composed of the projecting parts 14 which are projected sharply.

【0082】第1実施例に係る電界放射型電子源におい
て、高部電極16A及び低部電極16Bと導電性基板1
0との間に電圧を印加すると、電界効果により突出部1
4よりなる陰極から段差部11と垂直な方向に電子が放
射される。
In the field emission electron source according to the first embodiment, the upper electrode 16A, the lower electrode 16B and the conductive substrate 1 are used.
When a voltage is applied between the protruding portion 1 and the
Electrons are emitted from the cathode made of 4 in a direction perpendicular to the step portion 11.

【0083】尚、斜方向からのドライエッチングの後
に、導電性基板10に対して熱酸化を行なうことによ
り、段差部11の表面部分に酸化シリコン膜を形成し、
その直後又は蒸着により高部電極16A及び低部電極1
6Bを形成した後に、弗酸の水溶液により段差部11の
表面部分の酸化シリコン膜を除去すると、一層急峻な断
面形状を持つ突出部14が形成される。
After the dry etching from the oblique direction, the conductive substrate 10 is thermally oxidized to form a silicon oxide film on the surface of the step portion 11.
Immediately thereafter or by evaporation, the upper electrode 16A and the lower electrode 1
After forming 6B, if the silicon oxide film on the surface portion of the step portion 11 is removed with an aqueous solution of hydrofluoric acid, the protrusion 14 having a steeper cross-sectional shape is formed.

【0084】また、前記第1実施例においては、導電性
基板10としては、シリコン基板を用いたが、これに代
えて、金属よりなる基板又は導電性の材料が表面に形成
されたガラス基板等の絶縁性基板を用いてもよい。
In the first embodiment, the silicon substrate is used as the conductive substrate 10. However, instead of this, a substrate made of metal or a glass substrate having a conductive material formed on its surface is used. You may use the insulating substrate.

【0085】また、前記第1の製造方法においては、段
差部11の形成に斜方向からの方向異方性ドライエッチ
ングを用いたが、導電性基板10として半導体等の結晶
基板を用いる場合には、結晶異方性エッチングを用いて
急峻な断面形状を有する突出部14を形成してもよい。
この場合には、陰極となる突出部14の断面形状が結晶
面の方位により決定されるので、再現性の高い特性を有
する電子源を作製することが可能となる。半導体よりな
る導電性基板を用い、結晶異方性エッチング法により段
差部を形成する場合には、高部電極の周辺部の全ての角
部に急峻な断面形状を持つ突出部を形成することも可能
であり、複数の電子源を高密度に集積することも容易と
なる。
In the first manufacturing method, the anisotropic anisotropic dry etching from the oblique direction is used for forming the step portion 11. However, when a crystalline substrate such as a semiconductor is used as the conductive substrate 10, Alternatively, the protrusion 14 having a steep cross-sectional shape may be formed by using crystal anisotropic etching.
In this case, since the cross-sectional shape of the protrusion 14 serving as the cathode is determined by the orientation of the crystal plane, it is possible to manufacture an electron source having highly reproducible characteristics. When a stepped portion is formed by a crystal anisotropic etching method using a conductive substrate made of a semiconductor, it is possible to form a protruding portion having a steep cross-sectional shape at all corners around the high electrode. This is possible, and it becomes easy to integrate a plurality of electron sources with high density.

【0086】以下、本発明の第1実施例に係る電界放射
型電子源の第2の製造方法について図3を参照しながら
説明する。
The second manufacturing method of the field emission electron source according to the first embodiment of the present invention will be described below with reference to FIG.

【0087】まず、シリコンよりなる導電性基板30の
表面を熱酸化して導電性基板30の表面部に酸化シリコ
ン膜を形成した後、該酸化シリコン膜に対してフォトリ
ソグラフィーを行なうことにより、図3(a)に示すよ
うに、直線状の境界部を有するエッチング保護用の第1
のマスク37を形成する。
First, the surface of the conductive substrate 30 made of silicon is thermally oxidized to form a silicon oxide film on the surface portion of the conductive substrate 30, and then the photolithography is performed on the silicon oxide film. As shown in FIG. 3 (a), there is a first boundary for etching protection for etching protection.
The mask 37 of is formed.

【0088】次に、導電性基板30の表面における第1
のマスク37に露出した領域に対して基板表面に対して
垂直方向又は斜め方向からドライエッチングを行なうこ
とにより、図3(b)に示すように、導電性基板30の
上に、段差部31及び該段差部31の両側に位置する低
部表面32及び高部表面33を形成する。
Next, the first on the surface of the conductive substrate 30
3B, dry etching is performed on the region exposed to the mask 37 from a direction perpendicular to the substrate surface or an oblique direction, so that as shown in FIG. A lower surface 32 and a higher surface 33 located on both sides of the step portion 31 are formed.

【0089】次に、第1のマスク37を除去した後、図
3(c)に示すように、熱酸化法により、高部表面3
3、段差部31及び低部表面32の表面部分に熱酸化膜
35を形成し、該熱酸化膜35の上にスパッタ法により
金属膜36を蒸着する。その後、段差部31を挟んで1
μm以下の間隔をおいて高部電極36A及び低部電極3
6Bが配置されるように、金属膜36の上にレジストに
よりエッチング保護用の第2のマスク38を形成する。
Next, after removing the first mask 37, as shown in FIG. 3C, the upper surface 3 is formed by thermal oxidation.
3, a thermal oxide film 35 is formed on the surface portions of the step portion 31 and the lower surface 32, and a metal film 36 is deposited on the thermal oxide film 35 by a sputtering method. After that, 1 step across the step 31
Higher part electrode 36A and lower part electrode 3 with an interval of μm or less
A second mask 38 for etching protection is formed on the metal film 36 by a resist so that 6B is arranged.

【0090】次に、第2のマスク38を用いて金属膜3
6に対してドライエッチングを行なうことにより、図3
(d)に示すように、段差部31の近傍の金属膜36及
び熱酸化膜35を除去して、高部電極36A、低部電極
36B、高部絶縁膜35A及び低部絶縁膜35Bを形成
する。
Next, the metal film 3 is formed using the second mask 38.
6 by performing dry etching on FIG.
As shown in (d), the metal film 36 and the thermal oxide film 35 near the step portion 31 are removed to form a high electrode 36A, a low electrode 36B, a high insulating film 35A, and a low insulating film 35B. To do.

【0091】次に、第2のマスク38を残存させた状態
で斜め方向(図3における右上方)から方向異方性ドラ
イエッチングを行なって、図3(e)に示すように、高
部表面33と段差部31との間に鋭角な断面形状を有す
る突出部34を形成した後、第2のマスク38を除去す
る。その後、導電性基板30を弗酸系の水溶液に浸すこ
とにより、高部絶縁膜35Aにおける突出部34の近傍
を後退させると、突出部34が露出する。
Next, with the second mask 38 left, directional anisotropic dry etching is carried out from an oblique direction (upper right in FIG. 3), and as shown in FIG. After forming the protrusion 34 having an acute cross-sectional shape between the step 33 and the step 31, the second mask 38 is removed. Then, the conductive substrate 30 is dipped in a hydrofluoric acid-based aqueous solution to retreat the vicinity of the protruding portion 34 in the high insulating film 35A, and the protruding portion 34 is exposed.

【0092】第2の製造方法により得られる電界放射型
電子源においても、導電性基板30と高部電極36A及
び低部電極36Bとの間に電圧を印加すると、電界効果
により、陰極である突出部34から電子が放射される。
Also in the field emission electron source obtained by the second manufacturing method, when a voltage is applied between the conductive substrate 30 and the upper electrode 36A and the lower electrode 36B, the protrusion as a cathode is produced due to the field effect. Electrons are emitted from the section 34.

【0093】尚、方向異方性ドライエッチングの後に、
導電性基板30に対して熱酸化を行なうことにより、段
差部31の表面部分に酸化シリコン膜を形成し、その直
後又は蒸着により高部電極36A及び低部電極36Bを
形成した後に、弗酸の水溶液により段差部31の表面部
分22の酸化シリコン膜を除去すると、一層急峻な断面
形状を持つ突出部34が形成される。
After the direction anisotropic dry etching,
Thermal oxidation is performed on the conductive substrate 30 to form a silicon oxide film on the surface of the step portion 31. Immediately thereafter or after forming the high electrode 36A and the low electrode 36B by vapor deposition, When the silicon oxide film on the surface portion 22 of the step portion 31 is removed by an aqueous solution, the protrusion 34 having a steeper cross-sectional shape is formed.

【0094】また、前記第2の製造方法においては、導
電性基板30として、シリコン基板を用いたが、これに
代えて、金属よりなる基板又は導電性の材料が表面に形
成されたガラス基板等の絶縁性基板を用いてもよい。
Further, in the second manufacturing method, the silicon substrate is used as the conductive substrate 30, but instead of this, a substrate made of metal or a glass substrate having a conductive material formed on its surface, or the like. You may use the insulating substrate.

【0095】また、前記第2の製造方法においては、段
差部31の形成に斜め方向からの方向異方性ドライエッ
チングを用いたが、導電性基板30として半導体等の結
晶基板を用いる場合には、結晶異方性エッチングを用い
て急峻な断面形状を有する突出部34を形成してもよ
い。この場合には、陰極となる突出部34の断面形状が
結晶面の方位により決定されるので、再現性の高い特性
を有する電子源を作製することが可能となる。
Further, in the second manufacturing method, direction anisotropic dry etching from an oblique direction is used for forming the step portion 31, but when a crystal substrate such as a semiconductor is used as the conductive substrate 30, Alternatively, the protrusion 34 having a steep cross-sectional shape may be formed by using crystal anisotropic etching. In this case, since the cross-sectional shape of the protrusion 34 serving as the cathode is determined by the orientation of the crystal plane, it is possible to manufacture an electron source having highly reproducible characteristics.

【0096】以下、本発明の第1実施例に係る電界放射
型電子源の第3の製造方法について図4を参照しながら
説明する。
The third method of manufacturing the field emission electron source according to the first embodiment of the present invention will be described below with reference to FIG.

【0097】まず、シリコンよりなる導電性基板60の
表面を熱酸化することにより、図4(a)に示すよう
に、導電性基板60の表面部に酸化シリコン膜67Aを
形成した後、該酸化シリコン膜67Aに対してフォトリ
ソグラフィーを行なうことにより、図4(b)に示すよ
うに、直線状の境界部を有するエッチング保護用のマス
ク67Bを形成する。
First, the surface of the conductive substrate 60 made of silicon is thermally oxidized to form a silicon oxide film 67A on the surface portion of the conductive substrate 60 as shown in FIG. By performing photolithography on the silicon film 67A, as shown in FIG. 4B, an etching protection mask 67B having a linear boundary portion is formed.

【0098】次に、導電性基板60の表面におけるマス
ク67Bに露出した領域に対して斜め方向(図4におけ
る右上方向)から方向異方性ドライエッチングを施すこ
とにより、図4(c)に示すように、低部表面62、高
部表面63、該高部表面63に対して鋭角に交差する段
差部61、及び高部表面63と段差部61との角部に突
出部64を形成する。
Next, as shown in FIG. 4C, directional anisotropic dry etching is performed from the oblique direction (upper right direction in FIG. 4) on the region exposed on the mask 67B on the surface of the conductive substrate 60. As described above, the lower surface 62, the higher surface 63, the step portion 61 that intersects the higher surface 63 at an acute angle, and the protrusion 64 is formed at the corner between the high surface 63 and the step portion 61.

【0099】次に、マスク67Bを残存させたまま熱酸
化することにより、段差部61及び底部表面62に熱酸
化膜65を形成する。このようにすると、段差部61と
高部表面63との角部には急峻な断面形状を持つ突出部
64が形成される。尚、マスク67Bの厚さによっては
高部表面63にも薄い熱酸化膜が形成されることがあ
る。
Next, the thermal oxidation film 65 is formed on the step portion 61 and the bottom surface 62 by performing thermal oxidation while leaving the mask 67B. By doing so, the protrusion 64 having a steep cross-sectional shape is formed at the corner between the step 61 and the upper surface 63. A thin thermal oxide film may be formed on the upper surface 63 depending on the thickness of the mask 67B.

【0100】次に、蒸着法により金属膜を高部表面63
及び底部表面62に付着すると、図4(d)に示すよう
に、高部電極66A及び低部電極66Bが形成される。
Next, a metal film is formed on the upper surface 63 by vapor deposition.
And the bottom surface 62, a high electrode 66A and a low electrode 66B are formed as shown in FIG. 4 (d).

【0101】次に、導電性基板60を弗酸系の水溶液
(異方性エッチング溶液)に浸すことにより、マスク6
7B及び熱酸化膜65を除去すると共に、図4(e)に
示すように、高部電極66Aよりも後退した高部絶縁膜
65A及び低部電極66Bよりも後退した低部絶縁膜6
5Bを形成する。これにより、急峻な断面形状を持つ突
出部64を露出させることができる。すなわち、方向異
方性ドライエッチングにより鋭角にされた突出部64は
熱酸化処理によって急峻な断面形状にされ、これによ
り、低電圧で動作させることが可能となる。
Next, the conductive substrate 60 is dipped in a hydrofluoric acid-based aqueous solution (anisotropic etching solution) to form the mask 6
7B and the thermal oxide film 65 are removed, and as shown in FIG. 4E, the high part insulating film 65A receding from the high part electrode 66A and the low part insulating film 6 receding from the low part electrode 66B.
5B is formed. This makes it possible to expose the protrusion 64 having a steep cross-sectional shape. That is, the projecting portion 64 having an acute angle by the directional anisotropic dry etching is formed into a steep cross-sectional shape by the thermal oxidation process, and thus it is possible to operate at a low voltage.

【0102】尚、第3の製造方法においては、段差部6
1を形成するのに方向異方性ドライエッチングを用いた
が、これに代えて、導電性基板としてシリコンの結晶板
を用い、結晶異方性エッチングにより段差部を形成する
ことも可能である。
In the third manufacturing method, the step portion 6
Although directional anisotropic dry etching was used to form No. 1, instead of this, it is also possible to use a silicon crystal plate as the conductive substrate and form the step portion by crystal anisotropic etching.

【0103】図5は本発明の第2実施例に係る電界放射
型電子源の構造を示しており、該第2実施例は、結晶面
により鋭角な断面を持つ陰極が形成される場合である。
図5に示すように、面方位が(100)であるシリコン
基板よりなる導電性基板20の上に、所定の間隔をおい
て<011>方向に延び且つ(111)面よりなるV字
状の側面を有する複数の段差部21が形成されており、
各段差部21の両側には帯状の低部表面22及び高部表
面23が交互に形成されている。各高部表面23の上に
は高部絶縁膜25Aを介して高部電極26Aが形成さ
れ、各低部表面22の上には低部絶縁膜25Bを介して
低部電極26Bが形成されている。(100)面の高部
平面23と(111)面の段差部21との間の角部には
鋭角な断面形状を持ち直線状に延びる突出部24が形成
されており、該突出部24により陰極が構成されてい
る。
FIG. 5 shows the structure of a field emission electron source according to the second embodiment of the present invention, which is a case where a cathode having an acute cross section is formed by a crystal plane. .
As shown in FIG. 5, on a conductive substrate 20 made of a silicon substrate having a plane orientation of (100), a V-shaped surface having a (111) plane extending in the <011> direction at a predetermined interval. A plurality of step portions 21 having side surfaces are formed,
On both sides of each step 21, strip-shaped lower surface 22 and higher surface 23 are formed alternately. A high electrode 26A is formed on each high surface 23 via a high insulating film 25A, and a low electrode 26B is formed on each low surface 22 via a low insulating film 25B. There is. A protrusion 24 having a sharp cross-sectional shape and extending linearly is formed at a corner between the high plane 23 of the (100) plane and the step 21 of the (111) plane. A cathode is constructed.

【0104】第2実施例に係る電界放射型電子源におい
ても、第1の実施例と同様、陰極に対して正の電界を高
部電極26A及び低部電極26Bの少なくとも一方に印
加すると、陰極である直線状の突出部24から電子が放
射される。
In the field emission electron source according to the second embodiment, as in the first embodiment, when a positive electric field is applied to at least one of the high electrode 26A and the low electrode 26B with respect to the cathode, Electrons are radiated from the linear protrusion 24 that is.

【0105】以下、第2実施例に係る電界放射型電子源
の製造方法を図6を参照しながら説明する。
Hereinafter, a method of manufacturing the field emission electron source according to the second embodiment will be described with reference to FIG.

【0106】まず、面方位が(100)であるシリコン
基板よりなる導電性基板20の表面に酸化シリコン膜を
形成した後、該酸化シリコン膜に対してフォトリソグラ
フィーを行なうことにより、図6(a)に示すように、
シリコン基板表面の<011>方向に沿って境界部を有
する帯状のエッチング保護用のマスク27を形成する。
その後、マスク27を用いて導電性基板20に基板表面
に対してほぼ垂直な方向から方向異方性ドライエッチン
グを行なうことにより、図6(b)に示すように、マス
ク27の境界部に基板表面に対して垂直な段差部21を
形成すると共に、該段差部21の両側に低部表面22及
び高部表面23をそれぞれ形成する。
First, a silicon oxide film is formed on the surface of a conductive substrate 20 made of a silicon substrate having a plane orientation of (100), and then photolithography is performed on the silicon oxide film to form the silicon oxide film shown in FIG. ),
A band-shaped etching protection mask 27 having a boundary along the <011> direction on the surface of the silicon substrate is formed.
Thereafter, by using the mask 27, the conductive substrate 20 is subjected to directional anisotropic dry etching from a direction substantially perpendicular to the substrate surface, so that the substrate is formed on the boundary portion of the mask 27 as shown in FIG. 6B. A step portion 21 perpendicular to the surface is formed, and a low surface 22 and a high surface 23 are formed on both sides of the step portion 21, respectively.

【0107】次に、マスク27を用いて段差部21及び
低部表面22に対して結晶異方性エッチングを行なう
と、図6(c)に示すように、側面に(111)面が露
出したV字状の凹部が形成される。この場合、マスク2
7の境界部においては、段差部21が内側にエッチング
されるので、鋭角な断面形状を持つ突出部24が形成さ
れる。
Next, when the crystal anisotropic etching is performed on the step portion 21 and the lower surface 22 using the mask 27, the (111) plane is exposed on the side surface as shown in FIG. 6C. A V-shaped recess is formed. In this case, mask 2
At the boundary portion of 7, the step portion 21 is etched inward, so that the protruding portion 24 having an acute sectional shape is formed.

【0108】次に、マスク27を除去した後、半導体基
板20の表面全体に蒸着を行なうことにより、図6
(d)に示すように、高部表面23の上に高部絶縁膜2
5Aを介して高部電極26Aを形成すると共に、低部表
面22の上に低部絶縁膜25Bを介して低部電極26B
を形成する。この場合、突出部24が蒸着のマスクとし
て働くので、高部電極26A及び低部電極26Bが、互
いに電気的に分離され且つ陰極である突出部24を挟ん
で互いに近接した状態で形成される。
Next, after removing the mask 27, vapor deposition is performed on the entire surface of the semiconductor substrate 20 to form the structure shown in FIG.
As shown in (d), the upper insulating film 2 is formed on the upper surface 23.
5A and the lower electrode 26B is formed on the lower surface 22 via the lower insulating film 25B.
To form. In this case, since the protrusion 24 acts as a mask for vapor deposition, the high electrode 26A and the low electrode 26B are formed in a state of being electrically separated from each other and sandwiching the protrusion 24, which is the cathode, therebetween.

【0109】次に、導電性基板20を弗酸の水溶液中に
浸すと、図6(e)に示すように、高部絶縁膜25Aに
おける突出部24の近傍が除去されて、鋭角な断面を持
つ急峻な突出部24が露出する。
Next, when the conductive substrate 20 is immersed in an aqueous solution of hydrofluoric acid, as shown in FIG. 6 (e), the vicinity of the protrusion 24 in the high-level insulating film 25A is removed and a sharp cross section is formed. The steep protrusion 24 that it has is exposed.

【0110】尚、結晶異方性エッチングの後に導電性基
板20に対して熱酸化を行なって段差部21の表面に酸
化シリコン膜を形成し、弗酸により段差部21の表面の
酸化シリコン膜を除去することにより、一層急峻な断面
形状を持つ突出部24を形成することができる。
After the crystal anisotropic etching, the conductive substrate 20 is thermally oxidized to form a silicon oxide film on the surface of the step portion 21, and the silicon oxide film on the surface of the step portion 21 is removed by hydrofluoric acid. By removing it, the protrusion 24 having a steeper cross-sectional shape can be formed.

【0111】また、導電性基板20として、シリコン基
板を用いる代わりに、ガリウムヒ素基板を用いることも
可能である。
Further, as the conductive substrate 20, a gallium arsenide substrate can be used instead of the silicon substrate.

【0112】蒸着法により、高部絶縁膜25A、低部絶
縁膜25B、高部電極26A及び低部電極26Bを形成
する代わりに、半導体プロセスにおいて一般的に用いら
れるCVD法やスパッタリング法により、絶縁膜及び導
電性膜を形成した後に、フォトプロセスにより絶縁膜及
び導電性膜を分離して、高部絶縁膜25A、低部絶縁膜
25B、高部電極26A及び低部電極26Bを形成して
もよい。
Instead of forming the high insulating film 25A, the low insulating film 25B, the high electrode 26A and the low electrode 26B by the vapor deposition method, the insulating method is performed by the CVD method or the sputtering method generally used in the semiconductor process. After forming the film and the conductive film, the insulating film and the conductive film are separated by a photo process to form the high insulating film 25A, the low insulating film 25B, the high electrode 26A, and the low electrode 26B. Good.

【0113】また、導電性基板20としてシリコン基板
を用いる場合には、絶縁膜の形成にシリコン基板表面に
対する熱酸化法を用いることも可能である。
When a silicon substrate is used as the conductive substrate 20, it is possible to use a thermal oxidation method for the surface of the silicon substrate to form the insulating film.

【0114】図7は本発明の第3実施例に係る電界放射
型電子源の構造を示しており、図7に示すように、面方
位が(100)であるシリコン基板よりなる導電性基板
40の上に、所定の間隔をおいて<011>方向に延び
且つ(111)面よりなるV字状の側面を有する複数の
段差部41が形成されており、段差部41の両側には帯
状の低部表面42及び高部表面43が形成されている。
高部表面43の上には高部絶縁膜45Aを介して高部電
極46Aが形成され、低部表面42の上には低部絶縁膜
45Bを介して低部電極46Bが形成されている。(1
00)面の高部平面43と(111)面の段差部41と
の間の角部には鋭角の断面形状を持ち直線状に延びる突
出部44が形成されており、該突出部44により陰極が
構成されている。
FIG. 7 shows the structure of a field emission electron source according to the third embodiment of the present invention. As shown in FIG. 7, a conductive substrate 40 made of a silicon substrate having a plane orientation of (100). A plurality of step portions 41, which extend in the <011> direction at predetermined intervals and have V-shaped side surfaces of (111) planes, are formed on both sides of the step portion 41. A lower surface 42 and a higher surface 43 are formed.
A high electrode 46A is formed on the high surface 43 via a high insulating film 45A, and a low electrode 46B is formed on the low surface 42 via a low insulating film 45B. (1
A protrusion 44 having an acute-angled cross-section and extending linearly is formed at a corner between the high plane 43 of the (00) plane and the stepped portion 41 of the (111) plane. Is configured.

【0115】第3実施例に係る電界放射型電子源におい
ても、第1の実施例と同様、陰極に対して正の電界を高
部電極46A及び低部電極46Bの少なくとも一方に印
加すると、陰極である直線状の突出部44から電子が放
射される。
Also in the field emission type electron source according to the third embodiment, as in the first embodiment, when a positive electric field is applied to at least one of the high electrode 46A and the low electrode 46B with respect to the cathode, Electrons are radiated from the linear protruding portion 44 that is.

【0116】以下、本発明の第3実施例に係る電界放射
型電子源の第1の製造方法について図8を参照しながら
説明する。
A first method of manufacturing a field emission electron source according to the third embodiment of the present invention will be described below with reference to FIG.

【0117】まず、面方位が(100)であるシリコン
基板よりなる導電性基板40の表面に酸化シリコン膜を
形成した後、該酸化シリコン膜に対してフォトリソグラ
フィーを行なうことにより、シリコン基板表面の<01
1>方向に沿って境界部を有する帯状のエッチング保護
用の第1のマスク47を形成する。その後、第1のマス
ク47を用いて導電性基板40に基板表面に対してほぼ
垂直な方向から方向異方性ドライエッチングを行なうこ
とにより、図8(a)に示すように、第1のマスク47
の境界部に基板表面に対して垂直な段差部41を形成す
ると共に、該段差部41の両側に低部表面42及び高部
表面43をそれぞれ形成する。
First, a silicon oxide film is formed on the surface of a conductive substrate 40 made of a silicon substrate having a plane orientation of (100), and then photolithography is performed on the silicon oxide film to form a silicon substrate surface. <01
A band-shaped first mask 47 for etching protection having a boundary along the 1> direction is formed. After that, the conductive substrate 40 is subjected to direction anisotropic dry etching from the direction substantially perpendicular to the substrate surface using the first mask 47, so that as shown in FIG. 47
A step portion 41 perpendicular to the surface of the substrate is formed at the boundary of the step portion 41, and a low portion surface 42 and a high portion surface 43 are formed on both sides of the step portion 41.

【0118】次に、第1のマスク47を除去した後、図
8(b)に示すように、熱酸化法により、高部表面4
3、段差部41及び低部表面42の表面部に熱酸化膜4
5を形成し、該熱酸化膜45の上にスパッタ法により金
属膜46を蒸着する。その後、段差部41を挟んで1μ
m以下の間隔をおいて高部電極46A及び低部電極46
Bが配置されるように、金属膜46の上にレジストによ
りエッチング保護用の第2のマスク49を形成する。
Next, after removing the first mask 47, as shown in FIG. 8B, the upper surface 4 is formed by thermal oxidation.
3, the thermal oxide film 4 on the surface of the step portion 41 and the lower surface 42.
5 is formed, and a metal film 46 is vapor-deposited on the thermal oxide film 45 by a sputtering method. After that, 1 μ across the step 41
Higher part electrode 46A and lower part electrode 46 at intervals of m or less
A second mask 49 for etching protection is formed of a resist on the metal film 46 so that B is arranged.

【0119】次に、第2のマスク49を用いて金属膜4
6及び熱酸化膜45に対してドライエッチングを行なう
ことにより、図8(c)に示すように、段差部41の近
傍の金属膜46及び熱酸化膜45を除去して、高部電極
46A、低部電極46B、高部絶縁膜45A及び低部絶
縁膜45Bを形成する。
Next, the metal film 4 is formed using the second mask 49.
6 and the thermal oxide film 45 are dry-etched to remove the metal film 46 and the thermal oxide film 45 in the vicinity of the step portion 41, as shown in FIG. The lower electrode 46B, the higher insulating film 45A and the lower insulating film 45B are formed.

【0120】次に、高部電極46A及び低部電極46B
をマスクとして結晶異方性ドライエッチングを行なう
と、図8(d)に示すように、(100)面の高部平面
43と(111)面の段差部41との間の角部には鋭角
な断面形状を持ち直線状に延びる突出部44が形成さ
れ、該突出部44により陰極が構成される。その後、導
電性基板40を弗酸系の水溶液に浸すことにより、高部
絶縁膜45Aにおける突出部44の近傍を後退させる
と、突出部44が露出する。
Next, the upper electrode 46A and the lower electrode 46B
When crystal anisotropic dry etching is performed using the mask as a mask, as shown in FIG. 8D, an acute angle is formed in the corner between the high plane 43 of the (100) plane and the step 41 of the (111) plane. A protrusion 44 having a linear cross section and extending linearly is formed, and the protrusion 44 constitutes a cathode. Then, the conductive substrate 40 is dipped in a hydrofluoric acid-based aqueous solution to retreat the vicinity of the protrusion 44 in the high-level insulating film 45A, and the protrusion 44 is exposed.

【0121】第1の製造方法により得られる電界放射型
電子源においても、導電性基板40と高部電極46A及
び低部電極46Bとの間に電圧を印加すると、電界効果
により、陰極である突出部44から電子が放射される。
Also in the field emission type electron source obtained by the first manufacturing method, when a voltage is applied between the conductive substrate 40 and the upper electrode 46A and the lower electrode 46B, the field effect electron source causes the protrusion of the cathode. Electrons are emitted from the portion 44.

【0122】尚、前記第1の製造方法において、高部電
極46A及び低部電極46Bをマスクとして結晶異方性
ドライエッチングを行なう前に異方性ドライエッチング
を行なって、導電性基板40における段差部41の近傍
に凹部を形成しておいてもよい。
In the first manufacturing method, anisotropic dry etching is performed before performing crystal anisotropic dry etching using the upper electrode 46A and the lower electrode 46B as a mask to obtain a step on the conductive substrate 40. A recess may be formed near the portion 41.

【0123】以下、本発明の第3実施例に係る電界放射
型電子源の第2の製造方法について図9を参照しながら
説明する。
The second manufacturing method of the field emission electron source according to the third embodiment of the present invention will be described below with reference to FIG.

【0124】まず、面方位が(100)であるシリコン
基板よりなる導電性基板50の表面に酸化シリコン膜を
形成した後、該酸化シリコン膜に対してフォトリソグラ
フィーを行なうことにより、シリコン基板表面の<01
1>方向に沿って境界部を有する帯状のエッチング保護
用の第1のマスク57を形成する。その後、第1のマス
ク57を用いて導電性基板50に基板表面に対してほぼ
垂直な方向から異方性ドライエッチングを行なうことに
より、図9(a)に示すように、第1のマスク57の境
界部に基板表面に対して垂直な段差部51を形成すると
共に、該段差部51の両側に低部表面52及び高部表面
53をそれぞれ形成する。
First, after a silicon oxide film is formed on the surface of a conductive substrate 50 made of a silicon substrate having a plane orientation of (100), the silicon oxide film is subjected to photolithography to form a silicon substrate surface. <01
A band-shaped first mask 57 for etching protection having a boundary along the 1> direction is formed. After that, anisotropic dry etching is performed on the conductive substrate 50 from the direction substantially perpendicular to the substrate surface using the first mask 57, so that the first mask 57 is formed as shown in FIG. 9A. A step portion 51 perpendicular to the substrate surface is formed at the boundary of the step portion 51, and a low portion surface 52 and a high portion surface 53 are formed on both sides of the step portion 51.

【0125】次に、第1のマスク57を除去した後、図
9(b)に示すように、熱酸化法により、高部表面5
3、段差部51及び低部表面52の表面部に熱酸化膜5
5を形成し、該熱酸化膜55の上にスパッタ法により金
属膜56及び酸化シリコン膜59を蒸着する。その後、
段差部51を挟んで1μm以下の間隔をおいて高部電極
56A及び低部電極56Bが配置されるように、酸化シ
リコン膜59の上にレジストによりエッチング保護用の
第2のマスク58を形成する。
Next, after removing the first mask 57, as shown in FIG. 9B, the upper surface 5 is formed by thermal oxidation.
3. The thermal oxide film 5 is formed on the surface of the step portion 51 and the lower surface 52.
5, a metal film 56 and a silicon oxide film 59 are deposited on the thermal oxide film 55 by a sputtering method. afterwards,
A second mask 58 for etching protection is formed by a resist on the silicon oxide film 59 so that the high electrode 56A and the low electrode 56B are arranged at intervals of 1 μm or less with the step portion 51 interposed therebetween. .

【0126】次に、第2のマスク58を用いて酸化シリ
コン膜59、金属膜56及び熱酸化膜55に対して異方
性ドライエッチングを行なうことにより、図9(c)に
示すように、段差部51の近傍の酸化シリコン膜59、
金属膜56及び熱酸化膜55を除去して、帯状の酸化シ
リコン膜59A、高部電極56A、低部電極56B、高
部絶縁膜55A及び低部絶縁膜55Bを形成する。
Next, anisotropic dry etching is performed on the silicon oxide film 59, the metal film 56, and the thermal oxide film 55 using the second mask 58, as shown in FIG. 9C. A silicon oxide film 59 near the step portion 51,
The metal film 56 and the thermal oxide film 55 are removed to form a strip-shaped silicon oxide film 59A, a high electrode 56A, a low electrode 56B, a high insulating film 55A, and a low insulating film 55B.

【0127】次に、高部電極56A及び低部電極56B
をマスクとして結晶異方性ドライエッチングを行なうこ
とにより、図9(d)に示すように、導電性基板50に
おける段差部51の近傍に凹部が形成されると共に、
(100)面の高部平面53と(111)面の段差部5
1との間の角部には鋭角な断面形状を持ち直線状に延び
る突出部44が形成される。
Next, the high electrode 56A and the low electrode 56B
By performing crystal anisotropic dry etching using the mask as a mask, a concave portion is formed in the vicinity of the step portion 51 in the conductive substrate 50 as shown in FIG.
High plane 53 of (100) plane and step 5 of (111) plane
A projecting portion 44 having a sharp cross-sectional shape and extending linearly is formed at a corner portion between 1 and 1.

【0128】次に、導電性基板50に対して熱酸化を行
なうと、導電性基板50の段差部51の近傍の凹部の周
辺部が熱酸化され、熱酸化膜50aが形成される。
Next, when the conductive substrate 50 is thermally oxidized, the peripheral portion of the concave portion near the step portion 51 of the conductive substrate 50 is thermally oxidized to form the thermal oxide film 50a.

【0129】次に、導電性基板50を弗酸の水溶液中に
浸すと、図9(e)に示すように、高部絶縁膜55Aに
おける突出部54の近傍が除去されて、鋭角な断面を持
つ急峻な突出部54が露出し、該突出部54によって陰
極が構成される。
Next, when the conductive substrate 50 is immersed in an aqueous solution of hydrofluoric acid, as shown in FIG. 9 (e), the vicinity of the protrusion 54 in the high-level insulating film 55A is removed and a sharp cross section is formed. The steep protruding portion 54 it has is exposed, and the protruding portion 54 constitutes a cathode.

【0130】尚、第2の製造方法においては、導電性基
板50として、シリコン結晶基板を用いているが、これ
に代えて、ガリウム砒素等の結晶基板を用いることも可
能である。
In the second manufacturing method, a silicon crystal substrate is used as the conductive substrate 50, but a crystal substrate of gallium arsenide or the like can be used instead of this.

【0131】尚、以上の各実施例においては、陰極とな
る突出部は直線状であったが、これに代えて、段差部を
形成するためのエッチングマスクの境界部を櫛状の凹凸
形状又は鋸歯状のジグザグの三角形状に加工してもよ
い。このようにすると、三次元的に最も急峻となる部位
から電子が放射されることになり、点状の陰極を有する
電子源を作製することが可能である。
In each of the above embodiments, the protrusion serving as the cathode was linear, but instead of this, the boundary portion of the etching mask for forming the step portion was formed into a comb-like uneven shape or It may be processed into a sawtooth zigzag triangular shape. By doing so, electrons are emitted from the region that is the most steep in three dimensions, and it is possible to manufacture an electron source having a dot-shaped cathode.

【0132】図10は本発明の第4実施例に係る電界放
射型電子源を示しており、(a)は平面構造を、(b)
は(a)におけるX−X線の断面構造を示している。
FIG. 10 shows a field emission type electron source according to the fourth embodiment of the present invention, in which (a) is a plane structure and (b) is.
Shows a cross-sectional structure taken along line XX in (a).

【0133】図10に示すように、面方位が(100)
であるシリコンよりなる導電性基板70の上には、ワイ
ングラス状の断面構造を持つ複数の段差部71を介して
複数の低部表面72及び高部表面73がそれぞれ櫛状に
形成されており、各高部表面73と各段差部71との間
に形成される鋭角な断面を持つ突出部74が陰極とな
る。各高部表面73の上にはそれぞれ高部絶縁膜75A
を介して高部電極76Aが形成されており、各低部表面
72の上にはそれぞれ低部絶縁膜75Bを介して低部電
極76Bが形成されている。高部表面73と低部表面7
2との間の境界領域77は互いに直交する<011>方
向に形成されている。突出部74は急峻な断面形状を有
しているが、特に出隅部74aにおいては3次元的に最
も急峻な構造となり、この出隅部74aから電子が放射
される。
As shown in FIG. 10, the plane orientation is (100)
On the conductive substrate 70 made of silicon, a plurality of lower surface 72 and a plurality of higher surface 73 are formed in a comb shape via a plurality of step portions 71 having a wine glass-like cross-sectional structure. The protrusion 74 having an acute cross section formed between each high surface 73 and each step 71 serves as a cathode. A high insulating film 75A is formed on each high surface 73.
76A of high-level electrodes are formed via the low-level insulating film 75B, and the low-level electrodes 76B are formed on the low-level surface 72 of each low-level insulating film 75B. High surface 73 and low surface 7
The boundary region 77 between the two is formed in the <011> direction orthogonal to each other. The projecting portion 74 has a steep cross-sectional shape, but in particular, the projected corner portion 74a has the three-dimensionally steepest structure, and electrons are emitted from the projected corner portion 74a.

【0134】尚、高部表面73と低部表面72とを横切
る断面形状は、図7に基づき説明した第3実施例に係る
電子源の断面構造とほぼ同様であり、第4実施例に係る
電界放射型電子源の製造方法は図8に基づき説明した第
3実施例に係る電子源の製造法方法とほぼ同様である。
The cross-sectional shape that crosses the high-part surface 73 and the low-part surface 72 is almost the same as the cross-sectional structure of the electron source according to the third example described with reference to FIG. 7, and according to the fourth example. The method of manufacturing the field emission electron source is almost the same as the method of manufacturing the electron source according to the third embodiment described with reference to FIG.

【0135】第4実施例に係る電界放射型電子源におい
ては、高部電極76A及び低部電極76Bの一方又は両
方に、陰極に対して正となる電圧を印加することによ
り、陰極から電子が放射されると共に、放射される電子
の量及び方向を制御することができる。
In the field emission electron source according to the fourth embodiment, electrons are emitted from the cathode by applying a positive voltage to the cathode to one or both of the upper electrode 76A and the lower electrode 76B. As well as being emitted, the amount and direction of emitted electrons can be controlled.

【0136】図11は本発明の第5実施例に係る電界放
射型電子源を示しており、(a)は平面構造を示し、
(b)は(a)におけるXI−XI線の断面構造を示してい
る。
FIG. 11 shows a field emission electron source according to the fifth embodiment of the present invention, (a) shows a planar structure,
(B) has shown the cross-section of the XI-XI line in (a).

【0137】第1〜第4実施例に係る電界放射型電子源
は、各高部電極及び各低部電極に独立して電圧を印加で
きる構造であったが、予め高部電極及び低部電極を電気
的に接続しており、高部電極及び低部電極を電子の引出
し電極として使用し、陰極から放射され別途設けられた
陽極に到達する電子を制御することが可能である。第5
実施例は、このような構造を持っており、電子源をアレ
イ状に配列させると共に、陰極となる突出部の長さをよ
り大きくすることにより、電流量が更に大きな電子源を
実現するものである。
Although the field emission electron sources according to the first to fourth embodiments have a structure in which a voltage can be independently applied to each high electrode and each low electrode, the high electrode and the low electrode are previously prepared. It is possible to control the electrons radiated from the cathode and reaching the separately provided anode by using the upper electrode and the lower electrode as the electron extraction electrodes. Fifth
The embodiment has such a structure, and realizes an electron source with a larger current amount by arranging the electron sources in an array and increasing the length of the protrusion serving as the cathode. is there.

【0138】図11に示すように、所定形状の低部表面
82及び高部表面83がアレイ状に配置されており、高
部表面83と低部表面82との間の段差部81を挟んで
所定形状の凹部87が形成されている。尚、図11
(a)における一点鎖線は凹部87を形成する前の高部
表面83の平面形状を示している。第5実施例の電界放
射型電子源においては、各辺が<011>方向に配置さ
れた四角形の高部表面83が低部表面82に包囲された
状態で配置されており、高部表面83における凹部87
に臨む部位、つまり高部表面83と段差部81との角部
である突出部84(図11(a)においては太線により
示している)が形成されており、該突出部84により陰
極が構成される。図11(b)に示すように、高部表面
83の上には高部絶縁層85Aを介して高部電極86A
が形成されており、低部表面82の上には低部絶縁膜8
5Bを介して低部電極86Bが形成されている。そし
て、前述したように、高部電極86Aと低部電極86B
とは電気的に接続されており、同時に電圧が印加され
る。
As shown in FIG. 11, the lower surface 82 and the higher surface 83 of a predetermined shape are arranged in an array, and the step portion 81 between the upper surface 83 and the lower surface 82 is sandwiched therebetween. A recess 87 having a predetermined shape is formed. Incidentally, FIG.
The dashed-dotted line in (a) shows the planar shape of the high surface 83 before the recess 87 is formed. In the field emission electron source according to the fifth embodiment, the quadrangular upper surface 83 having each side arranged in the <011> direction is arranged so as to be surrounded by the lower surface 82. Recess 87 at
A protruding portion 84 (shown by a thick line in FIG. 11A) which is a corner between the high surface 83 and the stepped portion 81 is formed, and the protruding portion 84 constitutes a cathode. To be done. As shown in FIG. 11B, a high electrode 86A is formed on the high surface 83 via a high insulating layer 85A.
And the lower insulating film 8 is formed on the lower surface 82.
The lower electrode 86B is formed via 5B. Then, as described above, the high electrode 86A and the low electrode 86B
And are electrically connected to each other, and a voltage is applied at the same time.

【0139】第5実施例に係る電界放射型電子源の製造
方法は、第3実施例の電子源とほぼ同様であり、図8に
おける帯状のエッチング用の第1のマスク47の代わり
に四角形のエッチング用マスクを用いればよい。
The method of manufacturing the field emission type electron source according to the fifth embodiment is almost the same as that of the electron source of the third embodiment, and instead of the strip-shaped first mask 47 for etching in FIG. An etching mask may be used.

【0140】尚、図11においては、高部表面83の対
向する長辺にそれぞれ凹部87を形成したが、これに代
えて、図12に示すように、高部表面83の4つの辺の
すべてに凹部87を形成してもよい。このようにする
と、更に大きな電流量を得ることができる。
In FIG. 11, the concave portions 87 are formed on the opposing long sides of the high surface 83, respectively. Instead of this, as shown in FIG. 12, all four sides of the high surface 83 are formed. You may form the recessed part 87 in it. By doing so, a larger amount of current can be obtained.

【0141】また、第5実施例においては、高部表面8
3及び低部表面82の上に各一層の高部電極86A及び
低部電極86Bを形成する場合を示したが、高部電極8
6A及び低部電極86Bは必ずしも一層である必要はな
く、高部電極86A及び低部電極86Bの上に絶縁膜を
介して第2層目の高部電極及び低部電極が形成されてい
てもよい。このようにすると、第1層目の電極により引
き出された電子の量を第2層目の電極により制御するこ
とが可能である。この場合、第1層目の高部電極及び低
部電極をX方向に配列された複数の電極に分離し、第2
層目の高部電極及び低部電極をX方向に直交するY方向
に配列された複数の電極に分離することにより、放射さ
れる電子源を二次元的に選択することができる。これに
より画像表示素子等への応用が可能となる。
Further, in the fifth embodiment, the upper surface 8
3 shows the case where the upper electrode 86A and the lower electrode 86B of one layer are formed on the lower surface 82.
6A and the lower electrode 86B do not necessarily have to be a single layer, and even if the upper electrode and the lower electrode of the second layer are formed on the upper electrode 86A and the lower electrode 86B via an insulating film. Good. In this way, the amount of electrons extracted by the first layer electrode can be controlled by the second layer electrode. In this case, the upper electrode and the lower electrode of the first layer are separated into a plurality of electrodes arranged in the X direction,
By separating the upper electrode and the lower electrode of the layer into a plurality of electrodes arranged in the Y direction orthogonal to the X direction, the emitted electron source can be two-dimensionally selected. This enables application to image display devices and the like.

【0142】[0142]

【発明の効果】請求項1の発明に係る電界放射型電子源
によると、陰極を基板に対するエッチングによって形成
できるので、基板の中央部と周縁部とにおいて同一形状
を持つ陰極を再現性良く実現でき、また、陰極と高部電
極との距離を絶縁層の厚さによって決定できるので、陰
極と高部電極との距離をサブミクロンオーダーで制御可
能になる。さらに、陰極をリフトオフプロセスを用いる
ことなく形成できるため、半導体プロセスに陰極形成工
程を組み込むことが可能になるので、電子源とLSIと
の一体集積化が可能となる。
According to the field emission type electron source of the first aspect of the present invention, since the cathode can be formed by etching the substrate, the cathode having the same shape in the central portion and the peripheral portion of the substrate can be realized with good reproducibility. Moreover, since the distance between the cathode and the high electrode can be determined by the thickness of the insulating layer, the distance between the cathode and the high electrode can be controlled in the submicron order. Further, since the cathode can be formed without using the lift-off process, the cathode forming step can be incorporated in the semiconductor process, and the electron source and the LSI can be integrated.

【0143】高部電極と低部電極とを電気的に分離し、
高部電極及び低部電極のうちの一方の電極を引き出し電
極として機能させると共に他方の電極を陽極として機能
させ、一方の電極に印加する電圧を変化させることによ
り、3極管素子を簡易に実現できる。また、陰極と対向
するように陽極を別途配置すると、一方又は他方の電極
に印加される電圧を変化させることにより、陰極から放
射され陽極に向かう電子の量又は方向を制御できるの
で、4極管素子又は電子線偏光素子を簡易に実現でき
る。
The upper electrode and the lower electrode are electrically separated,
One of the upper electrode and the lower electrode functions as an extraction electrode and the other electrode functions as an anode, and the voltage applied to one electrode is changed to easily realize a triode element. it can. Further, when the anode is separately arranged so as to face the cathode, the amount or direction of electrons emitted from the cathode and directed to the anode can be controlled by changing the voltage applied to one or the other electrode, so that it is a quadrupole tube. The element or the electron beam polarization element can be easily realized.

【0144】一方、高部電極と低部電極とを電気的に接
続し、陰極と対向するように陽極を別途配置し、一方及
び他方の電極に同時に電圧を印加することにより、陰極
から放射される電子の大部分を陽極に到達させることが
できるので、陽極から陰極に大電流が流れる電子源を実
現できる。
On the other hand, the upper electrode and the lower electrode are electrically connected, the anode is separately arranged so as to face the cathode, and a voltage is simultaneously applied to one electrode and the other electrode, so that the cathode is radiated. Since most of the electrons generated can reach the anode, it is possible to realize an electron source in which a large current flows from the anode to the cathode.

【0145】請求項2の発明に係る電界放射型電子源に
よると、高部電極及び低部電極を共に引き出し電極とし
て機能させることができるので、陽極から陰極に大電流
が流れる電子源を実現できる。
According to the field emission type electron source of the second aspect of the present invention, both the upper electrode and the lower electrode can function as extraction electrodes, so that an electron source in which a large current flows from the anode to the cathode can be realized. .

【0146】請求項3の発明に係る電界放射型電子源に
よると、高部電極及び低部電極のうちの一方の電極を引
き出し電極として機能させると共に、他方の電極を陽極
として機能させることができる。
According to the field emission electron source of the third aspect of the present invention, one of the upper electrode and the lower electrode can function as an extraction electrode and the other electrode can function as an anode. .

【0147】請求項4の発明に係る電界放射型電子源に
よると、高部電極及び低部電極のうちの一方の電極を引
き出し電極として機能させると共に他方の電極を制御電
極として機能させ、陰極と対向するように陽極を別途配
置することにより、4極管素子又は電子線偏光素子を簡
易に実現できる。
According to the field emission type electron source of the fourth aspect of the present invention, one of the upper electrode and the lower electrode functions as the extraction electrode and the other electrode functions as the control electrode, and the cathode and By separately disposing the anodes so as to face each other, a quadrupole tube element or an electron beam polarization element can be easily realized.

【0148】請求項5の発明に係る電界放射型電子源に
よると、高部電極及び低部電極のうちの一方の電極を引
き出し電極として機能させると共に他方の電極を陽極と
して機能させることにより3極管素子を簡易に実現でき
る。
According to the field emission electron source of the fifth aspect of the present invention, one electrode of the upper electrode and the lower electrode is made to function as the extraction electrode and the other electrode is made to function as the anode. The tube element can be easily realized.

【0149】請求項6又は7の発明に係る電界放射型電
子源によると、鋭角な断面形状を持つ陰極が結晶異方性
エッチングにより形成されるので、均一な断面形状の陰
極を再現性良く実現できる。
According to the field emission electron source of the sixth or seventh aspect of the present invention, the cathode having an acute sectional shape is formed by crystal anisotropic etching, so that a cathode having a uniform sectional shape can be realized with good reproducibility. it can.

【0150】請求項8の発明に係る電界放射型電子源に
よると、鋭角な断面形状を持ち低電流で電子を放射でき
る線状の陰極を再現性良く実現できる。
According to the field emission type electron source of the eighth aspect of the present invention, it is possible to reproducibly realize a linear cathode having an acute sectional shape and capable of emitting electrons at a low current.

【0151】請求項9の発明に係る電界放射型電子源に
よると、鋭角な断面形状を持ち極めて低電流で電子を放
射できる点状の陰極を再現性良く実現できる。
According to the field emission type electron source of the ninth aspect of the present invention, it is possible to reproducibly realize a dot-shaped cathode having an acute sectional shape and capable of emitting electrons with an extremely low current.

【0152】請求項10の発明に係る電界放射型電子源
によると、陰極と引き出し電極との組み合わせよりなる
単体の電子源を直線状又はマトリックス状に効率良く配
列させることができる。
According to the field emission type electron source of the tenth aspect of the present invention, it is possible to efficiently arrange a single electron source including a combination of the cathode and the extraction electrode in a linear or matrix form.

【0153】また、請求項1の発明と同様に、高部電極
と低部電極とを電気的に分離し、高部電極及び低部電極
のうちの一方の電極を引き出し電極として機能させると
共に他方の電極を陽極として機能させ、一方の電極に印
加する電圧を変化させることにより、3極管素子を簡易
に実現できる。また、陰極と対向するように陽極を別途
配置すると、一方又は他方の電極に印加される電圧を変
化させることにより、陰極から放射され陽極に向かう電
子の量又は方向を制御できるので、4極管素子又は電子
線偏光素子を簡易に実現できる。一方、高部電極と低部
電極とを電気的に接続し、陰極と対向するように陽極を
別途配置し、一方及び他方の電極に同時に電圧を印加す
ることにより、陰極から放射される電子の大部分を陽極
に到達させることができるので、陽極から陰極に大電流
が流れる電子源を実現できる。
Further, similarly to the invention of claim 1, the high electrode and the low electrode are electrically separated, and one of the high electrode and the low electrode is made to function as a lead electrode and the other electrode is The triode element can be easily realized by causing the electrode of 1 to function as an anode and changing the voltage applied to one of the electrodes. Further, when the anode is separately arranged so as to face the cathode, the amount or direction of the electrons emitted from the cathode and directed to the anode can be controlled by changing the voltage applied to one or the other electrode. The element or the electron beam polarization element can be easily realized. On the other hand, by electrically connecting the high electrode and the low electrode, separately disposing the anode so as to face the cathode, and applying a voltage to one electrode and the other electrode simultaneously, electrons emitted from the cathode Since most of them can reach the anode, it is possible to realize an electron source in which a large current flows from the anode to the cathode.

【0154】請求項11の発明に係る電界放射型電子源
によると、高部電極及び低部電極の両方を電子の引き出
し電極として機能させることができる。
According to the field emission type electron source of the eleventh aspect of the present invention, both the upper electrode and the lower electrode can function as the electron extraction electrodes.

【0155】請求項12の発明に係る電界放射型電子源
によると、高部電極及び低部電極のうちの一方の電極を
引き出し電極として機能させ且つ他方の電極を陽極とし
て機能させることができると共に、陰極と対向するよう
に陽極を別途配置することにより、一方及び他方の電極
に印加される電圧を変化させることにより、陰極から放
射され陽極に向かう電子の量又は方向を制御できる。
According to the field emission type electron source of the twelfth aspect of the present invention, one of the upper electrode and the lower electrode can function as an extraction electrode and the other electrode can function as an anode. By separately disposing the anode so as to face the cathode, the amount or direction of electrons emitted from the cathode and directed to the anode can be controlled by changing the voltage applied to one electrode and the other electrode.

【0156】請求項13の発明に係る電界放射型電子源
の製造方法によると、陰極をリフトオフプロセスを用い
ることなく形成できるため、半導体プロセスに陰極形成
工程を組み込むことが可能になるので電子源とLSIと
の一体集積化が可能になり、また、陰極と高部電極との
距離を絶縁層の厚さによって決定できるので、陰極と高
部電極との距離をサブミクロンオーダーで制御可能にな
る。
According to the method of manufacturing a field emission type electron source of the thirteenth aspect of the present invention, since the cathode can be formed without using the lift-off process, it is possible to incorporate the cathode forming step into the semiconductor process. Since it can be integrated with the LSI, and the distance between the cathode and the high electrode can be determined by the thickness of the insulating layer, the distance between the cathode and the high electrode can be controlled in the submicron order.

【0157】請求項14の発明に係る電界放射型電子源
の製造方法によると、陰極の形状をエッチング条件によ
って規制できるので、基板の中央部と周縁部とにおいて
同一形状を持つ陰極を再現性良く実現でき、また、段差
部により隔てられた高部電極及び低部電極を自己整合的
に形成することができる。
According to the method of manufacturing a field emission type electron source of the fourteenth aspect of the present invention, the shape of the cathode can be regulated by the etching conditions. Therefore, the cathode having the same shape in the central portion and the peripheral portion of the substrate can be reproducibly reproduced. In addition, the high electrode and the low electrode separated by the step can be formed in a self-aligned manner.

【0158】請求項15の発明に係る電界放射型電子源
の製造方法によると、陰極の形状をエッチング条件によ
って規制できるので、基板の中央部と周縁部とにおいて
同一形状を持つ陰極を再現性良く実現でき、また、高部
電極と低部電極との距離をエッチングマスクにより制御
できる。
According to the field emission type electron source manufacturing method of the fifteenth aspect of the present invention, since the shape of the cathode can be regulated by the etching conditions, the cathode having the same shape in the central portion and the peripheral portion of the substrate can be reproduced with good reproducibility. This can be realized, and the distance between the upper electrode and the lower electrode can be controlled by the etching mask.

【0159】請求項16の発明に係る電気放射型電子源
の製造方法によると、鋭角な断面形状を持つ陰極を方向
異方性エッチングにより形成できるので、均一な断面形
状の陰極を簡易に実現することができる。
According to the method of manufacturing an electro-emission electron source according to the sixteenth aspect of the present invention, a cathode having an acute cross section can be formed by directional anisotropic etching, so that a cathode having a uniform cross section can be easily realized. be able to.

【0160】請求項17の発明に係る電界放射型電子源
の製造方法によると、鋭角な断面形状を持つ陰極を結晶
異方性エッチングにより形成できるので、均一な断面形
状の陰極を再現性良く実現することができる。
According to the method of manufacturing a field emission type electron source of the seventeenth aspect of the present invention, a cathode having an acute cross section can be formed by crystal anisotropic etching, so that a cathode having a uniform cross section can be realized with good reproducibility. can do.

【0161】請求項18の発明に係る電界放射型電子源
の製造方法によると、結晶性基板に対して方向異方性エ
ッチング及び結晶異方性エッチングを併用して段差部を
形成するので、均一な断面形状の陰極を簡易且つ再現性
良く実現することができる。請求項19の発明に係る電
界放射型電子源の製造方法によると、段差部の表面部分
に形成された酸化シリコン膜を除去する工程を有するた
め、急峻な断面形状を持つ陰極を簡易に実現することが
できる。
According to the method of manufacturing a field emission electron source according to the eighteenth aspect of the present invention, since the step portion is formed by using both the direction anisotropic etching and the crystal anisotropic etching on the crystalline substrate, the step is formed uniformly. It is possible to easily realize a cathode having a different cross-sectional shape with good reproducibility. According to the method of manufacturing a field emission type electron source of the invention of claim 19, since the step of removing the silicon oxide film formed on the surface portion of the step portion is included, a cathode having a steep sectional shape can be easily realized. be able to.

【0162】請求項20の発明に係る電解放射型電子源
の製造方法によると、陰極の形状をエッチング条件によ
って決定することができるので、基板の中央と周縁部と
において同一形状を持つ陰極を再現性良く実現でき、陰
極をリフトオフプロセスを用いることなく形成すること
ができるため、半導体プロセスに陰極形成工程を組み込
むことが可能になるので電子源とLSIとの一体集積化
が可能になり、陰極と高部電極との距離を制御が容易な
絶縁層の厚さによって決定できるので、陰極と高部電極
との距離をサブミクロンオーダーで制御可能になる。ま
た、シリコンよりなる段差部の表面部分に形成された酸
化シリコン膜を除去するため、急峻な断面形状を持つ陰
極を簡易に実現することができる。
According to the manufacturing method of the field emission electron source of the 20th aspect of the present invention, the shape of the cathode can be determined by the etching conditions. Therefore, the cathode having the same shape is reproduced in the center and the peripheral portion of the substrate. Since it can be realized with good performance and the cathode can be formed without using the lift-off process, it becomes possible to incorporate the cathode forming step in the semiconductor process, so that the electron source and the LSI can be integrated with each other. Since the distance to the high electrode can be determined by the thickness of the insulating layer, which can be easily controlled, the distance between the cathode and the high electrode can be controlled in the submicron order. Further, since the silicon oxide film formed on the surface portion of the step portion made of silicon is removed, a cathode having a steep cross-sectional shape can be easily realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例に係る電界放射型電子源の
斜視図である。
FIG. 1 is a perspective view of a field emission electron source according to a first embodiment of the present invention.

【図2】第1実施例に係る電界放射型電子源の第1の製
造方法の各工程を示す断面図である。
FIG. 2 is a cross-sectional view showing each step of the first manufacturing method of the field emission electron source according to the first embodiment.

【図3】第1実施例に係る電界放射型電子源の第2の製
造方法の各工程を示す断面図である。
FIG. 3 is a cross-sectional view showing each step of the second manufacturing method of the field emission electron source according to the first embodiment.

【図4】第1実施例に係る電界放射型電子源の第3の製
造方法の各工程を示す断面図である。
FIG. 4 is a cross-sectional view showing each step of the third manufacturing method of the field emission electron source according to the first embodiment.

【図5】本発明の第2実施例に係る電界放射型電子源の
斜視図である。
FIG. 5 is a perspective view of a field emission electron source according to a second embodiment of the present invention.

【図6】第2実施例に係る電界放射型電子源の製造方法
の各工程を示す断面図である。
FIG. 6 is a cross-sectional view showing each step of the method for manufacturing the field emission electron source according to the second embodiment.

【図7】本発明の第3実施例に係る電界放射型電子源の
斜視図である。
FIG. 7 is a perspective view of a field emission electron source according to a third embodiment of the present invention.

【図8】第3実施例に係る電界放射型電子源の第1の製
造方法の各工程を示す断面図である。
FIG. 8 is a cross-sectional view showing each step of the first manufacturing method of the field emission electron source according to the third embodiment.

【図9】第3実施例に係る電界放射型電子源の第2の製
造方法の各工程を示す断面図である。
FIG. 9 is a cross-sectional view showing each step of the second manufacturing method of the field emission electron source according to the third embodiment.

【図10】本発明の第4実施例に係る電界放射型電子源
を示しており、(a)は平面図であり、(b)は(a)
におけるX−X線の断面図である。
FIG. 10 shows a field emission electron source according to a fourth embodiment of the present invention, (a) is a plan view and (b) is (a).
6 is a cross-sectional view taken along line XX in FIG.

【図11】本発明の第5実施例に係る電界放射型電子源
を示しており、(a)は平面図であり、(b)は(a)
におけるXI−XI線の断面図である。
FIG. 11 shows a field emission electron source according to a fifth embodiment of the present invention, (a) is a plan view and (b) is (a).
FIG. 6 is a sectional view taken along line XI-XI in FIG.

【図12】第5実施例に係る電界放射型電子源の変形例
を示す平面図である。
FIG. 12 is a plan view showing a modification of the field emission electron source according to the fifth embodiment.

【図13】第1の従来の電界放射型電子源の製造方法の
各工程を示す断面図である。
FIG. 13 is a cross-sectional view showing each step of a method for manufacturing a first conventional field emission electron source.

【図14】第2の従来の電界放射型電子源の製造方法の
各工程を示す断面図である。
FIG. 14 is a cross-sectional view showing each step of a second conventional method of manufacturing a field emission electron source.

【図15】第3の従来の電界放射型電子源の斜視図であ
る。
FIG. 15 is a perspective view of a third conventional field emission electron source.

【図16】第3の従来の電界放射型電子源の製造方法の
各工程を示す断面図である。
FIG. 16 is a cross-sectional view showing each step of a method for manufacturing a third conventional field emission electron source.

【図17】第4の従来の電界放射型電子源の製造方法の
各工程を示す断面図である。
FIG. 17 is a cross-sectional view showing each step of a method for manufacturing a fourth conventional field emission electron source.

【符号の説明】[Explanation of symbols]

10 導電性基板 11 段差部 12 低部表面 13 高部表面 14 突出部(陰極) 15A 高部絶縁膜 16A 高部電極 15B 低部絶縁膜 16A 低部電極 17A 酸化シリコン膜 17B マスク 20 導電性基板 21 段差部 22 低部表面 23 高部表面 24 突出部(陰極) 25A 高部絶縁膜 25B 低部絶縁膜 26A 高部電極 26B 低部電極 27 マスク 30 導電性基板 31 段差部 32 低部表面 33 高部表面 34 突出部(陰極) 35 酸化膜 35A 高部絶縁膜 35B 低部絶縁膜 36 金属膜 36A 高部電極 36B 低部電極 37 第1のマスク 38 第2のマスク 40 導電性膜 41 段差部 42 低部表面 43 高部表面 44 突出部(陰極) 45A 高部絶縁膜 45B 低部絶縁膜 46A 高部電極 46B 低部電極 47 第1のマスク 49 第2のマスク 50 導電性基板 50a 熱酸化膜 51 段差部 52 低部表面 53 高部表面 54 突出部(陰極) 55A 高部絶縁膜 55B 低部絶縁膜 56A 高部電極 56B 低部電極 57 第1のマスク 58 第2のマスク 59 酸化シリコン膜 59A 帯状の酸化シリコン膜 60 導電性基板 61 段差部 62 低部表面 63 高部表面 64 突出部(陰極) 65 熱酸化膜 65A 高部絶縁膜 65B 低部絶縁膜 66A 高部電極 66B 低部電極 67A 酸化シリコン膜 67B マスク 70 導電性基板 71 段差部 72 低部表面 73 高部表面 74 突出部(陰極) 74a 出隅部 75A 高部絶縁膜 75B 低部絶縁膜 76A 高部電極 76B 低部電極 77 境界領域 80 導電性基板 81 段差部 82 低部表面 83 高部表面 84 突出部(陰極) 85A 高部絶縁膜 85B 低部絶縁膜 86A 高部電極 86B 低部電極 87 凹部 10 Conductive Substrate 11 Stepped Part 12 Lower Part Surface 13 High Part Surface 14 Protruding Part (Cathode) 15A High Part Insulating Film 16A High Part Electrode 15B Lower Part Insulating Film 16A Lower Part Electrode 17A Silicon Oxide Film 17B Mask 20 Conductive Substrate 21 Step 22 Low surface 23 High surface 24 Projection (cathode) 25A High insulating film 25B Low insulating film 26A High electrode 26B Low electrode 27 Mask 30 Conductive substrate 31 Step 32 Low surface 33 High Surface 34 Projection (cathode) 35 Oxide film 35A High insulating film 35B Low insulating film 36 Metal film 36A High electrode 36B Low electrode 37 First mask 38 Second mask 40 Conductive film 41 Step 42 Low Part surface 43 High surface 44 Protrusion (cathode) 45A High insulating film 45B Low insulating film 46A High electrode 46B Low electrode 47 First mask KU 49 Second mask 50 Conductive substrate 50a Thermal oxide film 51 Step portion 52 Lower surface 53 Higher surface 54 Projection (cathode) 55A Higher insulating film 55B Lower insulating film 56A Higher electrode 56B Lower electrode 57 First mask 58 Second mask 59 Silicon oxide film 59A Band-shaped silicon oxide film 60 Conductive substrate 61 Stepped portion 62 Lower surface 63 Higher surface 64 Projection (cathode) 65 Thermal oxide film 65A Higher insulating film 65B Low part insulating film 66A High part electrode 66B Low part electrode 67A Silicon oxide film 67B Mask 70 Conductive substrate 71 Step part 72 Low part surface 73 High part surface 74 Protruding part (cathode) 74a Outer corner part 75A High part insulating film 75B Low Part insulating film 76A High part electrode 76B Low part electrode 77 Border region 80 Conductive substrate 81 Step part 82 Low part surface 83 High part surface 84 Projection Output part (cathode) 85A High part insulating film 85B Low part insulating film 86A High part electrode 86B Low part electrode 87 Recess

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 基板上に段差部を介して形成された低部
表面及び導電性の高部表面と、 前記高部表面と前記段差部との角部に形成された陰極
と、 前記高部表面の上に絶縁層を介して形成され、前記陰極
と対向し且つ前記陰極と電気的に絶縁されている高部電
極と、 前記低部表面の上に形成され、前記陰極と対向し且つ前
記陰極と電気的に絶縁されている低部電極と、 前記高部電極及び低部電極のうちの少なくとも1つと前
記陰極との間に電圧が印加されると前記陰極から電子を
放射することを特徴とする電界放射型電子源。
1. A low surface and a conductive high surface formed on a substrate via a step portion, a cathode formed at a corner between the high surface and the step portion, and the high portion. A high electrode that is formed on the surface through an insulating layer, faces the cathode and is electrically insulated from the cathode, and a high electrode that is formed on the low surface and faces the cathode. A lower electrode electrically insulated from the cathode, and a voltage is applied between the cathode and at least one of the upper electrode and the lower electrode, and electrons are emitted from the cathode. And a field emission electron source.
【請求項2】 前記高部電極と前記低部電極とは電気的
に接続されており、 前記高部電極及び低部電極に前記陰極に対して正の電圧
が印加されることを特徴とする請求項1に記載の電界放
射型電子源。
2. The high electrode and the low electrode are electrically connected to each other, and a positive voltage is applied to the high electrode and the low electrode with respect to the cathode. The field emission electron source according to claim 1.
【請求項3】 前記高部電極と前記低部電極とは電気的
に分離されており、 前記高部電極と前記低部電極とに対して互いに独立に電
圧が印加されることを特徴とする請求項1に記載の電界
放射型電子源。
3. The high electrode and the low electrode are electrically separated from each other, and a voltage is applied to the high electrode and the low electrode independently of each other. The field emission electron source according to claim 1.
【請求項4】 前記高部電極及び低部電極に印加される
電圧をそれぞれ制御することにより、前記陰極から放射
され陽極に向かう電子の量又は方向を制御することを特
徴とする請求項3に記載の電界放射型電子源。
4. The amount or direction of electrons emitted from the cathode toward the anode is controlled by controlling the voltages applied to the upper electrode and the lower electrode, respectively. The field emission electron source described.
【請求項5】 前記高部電極及び低部電極のうちの一方
の電極に前記陰極に対して正の一定の電圧を印加する一
方、前記高部電極及び低部電極のうちの他方の電極に印
加する電圧を変化させることにより、前記陰極から放射
され前記一方の電極に向かう電子の量を変化させること
を特徴とする請求項3に記載の電界放射型電子源。
5. A positive constant voltage is applied to one electrode of the high electrode and the low electrode while the positive electrode is applied to the other electrode of the high electrode and the low electrode. 4. The field emission electron source according to claim 3, wherein the amount of electrons emitted from the cathode and directed to the one electrode is changed by changing the applied voltage.
【請求項6】 前記基板は結晶性の基板であり、 前記陰極は、前記基板に対する結晶異方性エッチングに
よって前記高部表面と前記段差部との角部に鋭角に形成
されていることを特徴とする請求項1に記載の電界放射
型電子源。
6. The substrate is a crystalline substrate, and the cathode is formed at an acute angle at a corner between the high surface and the step by crystal anisotropic etching of the substrate. The field emission electron source according to claim 1.
【請求項7】 前記基板は結晶性の基板であり、 前記高部表面は前記基板の(100)面に形成されてい
ることを特徴とする請求項6に記載の電界放射型電子
源。
7. The field emission electron source according to claim 6, wherein the substrate is a crystalline substrate, and the upper surface is formed on the (100) plane of the substrate.
【請求項8】 前記陰極は、前記基板に対する結晶異方
性エッチングによって前記段差部に<011>方向に延
びる(111)面が露出することにより、鋭角な断面形
状を持つ線状に形成されていることを特徴とする請求項
7に記載の電界放射型電子源。
8. The cathode is formed into a linear shape having an acute cross section by exposing a (111) plane extending in the <011> direction to the step portion by crystal anisotropic etching of the substrate. The field emission electron source according to claim 7, wherein
【請求項9】 前記陰極は、前記基板に対する結晶異方
性エッチングによって前記段差部に<011>方向に延
び且つ互いに直交する(111)面が露出することによ
り、鋭角な断面形状を持つ点状に形成されていることを
特徴とする請求項7に記載の電界放射型電子源。
9. The dot-shaped cathode having an acute cross-sectional shape by (111) planes extending in the <011> direction and being orthogonal to each other are exposed at the step portion by crystal anisotropic etching of the substrate. The field emission type electron source according to claim 7, wherein
【請求項10】 基板上にそれぞれ段差部を介して形成
され且つ直線状又はマトリックス状に配置された複数の
低部表面及び複数の導電性の高部表面と、 前記複数の高部表面と前記複数の段差部との角部に形成
された複数の陰極と、 前記複数の高部表面の上に絶縁層を介して形成され、前
記陰極と対向し且つ前記陰極と電気的に絶縁されている
複数の高部電極と、 前記複数の低部表面の上に形成され、前記陰極と対向し
且つ前記陰極と電気的に絶縁されている複数の低部電極
とを備え、 前記複数の高部電極及び複数の低部電極のうちの少なく
とも一方の複数の電極と前記複数の陰極との間に電圧が
印加されると前記複数の陰極から電子を放射することを
特徴とする電界放射型電子源。
10. A plurality of lower surface portions and a plurality of conductive upper surface portions, which are respectively formed on a substrate through step portions and are arranged in a straight line or a matrix shape, a plurality of high surface portions, and A plurality of cathodes formed at corners of a plurality of step portions, and an insulating layer formed on the surfaces of the plurality of high portions, facing the cathode and electrically insulated from the cathode. A plurality of upper electrodes, a plurality of lower electrodes formed on the plurality of lower surfaces, facing the cathode, and electrically insulated from the cathode; And a field emission electron source which emits electrons from the plurality of cathodes when a voltage is applied between the plurality of lower electrodes and a plurality of lower electrodes and the plurality of cathodes.
【請求項11】 前記複数の高部電極と前記複数の低部
電極とは電気的に接続されており、 前記複数の高部電極及び複数の低部電極に前記陰極に対
して正の電圧が印加されることを特徴とする請求項10
に記載の電界放射型電子源。
11. The plurality of upper electrodes and the plurality of lower electrodes are electrically connected to each other, and a positive voltage with respect to the cathode is applied to the plurality of upper electrodes and the plurality of lower electrodes. 11. The applied voltage is applied.
The field emission electron source according to.
【請求項12】 前記複数の高部電極と前記複数の低部
電極とは電気的に分離されており、 前記複数の高部電極と前記複数の低部電極とに対して互
いに独立に電圧が印加されることを特徴とする請求項1
0に記載の電界放射型電子源。
12. The plurality of high electrodes and the plurality of low electrodes are electrically separated from each other, and a voltage is independently applied to the plurality of high electrodes and the plurality of low electrodes. It is applied, The claim 1 characterized by the above-mentioned.
The field emission electron source according to 0.
【請求項13】 導電性基板の上に段差部を介して高部
表面及び低部表面を形成することにより、前記高部表面
と前記段差部との角部に陰極を形成する陰極形成工程
と、 前記高部表面上に絶縁層を介して高部電極を形成すると
共に、前記低部表面上に絶縁層を介して低部電極を形成
する電極形成工程とを備えていることを特徴とする電界
放射型電子源の製造方法。
13. A cathode forming step of forming a cathode at a corner between the high surface and the step portion by forming a high surface and a low surface on a conductive substrate through a step portion. An electrode forming step of forming a high electrode on the high surface through an insulating layer and forming a low electrode on the low surface through an insulating layer. Method for manufacturing field emission electron source.
【請求項14】 前記陰極形成工程は、前記導電性基板
上に所定形状のエッチングマスクを形成する第1の工程
と、前記エッチングマスクを用いて前記導電性基板に対
してエッチングを行なうことにより前記段差部を形成す
る第2の工程とを有し、 前記電極形成工程は、前記高部表面及び低部表面の上
に、基板表面に対して垂直な方向から絶縁性材料及び導
電性材料を順次蒸着することにより、前記高部電極及び
低部電極を形成する工程を有していることを特徴とする
請求項13に記載の電界放射型電子源の製造方法。
14. The cathode forming step comprises: a first step of forming an etching mask of a predetermined shape on the conductive substrate; and a step of etching the conductive substrate using the etching mask. A second step of forming a stepped portion, wherein the electrode forming step sequentially forms an insulating material and a conductive material on the high surface and the low surface from a direction perpendicular to the substrate surface. 14. The method of manufacturing a field emission electron source according to claim 13, further comprising the step of forming the upper electrode and the lower electrode by vapor deposition.
【請求項15】 前記陰極形成工程は、導電性基板上に
所定形状の第1のエッチングマスクを形成する第1の工
程と、前記第1のエッチングマスクを用いて前記導電性
基板に対してエッチングを行なうことにより前記段差部
を形成する第2の工程とを有し、 前記電極形成工程は、前記導電性基板の上に絶縁層を介
して導電性膜を形成する第1の工程と、前記導電性膜の
上に所定形状の第2のエッチングマスクを形成する第2
の工程と、前記第2のエッチングマスクを用いて前記導
電性膜に対してエッチングを行なうことにより前記高部
電極及び低部電極を形成する第3の工程とを有している
ことを特徴とする請求項13に記載の電界放射型電子源
の製造方法。
15. The cathode forming step comprises a first step of forming a first etching mask having a predetermined shape on a conductive substrate, and etching of the conductive substrate using the first etching mask. And a second step of forming the step portion by performing the step of forming a step, the electrode forming step includes a first step of forming a conductive film on the conductive substrate via an insulating layer, and Second forming a second etching mask of a predetermined shape on the conductive film
And a third step of forming the high electrode and the low electrode by etching the conductive film using the second etching mask. The method of manufacturing a field emission electron source according to claim 13.
【請求項16】 前記陰極形成工程における第2の工程
は、前記エッチングとして基板表面に垂直な方向に対し
て傾斜する方向から方向異方性エッチングを行なうこと
により、鋭角な断面形状を持つ前記角部を形成する工程
を含むことを特徴とする請求項14又は15に記載の電
界放射型電子源の製造方法。
16. The second step in the step of forming a cathode comprises performing directional anisotropic etching from a direction inclined with respect to a direction perpendicular to a substrate surface as the etching to obtain the corner having an acute cross-sectional shape. 16. The method for manufacturing a field emission electron source according to claim 14, further comprising a step of forming a portion.
【請求項17】 前記導電性基板は結晶性の基板であ
り、 前記陰極形成工程における第2の工程は、前記エッチン
グとして結晶異方性エッチングを行なうことにより、鋭
角な断面形状を持つ前記角部を形成する工程を含むこと
を特徴とする請求項14又は15に記載の電界放射型電
子源の製造方法。
17. The conductive substrate is a crystalline substrate, and in the second step of the cathode forming step, crystal anisotropic etching is performed as the etching to form the corner portion having an acute sectional shape. 16. The method for manufacturing a field emission electron source according to claim 14, further comprising the step of forming.
【請求項18】 前記導電性基板は結晶性の基板であ
り、 前記陰極形成工程における第2の工程は、前記エッチン
グとして、基板表面に垂直な方向に対して傾斜する方向
から方向異方性エッチングを行なった後、結晶異方性エ
ッチングを行なうことにより、鋭角な断面形状を持つ前
記角部を形成する工程を含むことを特徴とする請求項1
4又は15に記載の電界放射型電子源の製造方法。
18. The conductive substrate is a crystalline substrate, and the second step in the cathode formation step is, as the etching, directional anisotropic etching from a direction inclined with respect to a direction perpendicular to the substrate surface. The step of forming the corner portion having a sharp cross-sectional shape by performing crystal anisotropic etching after the step of performing the above step.
16. The method for manufacturing a field emission electron source according to 4 or 15.
【請求項19】 前記導電性基板は、シリコンよりなる
基板であり、 前記陰極形成工程は、前記第2の工程の後に、前記導電
性基板に対して熱処理を行なって前記段差部の表面部分
に酸化シリコン膜を形成した後、該酸化シリコン膜を除
去することにより、前記角部を急峻な断面形状にする第
3の工程を有していることを特徴とする請求項14又は
15に記載の電界放射型電子源の製造方法。
19. The conductive substrate is a substrate made of silicon, and in the cathode forming step, after the second step, heat treatment is performed on the conductive substrate to form a surface portion of the step portion. 16. The method according to claim 14, further comprising a third step of forming the silicon oxide film and then removing the silicon oxide film to form the corner portion in a steep cross-sectional shape. Method for manufacturing field emission electron source.
【請求項20】 シリコンよりなる導電性基板の上に酸
化シリコン膜よりなる所定形状のエッチングマスクを形
成する第1の工程と、 前記エッチングマスクを用いて前記導電性基板に対して
エッチングを行なって前記導電性基板の上に段差部を介
して高部表面及び低部表面を形成することにより、前記
高部表面と前記段差部との角部に陰極を形成する第2の
工程と、 前記導電性基板に対して熱処理を行なうこと
により、前記高部表面及び低部表面の上にそれぞれ絶縁
層を形成すると共に前記段差部の表面部分に酸化シリコ
ン膜を形成する第3の工程と、 前記導電性基板の上に基板表面に対して垂直な方向から
導電性材料を蒸着することにより、前記高部表面の上に
前記絶縁層を介して高部電極を形成すると共に前記低部
表面の上に前記絶縁層を介して低部電極を形成する第4
の工程と、 前記段差部の表面部分に形成された酸化シリコン膜を除
去することにより、前記角部を急峻な断面形状にする第
5の工程とを備えていることを特徴とする電界放射型電
子源の製造方法。
20. A first step of forming an etching mask of a predetermined shape made of a silicon oxide film on a conductive substrate made of silicon, and etching the conductive substrate using the etching mask. A second step of forming a cathode at a corner between the high surface and the step portion by forming a high surface and a low surface on the conductive substrate via a step portion; Heat-treating the flexible substrate to form an insulating layer on each of the upper surface and the lower surface and a silicon oxide film on the surface of the step portion; A conductive material on the flexible substrate from a direction perpendicular to the substrate surface to form a high electrode on the high surface via the insulating layer and on the low surface. The insulating layer Forming a lower electrode through the fourth
And a fifth step of removing the silicon oxide film formed on the surface of the step portion to make the corner portion have a steep cross-sectional shape. Method of manufacturing electron source.
JP11035495A 1995-05-09 1995-05-09 Field emission electron source and manufacturing method thereof Withdrawn JPH08306302A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11035495A JPH08306302A (en) 1995-05-09 1995-05-09 Field emission electron source and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11035495A JPH08306302A (en) 1995-05-09 1995-05-09 Field emission electron source and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH08306302A true JPH08306302A (en) 1996-11-22

Family

ID=14533649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11035495A Withdrawn JPH08306302A (en) 1995-05-09 1995-05-09 Field emission electron source and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH08306302A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006329968A (en) * 2005-04-26 2006-12-07 Seiko Instruments Inc Method for manufacturing proximity field light emitting element
JP2008166293A (en) * 2002-12-03 2008-07-17 Ind Technol Res Inst Triode structure manufacturing method for field emission display.
JP2010188493A (en) * 2009-02-20 2010-09-02 Toppan Printing Co Ltd Nanocarbon material compound substrate, electron discharge element and manufacturing method for nanocarbon material compound substrate
CN101930887A (en) * 2009-06-23 2010-12-29 佳能株式会社 Image display apparatus
JP2011090001A (en) * 2005-04-26 2011-05-06 Seiko Instruments Inc Method of manufacturing near-field light generation element
JP2012037527A (en) * 2006-01-16 2012-02-23 Seiko Instruments Inc Method for manufacturing near-field light generating element

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166293A (en) * 2002-12-03 2008-07-17 Ind Technol Res Inst Triode structure manufacturing method for field emission display.
JP2008251548A (en) * 2002-12-03 2008-10-16 Ind Technol Res Inst Triode structure of field emission display and its manufacturing method
JP2006329968A (en) * 2005-04-26 2006-12-07 Seiko Instruments Inc Method for manufacturing proximity field light emitting element
JP2011090001A (en) * 2005-04-26 2011-05-06 Seiko Instruments Inc Method of manufacturing near-field light generation element
JP2012037527A (en) * 2006-01-16 2012-02-23 Seiko Instruments Inc Method for manufacturing near-field light generating element
JP2010188493A (en) * 2009-02-20 2010-09-02 Toppan Printing Co Ltd Nanocarbon material compound substrate, electron discharge element and manufacturing method for nanocarbon material compound substrate
CN101930887A (en) * 2009-06-23 2010-12-29 佳能株式会社 Image display apparatus

Similar Documents

Publication Publication Date Title
JP2574500B2 (en) Manufacturing method of planar cold cathode
JPH0636680A (en) Electronic element using diamond film electron source
JPH08287819A (en) Field effect electron-emitting device and manufacturing method thereof
JPH0982213A (en) Field emission cold cathode device and manufacturing method thereof
JPH0850850A (en) Field emission electron-emitting device and method for manufacturing the same
JPH08306302A (en) Field emission electron source and manufacturing method thereof
JPH08298068A (en) Field emission electron source and manufacturing method thereof
JP3388870B2 (en) Micro triode vacuum tube and method of manufacturing the same
JPH0594762A (en) Field emission type electron source and manufacture thereof
JP2969081B2 (en) Electron emitting device having horizontal field effect and method of manufacturing the same
JPH10144205A (en) Vacuum sealed field emission type electron source device and manufacturing method thereof
JP3320603B2 (en) Field emission cold cathode device and method of manufacturing the same
JPH09270228A (en) Method of manufacturing field emission electron source
JPH0574327A (en) Electron-emitting device
JP3211572B2 (en) Field emission type electronic device and method of manufacturing the same
JP3431385B2 (en) Ferroelectric cold cathode, electronic device including the same, and method of manufacturing the same
JP2001160355A (en) Electron emitting device and image display device
JP3097523B2 (en) Method for manufacturing field emission element
JP3184890B2 (en) Electron emitting device and method of manufacturing the same
JP3127054B2 (en) Field emission type vacuum tube
JP3144297B2 (en) Vacuum micro device and manufacturing method thereof
JP3097522B2 (en) Method for manufacturing field emission element
JPH06139918A (en) Electron-emitting device
JPH0668787A (en) Field emitter fabrication method
JPH0927266A (en) Field emission electron source and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020806