JPH08306640A - Ｍｏｓ型電界効果トランジスタおよびその製造方法 - Google Patents
Ｍｏｓ型電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH08306640A JPH08306640A JP10376795A JP10376795A JPH08306640A JP H08306640 A JPH08306640 A JP H08306640A JP 10376795 A JP10376795 A JP 10376795A JP 10376795 A JP10376795 A JP 10376795A JP H08306640 A JPH08306640 A JP H08306640A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- source region
- drain region
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 オフ状態でのリーク電流が低減できる電界効
果トランジスタと製造プロセスが容易な製造方法を提供
する。 【構成】 チャネル層１０３の両側に、高抵抗層として
の低結晶性のソース領域１１４ａおよびドレイン領域１
１４ｂと、活性層としての高結晶性のソース領域１０９
ａおよびドレイン領域１０９ｂとを形成し、この形成に
おいて絶縁性基板１０１に遮光膜１０４を形成し、この
遮光膜１０４を介してレーザ活性化１１０をする。
果トランジスタと製造プロセスが容易な製造方法を提供
する。 【構成】 チャネル層１０３の両側に、高抵抗層として
の低結晶性のソース領域１１４ａおよびドレイン領域１
１４ｂと、活性層としての高結晶性のソース領域１０９
ａおよびドレイン領域１０９ｂとを形成し、この形成に
おいて絶縁性基板１０１に遮光膜１０４を形成し、この
遮光膜１０４を介してレーザ活性化１１０をする。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ型電界効果トラ
ンジスタおよびその製造方法にかかり、より詳細には、
アクティブマトリクス型の画像表示装置とかイメージセ
ンサ等に利用できる薄膜型のものに関する。
ンジスタおよびその製造方法にかかり、より詳細には、
アクティブマトリクス型の画像表示装置とかイメージセ
ンサ等に利用できる薄膜型のものに関する。
【０００２】
【従来の技術】ガラス等の絶縁性基板上に薄膜トランジ
スタ（ＴＦＴ）を有する半導体装置としては、薄膜トラ
ンジスタを画素の駆動に用いるアクティブマトリクス型
液晶表示装置やイメージセンサー等が知られている。こ
れらの装置に用いられる薄膜トランジスタには、薄膜状
のシリコン半導体を用いるのが一般的である。
スタ（ＴＦＴ）を有する半導体装置としては、薄膜トラ
ンジスタを画素の駆動に用いるアクティブマトリクス型
液晶表示装置やイメージセンサー等が知られている。こ
れらの装置に用いられる薄膜トランジスタには、薄膜状
のシリコン半導体を用いるのが一般的である。
【０００３】薄膜状のシリコン半導体としては、非晶質
シリコン半導体からなるものと、結晶性を有するシリコ
ン半導体からなるものの２つに大別される。非晶質シリ
コン半導体は、作製温度が低く、気相法で比較的容易に
作製することが可能で量産性に富むため最も一般的に用
いられているが、電流駆動能力が結晶性を有するシリコ
ン半導体に比べて劣るため、今後、より高速特性を得る
ためには、結晶性を有するシリコン半導体からなる薄膜
トランジスタの製造方法の確立が強く求められている。
シリコン半導体からなるものと、結晶性を有するシリコ
ン半導体からなるものの２つに大別される。非晶質シリ
コン半導体は、作製温度が低く、気相法で比較的容易に
作製することが可能で量産性に富むため最も一般的に用
いられているが、電流駆動能力が結晶性を有するシリコ
ン半導体に比べて劣るため、今後、より高速特性を得る
ためには、結晶性を有するシリコン半導体からなる薄膜
トランジスタの製造方法の確立が強く求められている。
【０００４】結晶性を有するシリコン半導体としては、
単結晶シリコン（ｃ−Ｓｉ）、多結晶シリコン（ｐ−Ｓ
ｉ）、微結晶シリコン（μｃ−Ｓｉ）、結晶成分を含む
非晶質シリコン、結晶性と非晶質性の中間の状態を有す
るセミアモルファスシリコン等が知られている。これら
の結晶性を有するシリコン薄膜トランジスタは、非晶質
のシリコン薄膜トランジスタに比べてキャリアの移動度
が高く、そのため、表示装置として、駆動能力の向上に
よりドライバーの一体型が可能であり、移動度の向上に
より微細化が可能となり、高開口率、高密度化を実現す
ることができる。
単結晶シリコン（ｃ−Ｓｉ）、多結晶シリコン（ｐ−Ｓ
ｉ）、微結晶シリコン（μｃ−Ｓｉ）、結晶成分を含む
非晶質シリコン、結晶性と非晶質性の中間の状態を有す
るセミアモルファスシリコン等が知られている。これら
の結晶性を有するシリコン薄膜トランジスタは、非晶質
のシリコン薄膜トランジスタに比べてキャリアの移動度
が高く、そのため、表示装置として、駆動能力の向上に
よりドライバーの一体型が可能であり、移動度の向上に
より微細化が可能となり、高開口率、高密度化を実現す
ることができる。
【０００５】以下に、従来の結晶性を有するトップゲー
ト型シリコン薄膜トランジスタ（ＭＯＳ型電界効果トラ
ンジスタ）であるｐ−Ｓｉ（多結晶シリコン）のＴＦＴ
について説明する。図８に従来のｐ−ＳｉＴＦＴの断面
図を示す。
ト型シリコン薄膜トランジスタ（ＭＯＳ型電界効果トラ
ンジスタ）であるｐ−Ｓｉ（多結晶シリコン）のＴＦＴ
について説明する。図８に従来のｐ−ＳｉＴＦＴの断面
図を示す。
【０００６】最初に、石英、ガラス等からなる絶縁性基
板２０１上にスパッタ法等によりＳｉＯ2 膜からなるベ
ースコート膜２０２を形成した後、ＣＶＤ（Chemical V
aporDeposition ：気相成長）法等により非晶質シリコ
ン膜を形成し、その後に６００℃程度の熱拡散炉等で熱
アニールする固相成長法（ＳＰＣ法）やレーザー結晶化
法等により、チャネル形成用の能動層となる多結晶シリ
コン膜２０３を形成する。次に、多結晶シリコン膜２０
３を島状パターンにエッチングして、ＣＶＤ法等により
ＳｉＯ2 膜からなるゲート絶縁膜２０６を形成した後、
スパッタ法等によりＡｌ膜からなるゲート電極２０７を
形成する。
板２０１上にスパッタ法等によりＳｉＯ2 膜からなるベ
ースコート膜２０２を形成した後、ＣＶＤ（Chemical V
aporDeposition ：気相成長）法等により非晶質シリコ
ン膜を形成し、その後に６００℃程度の熱拡散炉等で熱
アニールする固相成長法（ＳＰＣ法）やレーザー結晶化
法等により、チャネル形成用の能動層となる多結晶シリ
コン膜２０３を形成する。次に、多結晶シリコン膜２０
３を島状パターンにエッチングして、ＣＶＤ法等により
ＳｉＯ2 膜からなるゲート絶縁膜２０６を形成した後、
スパッタ法等によりＡｌ膜からなるゲート電極２０７を
形成する。
【０００７】その後、ゲート電極２０７をマスクにして
そのゲート電極２０７領域以外のゲート絶縁膜２０６
（図示せず）をエッチングし、多結晶シリコン膜２０３
に不純物元素ドープしてソース領域およびドレイン領域
を形成する。このとき、加速された大量のイオン（Ｐ
+ ，Ｂ+ ，Ｈ+ 等）が注入されるため、注入された領域
の結晶性は破壊され悪くなる。そこで、２１０で示すよ
うに、基板表面からのレーザー活性化２１０によりソー
ス領域２０９ａおよびドレイン領域２０９ｂを形成す
る。
そのゲート電極２０７領域以外のゲート絶縁膜２０６
（図示せず）をエッチングし、多結晶シリコン膜２０３
に不純物元素ドープしてソース領域およびドレイン領域
を形成する。このとき、加速された大量のイオン（Ｐ
+ ，Ｂ+ ，Ｈ+ 等）が注入されるため、注入された領域
の結晶性は破壊され悪くなる。そこで、２１０で示すよ
うに、基板表面からのレーザー活性化２１０によりソー
ス領域２０９ａおよびドレイン領域２０９ｂを形成す
る。
【０００８】次に、図９に示すように、ＣＶＤ法等によ
りＳｉＯ2 膜からなる層間絶縁膜２１１を形成した後、
ソース領域２０９ａおよびドレイン領域２０９ｂにコン
タクトホールを形成し、スパッタ法等によりＡｌ膜から
なるソース電極２１２ａおよびドレイン電極２１２ｂを
形成する。最後に、ＣＶＤ法等によりＳｉＮX 膜からな
る保護膜２１３やスパッタ法等によりＩＴＯ膜（インジ
ウムスズ酸化膜）からなる透明な表示電極を設ければ、
図９に示すような表示装置とすることができる。
りＳｉＯ2 膜からなる層間絶縁膜２１１を形成した後、
ソース領域２０９ａおよびドレイン領域２０９ｂにコン
タクトホールを形成し、スパッタ法等によりＡｌ膜から
なるソース電極２１２ａおよびドレイン電極２１２ｂを
形成する。最後に、ＣＶＤ法等によりＳｉＮX 膜からな
る保護膜２１３やスパッタ法等によりＩＴＯ膜（インジ
ウムスズ酸化膜）からなる透明な表示電極を設ければ、
図９に示すような表示装置とすることができる。
【０００９】
【発明が解決しようとする課題】上記のように構成され
た従来のｐ−Ｓｉ（多結晶シリコン）ＴＦＴであると、
ｎチャネルＴＦＴの場合には、ゲート電極に負のゲート
電圧が印加されてＴＦＴがオフ状態になったとき、ゲー
ト電極の下にはｐチャネル層が形成されてしまう。ま
た、ｐチャネルＴＦＴの場合には、ゲート電極に正のゲ
ート電圧が印加されてＴＦＴがオフ状態になったとき、
ゲート電極の下にはｎチャネル層が形成されてしまう。
た従来のｐ−Ｓｉ（多結晶シリコン）ＴＦＴであると、
ｎチャネルＴＦＴの場合には、ゲート電極に負のゲート
電圧が印加されてＴＦＴがオフ状態になったとき、ゲー
ト電極の下にはｐチャネル層が形成されてしまう。ま
た、ｐチャネルＴＦＴの場合には、ゲート電極に正のゲ
ート電圧が印加されてＴＦＴがオフ状態になったとき、
ゲート電極の下にはｎチャネル層が形成されてしまう。
【００１０】そのため、ｎ，ｐどちらのチャネルの半導
体層の場合にも、ゲートに印加される電界が、ドレイン
領域またはソース領域である活性層とゲート領域の下部
にあるチャネル層すなわち能動層との接合部分近辺に集
中してしまう。多結晶シリコン膜には多くのトラップ
（結晶粒界での不純物によるキャリアの通路）が含まれ
ており、ＴＦＴがオフ状態でもこのようなトラップを介
してリーク電流が流れることになる。このため、ｐ−Ｓ
ｉ（多結晶シリコン）ＴＦＴでは、ゲート電圧やドレイ
ン電圧に依存した大きなリーク電流が流れてしまうとい
う問題がある。
体層の場合にも、ゲートに印加される電界が、ドレイン
領域またはソース領域である活性層とゲート領域の下部
にあるチャネル層すなわち能動層との接合部分近辺に集
中してしまう。多結晶シリコン膜には多くのトラップ
（結晶粒界での不純物によるキャリアの通路）が含まれ
ており、ＴＦＴがオフ状態でもこのようなトラップを介
してリーク電流が流れることになる。このため、ｐ−Ｓ
ｉ（多結晶シリコン）ＴＦＴでは、ゲート電圧やドレイ
ン電圧に依存した大きなリーク電流が流れてしまうとい
う問題がある。
【００１１】本発明は、このような事情に鑑みて創案さ
れたものであって、オフ状態でのリーク電流を低減でき
るＭＯＳ型電界効果トランジスタおよび容易なプロセス
で精度高く製造できるＭＯＳ型電界効果トランジスタの
製造方法を提供することを目的としている。
れたものであって、オフ状態でのリーク電流を低減でき
るＭＯＳ型電界効果トランジスタおよび容易なプロセス
で精度高く製造できるＭＯＳ型電界効果トランジスタの
製造方法を提供することを目的としている。
【００１２】
【課題を解決するための手段】請求項１に係る本発明の
ＭＯＳ型電界効果トランジスタにおいては、チャネル層
とこれの両側に配置されるソース領域とドレイン領域そ
れぞれの間に高抵抗領域が形成されていることを特徴と
している。
ＭＯＳ型電界効果トランジスタにおいては、チャネル層
とこれの両側に配置されるソース領域とドレイン領域そ
れぞれの間に高抵抗領域が形成されていることを特徴と
している。
【００１３】前記高抵抗領域は好ましくは低結晶性のも
ので構成されていてもよい。
ので構成されていてもよい。
【００１４】請求項３に係る本発明のＭＯＳ型電界効果
トランジスタにおいては、チャネル層の両側に配置され
るソース領域とドレイン領域が、活性層となる高結晶性
領域と高抵抗層となる低結晶性領域とで構成され、前記
低結晶性領域は前記チャネル層と前記高結晶性領域との
間に配置されていることを特徴としている。
トランジスタにおいては、チャネル層の両側に配置され
るソース領域とドレイン領域が、活性層となる高結晶性
領域と高抵抗層となる低結晶性領域とで構成され、前記
低結晶性領域は前記チャネル層と前記高結晶性領域との
間に配置されていることを特徴としている。
【００１５】これら電界効果トランジスタにおいては、
好ましくは前記絶縁性基板上に高融点金属層からなる遮
光膜が形成されていてもよい。
好ましくは前記絶縁性基板上に高融点金属層からなる遮
光膜が形成されていてもよい。
【００１６】請求項４に係る本発明のＭＯＳ型電界効果
トランジスタの製造方法においては、絶縁性基板上にベ
ースコート膜を介してチャネル層とこれの両側にソース
領域とドレイン領域とが形成されたＭＯＳ型電界効果ト
ランジスタの製造方法において、前記ソース領域とドレ
イン領域とに不純物をイオン注入して低結晶性のソース
領域とドレイン領域とし、次いで、前記絶縁性基板の裏
面から前記チャネル層とこれの両側近傍にある低結晶性
のソース領域の一部とドレイン領域の一部とを遮光する
遮光膜を介してレーザー活性化することにより、前記チ
ャネル層の両側には、前記低結晶性ソース領域の一部と
ドレイン領域の一部を介して高結晶性ソース領域と高結
晶性ドレイン領域とを形成することを特徴としている。
トランジスタの製造方法においては、絶縁性基板上にベ
ースコート膜を介してチャネル層とこれの両側にソース
領域とドレイン領域とが形成されたＭＯＳ型電界効果ト
ランジスタの製造方法において、前記ソース領域とドレ
イン領域とに不純物をイオン注入して低結晶性のソース
領域とドレイン領域とし、次いで、前記絶縁性基板の裏
面から前記チャネル層とこれの両側近傍にある低結晶性
のソース領域の一部とドレイン領域の一部とを遮光する
遮光膜を介してレーザー活性化することにより、前記チ
ャネル層の両側には、前記低結晶性ソース領域の一部と
ドレイン領域の一部を介して高結晶性ソース領域と高結
晶性ドレイン領域とを形成することを特徴としている。
【００１７】前記遮光膜を好ましくは高融点金属層から
なるものとしてもよい。
なるものとしてもよい。
【００１８】
【作用】本発明のＭＯＳ型電界効果トランジスタは、チ
ャネル層とこれの両側に配置されるソース領域とドレイ
ン領域それぞれの間に高抵抗領域が形成されていること
から、ソース領域とチャネル層との接合部分での電界集
中が緩和され、トランジスタがオフの状態でのリーク電
流が低減化される。
ャネル層とこれの両側に配置されるソース領域とドレイ
ン領域それぞれの間に高抵抗領域が形成されていること
から、ソース領域とチャネル層との接合部分での電界集
中が緩和され、トランジスタがオフの状態でのリーク電
流が低減化される。
【００１９】本発明のＭＯＳ型電界効果トランジスタの
製造方法においては、ソース領域とドレイン領域とに不
純物をイオン注入して低結晶性のソース領域とドレイン
領域とし、次いで、前記絶縁性基板の裏面から前記チャ
ネル層とこれの両側近傍にある低結晶性のソース領域の
一部とドレイン領域の一部とを遮光する遮光膜を介して
レーザー活性化することにより、前記チャネル層の両側
には、前記低結晶性ソース領域の一部とドレイン領域の
一部を介して高結晶性ソース領域と高結晶性ドレイン領
域とを形成することから、その遮光膜が、レーザー活性
化のときに入射してくるレーザー光の反射膜となり、効
率の良い結晶化が図られるとともに絶縁性基板へのダメ
ージを低減できる。また、その遮光膜は、トランジスタ
の完成状態では、直視型パネルでのバックライトや投射
型パネルでのプロジェクションランプから能動層に対す
る遮光膜ともなり、光励起によるリーク電流も抑制する
うえ、高結晶性のソース領域およびドレイン領域を作る
ためのレーザー活性化も容易となり、容易なプロセスで
の製造ができる。
製造方法においては、ソース領域とドレイン領域とに不
純物をイオン注入して低結晶性のソース領域とドレイン
領域とし、次いで、前記絶縁性基板の裏面から前記チャ
ネル層とこれの両側近傍にある低結晶性のソース領域の
一部とドレイン領域の一部とを遮光する遮光膜を介して
レーザー活性化することにより、前記チャネル層の両側
には、前記低結晶性ソース領域の一部とドレイン領域の
一部を介して高結晶性ソース領域と高結晶性ドレイン領
域とを形成することから、その遮光膜が、レーザー活性
化のときに入射してくるレーザー光の反射膜となり、効
率の良い結晶化が図られるとともに絶縁性基板へのダメ
ージを低減できる。また、その遮光膜は、トランジスタ
の完成状態では、直視型パネルでのバックライトや投射
型パネルでのプロジェクションランプから能動層に対す
る遮光膜ともなり、光励起によるリーク電流も抑制する
うえ、高結晶性のソース領域およびドレイン領域を作る
ためのレーザー活性化も容易となり、容易なプロセスで
の製造ができる。
【００２０】
【実施例】以下、本発明のＭＯＳ型電界効果トランジス
タをシリコン薄膜トランジスタを実施例としてまた、そ
れの製造方法を中心にして以下、図面を参照して詳細に
説明する。
タをシリコン薄膜トランジスタを実施例としてまた、そ
れの製造方法を中心にして以下、図面を参照して詳細に
説明する。
【００２１】図１ないし図７はそのトランジスタの製造
方法の各過程の説明に供するものであり、図１はレーザ
ー結晶化前、図２はレーザー結晶化、図３と図４はイオ
ン注入前、図５はイオン注入、図６は裏面からのレーザ
ー照射による結晶化および不純物の活性化、図７は完成
した薄膜トランジスタ（ＴＦＴ）、をそれぞれ示してい
る。
方法の各過程の説明に供するものであり、図１はレーザ
ー結晶化前、図２はレーザー結晶化、図３と図４はイオ
ン注入前、図５はイオン注入、図６は裏面からのレーザ
ー照射による結晶化および不純物の活性化、図７は完成
した薄膜トランジスタ（ＴＦＴ）、をそれぞれ示してい
る。
【００２２】図１を参照して、最初に石英、ガラス等か
らなる絶縁性基板１０１上にスパッタ法等により高融点
金属であるＴａ膜等からなる遮光膜１０４を厚さ１５０
ｎｍ程度形成した後、スパッタ法等によりＳｉＯ2 膜か
らなるベースコート膜１０２を厚さ３００ｎｍ程度形成
し、さらにＣＶＤ法（気相成長法）等により非晶質シリ
コン膜１０５を厚さ５０ｎｍ程度形成する。
らなる絶縁性基板１０１上にスパッタ法等により高融点
金属であるＴａ膜等からなる遮光膜１０４を厚さ１５０
ｎｍ程度形成した後、スパッタ法等によりＳｉＯ2 膜か
らなるベースコート膜１０２を厚さ３００ｎｍ程度形成
し、さらにＣＶＤ法（気相成長法）等により非晶質シリ
コン膜１０５を厚さ５０ｎｍ程度形成する。
【００２３】次に、固相成長法（ＳＰＣ法）やレーザー
結晶化法等により非晶質シリコン膜１０５を多結晶シリ
コン膜１０３とする。図２はレーザー結晶化１０８によ
る場合を示している。レーザー結晶化１０８の条件は、
発振波長がＸｅＣｌエキシマレーザーの３０８ｎｍ、照
射エネルギー密度が３００ｍＪ／ｃｍ2 程度で、発振時
間（パルス幅）が約５０ｎｓであり、発振周波数は３０
０Ｈｚとした。ただし、レーザー照射される膜の状態
（膜質、膜厚、構造）により条件は異なる。
結晶化法等により非晶質シリコン膜１０５を多結晶シリ
コン膜１０３とする。図２はレーザー結晶化１０８によ
る場合を示している。レーザー結晶化１０８の条件は、
発振波長がＸｅＣｌエキシマレーザーの３０８ｎｍ、照
射エネルギー密度が３００ｍＪ／ｃｍ2 程度で、発振時
間（パルス幅）が約５０ｎｓであり、発振周波数は３０
０Ｈｚとした。ただし、レーザー照射される膜の状態
（膜質、膜厚、構造）により条件は異なる。
【００２４】次に、図３に示すように、多結晶シリコン
膜１０３をフォトリソ法とドライエッチング法等により
島状パターンにエッチングする。
膜１０３をフォトリソ法とドライエッチング法等により
島状パターンにエッチングする。
【００２５】次に、ＣＶＤ法等によりＳｉＯ2 膜からな
るゲート絶縁膜１０６を厚さ１００ｎｍ程度形成した
後、スパッタ法等によりＡｌ膜からなるゲート電極１０
７を厚さ５００ｎｍ程度形成する。その後、図４に示す
ように、ゲート電極１０７をフォトリソ法とウェットエ
ッチング法等によりゲートラインパターンにエッチング
した後、ゲート電極１０７をマスクにしてゲート電極１
０７領域以外のゲート絶縁膜１０６（図示せず）をエッ
チングする。
るゲート絶縁膜１０６を厚さ１００ｎｍ程度形成した
後、スパッタ法等によりＡｌ膜からなるゲート電極１０
７を厚さ５００ｎｍ程度形成する。その後、図４に示す
ように、ゲート電極１０７をフォトリソ法とウェットエ
ッチング法等によりゲートラインパターンにエッチング
した後、ゲート電極１０７をマスクにしてゲート電極１
０７領域以外のゲート絶縁膜１０６（図示せず）をエッ
チングする。
【００２６】次に、図５に示すように、多結晶シリコン
膜１０３に不純物元素をドープして低い結晶性のソース
領域１１４ａおよび低い結晶性のドレイン領域１１４ｂ
を形成する。図５の場合は、イオン注入１１５による低
い結晶性のソース領域１１４ａおよびドレイン領域１１
４ｂの形成を示す。
膜１０３に不純物元素をドープして低い結晶性のソース
領域１１４ａおよび低い結晶性のドレイン領域１１４ｂ
を形成する。図５の場合は、イオン注入１１５による低
い結晶性のソース領域１１４ａおよびドレイン領域１１
４ｂの形成を示す。
【００２７】このイオン注入１１５の条件は、ｎチャネ
ルの場合、イオン種はＰ+ とＨ+ 、注入加速電圧は３０
ｋＶ程度で、全注入量は１×１０16／ｃｍ2 程度とし
た。また、ｐチャネルの場合、イオン種はＢ+ とＨ+ 、
注入加速電圧は１５ｋＶ程度で、全注入量は１×１０16
／ｃｍ2 程度とした。ただし、イオン注入される膜の状
態（膜質、膜厚、構造）により条件は異なり、後述する
活性化後のコンタクト抵抗が１ｋΩ以下程度となるよう
に設定する。
ルの場合、イオン種はＰ+ とＨ+ 、注入加速電圧は３０
ｋＶ程度で、全注入量は１×１０16／ｃｍ2 程度とし
た。また、ｐチャネルの場合、イオン種はＢ+ とＨ+ 、
注入加速電圧は１５ｋＶ程度で、全注入量は１×１０16
／ｃｍ2 程度とした。ただし、イオン注入される膜の状
態（膜質、膜厚、構造）により条件は異なり、後述する
活性化後のコンタクト抵抗が１ｋΩ以下程度となるよう
に設定する。
【００２８】そして、図６に示すように、絶縁性基板１
０１の裏面からのレーザー活性化１１０を遮光膜１０４
を介して行うこと（レーザーアニール法）により、前記
の低い結晶性のソース領域１１４ａおよびドレイン領域
１１４ｂを一部残したまま結晶化と不純物の活性化とを
行い、高い結晶性のソース領域１０９ａおよびドレイン
領域１０９ｂを形成することができる。
０１の裏面からのレーザー活性化１１０を遮光膜１０４
を介して行うこと（レーザーアニール法）により、前記
の低い結晶性のソース領域１１４ａおよびドレイン領域
１１４ｂを一部残したまま結晶化と不純物の活性化とを
行い、高い結晶性のソース領域１０９ａおよびドレイン
領域１０９ｂを形成することができる。
【００２９】レーザー活性化１１０の条件は、発振波長
がＸｅＣｌエキシマレーザーの３０８ｎｍ、照射エネル
ギー密度が４００ｍＪ／ｃｍ2 程度で、発振時間（パル
ス幅）が約５０ｎｓであり、発振周波数は３００Ｈｚと
した。ただし、レーザー照射される膜の状態（膜質、膜
厚、構造）により条件は異なる。具体的には、通常は照
射エネルギー密度が１５０ｍＪ／ｃｍ2 程度から照射表
面の非晶質シリコンの溶融が始まり、照射エネルギー密
度が２５０ｍＪ／ｃｍ2 程度で照射表面から１００ｎｍ
程度の深さまで溶融される。ただし、本実施例では、絶
縁性基板１０１やベースコート膜１０２による照射エネ
ルギー吸収があるという条件下で、ソース領域１０９ａ
およびドレイン領域１０９ｂの活性化を充分に行うた
め、照射エネルギー密度は３００ｍＪ／ｃｍ2 程度以上
は必要となる。
がＸｅＣｌエキシマレーザーの３０８ｎｍ、照射エネル
ギー密度が４００ｍＪ／ｃｍ2 程度で、発振時間（パル
ス幅）が約５０ｎｓであり、発振周波数は３００Ｈｚと
した。ただし、レーザー照射される膜の状態（膜質、膜
厚、構造）により条件は異なる。具体的には、通常は照
射エネルギー密度が１５０ｍＪ／ｃｍ2 程度から照射表
面の非晶質シリコンの溶融が始まり、照射エネルギー密
度が２５０ｍＪ／ｃｍ2 程度で照射表面から１００ｎｍ
程度の深さまで溶融される。ただし、本実施例では、絶
縁性基板１０１やベースコート膜１０２による照射エネ
ルギー吸収があるという条件下で、ソース領域１０９ａ
およびドレイン領域１０９ｂの活性化を充分に行うた
め、照射エネルギー密度は３００ｍＪ／ｃｍ2 程度以上
は必要となる。
【００３０】また、ここで、残った低い結晶性のソース
領域１１４ａおよびドレイン領域１１４ｂは高抵抗のコ
ンタクト層となる。この高抵抗の低結晶性コンタクト領
域１１４ａ，１１４ｂについては、幅が広いほどＴＦＴ
のオフ状態でのリーク電流を抑えることができる。ただ
し、幅が広すぎるとオン電流も抑えられてしまい、電界
効果移動が低下してしまうので、必要なスペックに応じ
て調整しなければならない。具体的には、０．１〜１．
５μｍ程度の範囲内で調整すればよい。
領域１１４ａおよびドレイン領域１１４ｂは高抵抗のコ
ンタクト層となる。この高抵抗の低結晶性コンタクト領
域１１４ａ，１１４ｂについては、幅が広いほどＴＦＴ
のオフ状態でのリーク電流を抑えることができる。ただ
し、幅が広すぎるとオン電流も抑えられてしまい、電界
効果移動が低下してしまうので、必要なスペックに応じ
て調整しなければならない。具体的には、０．１〜１．
５μｍ程度の範囲内で調整すればよい。
【００３１】最後に、図７に示すように、ＣＶＤ法等に
よりＳｉＯ2 膜からなる層間絶縁膜１１１を厚さ６００
ｎｍ程度形成した後、高い結晶性のソース領域１０９ａ
およびドレイン領域１０９ｂ上において、層間絶縁膜１
１１にフォトリソ法とウェットエッチング法等によりコ
ンタクトホールを形成し、そこにそれぞれコンタクトす
る状態でスパッタ法等によりＡｌ膜からなるソース電極
１１２ａおよびドレイン電極１１２ｂを厚さ５００ｎｍ
程度形成し、フォトリソ法とウェットエッチング法等に
よりソース、ドレインラインパターンにエッチングした
後、層間絶縁膜１１１とソース電極１１２ａおよびドレ
イン電極１１２ｂの上にＣＶＤ法等によりＳｉＮX 膜か
らなる保護膜１１３を形成するとともに、スパッタ法等
によりＩＴＯ膜（インジウムスズ酸化膜）からなる表示
電極を設ければ、図７に示すような表示装置とすること
ができる。
よりＳｉＯ2 膜からなる層間絶縁膜１１１を厚さ６００
ｎｍ程度形成した後、高い結晶性のソース領域１０９ａ
およびドレイン領域１０９ｂ上において、層間絶縁膜１
１１にフォトリソ法とウェットエッチング法等によりコ
ンタクトホールを形成し、そこにそれぞれコンタクトす
る状態でスパッタ法等によりＡｌ膜からなるソース電極
１１２ａおよびドレイン電極１１２ｂを厚さ５００ｎｍ
程度形成し、フォトリソ法とウェットエッチング法等に
よりソース、ドレインラインパターンにエッチングした
後、層間絶縁膜１１１とソース電極１１２ａおよびドレ
イン電極１１２ｂの上にＣＶＤ法等によりＳｉＮX 膜か
らなる保護膜１１３を形成するとともに、スパッタ法等
によりＩＴＯ膜（インジウムスズ酸化膜）からなる表示
電極を設ければ、図７に示すような表示装置とすること
ができる。
【００３２】上記のように製造されたＭＯＳ型電界効果
トランジスタとなるトップゲート型シリコン薄膜トラン
ジスタにおいては、活性層である高い結晶性のソース領
域１０９ａおよびドレイン領域１０９ｂと能動層である
多結晶シリコン膜（チャネル層）１０３の接合部分近辺
が低い結晶性のソース領域１１４ａおよびドレイン領域
１１４ｂとなっていて高抵抗領域を形成しているから、
接合部分での電界集中を緩和し、ＴＦＴがオフ状態での
リーク電流を低減することができる。
トランジスタとなるトップゲート型シリコン薄膜トラン
ジスタにおいては、活性層である高い結晶性のソース領
域１０９ａおよびドレイン領域１０９ｂと能動層である
多結晶シリコン膜（チャネル層）１０３の接合部分近辺
が低い結晶性のソース領域１１４ａおよびドレイン領域
１１４ｂとなっていて高抵抗領域を形成しているから、
接合部分での電界集中を緩和し、ＴＦＴがオフ状態での
リーク電流を低減することができる。
【００３３】すなわち、ｎチャネルＴＦＴの場合、電子
流は矢印で示すように、ソース電極１１２ａからソース
領域１０９ａ、チャネル層１０３の表面、ドレイン領域
１０９ｂ、ドレイン電極１１２ｂの順で流れ、逆に、電
流は、ドレイン電極１１２ｂからドレイン領域１０９
ｂ、チャネル層１０３の表面、ソース領域１０９ａ、ソ
ース電極１１２ａの順で矢印とは反対向きに流れる。ｎ
チャネルＴＦＴのオフ状態ではチャネル層１０３の表面
にはＰ- 〜Ｐ+ の反転層が形成され、ドレイン端ではｎ
+ となる高い結晶性を有するドレイン領域１０９ｂとの
間でｐ−ｎの逆バイアス状態となる。従来の構造と異な
り、このｐ−ｎの逆バイアス状態は、本発明実施例では
低い結晶性の領域（高抵抗）１１４ｂを間に挟んだｐ−
ｎ- −ｎ+構造となり、従来においてリーク電流の原因
であったドレイン端の電界集中を低減し、リーク電流を
抑えることができる。
流は矢印で示すように、ソース電極１１２ａからソース
領域１０９ａ、チャネル層１０３の表面、ドレイン領域
１０９ｂ、ドレイン電極１１２ｂの順で流れ、逆に、電
流は、ドレイン電極１１２ｂからドレイン領域１０９
ｂ、チャネル層１０３の表面、ソース領域１０９ａ、ソ
ース電極１１２ａの順で矢印とは反対向きに流れる。ｎ
チャネルＴＦＴのオフ状態ではチャネル層１０３の表面
にはＰ- 〜Ｐ+ の反転層が形成され、ドレイン端ではｎ
+ となる高い結晶性を有するドレイン領域１０９ｂとの
間でｐ−ｎの逆バイアス状態となる。従来の構造と異な
り、このｐ−ｎの逆バイアス状態は、本発明実施例では
低い結晶性の領域（高抵抗）１１４ｂを間に挟んだｐ−
ｎ- −ｎ+構造となり、従来においてリーク電流の原因
であったドレイン端の電界集中を低減し、リーク電流を
抑えることができる。
【００３４】ｐチャネルＴＦＴの場合は、キャリアとし
てホールに置き換えて考えれば、上記と同様のことがい
える。
てホールに置き換えて考えれば、上記と同様のことがい
える。
【００３５】さらに、遮光膜１０４を高融点金属層で形
成することにより、図２で示す非晶質シリコン膜１０５
に対するその表面からのレーザー結晶化１０８のとき
は、入射してくるレーザー光の反射膜となり、薄膜半導
体層に対する効率の良い結晶化や絶縁性基板１０１への
ダメージの低減を図ることができる。
成することにより、図２で示す非晶質シリコン膜１０５
に対するその表面からのレーザー結晶化１０８のとき
は、入射してくるレーザー光の反射膜となり、薄膜半導
体層に対する効率の良い結晶化や絶縁性基板１０１への
ダメージの低減を図ることができる。
【００３６】そして、遮光膜１０４は、ＴＦＴ完成後に
は、直視型パネルでのバックライトや投射型パネルでの
プロジェクションランプから能動層であるチャネル層１
０３に対する遮光膜となり、光励起によるリーク電流を
抑えることができる。
は、直視型パネルでのバックライトや投射型パネルでの
プロジェクションランプから能動層であるチャネル層１
０３に対する遮光膜となり、光励起によるリーク電流を
抑えることができる。
【００３７】また、高い結晶性のソース領域１０９ａお
よびドレイン領域１０９ｂを作るためのレーザー活性化
１１０を絶縁性基板１０１の裏面より遮光膜１０４を介
してレーザー照射を行うことにより、上記構成のトップ
ゲート型シリコン薄膜トランジスタを容易なプロセスで
形成することができる。
よびドレイン領域１０９ｂを作るためのレーザー活性化
１１０を絶縁性基板１０１の裏面より遮光膜１０４を介
してレーザー照射を行うことにより、上記構成のトップ
ゲート型シリコン薄膜トランジスタを容易なプロセスで
形成することができる。
【００３８】
【発明の効果】本発明の電界効果トランジスタによれ
ば、チャネル層とソース領域との間、チャネル層とドレ
イン領との間に高抵抗領域を設けたから、チャネル層と
ソース領域との間、チャネル層とドレイン領域との間の
接合部分での電界集中が緩和され、トランジスタがオフ
の状態でのリーク電流を低減化できる。
ば、チャネル層とソース領域との間、チャネル層とドレ
イン領との間に高抵抗領域を設けたから、チャネル層と
ソース領域との間、チャネル層とドレイン領域との間の
接合部分での電界集中が緩和され、トランジスタがオフ
の状態でのリーク電流を低減化できる。
【００３９】本発明の電界効果トランジスタの製造方法
によれば、遮光膜があるので、絶縁性基板の裏面からの
レーザー照射による活性化のときは入射してくるレーザ
ー光の反射膜となり、効率の良い結晶化を図れ、かつ絶
縁性基板へのダメージを低減することができ、トランジ
スタを容易なプロセスで作製することができる。
によれば、遮光膜があるので、絶縁性基板の裏面からの
レーザー照射による活性化のときは入射してくるレーザ
ー光の反射膜となり、効率の良い結晶化を図れ、かつ絶
縁性基板へのダメージを低減することができ、トランジ
スタを容易なプロセスで作製することができる。
【図１】本発明の一実施例に係るトランジスタの製造方
法におけるレーザー活性化前の断面図である。
法におけるレーザー活性化前の断面図である。
【図２】実施例におけるレーザー活性化を示す断面図で
ある。
ある。
【図３】実施例におけるエッチングの状態を示す断面図
である。
である。
【図４】実施例におけるゲート電極形成時の断面図であ
る。
る。
【図５】実施例におけるイオン注入を示す断面図であ
る。
る。
【図６】実施例における裏面からのレーザー活性化を示
す断面図である。
す断面図である。
【図７】実施例のトランジスタの完成した状態を示す断
面図である。
面図である。
【図８】従来のトランジスタの製造方法におけるレーザ
ー活性化時の断面図である。
ー活性化時の断面図である。
【図９】従来のトランジスタの完成状態での断面図であ
る。
る。
１０１……絶縁性基板 １０２……ベースコート膜 １０３……多結晶シリコン膜（チャネル層） １０４……遮光膜（高融点金属層） １０５……非晶質シリコン膜 １０６……ゲート絶縁膜 １０７……ゲート電極 １０８……レーザー結晶化 １０９ａ…高い結晶性のソース領域（低抵抗） １０９ｂ…高い結晶性のドレイン領域（低抵抗） １１０……レーザー活性化 １１１……層間絶縁膜 １１２ａ…ソース電極 １１２ｂ…ドレイン電極 １１３……保護膜 １１４ａ…低い結晶性のソース領域（高抵抗） １１４ｂ…低い結晶性のドレイン領域（高抵抗） １１５……イオン注入
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６２７Ｇ
Claims (6)
- 【請求項１】 チャネル層とこれの両側に配置されるソ
ース領域とドレイン領域それぞれの間に高抵抗領域が形
成されていることを特徴とするＭＯＳ型電界効果トラン
ジスタ。 - 【請求項２】 前記高抵抗領域は低結晶性のもので構成
されていることを特徴とする請求項１記載のＭＯＳ型電
界効果トランジスタ。 - 【請求項３】 チャネル層の両側に配置されるソース領
域とドレイン領域が、活性層となる高結晶性領域と高抵
抗層となる低結晶性領域とで構成され、前記低結晶性領
域は前記チャネル層と前記高結晶性領域との間に配置さ
れていることを特徴とするＭＯＳ型電界効果トランジス
タ。 - 【請求項４】 前記絶縁性基板上に高融点金属層からな
る遮光膜が形成されていることを特徴とする請求項１な
いし３のいずれかに記載のＭＯＳ型電界効果トランジス
タ。 - 【請求項５】 絶縁性基板上にベースコート膜を介して
チャネル層とこれの両側にソース領域とドレイン領域と
が形成されたＭＯＳ型電界効果トランジスタの製造方法
において、 前記ソース領域とドレイン領域とに不純物をイオン注入
して低結晶性のソース領域とドレイン領域とし、次い
で、前記絶縁性基板の裏面から前記チャネル層とこれの
両側近傍にある低結晶性のソース領域の一部とドレイン
領域の一部とを遮光する遮光膜を介してレーザー活性化
することにより、前記チャネル層の両側には、前記低結
晶性ソース領域の一部とドレイン領域の一部を介して高
結晶性ソース領域と高結晶性ドレイン領域とを形成する
ことを特徴とするＭＯＳ型電界効果トランジスタの製造
方法。 - 【請求項６】 前記遮光膜を高融点金属層からなるもの
とすることを特徴とする請求項５記載のＭＯＳ型電界効
果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10376795A JPH08306640A (ja) | 1995-04-27 | 1995-04-27 | Ｍｏｓ型電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10376795A JPH08306640A (ja) | 1995-04-27 | 1995-04-27 | Ｍｏｓ型電界効果トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306640A true JPH08306640A (ja) | 1996-11-22 |
Family
ID=14362632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10376795A Pending JPH08306640A (ja) | 1995-04-27 | 1995-04-27 | Ｍｏｓ型電界効果トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08306640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013182274A (ja) * | 2012-03-02 | 2013-09-12 | Lg Display Co Ltd | 液晶表示装置 |
-
1995
- 1995-04-27 JP JP10376795A patent/JPH08306640A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013182274A (ja) * | 2012-03-02 | 2013-09-12 | Lg Display Co Ltd | 液晶表示装置 |
| US9323119B2 (en) | 2012-03-02 | 2016-04-26 | Lg Display Co., Ltd. | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2646977B2 (ja) | 順スタガ型薄膜トランジスタの製造方法 | |
| KR100260063B1 (ko) | 절연 게이트 박막 트랜지스터 제조 방법 | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH05142577A (ja) | マトリクス回路駆動装置 | |
| JPH07235680A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001127302A (ja) | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 | |
| JPH07176750A (ja) | 薄膜トランジスターの製造方法 | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| US6288413B1 (en) | Thin film transistor and method for producing same | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JPH04362616A (ja) | アクティブマトリクスパネル | |
| JPH0142146B2 (ja) | ||
| JPH09260671A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JPH08306640A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JP3398665B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2842112B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11204800A (ja) | 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置 | |
| JPH0582552A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06252170A (ja) | 薄膜トランジスタの製造方法 | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JP2871262B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| JP2715919B2 (ja) | 薄膜トランジスタｃｍｏｓ回路 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 |